JP2011205007A - 磁気メモリ及びその製造方法 - Google Patents
磁気メモリ及びその製造方法 Download PDFInfo
- Publication number
- JP2011205007A JP2011205007A JP2010072761A JP2010072761A JP2011205007A JP 2011205007 A JP2011205007 A JP 2011205007A JP 2010072761 A JP2010072761 A JP 2010072761A JP 2010072761 A JP2010072761 A JP 2010072761A JP 2011205007 A JP2011205007 A JP 2011205007A
- Authority
- JP
- Japan
- Prior art keywords
- domain wall
- layer
- wall motion
- underlayer
- magnetization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
【解決手段】磁気メモリのメモリセル80が、Ti、Zr、Nb、Mo、Hf、Ta、Wのいずれか、又はこれらの群から選択される2以上の材料からなる第1下地層41と、第1下地層41の上に形成された、Cu、Rh、Pd、Ag、Ir、Pt、Auのいずれか、又はこれらの群から選択される2以上の材料からなる第2下地層42と、第2下地層42の上に形成された、垂直磁気異方性を有する磁壁移動層10とを備えている。磁壁移動層10は、磁化方向が反転可能な磁化自由領域13を有しており、磁化自由領域13の磁化方向は、書き込み電流を磁化自由領域13に流すことによって電流誘起磁壁移動によって反転される。第2下地層の膜厚は、0.9nm以下である。
【選択図】図2
Description
et al.,“MRAM Cell Technology for Over 500-MHz SoC”,IEEE JOURNAL OF SOLID-STATE
CIRCUITS,VOL.42,NO.4,pp.830-838,2007.)によれば、書き込み電流を0.5mA以下へ低減することでセル面積が既存の混載SRAMと同等になることが示されている。
Wall Motion in Submicron Magnetic Wires”,PHYSICAL REVIEW
LETTERS,VOL.92,NO.7,077205,2004.)で報告されているように、磁壁を貫通する方向に電流を流したとき、その磁壁は伝導電子の方向に移動する。従って、磁壁移動層に面内方向の書き込み電流を流すことにより、その電流方向に応じた向きに磁壁を移動させ、所望のデータを書き込むことが可能となる。読み出しの際には、磁壁が移動する領域を含む磁気トンネル接合が用いられ、磁気抵抗効果に基づいて読み出しが行われる。従って、電流誘起磁壁移動を利用した磁性記憶素子は、3端子の素子となる。また、スピン注入磁化反転と同様に、電流誘起磁壁移動もある電流密度以上のときに起こる。従って、電流誘起磁壁移動方式もスケーリング性に優れていると言える。それに加えて、電流誘起磁壁移動方式の場合、書き込み電流が絶縁層を流れることはなく、また、書き込み電流経路と読み出し電流経路とは別となる。従って、スピン注入磁化反転の場合の上述の問題点が解決される。
et al.,“Micromagnetic analysis of current driven domain wall motion in
nanostrips with perpendicular magnetic anisotropy”,JOURNAL OF APPLIED
PHYSICS,VOL.103,07E718,2008.)には、電流誘起磁壁移動方式における垂直磁気異方性材料の有用性が述べられている。具体的には、磁壁移動が起こる磁壁移動層が垂直磁気異方性を有している場合に書き込み電流を十分小さく低減できることが、マイクロマグネティックシミュレーションを通して判明している。
図2は、本発明の一実施形態の磁気メモリのメモリセルに使用される磁気抵抗効果素子70の構成を示す概略断面図である。各メモリセルは、磁気抵抗効果素子70を備えている。その磁気抵抗効果素子70は、磁壁移動層10と、スペーサ層20と、参照層30とを具備している。
磁化固定領域11a、11bの磁化は互いに逆方向(反平行)に固定されている。図2の例では、第1磁化固定領域11aの磁化方向は+z方向に固定され、第2磁化固定領域11bの磁化方向は−z方向に固定されている。磁化固定方法としては、例えば、磁化固定領域11a、11bのそれぞれに隣接して+z/−z方向に磁化が固定されたハード層(図示されず)を設ける方法が考えられる。
micromagnetic study”,JOURNAL OF APPLIED PHYSICS,VOL.95,NO.11,pp.7049-7051,2004.)によれば、電流誘起磁壁移動は、パラメータ:gμBP/2eMsが大きいほど起こり易い。ここで、gはランデのg因子、μBはボーア磁子、Pはスピン分極率、eは電子の素電荷、Msは飽和磁化である。g、μB、eは物理定数であるので、書き込み電流を低減するためには、磁壁移動層10のスピン分極率Pを大きく、飽和磁化Msを小さくすることが有効であることが分かる。
含有する。
Perpendicular Magnetic Anisotropy in Co/Ni Multilayers”,PHYSICAL REVIEW
LETTERS, VOL.68, NO.5, pp.682-685,1992.)によれば、上述のような積層膜の垂直磁気異方性は、それら膜の界面における界面磁気異方性によって発現する。従って、磁壁移動層10において良好な垂直磁気異方性を実現するためには、上述の磁性材料が良好なfcc(111)配向で成長できるような「下地層」を設けることが好ましい。
。以上のことから、このような場合には垂直磁気異方性を適度に弱くして、d電子のエネルギー準位を上げて、フェルミエネルギー付近のd電子を増加させることにより、より高いスピン分極率を実現することができると考えられる。
Wall Motion in a Co/Ni Multilayer Strip for Memory Applications”,IEEE
TRANSACTIONS ON MAGNETICS, VOL.45, No.10, pp.3776-3779,(2009).)に記載されている。
この磁気抵抗効果素子を用いて、磁壁移動が起きる電流値を計測した。
メモリセルを具備し、
前記メモリセルが、
Ti、Zr、Nb、Mo、Hf、Ta、Wのいずれか、又はこれらの群から選択される2以上の材料からなる第1下地層と、
前記第1下地層と接触するように前記第1下地層の上に形成された、Cu、Rh、Pd、Ag、Ir、Pt、Auのいずれか、又はこれらの群から選択される2以上の材料からなる第2下地層と、
前記第2下地層と接触するように前記第2下地層の上に形成された、垂直磁気異方性を有する磁壁移動層
とを備え、
前記磁壁移動層は、磁化方向が反転可能な磁化自由領域を有し、
前記磁化自由領域の磁化方向は、書き込み電流を前記磁化自由領域に流すことによって電流誘起磁壁移動によって反転され、
前記第2下地層の膜厚が、0.9nm以下である
磁気メモリ。
(付記2)
付記1に記載の磁気メモリであって、
前記磁壁移動層が、fcc構造を有し、且つ、(111)面配向を有する
磁気メモリ。
(付記3)
付記1又は2記載の磁気メモリであって、
前記磁壁移動層は、第1の層と第2の層が交互に積層された積層構造を有し、
前記第1の層は、Fe,Co、Niのいずれか、又はこれらの群から選択される1種類以上の材料からなる合金を含有し、
前記第2の層は、Pt、Pd、Au、Ag、Ni,Cuのいずれか、又はこれらの群から選択される1種類以上の材料からなる合金を含有する
磁気メモリ。
(付記4)
付記1乃至3のいずれか1項に記載の磁気メモリであって、
前記磁壁移動層の垂直磁気異方性定数が、3×106(erg/cc)以上、7×106(erg/cc)以下である
磁気メモリ。
(付記5)
Ti、Zr、Nb、Mo、Hf、Ta、Wのいずれか、又はこれらの群から選択される2以上の材料からなる第1下地層を形成する工程と、
前記第1下地層の上に、Cu、Rh、Pd、Ag、Ir、Pt、Auのいずれか、又はこれらの群から選択される2以上の材料からなる第2下地層を形成する工程と、
前記第2下地層の上に、磁化方向が反転可能な磁化自由領域を有し、且つ、垂直磁気異方性を有する磁壁移動層を形成する工程と、
前記磁化自由領域の磁化方向を電流誘起磁壁移動によって反転する書き込み電流を前記磁化自由領域に流すための電極を設ける工程
とを具備し、
前記第2下地層の膜厚が、0.9nm以下である
磁気メモリの製造方法。
(付記6)
付記5に記載の製造方法であって、
前記磁壁移動層が、fcc構造を有し、且つ、(111)面配向を有するように形成される
磁気メモリの製造方法。
(付記7)
付記5又は6記載の製造方法であって、
前記磁壁移動層を形成する工程は、
形成直後では面内磁気異方性を有する強磁性層を形成する工程と、
アニール工程により、前記強磁性層に垂直磁気異方性を付与する工程
とを備える
磁気メモリの製造方法。
(付記8)
付記7に記載の製造方法であって、
前記アニール工程におけるアニール温度は、250℃〜350℃の範囲にある
磁気メモリの製造方法。
(付記9)
付記5乃至8のいずれか1項に記載の製造方法であって、
前記アニール工程によって垂直磁気異方性が付与された前記磁壁移動層の垂直磁気異方性定数が、3×106(erg/cc)以上、7×106(erg/cc)以下の範囲にある
磁気メモリの製造方法。
11a、111a:第1磁化固定領域
11b、111b:第2磁化固定領域
12、12a、12b、112、112a、112b:磁壁
13、113:磁化自由領域
20、120:スペーサ層
30、130:参照層
40:下地層
41:第1下地層
42:第2下地層
70:磁気抵抗効果素子
80:磁気メモリセル
90:磁気ランダムアクセスメモリ
91:メモリセルアレイ
92:Xドライバ
93:Yドライバ
94:コントローラ
Claims (9)
- メモリセルを具備し、
前記メモリセルが、
Ti、Zr、Nb、Mo、Hf、Ta、Wのいずれか、又はこれらの群から選択される2以上の材料からなる第1下地層と、
前記第1下地層と接触するように前記第1下地層の上に形成された、Cu、Rh、Pd、Ag、Ir、Pt、Auのいずれか、又はこれらの群から選択される2以上の材料からなる第2下地層と、
前記第2下地層と接触するように前記第2下地層の上に形成された、垂直磁気異方性を有する磁壁移動層
とを備え、
前記磁壁移動層は、磁化方向が反転可能な磁化自由領域を有し、
前記磁化自由領域の磁化方向は、書き込み電流を前記磁化自由領域に流すことによって電流誘起磁壁移動によって反転され、
前記第2下地層の膜厚が、0.9nm以下である
磁気メモリ。 - 請求項1に記載の磁気メモリであって、
前記磁壁移動層が、fcc構造を有し、且つ、(111)面配向を有する
磁気メモリ。 - 請求項1又は2記載の磁気メモリであって、
前記磁壁移動層は、第1の層と第2の層が交互に積層された積層構造を有し、
前記第1の層は、Fe,Co、Niのいずれか、又はこれらの群から選択される1種類以上の材料からなる合金を含有し、
前記第2の層は、Pt、Pd、Au、Ag、Ni,Cuのいずれか、又はこれらの群から選択される1種類以上の材料からなる合金を含有する
磁気メモリ。 - 請求項1乃至3のいずれか1項に記載の磁気メモリであって、
前記磁壁移動層の垂直磁気異方性定数が、3×106(erg/cc)以上、7×106(erg/cc)以下である
磁気メモリ。 - Ti、Zr、Nb、Mo、Hf、Ta、Wのいずれか、又はこれらの群から選択される2以上の材料からなる第1下地層を形成する工程と、
前記第1下地層の上に、Cu、Rh、Pd、Ag、Ir、Pt、Auのいずれか、又はこれらの群から選択される2以上の材料からなる第2下地層を形成する工程と、
前記第2下地層の上に、磁化方向が反転可能な磁化自由領域を有し、且つ、垂直磁気異方性を有する磁壁移動層を形成する工程と、
前記磁化自由領域の磁化方向を電流誘起磁壁移動によって反転する書き込み電流を前記磁化自由領域に流すための電極を設ける工程
とを具備し、
前記第2下地層の膜厚が、0.9nm以下である
磁気メモリの製造方法。 - 請求項5に記載の製造方法であって、
前記磁壁移動層が、fcc構造を有し、且つ、(111)面配向を有するように形成される
磁気メモリの製造方法。 - 請求項5又は6記載の製造方法であって、
前記磁壁移動層を形成する工程は、
形成直後では面内磁気異方性を有する強磁性層を形成する工程と、
アニール工程により、前記強磁性層に垂直磁気異方性を付与する工程
とを備える
磁気メモリの製造方法。 - 請求項7に記載の製造方法であって、
前記アニール工程におけるアニール温度は、250℃〜350℃の範囲にある
磁気メモリの製造方法。 - 請求項5乃至8のいずれか1項に記載の製造方法において、
前記アニール工程によって垂直磁気異方性が付与された前記磁壁移動層の垂直磁気異方性定数が、3×106(erg/cc)以上、7×106(erg/cc)以下の範囲にある
磁気メモリの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010072761A JP5545532B2 (ja) | 2010-03-26 | 2010-03-26 | 磁気メモリ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010072761A JP5545532B2 (ja) | 2010-03-26 | 2010-03-26 | 磁気メモリ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011205007A true JP2011205007A (ja) | 2011-10-13 |
JP5545532B2 JP5545532B2 (ja) | 2014-07-09 |
Family
ID=44881328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010072761A Active JP5545532B2 (ja) | 2010-03-26 | 2010-03-26 | 磁気メモリ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5545532B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013211531A (ja) * | 2012-02-29 | 2013-10-10 | Tdk Corp | 磁性薄膜発振素子 |
US20220109102A1 (en) * | 2020-10-01 | 2022-04-07 | Tdk Corporation | Magnetic domain wall movement element and magnetic array |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102466342B1 (ko) | 2015-06-11 | 2022-11-15 | 삼성전자주식회사 | 자기 메모리 소자 |
JP6815297B2 (ja) | 2017-09-15 | 2021-01-20 | 株式会社東芝 | 磁気メモリ |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010026861A1 (ja) * | 2008-09-02 | 2010-03-11 | 日本電気株式会社 | 磁気メモリ及びその製造方法 |
WO2011121777A1 (ja) * | 2010-03-31 | 2011-10-06 | 株式会社 東芝 | 磁気抵抗素子及び磁気メモリ |
-
2010
- 2010-03-26 JP JP2010072761A patent/JP5545532B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010026861A1 (ja) * | 2008-09-02 | 2010-03-11 | 日本電気株式会社 | 磁気メモリ及びその製造方法 |
WO2011121777A1 (ja) * | 2010-03-31 | 2011-10-06 | 株式会社 東芝 | 磁気抵抗素子及び磁気メモリ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013211531A (ja) * | 2012-02-29 | 2013-10-10 | Tdk Corp | 磁性薄膜発振素子 |
US20220109102A1 (en) * | 2020-10-01 | 2022-04-07 | Tdk Corporation | Magnetic domain wall movement element and magnetic array |
Also Published As
Publication number | Publication date |
---|---|
JP5545532B2 (ja) | 2014-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5664556B2 (ja) | 磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリ | |
JP5623507B2 (ja) | スピントルクの切換を補助する層を有する、スピントルクの切換を持つ磁気積層体 | |
JP5321991B2 (ja) | 磁気メモリー素子及びその駆動方法 | |
US9202545B2 (en) | Magnetoresistance effect element and magnetic memory | |
JP5532436B2 (ja) | 磁気メモリ及びその製造方法 | |
KR100754930B1 (ko) | 전압제어 자화반전 기록방식의 mram 소자 및 이를이용한 정보의 기록 및 판독 방법 | |
TWI530945B (zh) | Memory elements and memory devices | |
JP5360599B2 (ja) | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ | |
JP6029020B2 (ja) | 磁気メモリ素子および磁気メモリ | |
JP6194752B2 (ja) | 記憶素子、記憶装置、磁気ヘッド | |
JP5782715B2 (ja) | 記憶素子及び記憶装置 | |
JP2012244031A (ja) | 記憶素子、記憶装置 | |
WO2014050379A1 (ja) | 記憶素子、記憶装置、磁気ヘッド | |
JP2012235015A (ja) | 記憶素子及び記憶装置 | |
JP2013033881A (ja) | 記憶素子及び記憶装置 | |
WO2013080436A1 (ja) | 記憶素子、記憶装置 | |
JP2013115399A (ja) | 記憶素子、記憶装置 | |
JP5545532B2 (ja) | 磁気メモリ及びその製造方法 | |
JP4212397B2 (ja) | 磁気メモリ及びその書き込み方法 | |
JP2013069906A (ja) | 磁気メモリ | |
JP2006196613A (ja) | 記憶素子及びその製造方法、メモリ | |
JP2007073638A (ja) | 記憶素子及びメモリ | |
CN112968125A (zh) | 无外场自旋轨道矩驱动磁翻转磁矩的器件及制备方法 | |
JP2017212464A (ja) | 記憶素子、記憶装置、磁気ヘッド | |
WO2013080437A1 (ja) | 記憶素子、記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140331 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140418 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140501 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5545532 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |