JP2011199321A - リソグラフ方法 - Google Patents

リソグラフ方法 Download PDF

Info

Publication number
JP2011199321A
JP2011199321A JP2011145682A JP2011145682A JP2011199321A JP 2011199321 A JP2011199321 A JP 2011199321A JP 2011145682 A JP2011145682 A JP 2011145682A JP 2011145682 A JP2011145682 A JP 2011145682A JP 2011199321 A JP2011199321 A JP 2011199321A
Authority
JP
Japan
Prior art keywords
pattern
mask
image
radiation
energy sensitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011145682A
Other languages
English (en)
Inventor
Raymond A Cirelli
エー シレリ レイモンド
Omkaram Nalamasu
ナラマス オンカラム
Stanley Pau
ポー スタンリー
George P Watson
ピー ワトソン ジョージ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Alcatel Lucent USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel Lucent USA Inc filed Critical Alcatel Lucent USA Inc
Publication of JP2011199321A publication Critical patent/JP2011199321A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

【課題】全てのフィーチャーの解像度を高め、かつ、安価で簡単に実現することができる解像度向上方法を提供する。
【解決手段】半導体デバイス又はリソグラフ用マスクのような製品を製造するためのリソグラフ方法において、基板上に材料を塗布し、パターン付けし、パターン付層を用いる一連のステップにより製品を製造する。所望のパターンは第1のパターンの像をエネルギー感受性材料層中に描画することにより生成される。この像を現像し第1のパターンを生成する。第2の像を、第1のパターン上に形成されたエネルギー感受性材料層中に形成する。第2の像を現像する。所望のパターンを第1のパターン及び第2のパターンから現像する。
【選択図】図1

Description

本発明はデバイス及びマスク製造のためのリソグラフ方法に関する。更に詳細には、本発明はこのようなリソグラフ方法のための解像度向上方法に関する。
デバイス製造のためのリソグラフ方法において、輻射線は一般的に、パターン付きマスク(別名、「レチクル」とも呼ばれる)に投射され、マスクを透過した輻射線は更に基板上に形成されたエネルギー感受性材料に透過される。輻射線をパターン付きマスクを透過させることにより、輻射線自体にパターンを付け、そして、エネルギー感受性レジスト材料がこのパターン付き輻射線で露光されると、パターン像がエネルギー感受性レジスト材料中に描画される。その後、この像はエネルギー感受性レジスト材料中で現像され、そして、下部の基板内に転写される。集積回路デバイスは、半導体基板上に形成された異なる材料をパターン付けするために、このような一連の露光を用いて製造される。
集積回路デバイスは、非常に多数の個々のデバイスと、これらデバイス間の相互接続とからなる。形状及び寸法は個々のデバイスで変化する。パターン密度(すなわち、パターンの単位面積当たりのパターンフィーチャー(feature)の個数)も変化する。従って、集積回路デバイスを画成するパターンは非常に複雑であり、均一ではない。
パターンの複雑性及び密度が高まるにつれて、パターン生成に使用されるリソグラフツールの精度を高めることが必要となる。リソグラフツールの精度は、パターン解像度により示される。解像度が良くなるほど、マスクパターンと、リソグラフツールにより生成されるパターンとの間の一致性が高まる。リソグラフツールにより付与されるパターン解像度を高めるために多くの方法が使用されている。最も一般的に行われている方法は、短波長の輻射線を使用することである。しかし、露光波長が遠紫外線領域(例えば、248nm、193nm及び157nm)である場合、この方法はもはや実現性が無い。解像度を高めるために、193nm未満の波長を使用することは不可能である。なぜなら、光リソグラフカメラのレンズに使用される物質は、この短波長の輻射線を吸収するからである。
単に短波長輻射線を使用すること以外の解像度向上方法も提案されている。これらの解像度向上方法は、コンデンサからのエキゾチック照射(例えば、4極照射)、瞳孔フィルタ、位相マスク、光学的近接補正及びこれらの技術を組み合わせて使用することにより、現存のカメラでも高い解像度を得ることができる。しかし、このような方法は一般的に、幾つかの個々のパターン形についてしか解像度を改善しない。解像度が高められる形状は臨界形状として同定される。その他の多数の形状の解像度は、このような解像度向上方法によっては改善されず、むしろ、実際には劣化される。従って、現在の解像度向上方法は、臨界形状の解像度向上と非臨界形状の解像度劣化との間を折衷することが必要である。このような折衷は通常、非臨界形状の照射における顕著な劣化を避けるために、臨界形状の最適下限照射を必要とする。
マスク内の様々な異なる形状の投射リソグラフィにおけるマスク形状照射をカスタマイズするための解像度向上方法が提案されている。このような方法は例えば、K. Matsumotoらの“Innovative Image Formation: Coherency Controlled Imaging”,SPIE,Vol.2197,p.844(1994)に記載されている。この方法は、各形状のマスクへの輻射線入射をカスタマイズするために、追加マスクと追加レンズを使用する。同様なシステムは、Kamon,K.,"Proposal of a Next-Generation Super Resolution Technique," Jpn. J. Appl. Phys., Vol.33, Part 1, No.12B, p.6848(1994)に記載されている。
Matsumotoら及びKamonらの論文に記載された解像度向上方法では、第1のマスクは第2のマスクのフィーチャー(feature)と同じフィーチャーを有する。第1のマスクのフィーチャーは、マスクに入射する輻射線を回折し、回折された輻射線は第2のマスクの同じフィーチャーを照明する。例えば、第1のマスクの格子パターンを透過した輻射線は第2のマスクの同じ格子パターンに投射される。同様に、第1のマスクの分離ラインを透過した輻射線は、第2のマスクの同じ分離ラインに投射される。第1のマスクからの回折エネルギーが第2のマスクの同じフィーチャーを照明する場合、得られる像は、パターンの四極照明により得られる像よりも大抵優れている。従って、この解像度向上方法により、四極システムを用いる常用の軸外れ照明よりも優れた空中像コントラスト(即ち、投射レンズの焦点面中の像)がもたらされる。
前記の解像度向上方法は、四極照明よりも一層複雑なフィーチャーについてカスタマイズされた照明を行うことができる。しかし、前記の方法は、パターン中の全てのフィーチャーの解像度を改善することはできない。更に、この2枚マスクシステムは高価であるばかりか、複雑である。特に、このシステムは、マスクの代わりに、2枚の正確にパターン付されたマスクを必要とする。第1及び第2のマスク上の対応するフィーチャーは正確に整合していなければならない。第1及び第2のマスクのアライメントも必須要件である。更に、第1のマスクのフィーチャーが均一に照明されるので、この方法は限られた用途にしか使用できない。従って、パターン付マスクの非カスタマイズ照明に伴う問題はこの方法では解消されず、単にシステムの光学系へ更に後退するだけである。
従って、本発明の目的は、全てのフィーチャーの解像度を高め、かつ、安価で簡単に実現することができる解像度向上方法を提供することである。
前記課題は、本発明の、副波長解像度によるリソグラフ方法により解決される。本発明のリソグラフ方法は、デバイス製造又はマスク製造に使用される。本発明では、第1のパターン像を画成する第1のマスクフィーチャーを通して輻射線を投射することにより、パターン像はエネルギー感受性レジスト材料中に描画される。輻射線は特定の波長(例えば、248nm,193nmなど)の光である。輻射線は、電子ビーム又はイオンビーム輻射線も含む。次いで、この第1のパターンは現像され、そして、特定の実施態様では、下部の基板に転写される。この第1のパターンを「中間フィーチャー」と呼ぶ。中間フィーチャーは、第1のマスクフィーチャーの像をエネルギー感受性レジスト材料中に転写するのに使用される輻射線の波長よりも大きいか又は概ね等しい寸法を有する。フィーチャーが生成される像は副波長サイズ寸法を有する像よりも解像し易いので、中間フィーチャーは、露光輻射線の波長よりも大きいか又は等しい寸法を有することが好ましい。また、露光輻射線の波長よりも大きいか又は等しい寸法を有するフィーチャーの像を生成するには低近接効果相関が必要であり、その結果、副波長寸法を有するフィーチャーの像を形成するのに比べて、僅少な逆方向回折効果を被る。逆方向回折効果は、コントラスト損、強度損、逆方向近接効果などを含む。
次いで、エネルギー感受性材料層を、中間フィーチャーを有する基板上に生成する。その後、第2の像を画成する第2のマスクフィーチャーを通して輻射線を投射することにより、パターン像をエネルギー感受性材料中に導入する。第2の露光に使用される輻射線は、第1の露光に使用された輻射線と同じ波長を有する必要はない。この第2の像は第2のパターンに現像される。この第2の像を「第2の中間フィーチャー」と呼ぶ。第2の中間フィーチャーは、レジスト材料中への第2の像の描画に使用される輻射線の波長よりも大きいか又は概ね等しい寸法を有する。露光輻射線の波長よりも大きいか又は等しい寸法を有する中間フィーチャーを形成することによりもたらされる効果は前記に説明した通りである。第1のマスクフィーチャー及び第2のマスクフィーチャーは協働して、所望のパターンフィーチャーを画成する。所望のパターンフィーチャーは、第1のマスクフィーチャーから形成された第1の中間フィーチャー及び第2のマスクフィーチャーから形成された第2の中間フィーチャーにより画成される。或る実施態様では、第1の中間フィーチャー及び第2の中間フィーチャーはパターンフィーチャーを画成する。このパターンフィーチャーは下部の基板に転写される。別の実施態様では、パターンフィーチャーは、第1の中間フィーチャーと第2の中間フィーチャーとの間の重複部により画成される。この実施態様では、パターンフィーチャーは、第1の中間フィーチャーと第2の中間フィーチャーとの非重複部を選択的に除去することにより形成される。
以上説明したように、本発明によれば、露光輻射線の波長よりも小さな寸法を有するフィーチャーを形成することができる。
本発明の方法を実施する一連の処理の一例を示す流れ図である。 本発明の方法を実施する一連の処理の別の例を示す流れ図である。 本発明の方法を実施する一連の処理の他の例を示す流れ図である。 第1のマスクパターンと第2のマスクパターンと、これらから形成されたフィーチャーの平面図である。 2種類のマスクパターンと、このパターンから形成されたフィーチャーの平面図である。 2種類の正方形マスクパターンと、このパターンから形成された概ね楕円形の接点孔の平面図である。
図1を参照する。ステップ1において、輻射線20はマスク10によりパターン付けされる。パターン付けされた輻射線は、マスク10の像をエネルギー感受性ホトレジスト層25に導入する。ステップ2において、層25内の像は現像され、ホトレジストマスクを形成する。ステップ3において、このホトレジストマスクパターンは、シリコン基板35上に形成された下部硬質マスク材料層30中にエッチングされる。酸化シリコン、窒化シリコン及びスピンオンガラスのような常用の硬質マスク材料が好適である。その後、エネルギー感受性ホトレジスト層36を、パターン付けされた硬質マスク材料層上に形成する。ステップ4において、マスク40の像をホトレジスト36に導入する。マスク40の像はパターン付けされた硬質マスク材料層30と重複する。ステップ5において、この像を現像し、パターン付けされたレジスト層36を得る。得られた構造物は、基板35上に形成された、第1のパターン付けされた硬質マスク30と第2のパターン付けされたレジスト層36を有する。これら2つのパターン付けされた層は一緒にフィーチャー45を画成する。このフィーチャー45は、露光輻射線の波長よりも小さな寸法を有する。ステップ6において、パターン付けされた層30及び36を使用し、フィーチャー45を下部の基板35に転写する。常用のエッチング手段はこの目的のために好適である。ステップ7において、パターン付けされた層30及び36は、基板35内にエッチングされたフィーチャー45を有する基板35から除去される。
図2を参照する。ステップ1において、輻射線101はマスク100を通して投射される。輻射線はパターン像をエネルギー感受性レジスト層102内に導入する。エネルギー感受性レジスト層102は、シリコン基板104上に形成された硬質マスク材料層103上に形成されている。この処理シーケンスにおいて、フィーチャーは硬質マスク材料層中に形成されるので、硬質マスク材料は、誘電体(例えば、酸化シリコン、窒化シリコン)又は金属の何れかである。硬質マスク材料は誘電体であることが好ましい。なぜなら、マスキング層として金属を使用することに伴い、汚染問題が生じるからである。ステップ2において、パターンはエネルギー感受性レジスト層102内で現像される。ステップ3において、パターンはレジスト層102から、硬質マスク材料層103へ転写される。その後、得られた構造物上にエネルギー感受性材料層を形成する。ステップ4において、輻射線110をマスク105を通して投射し、そして、パターン付けされた輻射線がパターン像をエネルギー感受性レジスト層106中に描画する。ステップ5において、このパターンをエネルギー感受性レジスト層106中に現像する。図示されているように、現像されたレジスト層106は、パターン付けされた硬質マスク103の一部の上で重複している。この重複領域107が所望のパターンである。ステップ6において、現像されたレジスト層106により被覆されていない、パターン付けされた硬質マスク層を除去する。ステップ7において、現像レジスト層106を除去する。得られたフィーチャー108は、重複領域107におけるパターン付硬質マスク層の一部である。ステップ3及び5で現像されたパターンの寸法は、露光輻射線の波長よりも大きく、フィーチャー108の寸法は露光輻射線の波長よりも小さい。このようにして、本発明の方法は、露光輻射線の波長よりも小さな寸法を有するフィーチャーを形成するために使用される。
図3を参照する。本発明の方法において、ネガ型レジスト材料を使用する。ネガ型レジストが輻射線に対してパターン毎に露光され、そして、その像が現像される場合、レジストの露光部分が残り、レジストの非露光部分が現像される。ステップ1において、輻射線201はマスク200を通して投射される。輻射線はパターン像をエネルギー感受性レジスト層202に描画する。エネルギー感受性レジスト層202は、シリコン基板204上に形成された第2の層203上に形成されている。第2の層203は一般的に、誘電体層である。この実施態様では、層203は硬質マスクとして機能しない。従って、層203の特定の材料を選択する基準は、製造されるデバイスにより決定される。ステップ2において、パターンはエネルギー感受性レジスト層202内に現像される。ステップ3において、エネルギー感受性材料層206を得られた構造物上に形成する。ステップ4において、輻射線210をマスク205を通して投射し、そして、パターン付けされた輻射線はパターン像をエネルギー感受性レジスト層206に描画する。ステップ5において、パターンはエネルギー感受性レジスト層206内に現像される。ステップ5においてパターンを現像するために使用される溶剤は、下部のパターン付レジスト層202は溶解しないが、層206の非露光部分を選択的に溶解する。下部のパターン付レジスト層202を溶解せず、レジスト層206を選択的に現像するための特定の溶剤の選択は当業者により容易に為し得る。特に、パターン206を現像するために第1の溶剤が選択される場合、パターン付層202の極性は、第1の溶剤には溶解しないような極性を有する。本発明のこの実施態様に好適なレジスト材料及び好適な溶剤は当業者に公知である。選択的現像及び光学的な二重層レジストについては、Moreau,W.M., et al., "Semiconductore Lithography Principles, Practices and Materials," p.586(1987)に詳述されている。現像されたレジスト層202及び206はスペース207を画成する。このスペース207が所望のフィーチャーである。このフィーチャーは、ステップ6において、第2の層203に転写される。ステップ7において、現像レジスト層202及び206は除去される。ステップ3及び5で現像されたパターンの寸法は露光輻射線の波長よりも大きいが、フィーチャー207の寸法は露光輻射線の波長よりも小さい。このようにして、露光輻射線の波長よりも小さな寸法を有するフィーチャーを形成するために、本発明の方法が使用される。
言うまでもなく、多数の異なるパターンは本発明の重複パターンを使用ことができる。パターンの一例を図4に示す。図4において、第1のパターン300は、図1のステップ1〜3で説明したように、レジスト中で現像され、そして、シリコン酸化物層中に転写される。パターン300は、一連のラインとスペースを画成する第1のマスク(図示されていない)を通して輻射線を投射することにより得られる。マスクを通して投射される輻射線は、エネルギー感受性レジスト内にマスクパターンの像を画成する。その後、この像は、輻射線に露光されたレジスト部分を選択的に除去する現像剤を用いて現像される。エネルギー感受性レジスト内の現像パターンは、下部の酸化シリコン層301に転写される。シリコン基板上の一連のライン301である第1のパターンが得られる。図4に示されたパターンの平面図では、領域301はシリコン酸化物の領域であり、領域302は基板表面である。
エネルギー感受性レジスト層309をパターン上に形成する。パターン像をエネルギー感受性レジスト層中に描画する。この像310は、輻射線に露光された領域311と、輻射線に露光されない領域312とにより画成される一連のラインとスペースからなる。一連のライン及びスペースを画成するマスクを通して、エネルギー感受性レジスト層上に輻射線を投射することにより、前記像をエネルギー感受性レジスト層中に描画する。エネルギー感受性レジスト層309内の像310と下部パターン300との関係は、点線305で示される。この関係は、露光領域311の端部が下部のライン301の端部を越えて延びるような関係である。露光領域311の端部が下部のライン301の端部を越えて延びる間隔は、所望のフィーチャーの幅である。所望のフィーチャーの幅は露光輻射線の波長よりも小さい。例えば、露光輻射線の波長は248nmであり、間隔304は50nmである。
像310がエネルギー感受性レジスト309内に画成された後、エネルギー感受性レジスト材料の露光部分311を除去することによりパターンを現像する。点線305は下部ライン301の端部を示す。間隔304は、層の残余部分309と酸化シリコンライン301との間の露光された下部基板部分である。層の残余部分309及び酸化シリコン301のラインは、幅304のトレンチを下部基板に転写するためのエッチングマスクとして機能する。その後、層の残余部分309及び酸化シリコンライン301を基板表面から除去する。得られたパターン
320(すなわち、基板中に形成されたトレンチ315を有する基板314)の平面図を図4に示す。酸化シリコンライン301及び上部ホトレジスト層内露光部分311の端部と下部ライン311の端部との間の差がトレンチ315となる。所望のパターン320は、第1のマスクからの第1のフィーチャーの端部と第2のパターン310内のレジストフィーチャー311の端部との間の間隔により画成される領域である。
本発明の方法を用いて形成されるパターンの別の実施態様を図5に示す。図5において、第1のパターン400はレジスト内に現像され、そして、図2のステップ1〜3で説明したように、酸化シリコン層内に転写される。パターン400は、リングを画成する第1のマスク(図示されていない)を通して輻射線を投射することにより得られる。マスクを通して投射される輻射線は、エネルギー感受性レジスト内にマスクパターン像を画成する。その後、輻射線に露光されたレジスト部分を選択的に除去する現像剤を用いて、この像を現像する。次いで、エネルギー感受性レジスト内の現像パターンを下部の酸化シリコン層401に転写する。シリコン基板402上の酸化シリコンリング401からなる第1のパターンが得られる。図5に示されたパターンの平面図において、領域401は、酸化シリコンの領域であり、領域402は露光基板表面である。
エネルギー感受性レジスト層409をリングパターン400の上に形成する。パターン像をエネルギー感受性レジスト内に描画する。この像410は、輻射線に露光されない領域411と輻射線に露光された領域412により画成される円である。円を画成するマスクを通して輻射線をエネルギー感受性レジスト層に投射することにより、前記像をエネルギー感受性レジスト内に描画する。エネルギー感受性レジスト層409内の像410と下部パターン400との間の関係は点線405で図示される。この関係は、リングの内端が非露光円形領域412内であり、この領域412と同心円状であるような関係である。パターン400の内側リングの端部と非露光円形領域411の外側端部との間の間隔404は所望のフィーチャーの幅である。所望のフィーチャーの幅は露光輻射線の波長よりも小さい。例えば、露光輻射線の波長は248nmであり、間隔404は50nmである。
像410がエネルギー感受性レジスト409内に画成された後、エネルギー感受性レジスト材料の露光部分411を除去することによりパターンを現像する。点線405は下部のリングパターン400の端部を示す。間隔404は、エネルギー感受性レジスト材料412の下部の酸化シリコンリング部分と共に、エネルギー感受性レジスト材料412の露光部分を除去した後、エネルギー感受性レジスト材料411の非露光部分により被覆される下部の酸化シリコンリング部分である。図2のステップ6を参照する。酸化シリコンリングの残余部分は、酸化シリコン107に相当する。その後、エネルギー感受性レジスト層409の残余部分を除去する。得られたパターン420は、シリコン基板414上に形成された酸化シリコンリング415である。
露光輻射線の波長よりも小さな寸法を有する接点孔も本発明の方法を用いて形成される。接点孔は、矩形又は正方形の第1の中間パターンを形成することにより作製される。正方形の角部を有する像から得られるパターンは、若干丸みの付いた角部を有する。丸みのついた角部を有する第1のパターンが現像された後、エネルギー感受性材料層をこのパターン上に形成し、そして、第2の正方形又は矩形の像をこの材料層中に生成する。第2の正方形又は矩形像は、一つの角部が丸みのついた角部を有する下部パターンの一つの角部と重複するように配置される。その後、第2の正方形又は矩形像を現像する。得られたパターンも前記パターンと同様に、丸みのついた角部を有する。その後、第1のパターンと第2のパターンの重複部分により画成されるパターンを現像する。このパターンは、丸みのついた角部の重複パターンから創成されるので、得られたパターンは2つの丸みのついた角部により画成される。従って、得られたパターンは楕円形又は円形に近似している。矩形501及び502の角部が重複することにより画成されるような生成パターン500は、図6に示される。概ね楕円形のパターン500が点線により画成されている。
実施例1
4枚一組のバイナリレチクル(マスク)をDupont Photomask Inc.から購入した。レーザ装置を用い、多数の異なるパターンが画成されたマスクを調製した。多数のパターンの2種類の具体例は図4及び図5に示される。レチクルアドレススペース(すなわち、マスク内のアドレス可能ユニット(ピクセル)のサイズ)は40nmであった。マスク上の最小フィーチャーの寸法は1μmであった。マスクの位置合せ規格は60nmであった。暗視野と明視野照明及びポジ型とネガ型レジストの異なる組み合わせを使用するために、4枚のマスクのうちの2枚のマスクのパターンは、他の2枚のマスクのパターンのネガである。露光用に、XLS7800リソグラフ露光装置を使用した。この装置は、Ultratech Stepper, Inc.により製造販売されている。この装置の拡大倍率は4倍であり、使用する露光波長は248nmであり、σコヒーレンス係数は0.74であり、NA(開口数)は0.53である。この実施例で使用したポジ型エネルギー感受性レジスト(以下「ホトレジスト」という)は、米国マサチューセッツ州のマールボローに存在するShipley Companyから市販されているUV6(登録商標)であった。この実施例で使用したネガ型ホトレジスト は、Shipley Companyから市販されているUV2(登録商標)であった。
様々な形状を有する各種の構造体を作製するために、多数のマスクパターンを使用した。このようなマスクパターンの一例は、図1におけるパターン300を作製するために使用された、ライン及びスペースからなるパターンである。ライン及びスペースの幅は0.25μmであった。所望のパターンを形成するための協働する2枚のマスクの別の具体例は、リングパターン400と円形パターン410を創成するために使用されるマスクである。図2に示された処理における2枚のマスクを使用することにより得られるパターンはパターン420である。
膜厚1000オングストロームの酸化シリコン層をシリコンウエハ上に蒸着した。UV6(登録商標)エネルギー感受性レジスト層を酸化シリコン層上にスピンコートした。スピンコートされたレジスト層の膜厚は680nmであった。その後、ホトレジストを138℃で60秒間プレベークした。
図2に示した一連の処理に従って、前記のライン及びスペースマスクを使用し、ポジ型ホトレジストを輻射線でパターン毎に露光した。ホトレジスト内に描画された像のライン及びスペースはそれぞれ、幅が0.25μmであり、長さが1μmであった。ホトレジストに照射された輻射線の線量は40mJ/cm2であった。その後、このパターンを130℃で90秒間ポストベークした。Olin Microelectronics,Inc.から市販されている現像剤262と共に、テトラメチルアンモニウムヒドロキシド(TMAH)を併用することからなる常用の現像剤を用いて、パターンを現像した。現像剤は、液状の流れとして約15秒間ウエハ上に施用した。約45秒後、上はを濯ぎ、そして乾燥させた。その後、Applied Materialsの5000マグネトロンエッチング装置を使用し、パターンを下部の酸化シリコン層に転写した。
トリフルオロメタン65sccm(標準立方センチメートル/min)とヘキサフルオロシラン3sccmを使用し、33℃で25秒間にわたって、パターンをエッチングした。その後、トリフルオロメタン30sccm、アルゴン60sccm及びテトラフルオロメタン4sccmからなる混合物を使用し、20秒間にわたってパターンを更にエッチングした。エッチング後の残ったレジストを250℃の酸素プラズマ中で90秒間にわたって取り除いた。
その後、ホトレジスト(前記のUV6ポジ型レジスト)層を得られた構造体上に塗布した。このホトレジストの膜厚は700nmであった。レジストの膜厚は、非露光レジスト下部の基板部分がエッチング剤に暴露されないことを確保するように選択される。膜厚は、露光レジストのエッチング速度と、非露光レジストのエッチング速度との差に基づいて決定した。その後、図4に示されたパターン310を形成するマスクを使用し、線量が40mJ/cm2の輻射線を投射することにより、ホトレジストを露光した。前記のパターンを有する像の位置合わせ標準的な位置合わせ方法を用いて行った。この実施例では、第2の露光に使用したマスクパターンは第1の露光用のマスクパターンと同一である。しかし、第2の露光は、第1の露光により形成された下部パターンに対して偏位させた。偏位距離は所望のフィーチャーサイズに対応させた。異なるパターンを形成するために、異なる偏位量を使用した。第1のパターンに対する第2の露光から形成された像の偏位量は、0.05μm〜約0.2μmの範囲内で変化させた。
その後、この実施例で既に説明したように、パターンを現像した。得られた構造体はパターン付けされたホトレジスト層と、基板上のパターン付けされた二酸化シリコン層である。図1のステップ5で図示したように、所望のパターンは、酸化シリコンマスク又はホトレジストマスクの何れによっても被覆されない基板表面部分である。基板表面の露光部分を選択的にエッチングすることにより、パターンを下部の基板に転写する。パターン付けされた酸化シリコン及び残余ホトレジストはエッチングマスクとして機能する。このパターン転写ステップにおけるエッチング手段として、ヘキサフルオロエタン(90sccm)と酸素プラズマ(10sccm)を33℃で25秒間使用した。残余ホトレジスト及び酸化シリコンを、当業者に周知の手段を用いて、基板表面から取り除いた。
得られたパターンは一連のラインとスペースであった。全てのパターンについて、そのライン長さは1μmであった。ラインの幅は全パターンについて0.05μm〜0.2μmの範囲内で変化した。前記のように、ライン幅は、第1の露光から得られたパターンと、第2の露光から得られた像(及び得られた現像パターン)との間の偏位距離により決定した。
本発明の方法において、第1のパターンの位置と第2のパターンの位置との間の一致を得るために、第2のマスクは、第1の露光による第1のパターンと位置合わせされなければならない。所望のパターンを得るために、位置的一致が必要である。位置合せ誤差(すなわち、所望の位置と実際の位置との間の差)は約30nm未満である。ウエハ座標システムでは、x軸とy軸との交点は、ウエハのほぼ中央部に位置する。従って、ウエハ座標システムでは、ウエハは4個の四分円に分割される。6インチウエハにおける平均位置合せ誤差は、x軸に沿って−28nm(3σx=96nm)、y軸に沿って6nm(3σy=89nm)であった。一般的に、現用のステッパは、40nmの平均3σで描画する。
本発明を、第1のマスクパターンを使用する第1の露光と、第2のマスクパターンを使用する第2の露光について説明した。言うまでもなく、本発明は2回以上の露光を使用しても実施できる。また、本発明の方法は、任意のパターンを形成するためにも使用される。これにより、ライン及びスペースの特定のパターンの他に、実施例で述べたようなリング及び孔の形成できる。
10,40 マスク
20 輻射線
25,36 エネルギー感受性ホトレジスト層
30 硬質マスク層
35 シリコン基板
45 フィーチャー
100,105 マスク
101,110 輻射線
102,106 エネルギー感受性レジスト層
103 硬質マスク層
104 シリコン基板
108 フィーチャー
200,205 マスク
201,210 輻射線
202,206 エネルギー感受性レジスト層
203 誘電体層
204 シリコン基板
207 フィーチャー
300 パターン
301 酸化シリコン層領域
302 基板面領域
310 像
314 基板
315 トレンチ
320 生成パターン
400 第1のパターン
401 酸化シリコン層
402 シリコン基板
410 像
420 生成パターン
500 生成パターン
501,502 第1及び第2の矩形像

Claims (1)

  1. (a)特定の波長の輻射線を第1のパターンを有するマスクに照射するステップと、
    (b)第1のパターンの像を、材料層をその上に有する基板上に形成されたエネルギー感受性材料層に投射するステップと、
    (c)エネルギー感受性材料層中に第1のパターンを形成するために、前記像を現像するステップと、
    (d)下部材料層に第1のパターンを転写するステップと、
    (e)第1のパターン上にエネルギー感受性レジスト材料層を形成するステップと、
    (f)特定の波長の輻射線を第2のパターンを有するマスクに照射するステップと、
    ここで、該波長は、第1のパターンを有するマスクに照射される輻射線の波長と同一であるか又は異なる、
    (g)第2のパターンの像をエネルギー感受性レジスト材料層に投射するステップと、
    ここで、該像は、所望のパターンを画成するために第1のパターンと第2のパターンが協働するように、下部の第1のパターンと位置合せされる、
    (h)第2のパターンをエネルギー感受性材料中に形成するために、前記像を現像するステップと、
    (i)第1及び第2のパターンから所望のパターンを現像するステップとからなり、
    ここで、該所望のパターンは、輻射線の波長のうちの少なくとも一つの波長よりも小さい寸法を有する、
    ことを特徴とする製品を製造するためのリソグラフ方法。
JP2011145682A 1999-04-16 2011-06-30 リソグラフ方法 Pending JP2011199321A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/293,103 US6218057B1 (en) 1999-04-16 1999-04-16 Lithographic process having sub-wavelength resolution
US09/293103 1999-04-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006297621A Division JP2007053403A (ja) 1999-04-16 2006-11-01 リソグラフ方法

Publications (1)

Publication Number Publication Date
JP2011199321A true JP2011199321A (ja) 2011-10-06

Family

ID=23127678

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2000111051A Pending JP2000331928A (ja) 1999-04-16 2000-04-12 リソグラフ方法
JP2006297621A Pending JP2007053403A (ja) 1999-04-16 2006-11-01 リソグラフ方法
JP2011145682A Pending JP2011199321A (ja) 1999-04-16 2011-06-30 リソグラフ方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2000111051A Pending JP2000331928A (ja) 1999-04-16 2000-04-12 リソグラフ方法
JP2006297621A Pending JP2007053403A (ja) 1999-04-16 2006-11-01 リソグラフ方法

Country Status (4)

Country Link
US (1) US6218057B1 (ja)
EP (1) EP1045289A3 (ja)
JP (3) JP2000331928A (ja)
KR (1) KR100614781B1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7778437B2 (en) * 1994-03-17 2010-08-17 Digimarc Corporation Media and methods employing steganographic marking
TW460755B (en) * 1998-12-16 2001-10-21 Asm Lithography Bv Lithographic projection apparatus
US6218057B1 (en) * 1999-04-16 2001-04-17 Lucent Technologies Inc. Lithographic process having sub-wavelength resolution
US6421820B1 (en) * 1999-12-13 2002-07-16 Infineon Technologies Ag Semiconductor device fabrication using a photomask with assist features
US6358856B1 (en) * 2000-11-21 2002-03-19 Advanced Micro Devices, Inc. Bright field image reversal for contact hole patterning
US6998198B2 (en) 2001-11-30 2006-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Contact hole printing by packing and unpacking
US7014956B2 (en) * 2002-01-04 2006-03-21 Intel Corporation Active secondary exposure mask to manufacture integrated circuits
US6670646B2 (en) 2002-02-11 2003-12-30 Infineon Technologies Ag Mask and method for patterning a semiconductor wafer
DE10208449A1 (de) 2002-02-27 2003-09-11 Infineon Technologies Ag Verfahren zur Erhöhung der Ätzresistenz und zur Verkleinerung der Loch- oder Grabenbreite einer Fotoresiststruktur unter Verwendung von Lösungsmittelsystemen geringer Polarität
US7094686B2 (en) 2003-12-16 2006-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Contact hole printing by packing and unpacking
KR100742090B1 (ko) 2005-12-29 2007-07-23 동부일렉트로닉스 주식회사 포토레지스트 패턴의 제조방법
KR100796509B1 (ko) * 2006-07-24 2008-01-21 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
US8582079B2 (en) * 2007-08-14 2013-11-12 Applied Materials, Inc. Using phase difference of interference lithography for resolution enhancement
US20090117491A1 (en) * 2007-08-31 2009-05-07 Applied Materials, Inc. Resolution enhancement techniques combining interference-assisted lithography with other photolithography techniques
JP5428401B2 (ja) * 2009-03-05 2014-02-26 大日本印刷株式会社 凸状パターン形成体の製造方法
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9741586B2 (en) * 2015-06-30 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating package structures
CN113156773B (zh) * 2021-03-31 2024-02-09 华中科技大学 一种合作吸收双光束超分辨光刻***及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62102531A (ja) * 1985-10-29 1987-05-13 Sony Corp エツチング方法
JPH01179418A (ja) * 1988-01-07 1989-07-17 Sharp Corp マスク
JPH0582487A (ja) * 1991-09-20 1993-04-02 Sony Corp エツチングマスクの形成方法
JPH07235485A (ja) * 1993-11-10 1995-09-05 Hyundai Electron Ind Co Ltd 半導体装置の微細パターン製造法
JP2000331928A (ja) * 1999-04-16 2000-11-30 Lucent Technol Inc リソグラフ方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5843519A (ja) * 1981-09-09 1983-03-14 Nec Corp 半導体装置の製造方法
US4937619A (en) 1986-08-08 1990-06-26 Hitachi, Ltd. Projection aligner and exposure method
JP3033135B2 (ja) 1990-06-13 2000-04-17 株式会社ニコン 投影露光装置及び方法
US5308741A (en) 1992-07-31 1994-05-03 Motorola, Inc. Lithographic method using double exposure techniques, mask position shifting and light phase shifting
DE4235702A1 (de) * 1992-10-22 1994-04-28 Siemens Ag Verfahren zur Erzeugung von Strukturen eines Gesamtmusters in der Oberfläche eines Substrats
JP2852169B2 (ja) * 1993-02-25 1999-01-27 日本電気株式会社 投影露光方法および装置
US5667918A (en) 1993-09-27 1997-09-16 Micron Technology, Inc. Method of lithography using reticle pattern blinders
US5667940A (en) * 1994-05-11 1997-09-16 United Microelectronics Corporation Process for creating high density integrated circuits utilizing double coating photoresist mask
US5652084A (en) * 1994-12-22 1997-07-29 Cypress Semiconductor Corporation Method for reduced pitch lithography
US5717518A (en) 1996-07-22 1998-02-10 Kla Instruments Corporation Broad spectrum ultraviolet catadioptric imaging system
US5807649A (en) 1996-10-31 1998-09-15 International Business Machines Corporation Lithographic patterning method and mask set therefor with light field trim mask
US5821014A (en) 1997-02-28 1998-10-13 Microunity Systems Engineering, Inc. Optical proximity correction method for intermediate-pitch features using sub-resolution scattering bars on a mask
US5837557A (en) 1997-03-14 1998-11-17 Advanced Micro Devices, Inc. Semiconductor fabrication method of forming a master layer to combine individually printed blocks of a circuit pattern
US5853923A (en) * 1997-10-23 1998-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Double layer method for fabricating a rim type attenuating phase shifting mask
US6048649A (en) * 1998-04-30 2000-04-11 International Business Machines Corporation Programmed defect mask with defects smaller than 0.1 μm

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62102531A (ja) * 1985-10-29 1987-05-13 Sony Corp エツチング方法
JPH01179418A (ja) * 1988-01-07 1989-07-17 Sharp Corp マスク
JPH0582487A (ja) * 1991-09-20 1993-04-02 Sony Corp エツチングマスクの形成方法
JPH07235485A (ja) * 1993-11-10 1995-09-05 Hyundai Electron Ind Co Ltd 半導体装置の微細パターン製造法
JP2000331928A (ja) * 1999-04-16 2000-11-30 Lucent Technol Inc リソグラフ方法
JP2007053403A (ja) * 1999-04-16 2007-03-01 Lucent Technol Inc リソグラフ方法

Also Published As

Publication number Publication date
EP1045289A3 (en) 2002-05-29
KR20000071705A (ko) 2000-11-25
KR100614781B1 (ko) 2006-08-25
JP2007053403A (ja) 2007-03-01
JP2000331928A (ja) 2000-11-30
US6218057B1 (en) 2001-04-17
EP1045289A2 (en) 2000-10-18

Similar Documents

Publication Publication Date Title
JP2011199321A (ja) リソグラフ方法
TWI261732B (en) Composite optical lithography method for patterning lines of significantly different widths
US7968277B2 (en) Imaging post structures using X and Y dipole optics and a single mask
TW548710B (en) Method for forming semiconductor hole and contact hole and implantation process
US9952520B2 (en) Method for semiconductor wafer alignment
JP4184918B2 (ja) コンタクトホールの形成方法
US20070263192A1 (en) Illumination system and a photolithography apparatus employing the system
JPH08250395A (ja) レジストパターン形成方法
TW200405134A (en) Method of forming a rim phase shifting mask and using the rim phase shifting mask to form a semiconductor device
KR100907898B1 (ko) 반도체 소자 제조 방법
JP4804802B2 (ja) フォトマスク及びこれを用いたパターン製造方法
US6306558B1 (en) Method of forming small contact holes using alternative phase shift masks and negative photoresist
JPH0567049B2 (ja)
US7026106B2 (en) Exposure method for the contact hole
JP2798796B2 (ja) パターン形成方法
KR100785186B1 (ko) 설계 패턴의 작성 방법, 포토 마스크의 제조 방법,레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법
JP3475309B2 (ja) 位相シフトフォトマスクの製造方法
JP2693805B2 (ja) レチクル及びこれを用いたパターン形成方法
JPH0651489A (ja) ハーフトーン位相シフトフォトマスクの製造方法
KR970006928B1 (ko) 반도체 장치의 제조 방법
TW200300961A (en) Multiple photolithographic exposures with different clear patterns
JPH05142751A (ja) フオトマスクおよび投影露光方法
JPH0451151A (ja) 位相シフトレチクルの製作方法
KR100223324B1 (ko) 반도체 장치의 미세패턴 제조방법
KR20100042468A (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120727

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130723

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140508

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140901

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141024

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20141219