JP2011198806A - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011198806A JP2011198806A JP2010060803A JP2010060803A JP2011198806A JP 2011198806 A JP2011198806 A JP 2011198806A JP 2010060803 A JP2010060803 A JP 2010060803A JP 2010060803 A JP2010060803 A JP 2010060803A JP 2011198806 A JP2011198806 A JP 2011198806A
- Authority
- JP
- Japan
- Prior art keywords
- film
- memory
- sige
- hole
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title description 16
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 78
- 238000003860 storage Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 239000011162 core material Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 239000013078 crystal Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】チャネル抵抗が低い半導体記憶装置及びその製造方法を提供する。
【解決手段】半導体記憶装置は、基板１０と、基板１０上にそれぞれ交互に積層された複数の導電層ＷＬと複数の絶縁層２５とを有する積層体と、積層体を貫通して形成されたメモリホールＭＨの側壁に設けられた電荷蓄積膜３２を含むメモリ膜３０と、メモリホールＭＨ内におけるメモリ膜３０の内側に設けられたＳｉＧｅ膜５１と、を備えた。
【選択図】図２
【解決手段】半導体記憶装置は、基板１０と、基板１０上にそれぞれ交互に積層された複数の導電層ＷＬと複数の絶縁層２５とを有する積層体と、積層体を貫通して形成されたメモリホールＭＨの側壁に設けられた電荷蓄積膜３２を含むメモリ膜３０と、メモリホールＭＨ内におけるメモリ膜３０の内側に設けられたＳｉＧｅ膜５１と、を備えた。
【選択図】図２
Description
本発明は、半導体記憶装置及びその製造方法に関する。
従来の不揮発性半導体記憶装置（メモリ）においては、シリコン基板上の２次元平面内に素子が集積してきた。メモリの記憶容量を増加させるには１つの素子の寸法を小さくする（微細化する）が、近年その微細化もコスト的、技術的に困難なものになってきた。
これに対し、一括加工型３次元積層メモリが提案されている。
例えば、特許文献１には、メモリデバイスにおけるコントロールゲートとして機能する導電層と、絶縁層とを交互に複数積層した積層体にメモリホールを形成し、そのメモリホールの内壁に電荷蓄積膜を形成した後、メモリホール内にシリコンを設けることでメモリセルを３次元配列する技術が提案されている。この構造において、積層数が増大すると、積層方向に沿ったチャネル長が増大する。
これに対し、一括加工型３次元積層メモリが提案されている。
例えば、特許文献１には、メモリデバイスにおけるコントロールゲートとして機能する導電層と、絶縁層とを交互に複数積層した積層体にメモリホールを形成し、そのメモリホールの内壁に電荷蓄積膜を形成した後、メモリホール内にシリコンを設けることでメモリセルを３次元配列する技術が提案されている。この構造において、積層数が増大すると、積層方向に沿ったチャネル長が増大する。
本発明は、チャネル抵抗が低い半導体記憶装置及びその製造方法を提供する。
本発明の一態様によれば、基板と、前記基板上にそれぞれ交互に積層された複数の導電層と複数の絶縁層とを有する積層体と、前記積層体を貫通して形成されたメモリホールの側壁に設けられた電荷蓄積膜を含むメモリ膜と、前記メモリホール内における前記メモリ膜の内側に設けられたＳｉＧｅ膜と、を備えたことを特徴とする半導体記憶装置が提供される。
また、本発明の他の一態様によれば、基板上に、複数の導電層と複数の絶縁層とをそれぞれ交互に積層して積層体を形成する工程と、前記積層体を貫通するメモリホールを形成する工程と、前記メモリホールの側壁に電荷蓄積膜を含むメモリ膜を形成する工程と、前記メモリホール内における前記メモリ膜の内側に、前記メモリホール内に空洞部を残して、ＳｉＧｅ膜を形成する工程と、前記ＳｉＧｅ膜における前記空洞部に臨む部分を熱処理により絶縁物に変質させ、前記ＳｉＧｅ膜における前記メモリ膜側にＧｅを濃縮させる工程と、を備えたことを特徴とする半導体記憶装置の製造方法が提供される。
また、本発明の他の一態様によれば、基板上に、複数の導電層と複数の絶縁層とをそれぞれ交互に積層して積層体を形成する工程と、前記積層体を貫通するメモリホールを形成する工程と、前記メモリホールの側壁に電荷蓄積膜を含むメモリ膜を形成する工程と、前記メモリホール内における前記メモリ膜の内側に、前記メモリホール内に空洞部を残して、ＳｉＧｅ膜を形成する工程と、前記ＳｉＧｅ膜における前記空洞部に臨む部分を熱処理により絶縁物に変質させ、前記ＳｉＧｅ膜における前記メモリ膜側にＧｅを濃縮させる工程と、を備えたことを特徴とする半導体記憶装置の製造方法が提供される。
本発明によれば、チャネル抵抗が低い半導体記憶装置及びその製造方法が提供される。
以下、図面を参照し、本発明の実施形態について説明する。
図１は、本発明の実施形態に係る半導体記憶装置におけるメモリセルアレイの模式斜視図である。図２は、図１におけるメモリ膜３０及びボディ２０の拡大断面図である。なお、図１においては、図を見易くするために、メモリ膜３０以外の絶縁部分については図示を省略している。
また、本明細書においては、説明の便宜上、ＸＹＺ直交座標系を導入する。この座標系においては、基板１０の主面に対して平行な方向であって相互に直交する２方向をＸ方向及びＹ方向とし、これらＸ方向及びＹ方向の双方に対して直交する方向をＺ方向とする。
基板１０上には、図示しない絶縁層を介して、バックゲートＢＧが設けられている。バックゲートＢＧは、例えば不純物が添加され導電性を有するシリコン層である。バックゲートＢＧ上には、複数の導電層ＷＬと、複数の絶縁層２５（図２）とがそれぞれ交互に積層されている。導電層ＷＬは、例えば不純物が添加され導電性を有するシリコン層である。絶縁層２５は、例えばシリコン酸化物を含むＴＥＯＳ（tetraethoxysilane）層である。導電層ＷＬの層数は任意である。
メモリセルアレイ領域における導電層ＷＬ及び絶縁層２５を含む積層体は、Ｙ方向に複数のブロックに分断され、各ブロック間には図示しない絶縁物が埋め込まれている。
あるブロックにおける最上層の導電層ＷＬ上には、図示しない絶縁層を介して、ドレイン側選択ゲートＤＳＧが設けられている。ドレイン側選択ゲートＤＳＧは、例えば不純物が添加され導電性を有するシリコン層である。そのブロックに隣接する別のブロックにおける最上層の導電層ＷＬ上には、図示しない絶縁層を介して、ソース側選択ゲートＳＳＧが設けられている。ソース側選択ゲートＳＳＧは、例えば不純物が添加され導電性を有するシリコン層である。ドレイン側選択ゲートＤＳＧとソース側選択ゲートＳＳＧとの間には、図示しない絶縁層が介在している。
ソース側選択ゲートＳＳＧ上には、図示しない絶縁層を介して、ソース線ＳＬが設けられている。ソース線ＳＬは、金属層、または例えば不純物が添加され導電性を有するシリコン層である。ソース線ＳＬ及びドレイン側選択ゲートＤＳＧ上には、複数本のビット線ＢＬが設けられている。各ビット線ＢＬはＹ方向に延在している。
前述した積層体には、Ｕ字状のメモリホールＭＨが複数形成されている。ドレイン側選択ゲートＤＳＧを含むブロックには、ドレイン側選択ゲートＤＳＧ及びその下の導電層ＷＬを貫通しＺ方向に延在するホールが形成され、ソース側選択ゲートＳＳＧを含むブロックには、ソース側選択ゲートＳＳＧ及びその下の導電層ＷＬを貫通しＺ方向に延在するホールが形成されている。それら両ホールは、後述するように、バックゲートＢＧ内に形成された凹部を介してつながる。
メモリホールＭＨの内部には、Ｕ字状のボディ２０が設けられている。ドレイン側選択ゲートＤＳＧとボディ２０との間のメモリホールＭＨの側壁には、ゲート絶縁膜３５が形成されている。ソース側選択ゲートＳＳＧとボディ２０との間のメモリホールＭＨの側壁には、ゲート絶縁膜３６が形成されている。
各導電層ＷＬとボディ２０との間のメモリホールＭＨの側壁には、メモリ膜３０が形成されている。バックゲートＢＧとボディ２０との間のメモリホールＭＨの内壁にも、メモリ膜３０が形成されている。メモリ膜３０は、例えば一対のシリコン酸化膜でシリコン窒化膜を挟んだＯＮＯ（Oxide-Nitride-Oxide）構造を有する。
図２に示すように、各導電層ＷＬとボディ２０との間には、導電層ＷＬ側から順に第１の絶縁膜３１、電荷蓄積膜３２及び第２の絶縁膜３３が設けられている。第１の絶縁膜３１は導電層ＷＬに接し、第２の絶縁膜３３はボディ２０に接し、第１の絶縁膜３１と第２の絶縁膜３３との間に電荷蓄積膜３２が設けられている。
ボディ２０は、メモリホールＭＨ内におけるメモリ膜３０の内側に埋め込まれている。ボディ２０は、メモリ膜３０側から順に設けられたＳｉＧｅ（シリコンゲルマニウム）膜５１、シリコン酸化膜５２及び絶縁コア材５３を有する。絶縁コア材５３は、例えばシリコン窒化物である。
ＳｉＧｅ膜５１はチャネルとして機能し、導電層ＷＬはコントロールゲートとして機能し、電荷蓄積膜３２はＳｉＧｅ膜５１から注入される電荷を蓄積するデータ記憶層として機能する。すなわち、ＳｉＧｅ膜５１と各導電層ＷＬとの交差部分に、チャネルの周囲をコントロールゲートが囲んだ構造のメモリセルが形成されている。
本実施形態に係る半導体記憶装置は、データの消去・書き込みを電気的に自由に行うことができ、電源を切っても記憶内容を保持することができる不揮発性半導体記憶装置である。例えば、メモリセルはチャージトラップ構造のメモリセルである。電荷蓄積膜３２は、電荷（電子）を閉じこめるトラップを多数有し、例えばシリコン窒化膜である。第２の絶縁膜３３は、例えばシリコン酸化膜であり、電荷蓄積膜３２にＳｉＧｅ膜５１から電荷が注入される際、または電荷蓄積膜３２に蓄積された電荷がＳｉＧｅ膜５１へ拡散する際に電位障壁となる。第１の絶縁膜３１は、例えばシリコン酸化膜であり、電荷蓄積膜３２に蓄積された電荷が、導電層ＷＬへ拡散するのを防止する。
図１に示すように、ドレイン側選択ゲートＤＳＧと、ドレイン側選択ゲートＤＳＧを貫通するボディ２０と、このボディ２０とドレイン側選択ゲートＤＳＧとの間に設けられたゲート絶縁膜３５は、ドレイン側選択トランジスタＤＳＴを構成する。ドレイン側選択ゲートＤＳＧを貫通するボディ２０におけるＳｉＧｅ膜５１は、ドレイン側選択トランジスタＤＳＴのチャネル膜として機能する。ＳｉＧｅ膜５１におけるドレイン側選択ゲートＤＳＧ側の上端部は、対応する各ビット線ＢＬに接続されている。
ソース側選択ゲートＳＳＧと、ソース側選択ゲートＳＳＧを貫通するボディ２０と、このボディ２０とソース側選択ゲートＳＳＧとの間に設けられたゲート絶縁膜３６は、ソース側選択トランジスタＳＳＴを構成する。ソース側選択ゲートＳＳＧを貫通するボディ２０におけるＳｉＧｅ膜５１は、ソース側選択トランジスタＳＳＴのチャネル膜として機能する。ＳｉＧｅ膜５１におけるソース側選択ゲートＳＳＧ側の上端部は、ソース線ＳＬに接続されている。
バックゲートＢＧ、このバックゲートＢＧ内に設けられたボディ２０及びメモリ膜３０は、バックゲートトランジスタＢＧＴを構成する。バックゲートＢＧ内のボディ２０におけるＳｉＧｅ膜５１は、上記積層体の積層方向に沿って形成されたＳｉＧｅ膜５１と一体に形成され、バックゲートトランジスタＢＧＴのチャネル膜として機能する。バックゲートＢＧ内のメモリ膜３０は、バックゲートトランジスタＢＧＴのゲート絶縁膜として機能する。
ドレイン側選択トランジスタＤＳＴとバックゲートトランジスタＢＧＴとの間には、各導電層ＷＬをコントロールゲートとするメモリセルＭＣが、導電層ＷＬの層数に対応して複数設けられている。
同様に、バックゲートトランジスタＢＧＴとソース側選択トランジスタＳＳＴの間にも、各導電層ＷＬをコントロールゲートとするメモリセルＭＣが、導電層ＷＬの層数に対応して複数設けられている。
それらメモリセルＭＣ、ドレイン側選択トランジスタＤＳＴ、バックゲートトランジスタＢＧＴおよびソース側選択トランジスタＳＳＴは直列接続され、Ｕ字状の１つのメモリストリングＭＳを構成する。すなわち、ボディ２０は、複数の導電層ＷＬを含む積層体の積層方向に延びる一対の柱状部２０ａと、バックゲートＢＧに埋め込まれ、一対の柱状部２０ａをつなぐ連結部２０ｂとを有するＵ字状に形成されている。Ｕ字状のメモリストリングＭＳがＸ方向及びＹ方向に複数配列されていることにより、複数のメモリセルＭＣがＸ方向、Ｙ方向及びＺ方向に３次元的に設けられている。
前述した構造を得るにあたっては、先にメモリ膜３０をメモリホールＭＨの側壁に形成した後、絶縁膜であるメモリ膜３０の側壁にチャネル膜を形成する。したがって、基板表面にチャネルを形成する構造のメモリデバイスに一般的に用いられている単結晶シリコンを、本実施形態に係る構造におけるチャネルとして形成することが難しい。
そのため、例えば多結晶シリコン膜をＣＶＤ（chemical vapor deposition）法でメモリ膜３０の側壁に形成する提案がある。しかし、多結晶シリコンは、単結晶シリコンに比べて、結晶欠陥などによるトラップ準位や、結晶粒界での散乱のためにキャリア移動度が低く、オン電流が小さくなる傾向がある。オン電流が小さいと、データ読み出しが困難になる。
一方、さらなる大容量化を実現するために導電層ＷＬの積層数を増やす場合、積層方向に沿った長チャネル化に伴い、読み出し電流値が低下し、大容量化に伴い読み出し速度の低下を招く懸念があった。
そこで、本実施形態では、前述したようにＳｉＧｅ膜５１をメモリセルにおけるチャネル膜として用いる。後述する方法により形成したＳｉＧｅは、多結晶シリコンに比べ、結晶欠陥の低減が可能で、チャネル抵抗を低減して、オン電流の増大が可能となる。この結果、データ読み出し時の電流センス感度を高めることができる。
例えば、ＳｉＧｅ膜５１をＣＶＤ法でメモリ膜３０に形成することができる。しかし、ＣＶＤ法で形成されたＳｉＧｅ膜は欠陥準位を多く含むことがあり、このままチャネルとして用いた場合、十分なオン電流の増大を望めないおそれがある。
そこで、本実施形態では、後述するように、ＳｉＧｅ膜５１を形成した後、ＳｉＧｅ膜５１におけるメモリホール中心軸側を熱酸化によりＳｉのみを選択的に酸化することで、ＳｉＧｅ膜５１におけるメモリ膜３０側にＧｅ（ゲルマニウム）を拡散させて、そのメモリ膜３０側にＧｅを濃縮させる処理を行う。したがって、最終的なＳｉＧｅ膜５１中のＧｅ濃度は、ＣＶＤ法で成膜した際のＧｅ濃度よりも上昇している。また、Ｇｅ濃度は、メモリ膜３０との界面側に比べて、メモリホール中心軸側の酸化界面側で高くなる。
Ｓｉ（シリコン）はＧｅ（ゲルマニウム）と結合するよりも、Ｏ（酸素）と結合する方が安定であり、Ｓｉとの結合から解離したＧｅがＳｉＧｅ膜５１の結晶欠陥を終端させ再結晶化させながらメモリ膜３０側に拡散する。これにより、ＳｉＧｅ膜５１におけるメモリ膜３０側のチャネルとして機能する部分を、欠陥準位が少なく大きな結晶サイズの多結晶ＳｉＧｅへと変質させることができ、移動度をより高めたＳｉＧｅチャネルを得ることができる。
次に、図３（ａ）〜図６（ｂ）を参照して、第１の実施形態に係る半導体記憶装置の製造方法について説明する。
まず、基板１０上に図示しない絶縁層を介してバックゲートＢＧを形成した後、図３（ａ）に示すように、バックゲートＢＧに凹部４１を形成する。次に、その凹部４１内に、図３（ｂ）に示すように、犠牲膜４２として例えばシリコン窒化膜を埋め込む。
次に、バックゲートＢＧ及び犠牲膜４２上に、複数の絶縁層２５と複数の導電層ＷＬとをそれぞれ交互に積層して積層体を形成した後、図３（ｃ）に示すように、その積層体を貫通し犠牲膜４２に達するホール４３を形成する。絶縁層２５と導電層ＷＬは、例えばＣＶＤ法で形成される。ホール４３は、例えばＲＩＥ（Reactive Ion Etching）法で形成される。
次に、ホール４３内に、図４（ａ）に示すように、犠牲膜４４として例えばシリコン窒化膜を埋め込む。その後、積層体に溝を形成して積層体を複数のブロックに分断し、その溝内に絶縁物４５を埋め込む。
次に、積層体上に絶縁層４６を介して選択ゲートＳＧを積層する。選択ゲートＳＧはパターニングされ、ドレイン側選択ゲートＤＳＧとソース側選択ゲートＳＳＧに分断される。ドレイン側選択ゲートＤＳＧとソース側選択ゲートＳＳＧとの間には、絶縁層４７が介在される。その後、ドレイン側選択ゲートＤＳＧ及びソース側選択ゲートＳＳＧ上に絶縁層４８が積層される。
次に、絶縁層４８、ドレイン側選択ゲートＤＳＧ、ソース側選択ゲートＳＳＧおよび絶縁層４６を貫通し、犠牲膜４４に達するホールを形成した後、そのホールを通じて犠牲膜４４及び犠牲膜４２を除去する。これにより、図４（ｂ）に示すように、上記積層体及びバックゲートＢＧにＵ字状のメモリホールＭＨが形成される。
次に、図５（ａ）に示すように、メモリホールＭＨの内壁にメモリ膜３０を例えばＣＶＤ法で形成する。その後、メモリホールＭＨ内におけるメモリ膜３０の内側に例えばＣＶＤ法でＳｉＧｅ膜５１を形成する。このとき、ＳｉＧｅ膜５１の内側に空洞部が残り、メモリホールＭＨ内がＳｉＧｅ膜で埋まらないようにする。メモリホールＭＨ内に空洞部を残すことで、ＳｉＧｅ膜５１の内側を、以下の工程にて酸化性雰囲気にさらすことができる。
次に、ＳｉＧｅ膜５１における空洞部に臨む部分を熱処理により絶縁物に変質させる。具体的には、酸素を含むガス雰囲気中で、ＳｉＧｅ膜５１の熱酸化処理を行う。
これにより、ＳｉＧｅ膜５１の内側表面からＳｉの酸化が進み、図５（ｂ）に示すように、ＳｉＧｅ膜５１における空洞部側にシリコン酸化膜５２が形成される。このとき、空洞部側でＳｉとの結合から解離したＧｅが、ＳｉＧｅ膜５１の結晶欠陥を終端させ再結晶化させながらメモリ膜３０側に拡散し、そのメモリ膜３０側に濃縮される。これにより、ＳｉＧｅ膜５１におけるメモリ膜３０側に、Ｇｅ濃度が高く移動度の高いＳｉＧｅチャネルが形成される。
また、例えばメモリホールＭＨの孔径のばらつきなどにより、メモリホールＭＨがシリコン酸化膜５２で閉塞される箇所と、閉塞されない箇所が生じると、ボディ２０に局所的なストレスが作用したり、形状やサイズの変形などが生じ、デバイス特性の変動をきたすおそれがある。
したがって、上記熱酸化処理時、シリコン酸化膜５２でメモリホールＭＨの空洞部が埋まらないように、各種条件を設定することが望ましい。例えば、メモリホールＭＨの孔径（直径）を６０ｎｍ、メモリ膜３０の膜厚を２０ｎｍ、ＳｉＧｅ膜５１の膜厚を７ｎｍとして、熱酸化により膜厚２ｎｍのシリコン酸化膜５２を形成し、その内側に孔径が２ｎｍの空洞部を残す。
なお、ＳｉＧｅはＳｉよりも融点が低いため、上記熱酸化処理として例えば１２００℃の熱酸化を行っても、導電層ＷＬを構成する多結晶シリコンが軟化もしくは融解したりすることがなく、よって、積層体の形状やサイズは変動させることなく、ＳｉＧｅチャネルのみの改質が可能になる。
なお、ＳｉＧｅ膜５１の前述したような改質を行い、メモリ膜３０側にＧｅ濃度が高いチャネルを形成するにあたっては、酸素雰囲気中の熱処理に限らない。ただし、熱酸化処理の方が、効率的に且つ安定してＳｉＧｅ膜５１の改質を行うことができることが知られている。
次に、図６（ａ）に示すように、空洞部に絶縁コア材５３として例えばシリコン窒化物を埋め込み、その後、絶縁層４８を構成する例えばシリコン酸化物およびＳｉＧｅに対してエッチング選択性のある条件でＲＩＥを行い、絶縁コア材５３の上端部を除去する。これにより、メモリストリングＭＳの上端部に溝５４が形成される。
その後、溝５４内に露出したシリコン酸化膜５２を、例えばウェットエッチングにより除去し、ＳｉＧｅ膜５１の上端部における内側の側面を露出させる。そして、溝５４内に、高濃度で例えばリンがドープされたアモルファスシリコンをＣＶＤ法で形成する。これにより、図６（ｂ）に示すように、メモリストリングＭＳの上端部にプラグ５５が形成される。プラグ５５はＳｉＧｅ膜５１の上端部の側面と接している。ドレイン側選択ゲートＤＳＧ側のＳｉＧｅ膜５１の上端部及びプラグ５５はビット線ＢＬと接続され、ソース側選択ゲートＳＳＧ側のＳｉＧｅ膜５１の上端部及びプラグ５５はソース線ＳＬと接続される。
図６（ｂ）に示す構造では、ドレイン側選択ゲートＤＳＧを貫通する部分及びソース側選択ゲートＳＳＧを貫通する部分にも、メモリセルに形成されたＳｉＧｅ膜５１と一体にＳｉＧｅ膜５１が形成されている。ドレイン側選択ゲートＤＳＧに対向する部分のＳｉＧｅ膜５１は、ドレイン側選択トランジスタＤＳＴのチャネル膜として機能し、ソース側選択ゲートＳＳＧに対向する部分のＳｉＧｅ膜５１はソース側選択トランジスタＳＳＴのチャネル膜として機能する。また、ドレイン側選択ゲートＤＳＧとＳｉＧｅ膜５１との間のメモリ膜３０は、ドレイン側選択トランジスタＤＳＴのゲート絶縁膜として機能し、ソース側選択ゲートＳＳＧとＳｉＧｅ膜５１との間のメモリ膜３０は、ソース側選択トランジスタＳＳＴのゲート絶縁膜として機能する。
次に、図７（ａ）〜図９（ｂ）を参照して、第２の実施形態に係る半導体記憶装置の製造方法について説明する。
本実施形態においても、前述した実施形態と同様、バックゲートＢＧ及び複数の導電層ＷＬを含む積層体にＵ字状のメモリホールを形成し、そのメモリホール内に、メモリ膜３０、ＳｉＧｅ膜５１、シリコン酸化膜５２および絶縁コア材５３を形成する。前述した実施形態と同様、熱酸化処理により、ＳｉＧｅ膜５１におけるメモリ膜３０側は、Ｇｅ濃度が相対的に高いＳｉＧｅチャネルとされる。この状態を図７（ａ）に示す。ただし、本実施形態では、この時点で、選択ゲートはまだ形成していない。
次に、図７（ａ）に示す積層体上に、図７（ｂ）に示すように、絶縁層４６及び選択ゲートを積層し、さらに選択ゲートをパターニングしてドレイン側選択ゲートＤＳＧとソース側選択ゲートＳＳＧを形成する。さらに、それらの上に絶縁層４８を積層する。
その後、絶縁層４８、ドレイン側選択ゲートＤＳＧ、ソース側選択ゲートＳＳＧおよび絶縁層４６を貫通して、絶縁層４６の下に設けられたＵ字状ストリングの上端部に達するホールＳＨを例えばＲＩＥ法で形成する。そして、ホールＳＨの内壁にゲート絶縁膜６１を形成し、さらにその内側にゲート絶縁膜６１とは異なる材料のスペーサー膜６２を形成する。
例えば、ゲート絶縁膜６１はシリコン窒化膜であり、スペーサー膜６２はシリコン酸化膜である。ドレイン側選択ゲートＤＳＧに対向するゲート絶縁膜６１は、ドレイン側選択トランジスタＤＳＴのゲート絶縁膜として機能し、ソース側選択ゲートＳＳＧに対向するゲート絶縁膜６１は、ソース側選択トランジスタＳＳＴのゲート絶縁膜として機能する。
次に、図８（ａ）に示すように、スペーサー膜６２の底部を例えばＲＩＥ法で除去し、さらにその後ゲート絶縁膜６１の底部をＲＩＥ法で除去する。このとき、ゲート絶縁膜６１の側面は、ゲート絶縁膜６１とは異なる材料のスペーサー膜６２で覆われているため、ゲート絶縁膜６１の側面はエッチングされず、ダメージを受けない。ゲート絶縁膜６１の底部のエッチング後、その下の絶縁コア材５３の上端部を例えば２０ｎｍほどエッチバックする。
次に、スペーサー膜６２および絶縁コア材５３のエッチバックにより露出したＳｉＧｅ膜５１の上端部側面に形成されたシリコン酸化膜５２を、例えばウェットエッチングにより除去する。これにより、図８（ｂ）に示すように、ＳｉＧｅ膜５１の上端部側面が露出する。
次に、図９（ａ）に示すように、ホールＳＨの側壁およびホールＳＨの下で露出されたＳｉＧｅ膜５１の上端部側面に、選択トランジスタ（ドレイン側選択トランジスタＤＳＴ、ソース側選択トランジスタＳＳＴ）のチャネル膜６３として、例えばアモルファスシリコン膜を形成する。チャネル膜６３の下端部は、メモリセルにおけるチャネル膜であるＳｉＧｅ膜５１の上端部側面に接し、この部分でチャネル膜６３とＳｉＧｅ膜５１は電気的に接続される。
その後、図９（ｂ）に示すように、チャネル膜６３の内側の空洞部に絶縁コア材６４として例えばシリコン窒化物を埋め込む。チャネル膜６３におけるドレイン側選択ゲートＤＳＧ側の上端部はビット線ＢＬに接続され、チャネル膜６３におけるソース側選択ゲートＳＳＧ側の上端部はソース線ＳＬに接続される。
ＧｅのバンドギャップはＳｉのバンドギャップより狭いため、ＳｉＧｅをチャネルとしたトランジスタではオフリークが増加しやすいという懸念がある。しかし、本実施形態では、選択トランジスタ（ドレイン側選択トランジスタＤＳＴ、ソース側選択トランジスタＳＳＴ）のチャネルにはＳｉＧｅではなくシリコンを用いることで、選択トランジスタのカットオフ特性が向上し、読み出し時のオフリークを低減できる。
すなわち、メモリセルにおけるチャネルにはＳｉＧｅを用いることでオン電流Ｉｏｎが増大でき、選択トランジスタにおけるチャネルにはシリコンを用いることで選択トランジスタのカットオフ特性を高めてオフリーク電流Ｉｏｆｆを抑えることができる。この結果、読み出し時における（Ｉｏｎ／Ｉｏｆｆ）比を向上させて、読み出し性能を高めることができる。
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。
メモリストリングの構成はＵ字状に限らず、図１０に示すようにＩ字状であってもよい。図１０には導電部分のみを示し、絶縁部分の図示は省略している。この構造では、基板１０上にソース線ＳＬが設けられ、その上にソース側選択ゲート（または下部選択ゲート）ＳＳＧが設けられ、その上に複数層の導電層ＷＬが設けられ、最上層の導電層ＷＬとビット線ＢＬとの間にドレイン側選択ゲート（または上部選択ゲート）ＤＳＧが設けられている。この場合でも、ボディ２０におけるチャネル膜として前述したＳｉＧｅ膜５１を用いることで、チャネル抵抗を低減できる。
１０…基板、２５…絶縁層、３０…メモリ膜、３２…電荷蓄積膜、３５，３６，６１…選択トランジスタのゲート絶縁膜、５１…ＳｉＧｅ膜、５２…シリコン酸化膜、５３，６４…絶縁コア材、６２…スペーサー膜、６３…選択トランジスタのチャネル膜、ＤＳＧ…ドレイン側選択ゲート、ＳＳＧ…ソース側選択ゲート、ＢＧ…バックゲート、ＳＬソース線、ＷＬ…導電層
Claims (5)
- 基板と、
前記基板上にそれぞれ交互に積層された複数の導電層と複数の絶縁層とを有する積層体と、
前記積層体を貫通して形成されたメモリホールの側壁に設けられた電荷蓄積膜を含むメモリ膜と、
前記メモリホール内における前記メモリ膜の内側に設けられたＳｉＧｅ膜と、
を備えたことを特徴とする半導体記憶装置。 - 前記ＳｉＧｅ膜は、前記メモリホールの中心軸側で相対的にＧｅ濃度が高いことを特徴とする請求項１記載の半導体記憶装置。
- 前記積層体の上に積層された選択ゲートと、
前記メモリホールの直上で前記選択ゲートを貫通するホールの側面に設けられたゲート絶縁膜と、
前記ホール内における前記ゲート絶縁膜の内側に設けられたチャネル膜と、
をさらに備え、
前記チャネル膜は、前記ＳｉＧｅ膜と一体に設けられたＳｉＧｅ膜であることを特徴とする請求項１または２に記載の半導体記憶装置。 - 前記積層体の上に積層された選択ゲートと、
前記メモリホールの直上で前記選択ゲートを貫通するホールの側面に設けられたゲート絶縁膜と、
前記ホール内における前記ゲート絶縁膜の内側に設けられたチャネル膜と、
をさらに備え、
前記チャネル膜は、シリコン膜であることを特徴とする請求項１または２に記載の半導体記憶装置。 - 基板上に、複数の導電層と複数の絶縁層とをそれぞれ交互に積層して積層体を形成する工程と、
前記積層体を貫通するメモリホールを形成する工程と、
前記メモリホールの側壁に電荷蓄積膜を含むメモリ膜を形成する工程と、
前記メモリホール内における前記メモリ膜の内側に、前記メモリホール内に空洞部を残して、ＳｉＧｅ膜を形成する工程と、
前記ＳｉＧｅ膜における前記空洞部に臨む部分を熱処理により絶縁物に変質させ、前記ＳｉＧｅ膜における前記メモリ膜側にＧｅを濃縮させる工程と、
を備えたことを特徴とする半導体記憶装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010060803A JP2011198806A (ja) | 2010-03-17 | 2010-03-17 | 半導体記憶装置及びその製造方法 |
| US12/834,390 US8410538B2 (en) | 2010-03-17 | 2010-07-12 | Semiconductor memory device and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010060803A JP2011198806A (ja) | 2010-03-17 | 2010-03-17 | 半導体記憶装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011198806A true JP2011198806A (ja) | 2011-10-06 |
Family
ID=44646548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010060803A Pending JP2011198806A (ja) | 2010-03-17 | 2010-03-17 | 半導体記憶装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8410538B2 (ja) |
| JP (1) | JP2011198806A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011199177A (ja) * | 2010-03-23 | 2011-10-06 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US8912594B2 (en) | 2012-03-07 | 2014-12-16 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device including silicon germanium semiconductor layer |
| US9054132B2 (en) | 2012-07-02 | 2015-06-09 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device and semiconductor device |
| US9171948B2 (en) | 2012-04-16 | 2015-10-27 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor storage device and fabrication method thereof |
| US9196629B2 (en) | 2013-10-15 | 2015-11-24 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device having carbon doped columnar semiconductor layer |
| JP2016510952A (ja) * | 2013-03-15 | 2016-04-11 | インテル・コーポレーション | 縦型ｎａｎｄの性能向上および垂直方向のスケーリングのための局所的な埋め込み型チャネル誘電体 |
| KR20190097471A (ko) * | 2018-02-12 | 2019-08-21 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7442976B2 (en) | 2004-09-01 | 2008-10-28 | Micron Technology, Inc. | DRAM cells with vertical transistors |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| JP5380190B2 (ja) * | 2009-07-21 | 2014-01-08 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| US8431961B2 (en) | 2011-02-03 | 2013-04-30 | Micron Technology, Inc. | Memory devices with a connecting region having a band gap lower than a band gap of a body region |
| JP2012204430A (ja) | 2011-03-24 | 2012-10-22 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| CN102184955B (zh) * | 2011-04-07 | 2012-12-19 | 清华大学 | 互补隧道穿透场效应晶体管及其形成方法 |
| KR20140063144A (ko) | 2012-11-16 | 2014-05-27 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102098588B1 (ko) | 2013-06-28 | 2020-04-08 | 삼성전자주식회사 | 반도체 소자 및 그의 제조 방법 |
| CN106663682B (zh) | 2014-06-23 | 2019-09-03 | 三星电子株式会社 | 制造半导体装置的方法 |
| KR102235046B1 (ko) * | 2014-07-02 | 2021-04-05 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
| US9536894B2 (en) * | 2014-08-04 | 2017-01-03 | Kabushiki Kaisha Toshiba | Non-volatile memory device |
| KR20160060850A (ko) * | 2014-11-20 | 2016-05-31 | 삼성전자주식회사 | 메모리 장치 및 그 형성방법 |
| JP2016225614A (ja) | 2015-05-26 | 2016-12-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9761599B2 (en) | 2015-08-17 | 2017-09-12 | Micron Technology, Inc. | Integrated structures containing vertically-stacked memory cells |
| US20170141123A1 (en) * | 2015-11-17 | 2017-05-18 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing same |
| US9825054B2 (en) * | 2016-03-16 | 2017-11-21 | Toshiba Memory Corporation | Semiconductor memory device and method of manufacturing the same |
| US20190312050A1 (en) * | 2018-04-10 | 2019-10-10 | Macronix International Co., Ltd. | String select line gate oxide method for 3d vertical channel nand memory |
| JP2020047833A (ja) * | 2018-09-20 | 2020-03-26 | キオクシア株式会社 | 記憶装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008186868A (ja) * | 2007-01-26 | 2008-08-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
| WO2009072984A1 (en) * | 2007-12-07 | 2009-06-11 | Agency For Science, Technology And Research | A silicon-germanium nanowire structure and a method of forming the same |
| JP2010045149A (ja) * | 2008-08-12 | 2010-02-25 | Toshiba Corp | 不揮発性半導体記憶装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6511873B2 (en) * | 2001-06-15 | 2003-01-28 | International Business Machines Corporation | High-dielectric constant insulators for FEOL capacitors |
| JP5016832B2 (ja) * | 2006-03-27 | 2012-09-05 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| JP4468433B2 (ja) * | 2007-11-30 | 2010-05-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP5142692B2 (ja) | 2007-12-11 | 2013-02-13 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| KR101539697B1 (ko) * | 2008-06-11 | 2015-07-27 | 삼성전자주식회사 | 수직형 필라를 활성영역으로 사용하는 3차원 메모리 장치,그 제조 방법 및 그 동작 방법 |
| KR20110060752A (ko) * | 2009-11-30 | 2011-06-08 | 주식회사 하이닉스반도체 | 수직채널형 비휘발성 메모리 소자의 제조 방법 |
-
2010
- 2010-03-17 JP JP2010060803A patent/JP2011198806A/ja active Pending
- 2010-07-12 US US12/834,390 patent/US8410538B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008186868A (ja) * | 2007-01-26 | 2008-08-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
| WO2009072984A1 (en) * | 2007-12-07 | 2009-06-11 | Agency For Science, Technology And Research | A silicon-germanium nanowire structure and a method of forming the same |
| JP2010045149A (ja) * | 2008-08-12 | 2010-02-25 | Toshiba Corp | 不揮発性半導体記憶装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011199177A (ja) * | 2010-03-23 | 2011-10-06 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US8912594B2 (en) | 2012-03-07 | 2014-12-16 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device including silicon germanium semiconductor layer |
| US9171948B2 (en) | 2012-04-16 | 2015-10-27 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor storage device and fabrication method thereof |
| US9054132B2 (en) | 2012-07-02 | 2015-06-09 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device and semiconductor device |
| US9373634B2 (en) | 2012-07-02 | 2016-06-21 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device and semiconductor device |
| JP2016510952A (ja) * | 2013-03-15 | 2016-04-11 | インテル・コーポレーション | 縦型ｎａｎｄの性能向上および垂直方向のスケーリングのための局所的な埋め込み型チャネル誘電体 |
| US9196629B2 (en) | 2013-10-15 | 2015-11-24 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device having carbon doped columnar semiconductor layer |
| KR20190097471A (ko) * | 2018-02-12 | 2019-08-21 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102550588B1 (ko) * | 2018-02-12 | 2023-07-04 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8410538B2 (en) | 2013-04-02 |
| US20110227140A1 (en) | 2011-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8410538B2 (en) | Semiconductor memory device and method for manufacturing same | |
| US10658383B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
| KR102247914B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP5734744B2 (ja) | 半導体装置およびその製造方法 | |
| US8017993B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
| JP5808708B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR101835114B1 (ko) | 3차원 반도체 장치 및 그 제조 방법 | |
| KR101916223B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP5279807B2 (ja) | 半導体装置およびその製造方法 | |
| US10453745B2 (en) | Semiconductor device and method for fabricating the same | |
| US8564046B2 (en) | Vertical semiconductor devices | |
| US8669608B2 (en) | Method for manufacturing nonvolatile semiconductor storage device and nonvolatile semiconductor storage device | |
| US7432156B1 (en) | Memory device and methods for its fabrication | |
| KR20170036877A (ko) | 3차원 반도체 메모리 장치 | |
| TW201021202A (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| US8183623B2 (en) | Dual charge storage node memory device and methods for fabricating such device | |
| US9209295B2 (en) | Semiconductor memory device and method for manufacturing the same | |
| JP2013201270A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR100807221B1 (ko) | 불휘발성 메모리 장치 및 그 제조 방법 | |
| US10964716B2 (en) | Semiconductor device and method of manufacturing same | |
| JP2009059987A (ja) | 半導体装置およびその製造方法 | |
| JP2009283852A (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120305 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120730 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121219 |