JP2011197203A - ドライバ及び表示装置 - Google Patents
ドライバ及び表示装置 Download PDFInfo
- Publication number
- JP2011197203A JP2011197203A JP2010062055A JP2010062055A JP2011197203A JP 2011197203 A JP2011197203 A JP 2011197203A JP 2010062055 A JP2010062055 A JP 2010062055A JP 2010062055 A JP2010062055 A JP 2010062055A JP 2011197203 A JP2011197203 A JP 2011197203A
- Authority
- JP
- Japan
- Prior art keywords
- output
- test
- gradation voltage
- gradation
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012360 testing method Methods 0.000 claims abstract description 82
- 238000006243 chemical reaction Methods 0.000 claims abstract description 9
- 238000010998 test method Methods 0.000 claims 3
- 230000000593 degrading effect Effects 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 22
- 239000010409 thin film Substances 0.000 description 5
- 229920005994 diacetyl cellulose Polymers 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】特性悪化要因を回避すると共に、チップサイズの増大を抑えること。
【解決手段】D/Aコンバータ(50)は、デジタル信号である階調データに対してデジタル/アナログ(D/A)変換を行い、アナログ信号である出力階調電圧を出力する。出力アンプ部(40)は、その第1入力がD/Aコンバータ(50)の出力に接続され、その出力が出力ノード(OUT)に接続され、その第2入力とその出力とが負帰還配線(43)を介して接続され、動作モードにおいて、制御信号(CTR)に応じて出力階調電圧を出力ノード(OUT)に出力する。テストスイッチ(41)は、出力アンプ部(40)の第1入力と第2入力間に接続され、D/Aコンバータ(50)の出力に関するテストが実施されるテストモードにおいて、テスト信号(TEST)に応じてオンし、出力階調電圧を出力ノード(OUT)に出力する。
【選択図】図4
【解決手段】D/Aコンバータ(50)は、デジタル信号である階調データに対してデジタル/アナログ(D/A)変換を行い、アナログ信号である出力階調電圧を出力する。出力アンプ部(40)は、その第1入力がD/Aコンバータ(50)の出力に接続され、その出力が出力ノード(OUT)に接続され、その第2入力とその出力とが負帰還配線(43)を介して接続され、動作モードにおいて、制御信号(CTR)に応じて出力階調電圧を出力ノード(OUT)に出力する。テストスイッチ(41)は、出力アンプ部(40)の第1入力と第2入力間に接続され、D/Aコンバータ(50)の出力に関するテストが実施されるテストモードにおいて、テスト信号(TEST)に応じてオンし、出力階調電圧を出力ノード(OUT)に出力する。
【選択図】図4
Description
本発明は、ドライバ(データドライバ)、及び、それに適用されるTFT(Thin Film Transistor)型液晶表示装置に関する。
TFT(Thin Film Transistor)型液晶表示装置が普及されている。TFT型液晶表示装置は、LCD(Liquid Crystal Display)モジュールである表示部(液晶パネル)と、ゲートドライバ及び複数のデータドライバと、ゲートドライバに接続された複数のゲート線と、複数のデータドライバの各々に接続された複数のデータ線とを具備している。複数のゲート線は、それぞれ、行に設けられた画素のTFTのゲート電極に接続されている。複数のデータ線は、それぞれ、列に設けられた画素のTFTのドレイン電極に接続されている。
データドライバは、シフトレジスタと、データレジスタと、データラッチ回路と、レベルシフタと、デジタル/アナログ(D/A)コンバータと、出力アンプ回路と、複数の出力ノードとを具備している。複数の出力ノードは、それぞれ、複数のデータ線に接続されている。
シフトレジスタは、シフト開始信号をクロック信号に同期させて順にシフトさせ、データレジスタに出力する。データレジスタは、1走査ライン分の階調データを、シフトレジスタからのシフト開始信号に同期して取り込み、データラッチ回路に出力する。データラッチ回路は、1走査ライン分の階調データをそれぞれ同タイミングでラッチし、レベルシフタに出力する。レベルシフタは、データラッチ回路からの1走査ライン分の階調データに対してレベル変換を行い、D/Aコンバータに出力する。
D/Aコンバータ回路は、レベルシフタからの1走査ライン分の階調データに対してD/A変換を行い、アナログ信号である1走査ライン分の出力階調電圧を出力アンプ回路に出力する。そのD/Aコンバータ回路は、階調電圧生成回路と、複数のD/Aコンバータ(以下、DACと称する)とを備えている。
階調電圧生成回路は、直列接続された階調抵抗素子を備えている。この階調電圧生成回路は、電源回路からの基準電圧を階調抵抗素子により分圧し、複数の階調電圧を生成する。
複数のDACは、階調電圧生成回路に生成された階調電圧の中から、1走査ライン分の階調データに応じた出力階調電圧を選択して、それぞれ複数の出力階調電圧を出力アンプ回路に出力する。
出力アンプ回路は、複数の出力アンプ部を備えている。複数の出力アンプ部の出力は、それぞれ複数の出力ノードを介して複数のデータ線に接続されている。複数の出力アンプ部は、それぞれ、複数の出力階調電圧を増幅して複数のデータ線に出力する。
上述のように、データドライバは、1走査ライン分の画素を駆動するために多数のDACを備えている。このため、多数のDACが正常に動作することをテストするテスト回路は非常に複雑になる。そこで、DAC(実質的に階調電圧生成回路)から出力される出力電圧や漏れ電流はできるだけ短時間で、且つ、各出力、各階調に渡って広範囲にテストすることが求められている。
また、液晶等の表示装置の価格低下も激しく、使用部品であるデータドライバの価格抑制も強く望まれている。こうしたことから、高品質かつ低コスト(省面積)のドライバLSI(Large−Scale Integrated circuit)が強く求められている。
図1は、特開2007−65538号公報に記載されたデータドライバ(従来のデータドライバ)において、DACから出力ノードまでの接続を示している。データドライバは、更に、複数のテストスイッチ141と、複数の出力スイッチ142とを具備している。
出力アンプ部140(図1では出力アンプ部140をAMP140と表記している)は、上述のDACであるDAC150と出力ノードOUTとの間に接続されている。具体的には、出力アンプ部140は、その第1入力がDAC150の出力に接続され、その出力が出力ノードOUTに接続されている。また、出力アンプ部140は、その第2入力とその出力とが負帰還配線143を介して接続されている。
出力アンプ部140の第1入力と出力ノードOUTはテスト用配線144により接続されている。
テストスイッチ141は、テスト用配線144上に設けられ、トランジスタにより実現される。テストスイッチ141は、テスト信号TESTに応じてオンする。
出力スイッチ142は、出力アンプ部140の出力と出力ノードOUTとの間に接続され、トランジスタにより実現される。出力スイッチ142は、第1出力制御信号に応じてオフし、第2出力制御信号に応じてオンする。
データドライバは、動作モードと、DAC150の出力に関するテストが実施されるテストモードとを実行する。
動作モードは、初期モードと、初期モードの後の安定モードとを含んでいる。初期モードは、階調電圧生成回路の出力が安定するまでの期間を表し、安定モードは、階調電圧生成回路の出力が安定した後の期間を表している。初期モードにおいて、第1出力制御信号が出力スイッチ142に供給され、安定モードにおいて、第2出力制御信号が出力スイッチ142に供給される。
初期モードにおいて、出力スイッチ142は、第1出力制御信号に応じてオフし、階調電圧生成回路の出力が安定するまでの間、出力アンプ部140の出力をハイインピーダンスにする。
出力スイッチ142は、安定モードにおいて、第2出力制御信号に応じてオンする。この場合、出力アンプ部140は、DAC150からの出力階調電圧を、出力スイッチ142を介して出力ノードOUTに出力する。
テストモードにおいて、テスト信号TESTがテストスイッチ141に供給され、第1出力制御信号が出力スイッチ142に供給される。この場合、テストスイッチ141は、テスト信号TESTに応じてオンし、出力スイッチ142は、第1出力制御信号に応じてオフする。このとき、DAC150の出力は、テストスイッチ141、テスト用配線144を介して出力ノードOUTに接続されている(バイパスされている)。このため、DAC150からの出力階調電圧は、テストスイッチ141、テスト用配線144を介して出力ノードOUTに出力される。
これにより、DAC(階調電圧生成回路)から出力される出力電圧や漏れ電流を測定することができる。
従来のデータドライバでは、負帰還配線143と別にテスト用配線144を設けることが必要になるが、そのテスト用配線144は出力アンプ部140の周辺にレイアウトされる。出力アンプ部140は、通常、トランジスタを含んでいる。この場合、テスト用配線144の寄生容量や出力アンプ部140の周辺にレイアウトしたことによる界面状態の変化により、トランジスタの特性に影響を及ぼし、出力アンプ部140の偏差などの特性が悪化する可能性がある。
また、従来のデータドライバでは、負帰還配線143と別にテスト用配線144を設けることにより、レイアウト面積が大きくなってしまう。即ち、チップサイズが大きくなってしまう。更に、従来のデータドライバでは、出力アンプ部140の特性悪化要因を回避するためには、出力アンプ部140とテスト用配線144との間に所定のスペースを設けてレイアウトすればよいが、この場合でも、チップサイズが大きくなってしまう。
以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明のドライバ(30)は、D/Aコンバータ(50)と、出力アンプ部(40)と、テストスイッチ(41)とを具備している。D/Aコンバータ(50)は、デジタル信号である階調データに対してデジタル/アナログ(D/A)変換を行い、アナログ信号である出力階調電圧を出力する。出力アンプ部(40)は、その第1入力がD/Aコンバータ(50)の出力に接続され、その出力が出力ノード(OUT)に接続され、その第2入力とその出力とが負帰還配線(43)を介して接続され、動作モードにおいて、制御信号(CTR)に応じて出力階調電圧を出力ノード(OUT)に出力する。テストスイッチ(41)は、出力アンプ部(40)の第1入力と第2入力間に接続され、D/Aコンバータ(50)の出力に関するテストが実施されるテストモードにおいて、テスト信号(TEST)に応じてオンし、出力階調電圧を出力ノード(OUT)に出力する。
以上により、本発明では、出力アンプ部(40)の第1入力と第2入力間にテストスイッチ(41)を設け、テストモードにおいて、テストスイッチ(41)をオンさせて、D/Aコンバータ(50)の出力をテストスイッチ(41)、負帰還配線(43)を介して出力ノード(OUT)にバイパスさせることにより、D/Aコンバータ(50)から出力される出力電圧や漏れ電流を測定することができるため、新たにバイパスする配線(前述のテスト用配線144)を設ける必要がない。
このように、本発明によれば、テスト用配線144が不要なため、出力アンプ部の偏差などの特性悪化要因を回避することができる。
また、本発明によれば、テスト用配線144が不要なため、それに伴うレイアウト面積の増大はない。即ち、チップサイズの増大を抑えることができる。
以下に添付図面を参照して、本発明の実施形態によるドライバ(データドライバ)に適用されるTFT(Thin Film Transistor)型液晶表示装置について詳細に説明する。
図2は、本発明の実施形態によるTFT型液晶表示装置1の構成を示している。
本発明の実施形態によるTFT型液晶表示装置1は、LCD(Liquid Crystal Display)モジュールである表示部(液晶パネル)10を具備している。液晶パネル10は、マトリクス状に配置された複数の画素11を具備している。複数の画素11の各々は、薄膜トランジスタ(Thin Film Transister:TFT)12と、画素容量15とを具備している。画素容量15は、画素電極と、画素電極に対向する対向電極とを具備している。TFT12は、ドレイン電極13と、画素電極に接続されたソース電極14と、ゲート電極16とを具備している。
本発明の実施形態によるTFT型液晶表示装置1は、更に、液晶パネル10の複数の画素11を駆動するためのドライバとして、ゲートドライバ20と、複数のデータドライバ30とを具備している。ゲートドライバ20、複数のデータドライバ30は、チップ上(図示しない)に設けられている。
本発明の実施形態によるTFT型液晶表示装置1は、更に、ゲートドライバ20に接続された複数のゲート線と、複数のデータドライバ30の各々に接続された複数のデータ線とを具備している。複数のゲート線は、それぞれ、行に設けられた画素11のTFT12のゲート電極16に接続されている。複数のデータ線は、それぞれ、列に設けられた画素11のTFT12のドレイン電極13に接続されている。
本発明の実施形態によるTFT型液晶表示装置1は、更に、タイミングコントローラ2を具備している。タイミングコントローラ2は、チップ上に設けられている。
タイミングコントローラ2は、1水平期間において、垂直クロック信号VCKと、複数のゲート線を1番目から最終番目まで順番に選択するための垂直シフト開始信号STVとをゲートドライバ20に出力する。例えば、ゲートドライバ20は、垂直シフト開始信号STVと垂直クロック信号VCKとに応じて、複数のゲート線のうちの1つのゲート線を選択したものとする。この場合、選択信号を1つのゲート線に出力する。この選択信号は、上記1つのゲート線に対応する1走査ライン分の画素11のTFT12のゲート電極16に供給され、TFT12は選択信号によりオンする。他のゲート線についても同じである。
タイミングコントローラ2は、デジタル信号である1走査ライン分の階調データDATAと、クロック信号CLKと、シフト開始信号STHとをデータドライバ30に出力する。階調データDATAは、複数の画素の階調レベルを指定する。データドライバ30は、シフト開始信号STHとクロック信号CLKとに従って、階調データDATAをそれぞれ複数のデータ線に出力する。このとき、複数のゲート線のうちの1つのゲート線と複数のデータ線とに対応する画素11のTFT12はオンしている。このため、上記画素11の画素容量15には、それぞれ、階調データDATAが書き込まれ、次の書き込みまで保持される。これにより、階調データDATAが表示される。
図3は、データドライバ30の構成を示している。データドライバ30は、シフトレジスタ31と、データレジスタ32と、データラッチ回路33と、レベルシフタ34と、デジタル/アナログ(D/A)コンバータ35と、出力アンプ回路36と、複数の出力ノードOUTとを具備している。複数の出力ノードOUTは、それぞれ、複数のデータ線に接続されている。
シフトレジスタ31は、シフト開始信号STHをクロック信号CLKに同期させて順にシフトさせ、データレジスタ32に出力する。データレジスタ32は、タイミングコントローラ2からの階調データDATAを、シフトレジスタ31からのシフト開始信号STHに同期して取り込み、データラッチ回路33に出力する。
データラッチ回路33は、階調データDATAをそれぞれ同タイミングでラッチし、レベルシフタ34に出力する。
レベルシフタ34は、データラッチ回路33からの階調データDATAに対してレベル変換を行い、D/Aコンバータ35に出力する。
D/Aコンバータ回路35は、レベルシフタ34からの階調データDATAに対してD/A変換を行い、アナログ信号である1走査ライン分の出力階調電圧を出力アンプ回路36に出力する。
そのD/Aコンバータ回路35は、階調電圧生成回路37と、複数のD/Aコンバータ(以下、DACと称する)とを備えている。
階調電圧生成回路37は、直列接続された階調抵抗素子を備えている。この階調電圧生成回路37は、電源回路(図示しない)からの基準電圧を階調抵抗素子により分圧し、複数の階調電圧を生成する。
複数のDACは、階調電圧生成回路37に生成された階調電圧の中から、階調データDATAに応じた出力階調電圧を選択して、それぞれ複数の出力階調電圧を出力アンプ回路36に出力する。
出力アンプ回路36は、複数の出力アンプ部40を備えている。複数の出力アンプ部40の出力は、それぞれ複数の出力ノードOUTを介して複数のデータ線に接続されている。また、複数の出力アンプ部40は、制御信号に応じて動作する。複数の出力アンプ部40は、それぞれ、制御信号に応じて複数の出力階調電圧を増幅して複数のデータ線に出力する。
図4は、DACから出力ノードまでの接続を示している。データドライバ30は、更に、複数のテストスイッチ41(図4ではテストスイッチ41をSW41と表記している)と、複数の出力スイッチ42(図4では出力スイッチ42を出力SW42と表記している)とを具備している。
出力アンプ部40(図4では出力アンプ部40をAMP40と表記している)は、上述のDACであるDAC50と出力ノードOUTとの間に接続されている。具体的には、出力アンプ部40は、その第1入力がDAC50の出力に接続され、その出力が出力ノードOUTに接続されている。また、出力アンプ部40は、その第2入力とその出力とが負帰還配線43を介して接続されている。出力アンプ部40は、上述の制御信号である制御信号CTRに応じて出力階調電圧を出力ノードOUTに出力する。
テストスイッチ41は、出力アンプ部40の第1入力と第2入力間に接続され、単数又は複数のトランジスタにより実現される。テストスイッチ41は、テスト信号TESTに応じてオンする。
出力スイッチ42は、出力アンプ部40の出力と出力ノードOUTとの間に接続され、単数又は複数のトランジスタにより実現される。出力スイッチ42は、第1出力制御信号CTROFFに応じてオフし、第2出力制御信号CTRONに応じてオンする。
図5は、データドライバ30の動作を示すタイミングチャートである。データドライバ30は、動作モードと、DAC50の出力に関するテストが実施されるテストモードとを実行する。テストとしては、例えば、DAC50(実質的に階調電圧生成回路37)から出力される出力電圧や漏れ電流の測定などが挙げられる。
動作モードにおいて、制御信号CTRが出力アンプ部40に供給される。この場合、出力アンプ部40は、制御信号CTRに応じて動作する。
動作モードは、初期モードと、初期モードの後の安定モードとを含んでいる。初期モードは、階調電圧生成回路37の出力が安定するまでの期間を表し、安定モードは、階調電圧生成回路37の出力が安定した後の期間を表している。初期モードにおいて、第1出力制御信号CTROFFが出力スイッチ42に供給され、安定モードにおいて、第2出力制御信号CTRONが出力スイッチ42に供給される。
初期モードにおいて、出力スイッチ42は、第1出力制御信号CTROFFに応じてオフし、階調電圧生成回路37の出力が安定するまでの間、出力アンプ部40の出力をハイインピーダンスにする。
安定モードにおいて、出力スイッチ42は、第2出力制御信号CTRONに応じてオンする。この場合、出力アンプ部40は、制御信号CTRに応じて、DAC50からの出力階調電圧を、出力スイッチ42を介して出力ノードOUTに出力する。
テストモードにおいて、出力アンプ部40の動作を停止させるために、制御信号CTRの供給が停止される。また、テスト信号TESTがテストスイッチ41に供給され、第2出力制御信号CTRONが出力スイッチ42に供給される。この場合、テストスイッチ41は、テスト信号TESTに応じてオンし、出力スイッチ42は、第2出力制御信号CTRONに応じてオンする。このとき、DAC50の出力は、テストスイッチ41、負帰還配線43、出力スイッチ42を介して出力ノードOUTに接続されている(バイパスされている)。このため、DAC50からの出力階調電圧は、テストスイッチ41、負帰還配線43、出力スイッチ42を介して出力ノードOUTに出力される。
これにより、DAC50(階調電圧生成回路37)から出力される出力電圧や漏れ電流を測定することができる。
以上の説明により、本発明の実施形態によるTFT型液晶表示装置1では、出力アンプ部40の第1入力と第2入力間にテストスイッチ41を設け、テストモードにおいて、テストスイッチ41をオンさせて、DAC50の出力をテストスイッチ41、負帰還配線43、出力スイッチ42を介して出力ノードOUTにバイパスさせることにより、DAC50から出力される出力電圧や漏れ電流を測定することができるため、新たにバイパスする配線(前述のテスト用配線144)を設ける必要がない。
このように、本発明の実施形態によるTFT型液晶表示装置1によれば、テスト用配線144が不要なため、出力アンプ部の偏差などの特性悪化要因を回避することができる。
また、本発明の実施形態によるTFT型液晶表示装置1によれば、テスト用配線144が不要なため、それに伴うレイアウト面積の増大はない。即ち、チップサイズの増大を抑えることができる。
1 TFT型液晶表示装置(表示装置)、
2 タイミングコントローラ、
10 液晶パネル(表示部)、
11 画素、
12 TFT(Thin Film Transistor;薄膜トンジスタ)、
13 ドレイン電極、
14 ソース電極、
15 画素容量、
16 ゲート電極、
20 ゲートドライバ、
30 データドライバ、
31 シフトレジスタ、
32 データレジスタ、
33 データラッチ回路、
34 レベルシフタ、
35 デジタル/アナログ(D/A)コンバータ回路、
36 出力アンプ回路、
37 階調電圧生成回路、
40 出力アンプ部、
41 テストスイッチ、
42 出力スイッチ、
43 負帰還配線、
50 D/Aコンバータ(DAC)、
CLK クロック信号、
CTR 制御信号、
CTROFF 第1出力制御信号、
CTRON 第2出力制御信号、
DATA 階調データ、
OUT 出力ノード、
STH シフト開始信号、
STV 垂直シフト開始信号、
TEST テスト信号、
VCK 垂直クロック信号
2 タイミングコントローラ、
10 液晶パネル(表示部)、
11 画素、
12 TFT(Thin Film Transistor;薄膜トンジスタ)、
13 ドレイン電極、
14 ソース電極、
15 画素容量、
16 ゲート電極、
20 ゲートドライバ、
30 データドライバ、
31 シフトレジスタ、
32 データレジスタ、
33 データラッチ回路、
34 レベルシフタ、
35 デジタル/アナログ(D/A)コンバータ回路、
36 出力アンプ回路、
37 階調電圧生成回路、
40 出力アンプ部、
41 テストスイッチ、
42 出力スイッチ、
43 負帰還配線、
50 D/Aコンバータ(DAC)、
CLK クロック信号、
CTR 制御信号、
CTROFF 第1出力制御信号、
CTRON 第2出力制御信号、
DATA 階調データ、
OUT 出力ノード、
STH シフト開始信号、
STV 垂直シフト開始信号、
TEST テスト信号、
VCK 垂直クロック信号
Claims (8)
- デジタル信号である階調データに対してデジタル/アナログ(D/A)変換を行い、アナログ信号である出力階調電圧を出力するD/Aコンバータと、
その第1入力が前記D/Aコンバータの出力に接続され、その出力が出力ノードに接続され、その第2入力とその出力とが負帰還配線を介して接続され、動作モードにおいて、制御信号に応じて前記出力階調電圧を前記出力ノードに出力する出力アンプ部と、
前記出力アンプ部の第1入力と第2入力間に接続され、前記D/Aコンバータの出力に関するテストが実施されるテストモードにおいて、テスト信号に応じてオンし、前記出力階調電圧を前記出力ノードに出力するテストスイッチと
を具備するドライバ。 - 前記動作モードは、初期モードと、前記初期モードの後の安定モードとを含み、
前記出力アンプ部の出力と前記出力ノード間に接続され、前記初期モードにおいて、第1出力制御信号に応じてオフし、前記安定モード及び前記テストモードにおいて、第2出力制御信号に応じてオンする出力スイッチ
を更に具備する請求項1に記載のドライバ。 - 基準電圧を階調抵抗素子により分圧し、複数の階調電圧を生成する階調電圧生成回路
を更に具備し、
前記D/Aコンバータは、前記階調電圧生成回路に生成された階調電圧の中から、前記階調データに応じた前記出力階調電圧を選択して前記出力アンプ部に出力し、
前記初期モードは、前記階調電圧生成回路の出力が安定するまでの期間を表し、前記安定モードは、前記階調電圧生成回路の出力が安定した後の期間を表し、
前記出力スイッチは、前記階調電圧生成回路の出力が安定するまでの間、前記出力アンプ部の出力をハイインピーダンスにする
請求項2に記載のドライバ。 - 表示部と、
出力ノードを介して前記表示部に接続されたドライバと、
を具備し、
前記ドライバは、
デジタル信号である階調データに対してデジタル/アナログ(D/A)変換を行い、アナログ信号である出力階調電圧を出力するD/Aコンバータと、
その第1入力が前記D/Aコンバータの出力に接続され、その出力が前記出力ノードに接続され、その第2入力とその出力とが負帰還配線を介して接続され、動作モードにおいて、制御信号に応じて前記出力階調電圧を前記出力ノードに出力する出力アンプ部と、
前記出力アンプ部の第1入力と第2入力間に接続され、前記D/Aコンバータの出力に関するテストが実施されるテストモードにおいて、テスト信号に応じてオンし、前記出力階調電圧を前記出力ノードに出力するテストスイッチと
を具備する表示装置。 - 前記動作モードは、初期モードと、前記初期モードの後の安定モードとを含み、
前記ドライバは、
前記出力アンプ部の出力と前記出力ノード間に接続され、前記初期モードにおいて、第1出力制御信号に応じてオフし、前記安定モード及び前記テストモードにおいて、第2出力制御信号に応じてオンする出力スイッチ
を更に具備する請求項4に記載の表示装置。 - 前記ドライバは、
基準電圧を階調抵抗素子により分圧し、複数の階調電圧を生成する階調電圧生成回路
を更に具備し、
前記D/Aコンバータは、前記階調電圧生成回路に生成された階調電圧の中から、前記階調データに応じた前記出力階調電圧を選択して前記出力アンプ部に出力し、
前記初期モードは、前記階調電圧生成回路の出力が安定するまでの期間を表し、前記安定モードは、前記階調電圧生成回路の出力が安定した後の期間を表し、
前記出力スイッチは、前記階調電圧生成回路の出力が安定するまでの間、前記出力アンプ部の出力をハイインピーダンスにする
請求項5に記載の表示装置。 - デジタル信号である階調データに対してデジタル/アナログ(D/A)変換を行い、アナログ信号である出力階調電圧を出力するD/Aコンバータと、その第1入力が前記D/Aコンバータの出力に接続され、その出力が出力ノードに接続され、その第2入力とその出力とが負帰還配線を介して接続され、動作モードにおいて、制御信号に応じて前記出力階調電圧を前記出力ノードに出力する出力アンプ部と、前記出力アンプ部の第1入力と第2入力間に接続され、テスト信号に応じてオンし、前記出力階調電圧を前記出力ノードに出力するテストスイッチと、を具備するドライバに適用されるD/Aコンバータ出力テスト方法であって、
前記D/Aコンバータの出力に関するテストが実施されるテストモードにおいて、前記制御信号の出力を停止するステップと、
前記テストモードにおいて、前記テスト信号を出力するステップと
を具備するD/Aコンバータ出力テスト方法。 - 前記動作モードは、初期モードと、前記初期モードの後の安定モードとを含み、前記ドライバは、前記出力アンプ部の出力と前記出力ノード間に接続され、前記初期モードにおいて、第1出力制御信号に応じてオフし、前記安定モードにおいて、第2出力制御信号に応じてオンする出力スイッチを更に具備し、
前記テストモードにおいて、前記第2出力制御信号を出力するステップと
を更に具備する請求項7に記載のD/Aコンバータ出力テスト方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010062055A JP2011197203A (ja) | 2010-03-18 | 2010-03-18 | ドライバ及び表示装置 |
US13/048,505 US20110227905A1 (en) | 2010-03-18 | 2011-03-15 | Driver and display device using the same |
CN2011100703412A CN102194398A (zh) | 2010-03-18 | 2011-03-18 | 驱动器和使用驱动器的显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010062055A JP2011197203A (ja) | 2010-03-18 | 2010-03-18 | ドライバ及び表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011197203A true JP2011197203A (ja) | 2011-10-06 |
Family
ID=44602378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010062055A Withdrawn JP2011197203A (ja) | 2010-03-18 | 2010-03-18 | ドライバ及び表示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20110227905A1 (ja) |
JP (1) | JP2011197203A (ja) |
CN (1) | CN102194398A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101990975B1 (ko) | 2012-04-13 | 2019-06-19 | 삼성전자 주식회사 | 계조 전압 발생기 및 디스플레이 구동 장치 |
KR101562899B1 (ko) * | 2014-05-07 | 2015-10-23 | 주식회사 동부하이텍 | 데이터 드라이버 및 이를 포함하는 디스플레이 장치 |
CN105788518B (zh) * | 2014-12-25 | 2018-06-12 | 昆山工研院新型平板显示技术中心有限公司 | 对显示器的显示不均匀进行补偿的方法及装置、显示器 |
CN108206015B (zh) * | 2018-01-02 | 2020-12-25 | 京东方科技集团股份有限公司 | 模拟电源驱动方法、模拟电源驱动装置及显示装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6888526B2 (en) * | 1999-10-21 | 2005-05-03 | Seiko Epson Corporation | Voltage supplying device, and semiconductor device, electro-optical device and electronic instrument using the same |
JP4770001B2 (ja) * | 2000-06-22 | 2011-09-07 | 日本テキサス・インスツルメンツ株式会社 | 駆動回路及び電圧ドライバ |
WO2007007406A1 (ja) * | 2005-07-13 | 2007-01-18 | Advantest Corporation | 電子部品試験装置 |
JP4949659B2 (ja) * | 2005-09-02 | 2012-06-13 | ルネサスエレクトロニクス株式会社 | 駆動回路のテスト方法及び表示装置の駆動回路 |
KR101037561B1 (ko) * | 2009-02-18 | 2011-05-27 | 주식회사 실리콘웍스 | 전류소모가 적은 액정디스플레이 구동회로 |
-
2010
- 2010-03-18 JP JP2010062055A patent/JP2011197203A/ja not_active Withdrawn
-
2011
- 2011-03-15 US US13/048,505 patent/US20110227905A1/en not_active Abandoned
- 2011-03-18 CN CN2011100703412A patent/CN102194398A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN102194398A (zh) | 2011-09-21 |
US20110227905A1 (en) | 2011-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5238230B2 (ja) | ドライバ及び表示装置 | |
US8781059B2 (en) | Shift register | |
JP5122396B2 (ja) | ドライバ及び表示装置 | |
US8358294B2 (en) | Display device and method for driving same | |
JP5203993B2 (ja) | ドライバ、表示装置及びアンプ回路駆動方法 | |
EP1884917A2 (en) | Gate-on voltage generation circuit, gate-off voltage generation circuit, and liquid crystal display device having the same | |
US20130069930A1 (en) | Shift register, scanning signal line drive circuit, and display device | |
US9035930B2 (en) | Display device and driving method thereof | |
US20080024471A1 (en) | Driving apparatus for display device and display device including the same | |
JP2010256401A (ja) | ドライバ及び表示装置 | |
KR100799692B1 (ko) | 리프레쉬 회로, 이를 포함하는 화상 표시 장치 및 픽셀전압의 리프레쉬 방법 | |
KR20220065166A (ko) | 표시 장치 및 표시 장치의 구동 방법 | |
CN101540151B (zh) | 液晶显示装置用源极驱动电路及具备它的液晶显示装置 | |
TWI386903B (zh) | 掃描驅動器 | |
JP2011197203A (ja) | ドライバ及び表示装置 | |
US7616183B2 (en) | Source driving circuit of display device and source driving method thereof | |
US20070159439A1 (en) | Liquid crystal display | |
US9147372B2 (en) | Display device | |
JP2006349873A (ja) | 液晶駆動回路および液晶表示装置 | |
US20110234653A1 (en) | Liquid crystal display device and method of operating the same | |
JP2008191375A (ja) | 表示装置ならびにその駆動回路および駆動方法 | |
KR20090131844A (ko) | 액정표시장치용 게이트구동부 | |
JP5354899B2 (ja) | 表示パネルのデータ線駆動回路、ドライバ回路、表示装置 | |
US20240135876A1 (en) | Display device | |
JP5213535B2 (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120720 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20130206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130215 |