JP2011187872A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2011187872A
JP2011187872A JP2010054293A JP2010054293A JP2011187872A JP 2011187872 A JP2011187872 A JP 2011187872A JP 2010054293 A JP2010054293 A JP 2010054293A JP 2010054293 A JP2010054293 A JP 2010054293A JP 2011187872 A JP2011187872 A JP 2011187872A
Authority
JP
Japan
Prior art keywords
semiconductor layer
light emitting
layer
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010054293A
Other languages
English (en)
Other versions
JP5174067B2 (ja
Inventor
Hiroshi Katsuno
弘 勝野
Yasuo Oba
康夫 大場
Mitsuhiro Kushibe
光弘 櫛部
Katsura Kaneko
桂 金子
Shinji Yamada
真嗣 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010054293A priority Critical patent/JP5174067B2/ja
Priority to US12/873,678 priority patent/US8421085B2/en
Publication of JP2011187872A publication Critical patent/JP2011187872A/ja
Application granted granted Critical
Publication of JP5174067B2 publication Critical patent/JP5174067B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】高効率の半導体発光素子を提供する。
【解決手段】第1導電型の第1半導体層10と、第2導電型の第2半導体層20と、第1半導体層10と第2半導体層20との間に設けられた発光層30と、第1半導体層10の発光層30とは反対側に設けられ、第1半導体層10よりも不純物濃度が低く、第1半導体層10の一部を露出させる開口部を有する第3半導体層15と、開口部18を介して第1半導体層10に接する第1電極40と、を備え、第3半導体層15は、第1半導体層10とは反対の側の面に設けられ、発光層30から放射される発光光のピーク波長の第3半導体層15における波長よりも大きい凹凸17pを有する粗面部17をさらに有することを特徴とする半導体発光素子が提供される。
【選択図】図1

Description

本発明は、半導体発光素子に関する。
発光ダイオード(LED:Light Emitting Diode)などの半導体発光素子の発光効率(外部量子効率)を向上させるためには、内部量子効率および光取り出し効率を改善することが必要ある。
例えば、非特許文献1には、光取り出し効率を改善するためにn形GaN層の表面に凹凸を設ける構成が提案されている。この技術を用いても、半導体発光素子の効率の向上には改良の余地がある。
T. Fujii, Y.Gao, R.Sharma, E,L.Hu, S. P. DenBaars, and S.Nakamura, Applied Physics Letters vol.84 No.6, pp.855-857 (2004)
本発明は、高効率の半導体発光素子を提供する。
本発明の一態様によれば、第1導電型の第1半導体層と、第2導電型の第2半導体層と、前記第1半導体層と前記第2半導体層との間に設けられた発光層と、前記第1半導体層の前記発光層とは反対側に設けられ、前記第1半導体層よりも不純物濃度が低く、前記第1半導体層の一部を露出させる開口部を有する第3半導体層と、前記開口部を介して前記第1半導体層に接する第1電極と、を備え、前記第3半導体層は、前記第1半導体層とは反対側の面に設けられ、前記発光層から放射される発光光のピーク波長の前記第3半導体層における波長よりも大きい凹凸を有する粗面部をさらに有することを特徴とする半導体発光素子が提供される。
本発明によれば、高効率の半導体発光素子が実現される。
半導体発光素子を示す模式図である。 半導体発光素子の一部を示す模式的断面図である。 半導体発光素子の特性を示す模式図である。 半導体発光素子の製造方法を示す工程順模式的断面図である。 半導体発光素子を示す模式的断面図である。 半導体発光素子を示す模式的断面図である。 半導体発光素子を示す模式的断面図である。 半導体発光素子を示す模式図である。 半導体発光素子を示す模式図である。 半導体発光素子を用いた半導体発光装置を示す模式的断面図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施形態)
図1(a)及び図1(b)は、第1の実施形態に係る半導体発光素子の構成を例示する模式図である。
すなわち、図1(b)は、半導体発光素子100の構成を例示する模式的斜視図であり、図1(a)は、図1(b)中に示したIb−Ib線断面図である。
図1(a)に表したように、半導体発光素子100は、第1導電型の第1半導体層10と、第2導電型の第2半導体層20と、発光層30と、第3半導体層15と、第1電極40と、を備える。
発光層30は、第1半導体層10と第2半導体層20との間に設けられる。
第3半導体層15は、第1半導体層10の発光層30とは反対側に設けられる。第3半導体層15における不純物濃度は、第1半導体層10における不純物濃度よりも低い。
第3半導体層15は、開口部18と、粗面部17と、を有する。開口部18は、第1半導体層10の一部を露出させる。開口部18は、第3半導体層15の第1半導体層10とは反対側の第1主面15aから、第1半導体層10に到る。粗面部17は、第1主面15aに設けられ、発光層30から放射される発光光のピーク波長の第3半導体層15における波長よりも大きい凹凸17pを有する。
第1電極40は、開口部18を介して第1半導体層10に接する。
例えば、半導体発光素子100においては、導電性基板60の上に、積層構造体90が設けられている。積層構造体90は、第1半導体層10と、第2半導体層20と、発光層30と、第3半導体層15と、を含む。第2半導体層20は、第3半導体層15よりも導電性基板60の側に設けられ、第2半導体層20と第3半導体層15との間に発光層30が設けられ、発光層30と第3半導体層15との間に第1半導体層10が設けられる。
例えば、第1半導体層10と、第2半導体層20と、発光層30と、第3半導体層15とは、窒化物半導体を含んでいる。第1導電型は例えばn形であり、第2導電型は例えばp形である。この場合には、第1半導体層10はn形半導体層であり、第2半導体層20はp形半導体層である。ただし、本実施形態はこれに限らず、第1導電型がp形であり、第2導電型がn形でも良い。以下では、第1導電型がn形であり、第2導電型がp形である場合として説明する。
第3半導体層15は、第1半導体層10よりも不純物濃度が低い。例えば、第3半導体層15は、ノンドープ半導体層である。例えば、第3半導体層15における不純物濃度は、検出限界よりも低い。また、第3半導体層15は、第1半導体層10よりも低い濃度で不純物を含んでも良い。
図1(a)に表したように、第3半導体層15の第1半導体層10とは反対側の第1主面15aには、第3半導体層15の主面15aから第1半導体層10に連通する開口部18が形成されている。そして、本具体例では、第1電極40は、開口部18を介して第1半導体層10に接しつつ、第3半導体層15の主面15a上に設けられている。
さらに、第3半導体層15の主面15a側には、粗面部17が設けられている。本具体例では、粗面部17は、主面15aの側において、第1電極40に並設されている。粗面部17には、凹凸17pが設けられている。この凹凸17pにより、発光層30から放出され、第3半導体層15を通過して、積層構造体90の外部に向かって伝播する発光光の、第3半導体層15外界との間の界面における反射が抑制される。
図2(a)及び図2(b)は、第1の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。
図2(a)に表したように、粗面部17に設けられる凹凸17pは、複数の突起を有する。突起は、第3半導体層15の表面が加工されて形成される。
突起の、第1半導体層10から第2半導体層20が設けられる積層方向に対して垂直な方向に沿った最大幅ΔWは、発光層30から放出される発光光の第3半導体層15中のピーク波長よりも広く設定される。
これにより、第3半導体層15と外界との界面における発光光の反射の低減の効果がより高くなる。ここで、ピーク波長とは、発光層30から放出される発光光のうち、最も強度の高い光の波長である。ピーク波長は、発光光のスペクトル分布のピーク値に対応する波長である。ノイズレベルではない極大値が2つ以上あるスペクトルの場合、そのどちらのピーク値の波長を選んでも良い。
図2(b)に表したように、例えば、窒化物半導体を用いた第3半導体層15において、積層方向(第1半導体層10から第2半導体層20に向かう方向)から見たときの突起の平面形状が略六角形となるときは、最大幅ΔWは、六角形の対角する頂点間の幅となる。
図1(a)に表した第2半導体層20の発光層30とは反対側の第2の主面20aには、第2半導体層20に電気的に接続された第2電極50が設けられている。また、本具体例では、第2電極50と導電性基板60との間に接着用金属層55が設けられ、さらに、接着用金属層55と導電性基板60との間に接合金属層65が設けられている。なお、接合金属層65には、例えばAuSn合金などが用いられる。本具体例では、第1電極40がn側電極であり、第2電極50がp側電極となる。
半導体発光素子100の作製方法の一例について簡単に説明する。
例えば、図示しない基板上に、第3半導体層15、第1半導体層10、発光層30、および第2半導体層20を、第3半導体層15、第1半導体層10、発光層30、および第2半導体層20の順に結晶成長させて積層構造体90を形成する。続いて、第2半導体層20の上面である第2主面20aに、第2電極50を形成し、その上に接着用金属層55を形成する。
次に、例えば、導電性基板60に設けた接合金属層65と、第2半導体層20の接着用金属層55と、を互いに対向させ、接合金属層65と接着用金属層55とを貼り合わせることにより、積層構造体90と導電性基板60とを接合する。さらに、例えば、後述するレーザリフトオフなどの方法を用いて、図示しない基板を積層構造体90から分離させる。
続いて、積層構造体90の第3半導体層15の第1主面15aに、第1電極40と粗面部17とを形成する。例えば、第1主面15aの一部にエッチングなどの加工を施して所定の凹凸17pを形成し、粗面部17を形成する。なお、粗面部17を形成する他の方法として、例えば、図示しない基板を分離した後に残る凹凸面を粗面部17として用いることもできる。
図3(a)、図3(b)及び図3(c)は、半導体発光素子の特性を例示する模式図である。
すなわち、図3(a)は、本実施形態に係る半導体発光素子100における特性を例示しており、第3(b)は、粗面部17を設けない第1比較例の半導体発光素子110の特性を例示し、図3(c)は、第1半導体層10の表面に粗面部17が設けられた第2比較例の半導体発光素子120の特性を例示している。
半導体発光素子110および120と、半導体発光素子100とは、導電性基板60上に第1半導体層10、発光層30および第2半導体層20を含む積層構造体90および90bが、それぞれ設けられている点で共通する。
半導体発光素子110は、第3半導体層15を有しない点、および光取り出し面である第1半導体層10の表面に粗面部17が設けられていない点において、半導体発光素子100とは異なる。
半導体発光素子120は、第3半導体層15を有しない点、および粗面部17が設けられている場所が第1半導体層10の表面である点において、半導体発光素子100とは異なる。
図3(a)〜(c)において、各半導体発光素子は、導電性基板60から第2の電極50を介して第1電極40に電流を流すことにより、発光層30から発光光を放出する。発光層30から出射した発光光のうちの一部の光L1の一部は、光L2として外界に取り出される。また、第2電極50は反射電極として機能し、発光層30から放出されて第2電極50の方向に伝播する光L3は、第2電極50と第2半導体層20の界面において反射し、光L4として外界へ放出される。
図3(b)に示す第1比較例の半導体発光素子110では、第1半導体層10の屈折率と、外界(積層構造体90bの外部)の屈折率と、の差で定まる臨界角よりも大きな入射角で第1半導体層10から外界へ向かう光は、第1半導体層10と外界との界面において全反射される。結果として、半導体発光素子110から外界へ放出される光の強度は、半導体発光素子100および120よりも低くなる。
図3(c)に示す第2比較例の半導体発光素子120では、第1半導体層10の表面に粗面部17が設けられている。これにより、第1半導体層10と外界との界面を通過して外界へ取り出される光の実質的な入射角は、半導体発光素子110よりも大きくなる。その結果、半導体発光素子120においては、外界へ放出される光の強度は、半導体発光素子110よりも高くなる。
しかしながら、半導体発光素子120においては、発光波長よりもサイズが大きい凹凸17pを第1半導体層10に形成するために、第1半導体層10の厚さが厚く設定される。そして、第1電極40と第1半導体層10との間に低抵抗のオーミックコンタクトを形成するために、第1半導体層10のキャリア濃度(例えば不純物濃度)は高く設定される。このため、第1半導体層10における光吸収が増加し、光取り出し効率の低下をもたらす。このため、第2比較例の半導体発光素子120においては、粗面部17を形成しているにもかかわらず、粗面部17を形成している場所が第1半導体層10であるために、やはり光が損失され、光の取り出し効率の向上の程度は不十分である。
さらに、半導体発光素子120においては、n形不純物が高濃度にドープされた第1半導体層10の表面に粗面部17を設けるため、凹凸加工の際に、粗面部17に表面荒れや不純物析出が生じ、その結果として、光取り出し効率を低下させる要因となる場合がある。
一方、図3(a)に例示した本実施形態に係る半導体発光素子100では、第3半導体層15に粗面部17が設けられている。第3半導体層15の不純物濃度は、第1半導体層10に比べて低く、第3半導体層15における光の内部吸収は小さい。したがって、第3半導体層15と外界との界面で反射される発光光の減衰を、第2比較例の半導体発光素子120よりも小さく抑えることができる。これにより、半導体発光素子100においては、外界へ放出される光L2及び光L4の強度を、第2比較例の半導体発光素子120よりも高くすることができる。
さらに、半導体発光素子100では、不純物濃度の低い第3半導体層15の表面に凹凸17p形成するため、凹凸17pの表面荒れや不純物析出が生じることが少ない点においても有利である。
このように、本実施形態に係る半導体発光素子100によれば、高効率の半導体発光素子が得られる。
次に、本実施形態に係る半導体発光素子100の製造方法の例を説明する。
図4(a)及び図4(b)は、第1の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
図4(a)に表したように、半導体発光素子100は、サファイア基板5の上に形成された窒化物半導体から構成される。すなわち、例えば、有機金属気相成長法を用いて、表面がサファイアc面からなる基板の上に、高炭素濃度の第1AlNバッファ層7a(炭素濃度3×1018cm−3〜5×1020cm−3)を3nm〜20nm、高純度第2AlNバッファ層7b(炭素濃度1×1016cm−3〜3×1018cm−3)を2μm、ノンドープGaNバッファ層を2μm、Siドープn形GaNコンタクト層(Si濃度1×1018cm−3〜1×1020cm−3)を2μm、Siドープn形Al0.10Ga0.90Nクラッド層(Si濃度1×1018cm−3)を0.02μm、Siドープn形Al0.11Ga0.89Nバリア層(Si濃度1.1〜1.5×1019cm−3)とGaInN発光層(波長375〜395nm)とが交互に3周期積層されてなる多重量子井戸構造の発光層30を0.075μm、多重量子井戸の最終Al0.11Ga0.89Nバリア層(Si濃度1.1〜1.5×1019cm−3)を0.01μm、Siドープn形Al0.11Ga0.89N層(Si濃度0.8〜1.0×1019cm−3)を0.01μm、ノンドープAl0.11Ga0.89Nスペーサ層を0.02μm、Mgドープp形Al0.28Ga0.72Nクラッド層(Mg濃度1×1019cm−3)を0.02μm、Mgドープp形GaNコンタクト層(Mg濃度1×1019cm−3)を0.1μm、高濃度Mgドープp形GaNコンタクト層(Mg濃度5〜9×1019cm−3)を0.02μmの厚みで、それぞれ順次積層した構造を採用することができる。
なお、上記のノンドープGaNバッファ層が第3半導体層15として用いられる。Siドープn形GaNコンタクト層、及び、Siドープn形Al0.10Ga0.90Nクラッド層の少なくともいずれかが第1半導体層10に含まれる。Mgドープp形Al0.28Ga0.72Nクラッド層、Mgドープp形GaNコンタクト層、及び、高濃度Mgドープp形GaNコンタクト層の少なくともいずれかが第2半導体層20に含まれる。
高濃度Mgドープp形GaNコンタクト層のMg濃度は、1×1020cm−3以上1×1021−3未満と高めに設定することで、p側電極とのオーミック性を向上させることができる。ただし、半導体発光ダイオードの場合、半導体レーザダイオードとは異なり、コンタクト層と発光層との距離が近いため、Mg拡散による特性の劣化が懸念される。そこで、p側電極と高濃度Mgドープp形GaNコンタクト層の接触面積が広く、動作時の電流密度が低いことを利用して、電気特性を大きく損ねることなく高濃度Mgドープp形GaNコンタクト層におけるMg濃度を1×1019cm−3以上1×1020cm−3未満に抑えることで、Mgの拡散を防ぐことができ、発光特性を改善させることができる。
高炭素濃度の第1AlNバッファ層7aは、基板との結晶型の差異を緩和する働きをし、特に螺旋転位を低減する。また、高純度第2AlNバッファ層7bにより、表面が原子レベルで平坦化する。そのため、この上に成長するノンドープGaNバッファ層の結晶欠陥が低減されるが、そのためには、高純度第2AlNバッファ層7bの膜厚は、1μmよりも厚いことが好ましい。また、歪みによる反り防止のためには、高純度第2AlNバッファ層7bの厚みが4μm以下であることが望ましい。高純度第2AlNバッファ層7bはAlNに限定されず、AlGa1−xN(0.8≦x≦1)でも良く、これにより、ウェハの反りを補償することができる。
ノンドープGaNバッファ層は、高純度第2AlNバッファ層7b上で3次元島状成長をすることにより結晶欠陥低減の役割を果たす。成長表面が平坦化するには、ノンドープGaNバッファ層の平均膜厚は2μm以上とされることが望ましい。再現性と反り低減の観点からノンドープGaNバッファ層の総膜厚は、2〜10μmが適切である。
これらのバッファ層を採用することで、従来の低温成長AlNバッファ層と比較して結晶欠陥を約1/10に低減することができる。この技術によって、n形GaNコンタクト層への高濃度Siドーピングや、紫外帯域発光でありながらも高効率な半導体発光素子を作ることができる。また、ノンドープGaNバッファ層における結晶欠陥を低減することにより、ノンドープGaNバッファ層での光の吸収も抑制できる。
次に、積層構造体への電極形成および積層構造体の導電性基板への接合について説明する。
まず、p側電極を形成するため、真空蒸着装置を用いて、例えば、Agを200nm、Ptを2nmの膜厚で連続形成する。リフトオフ後に酸素雰囲気中で400℃、1minでシンター処理を行う。そして、p側電極上に接着用金属層55として、例えば、Ni/Auを1000nmの膜厚で形成する。
次に、Geからなる導電性基板上に形成した膜厚3μmのAuSn半田と、積層構造体上に形成した接着用金属層55を対向させて設置し、AuSnの共晶点以上の温度、例えば300℃に加熱することで、導電性基板とサファイア基板とを接着する。
そして、サファイア基板側から、例えばYVOの固体レーザの三倍高調波(355nm)または四倍高調波(266nm)のレーザ光を照射する。レーザ光は、GaNバッファ層(例えば、上記のノンドープGaNバッファ層)のGaNの禁制帯幅に基づく禁制帯幅波長よりも短い波長を有する。すなわち、レーザ光は、GaNの禁制帯幅よりも高いエネルギーを有する。
このレーザ光は、GaNバッファ層(ノンドープGaNバッファ層)のうち、単結晶AlNバッファ層(この例では第2AlNバッファ層)の側の領域において効率的に吸収される。これにより、GaNバッファ層のうち単結晶AlNバッファ層の側のGaNは、発熱により分解する。そして、塩酸処理などによって、分解されたGaNを除去し、サファイア基板を積層構造体から剥離して分離する。
次に、露出した積層構造体への電極および粗面部17(凹凸17p)の形成について説明する。
サファイア基板が剥離された導電性基板上のノンドープGaNバッファ層(第3半導体層15)の一部を除去し、n形コンタクト層(例えば上記のSiドープn形GaNコンタクト層、すなわち、第1半導体層10)を露出させる。このとき、n側電極の段切れを防ぐために、テーパ形状に加工するほうが好ましい。例えば、レジストマスクで塩素ガスを用いたドライエッチングを用いることで、50°のテーパ形状を持つ窪みを形成することができる。
さらに、露出させたn形コンタクト層全体とノンドープGaNバッファ層の一部を覆うように、リフトオフ法などで、例えばTi/Pt/Au積層膜を例えば500nmの厚さで形成し、パターニングして、n側電極を形成する。その後、n側電極が形成されていないノンドープGaNバッファ層の表面を、KOH溶液によるアルカリエッチングにより加工して凹凸17pを形成する。これにより、粗面部17が形成される。KOH溶液によるエッチング条件は、例えば1mol/Lの溶液を80℃に加熱して、20minのエッチングとする。
次いで、劈開またはダイヤモンドブレード等により、導電性基板を切断し、個別の素子とし、半導体発光素子が作製される。
本実施形態に係る半導体発光素子100は、少なくとも、n形の半導体層と、p形の半導体層と、それらに挟まれた発光層と、を含む半導体層を含む。半導体層の材料は、特に限定されるものではないが、例えば、AlGa1−x−yInN(x≧0、y≧0、x+y≦1)等の窒化ガリウム系化合物半導体が用いられる。これらの半導体層の形成方法は、特に限定されるものではないが、例えば、有機金属気相成長法、分子線エピタキシャル成長法等の公知の技術を用いることができる。
導電性基板には、導電性のある任意の材料を用いることができ、特に限定されるものではないが、例えば、Si、Geなどの半導体基板、Cu、CuWなどの金属板などを用いることができる。また、基板全体で導電性を有する必要はなく、樹脂の中に金属配線が設けられている板などでもよい。
p側電極は、少なくとも銀またはその合金を含む。例えば、銀以外の金属単層膜の可視光帯域に対する反射効率は、400nm以下の紫外域では波長が短くなるほど低下する傾向にあるが、銀は、370nm以上400nm以下の紫外帯域の光に対しても高い反射効率特性を有する。そのため、紫外発光の半導体発光素子で、且つp側電極が銀合金の場合は、p側電極のうちの半導体界面側の部分は、銀の成分比が高いほうが望ましい。p側電極の膜厚は、光に対する反射効率を確保するため、100nm以上であることが好ましい。
p側電極上には、半田がp側電極へ拡散または反応するのを防ぐ目的で、銀と反応しない、または銀に積極的に拡散しない、p側電極と電気的に接触している拡散防止層を設けてもよい。
拡散防止層の材料としては、高融点金属、例えば、バナジウム(V)、クロム(Cr)、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、ニオブ(Nb)、モリブデン(Mo)、ルテニウム(Ru)、ロジウム(Rh)、タンタル(Ta)、タングステン(W)、レニウム(Re)、イリジウム(Ir)、白金(Pt)などの単層膜または積層膜が挙げられる。
さらに好ましくは、多少拡散しても問題がないように仕事関数が高く、p形GaNコンタクト層とオーミック性が得られやすい金属として、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、ロジウム(Rh)、タングステン(W)、レニウム(Re)、イリジウム(Ir)、白金(Pt)が挙げられる。
拡散防止層の膜厚は、単層膜の場合は膜状態を保てる5nmから200nmの範囲であることが好ましい。積層膜の場合は、特に限定されるものではなく、例えば、10nmから10000nmの間で選ぶことができる。
サファイア基板上の積層構造体とGeなどの導電性基板を接着させる時やレーザ光でGaNを分解してサファイア基板を剥離する時は、導電性基板とサファイアまたはGaNとの熱膨張係数差、局所的に加熱されることによる熱、GaNが分解することにより発生する生成物、などにより、結晶に結晶欠陥やダメージが入り易い。結晶欠陥やダメージが入ると、そこからp側電極のAgが拡散し、結晶内部でのリークや結晶欠陥の加速度的な増加を招く。
本実施形態において、単結晶AlNバッファ層を用いることで高品質な半導体層を形成することができるため、結晶に対するダメージが大幅に軽減される。また、GaNをレーザ光で分解する際、GaNのすぐそばにある高熱伝導特性を示すAlNバッファ層に熱が拡散するため、局所的な加熱による熱ダメージを受けにくい。
n形コンタクト層上に形成されるn側電極の大きさは、大きくなるほどn形コンタクト層に対するコンタクト抵抗が下がり、動作電圧が低減する。逆に、小さくなるほど発光した光がn側電極に塞がれて外に出ない又は吸収される割合が減るため、光取り出し効率が向上する。また、n側電極の一部はワイヤボンディング用の電極としても使用するため、ある程度の、例えば直径80μmから120μmの、広い面積が必要となる。これらの効果を考慮して、露出されたn形コンタクト層の面積と形状、n側電極の面積と形状は自由に決めることができる。
n形コンタクト層の膜厚は、薄くなるほど電流の横広がりが制限されて、電流の不均一注入による不均一発光や動作電圧の増加を招き、厚くなるほど長時間成長によるコスト増加を招く。ただし、一般的にSiドープしたn形GaNコンタクト層はシート抵抗が低いため、薄くすることによる電流の不均一注入への影響は限定的である。
また、結晶品質を上げるためのn形コンタクト層の膜厚には最適値があり、バッファ層の成長条件やn形コンタクト層の不純物濃度などによって変化する。また、n形コンタクト層の薄膜化により、基板の反りを低減することができ、歩留り改善が可能となる。これらを考慮して、n形コンタクト層の膜厚は自由に決めることができる。
粗面部17の凹凸17pの形成方法は、ウェットエッチングでもよいし、ドライエッチングでもよい。KOH溶液などによるアルカリエッチングでは、GaN結晶の面方位、主に{10−1−1}に沿って異方性エッチングされ、その結果として略六角錐の構造が形成される。また、エッチング温度や時間、pH(別の物質を添加することで調整する)、濃度、UV光またはUVレーザ照射の有無などで、エッチングレート、六角錐の大きさや密度は大きく変化する。
エッチング量(エッチング前の表面から、エッチング後にできた凹凸17pの最も深い所までの深さ)が大きいほど、凹凸17pは大きく、且つ密に形成される。GaNをドライエッチングで加工する場合、N面は、Ga面とは異なり、結晶方位や転移の影響を受け易く、異方性エッチングされ易い。c面サファイア基板上に成長させたGaNの表面は、通常Ga面であり、サファイア基板を除去することで露出したGaNの表面はN面となっているため、ドライエッチングによる異方性エッチングによって大きさが発光波長以上の凹凸17pを形成することは容易である。
また、マスクを用いたドライエッチングにより凹凸17pを形成してもよい。この場合には、工程数が増加することでコストは増えるが、設計どおりの凹凸17pを形成できるため、光取り出し効率を高め易い。
入射した発光光の角度を変えて外界に有効に取り出すために、凹凸17pの大きさは積層構造体内における発光波長以上であることが好ましい。凹凸17pが発光波長よりも小さいと、凹凸17pに入射した発光光は凹凸界面で散乱や回折等の波動光学で説明される挙動を示すため、本来透過していた発光光も一部取り出されなくなる。また、凹凸17pが発光波長よりも十分小さいと、凹凸17pは連続的に屈折率が変化する層として見なされるため、凹凸のない平坦な面と同様になり、光取り出し効率は改善されない。
本実施形態に基づいて作製した発光波長390nmの半導体発光素子(積層構造体内の発光波長は約155nm)を用いた実験結果では、凹凸17pの大きさが大きくなるほど光出力が増加する傾向を示し、凹凸17pの大きさが2μm程度まで緩やかに増加する傾向を示したことから、凹凸17pの大きさは、好ましくは積層構造体内の発光波長の2倍以上、さらに好ましくは10倍以上であるほうがよい。
本実施形態において、n側電極をマスクとしてKOH溶液による凹凸加工を施す場合には、TiのようにKOH溶液にエッチングされ易い層を保護する必要がある。例えば、Ti/PtまでE−gun蒸着法で形成した後、Auを抵抗加熱蒸着法で形成することにより、第1層であるTiを保護している。抵抗加熱蒸着法で形成したAuは、E−gun蒸着法で形成した他の金属層よりも等方的に蒸着されるため、リフトオフ法レジストのオーバーハング構造の内側まで回りこませることができ、Ti/Pt全体をAuで覆うことができる。 別の方法として、KOH溶液に耐性のある金属膜をマスクとして用いることもでき、n形コンタクト層とオーミック性が良好であればそのまま使用して、オーミック性に課題があれば凹凸加工後に除去して、別途n側電極を形成してもよい。
n側電極の材料は特に限定されるものではなく、例えば、Alを第1層とすることで、n形コンタクト層と良好なオーミック特性および低コンタクト特性を得られつつ、反射電極にもなるため、光取り出し効率やn側電極の設計自由度が向上する。Alは耐環境性が低いため、例えばSiをわずかに入れたAl合金を採用することで、信頼性や密着性を向上させることができる。
n側電極のワイヤボンディングを形成する領域は、ボンディング特性を向上させるため、n側電極表面にメッキ法でAuを厚く、例えば10μm、形成することもできる。
(比較例)
図3(c)に示した第2比較例の半導体発光素子120は、以下のようにして作製される。すなわち、サファイア基板が除去された導電性基板上のノンドープGaNバッファ層をドライエッチングにて除去し、n形コンタクト層を露出させる。露出させたn形コンタクト層の一部を覆うように、リフトオフ法などで、例えばTi/Pt/Au積層膜を例えば500nmの厚さで形成し、パターニングして、n側電極を形成する。その後、n側電極が形成されていないノンドープGaNバッファ層の表面を、KOH溶液によるアルカリエッチングにより加工して凹凸を形成する。
この比較例では、n形コンタクト層に凹凸加工を施すため、大きく密な凹凸を得るには厚いn形コンタクト層が必要となり、長時間成長によるコスト増加や内部吸収増加による光取り出し効率低下が懸念される。特に、紫外光の場合はGaNの膜厚増加による内部吸収増加が顕著となる。
また、反射電極(p側電極)として銀を使用したり、接合材料として半田を使用したりするため、n側電極を高温シンターすることが難しく、良好なオーミック特性を得るために高濃度に不純物ドープしたn形コンタクト層が必要となる。高濃度ドープGaN層は不純物の影響でノンドープGaNバッファ層と比較して内部吸収が大きく、多重反射を繰り返す凹凸ではその影響が顕著である。また、高濃度ドープn形コンタクト層は加工によって表面荒れや不純物析出が起きやすく、光取り出し効率を損ねる要因となる。
これに対して、本実施形態に係る半導体発光素子100では、ノンドープGaNバッファ層に凹凸加工を施すため、n形コンタクト層の膜厚は必要以上に厚い必要はなく、凹凸17pの表面荒れや不純物析出も抑えることができる。また、本具体例では、n側電極は窪んだ形状をしているため、ワイヤボンディングを打つ際にガイドとして機能することで、位置決め精度を上げることができ、タスク時間短縮によるコスト低減が可能である。また、n形コンタクト層の薄膜化によりコスト低減、結晶品質の最適化、基板反り低減による歩留り改善が可能となる。
なお、本実施形態に係る半導体発光素子100において、凹凸の部分にn側電極を形成する場合は、n側電極がn形コンタクト層に接触する面積は、平面視した場合、比較例と比較して小さくなるが、窪んだ領域にn側電極を形成するため、実効的な表面積は平面視した面積よりも大きくなる。また、コンタクト抵抗が低いため、電気特性への影響は限定的である。
このように、半導体発光素子100においては、不純物の少ないノンドープGaNバッファ層に凹凸17pを形成し、高濃度ドープn形コンタクト層にn側電極を形成する。これにより、高効率の半導体発光素子が実現できる。
そして、光取り出し効率の向上をノンドープGaNバッファ層に分担させ、電気特性の向上を高濃度ドープn形コンタクト層で分担させるという役割分担によって、光取り出し効率と電気特性を高度に両立させつつ、コストが低減できる。
図5は、第1の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図5に表したように、示す半導体発光素子101では、半導体発光素子100に比べて第3半導体層15が薄い。この場合も薄い第3半導体層15に複数の突起(凹凸17p)が設けられている。例えば、凹凸17pの底部が第1半導体層10に近接しており、例えば凹凸17pの底部は第1半導体層10に接しても良い。このような半導体発光素子101においても、高効率が実現できる。
図6(a)〜(e)は、第1の実施形態に係る別の半導体発光素子を示す模式図である。
これらの図では、粗面部17及び第1電極40の構成が半導体発光素子100とは異なっている。
図6(a)に表したように、半導体発光素子111においては、第1電極40は、開口部18の底部の第1半導体層10の表面、および、開口部18の内壁を覆う。第1電極40の上面は、第3半導体層15の上面と実質的に一致している。
図6(b)に表したように、半導体発光素子112においては、第1電極40は、開口部18の内部に埋め込まれている。そして、第1電極40の上面は、第1半導体層10の上面と第3半導体層15の上面との間に位置している。
図6(c)に表したように、半導体発光素子113においては、第1電極40は、開口部18の内部の第1半導体層10に埋め込まれている。すなわち、第1電極40の上面の高さは、第1半導体層10の上面の高さに実質的に一致している。
図6(d)及び図6(e)に表したように、半導体発光素子114及び半導体発光素子115においては、第3半導体層15の主面15aの全面に凹凸17pが設けられおり、開口部18の内側に第1電極40が設けられている。半導体発光素子114においては、第1電極40の上面は、第3半導体層15の第1主面15aに実質的に一致している。半導体発光素子115においては、第1電極40の上面は、第3半導体層15の第1主面15aよりも下方に位置している。
図7は、第1の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図7に表したように、半導体発光素子200は、積層構造体90の側面に設けられた誘電体膜32をさらに備える。半導体発光素子200においては、例えば、第2電極50をパターニングし、サファイア基板を除去した後に、積層構造体90に素子分離溝35が形成され、積層構造体90の側面に誘電体膜32が形成される。
半導体発光素子200の製造方法の例について説明する。
まず、積層構造体90を形成した後に、p側電極を形成する際、この後形成する素子分離溝幅よりも狭くなるように、リフトオフ法にてp側電極をパターニングする。リフトオフ後に酸素雰囲気中で400℃、1minでシンター処理を行う。そして、p側電極上を含むp形GaN層側の主面全体に接着用金属層55として、例えば、Ni/Auを1000nmの膜厚で形成する。
続いて、Geからなる導電性基板上に形成した膜厚3μmのAuSn半田と、積層構造体上に形成した接着用金属層55を対向させて設置し、AuSnの共晶点以上の温度、例えば300℃に加熱することで、導電性基板とサファイア基板を接着する。
そして、サファイア基板側から、例えばYVOの固体レーザの四倍高調波(266nm)のレーザ光を照射して、GaNバッファ層のうち単結晶AlNバッファ層の側のGaNを発熱により分解する。そして、塩酸処理などによって、分解されたGaNを除去し、サファイア基板を積層構造体から剥離して分離する。
サファイア基板を除去した後、ノンドープGaNバッファ層の一部を除去し、n形コンタクト層を露出させる。例えば、レジストマスクで塩素ガスを用いたドライエッチングを用いる。そして、積層構造体を素子ごとに分離するように、レジストマスクによるドライエッチングで積層構造体の一部を完全に除去し、素子分離溝を形成する。その際、この後形成するSiOの段切れを防止するため、素子分離溝はテーパ形状であることが好ましい。その後、積層構造体側の主面全体に、例えばスパッタ装置にて、誘電体膜32となるSiOを400nmの膜厚で形成する。
次に、露出させたn形コンタクト層全体とノンドープGaNバッファ層の一部を覆っているSiOが開口するようにリフトオフ用のレジストを形成して、フッ化アンモン処理によってその領域のSiOを取り除く。SiOが取り除かれた領域に、リフトオフ法で、例えばTi/Pt/Au積層膜を例えば500nmの厚さで形成し、パターニングして、n側電極を形成する。その後、n側電極が形成されていないノンドープGaNバッファ層を覆っているSiOの一部が開口するようにレジストを形成し、フッ化アンモンでSiOを取り除き、ノンドープGaNバッファ層を露出させる。露出したノンドープGaNバッファ層の表面を、KOH溶液によるアルカリエッチングにより加工して、凹凸17pを形成する。
これにより、図7に例示した半導体発光素子200が作製される。
p側電極に用いているAgは、ドライエッチングやアルカリエッチングで変質または劣化するため、発光光に対する反射特性やp形GaN層に対する電気特性が劣化する。本実施形態のようにp側電極をp形GaN層と接着用金属層55で囲い込むことで、p側電極の劣化を抑えることができる。その結果、p側電極が形成されている領域だけ接着用金属層55は盛り上がるが、導電性基板上の半田と接着させる際は、半田が変形することで、p側電極が形成されていない領域も含めて接着させることができる。
このように、SiOを形成することで、発光層の脇をパッシベートすることができ、電気特性を改善することができる。
(第2の実施形態)
図8(a)及び図8(b)は、第2の実施形態に係る半導体発光素子の構成及び特性を例示する模式図である。
すなわち、図8(a)は、半導体発光素子400の構造を例示する模式的断面図であり、図8(b)は、半導体発光素子400の特性を示す模式図である。
図8(a)に表したように、本実施形態に係る半導体発光素子400では、第3半導体層15の開口部18の側壁に側壁粗面部17aがさらに設けられ、第1半導体層10の開口部18に対応する面に、第1半導体層粗面部17bがさらに設けられている。側壁粗面部17aは、側壁凹凸17qを有し、第1半導体層粗面部17bは、第1半導体層凹凸17rを有する。側壁凹凸17qの大きさ(幅)は、発光層30から放射される発光光のピーク波長の第3半導体層15における波長よりも大きい。第1半導体層凹凸17rの大きさ(幅)は)、発光層30から放射される発光光のピーク波長の第1半導体層10における波長よりも大きい。
さらに、少なくとも第1電極40の第1半導体層10に接する界面側の第1電極40に、AlまたはAl合金が含まれている。これにより、第1電極40も第2電極50と同じように反射電極として機能することができる。
一方、第2半導体層20は、低電気特性部22を有する。低電気特性部22においては、第1半導体層10から第2半導体層20に向かう積層方向に沿ってみたときに、第2半導体層が、第1電極40と重なる領域を含む領域に設けられ、第2半導体層20が第1電極40と重ならない領域よりも、前記第2半導体層と前記第2電極との間におけるコンタクト抵抗が高い、および、オーミック特性が低い、の少なくともいずれかである。
図8(b)に例示したように、半導体発光素子400の第2電極50から第1電極40へ向けて電流を流した場合、低電気特性部22の電気特性が低い(コンタクト抵抗が高い、及び、オーミック特性が低い、の少なくともいずれかである)ため、電流は、粗面部17と対向する領域から発光層30に注入される。これにより、粗面部17に対向する発光領域ER1およびER2から主に発光光が放出されるようになる。一方、第1電極40と低電気特性部22との間の領域においては、発光は相対的に抑制される。
すなわち、半導体発光素子400では、低電気特性部22を設けることにより、発光層30に注入される電流経路を、粗面部17に対向する発光領域ER1、ER2に移動させることができる。これにより、発光領域ER1、ER2が主たる発光領域となり、粗面部17から効率良く積層構造体90の外へ発光光を取り出すことができる。
さらに、開口部18の底部の第1半導体層10に第1半導体層凹凸17rを設け、開口部18の側面に対応する第3半導体層15に側壁凹凸17qを設け、且つ、第1電極40を反射電極とすることにより、光L5を光L6として外界へ光取り出し効率を向上させることができる。
半導体発光素子400の製造方法の例について説明する。
まず、p側電極を形成する前に、n側電極を形成する領域の直下の領域(必要に応じてその周辺、すなわち、例えばn側電極直下から20μm程度離れた領域を含んでも良い)の、p形GaN層を露出させるレジストマスクを形成し、その状態で第2半導体層20に例えばOアッシャー処理を行う。その後は第1の実施形態と同様に、p側電極形成からサファイア基板除去までを行う。
サファイア基板を除去した後、ノンドープGaNバッファ層の一部を除去し、n形コンタクト層を露出させる。例えば、レジストマスクで塩素ガスを用いたドライエッチングを用いる。次に、露出したn形コンタクト層の表面とノンドープGaNバッファ層の表面を、KOH溶液によるアルカリエッチングにより加工して凹凸を形成する。そして、露出したn形コンタクト層全体とノンドープGaNバッファ層の一部を覆うように、リフトオフ法などで、例えばAl/Ni/Au積層膜を例えば700nmの厚さで形成し、パターニングしてn側電極を形成する。
アッシャー処理を行ったp形GaN層表面は、オーミック性およびコンタクト抵抗が大きく劣化しているため、ほとんど電流が流れない。そのため、n側電極直下およびその周辺の発光層は発光しなくなる。第1実施形態のような構造では、電流を増やしていくと、n側電極直下の発光層に電流が集中し始め、不均一注入による動作電圧増加、n側電極で発光光が吸収されることによる光取り出し効率の低下、電流密度増加による発光効率の低下が起きる。本実施形態によれば、電流集中を防ぐことができる。Oアッシャー処理の他に、ドライエッチングやウェットエッチングでp形GaN層表面を薄く削る処理でもよい。プラズマ雰囲気に曝すだけでもよい。
さらに、n側電極を反射電極とすることで、発光光がn側電極で吸収されなくなり、光取り出し効率が向上する。本実施形態ではn側電極直下に電流が流れないようにしているが、n側電極直下およびその周辺も発光する構造の場合、特に効果的であり、n側電極の設計自由度が大きくなる。
n側電極を反射電極としつつ、n側電極直下にも凹凸加工を施すことで、発光光の光取り出し部に対する入射角度を変える機会を増やすことができるため、光取り出し効率が向上する。例えば、本実施形態のようにn側電極直下およびその周辺で発光しない場合、n側電極直下の凹凸に入射してくる光の多くが外に取り出されずに反射してきた発光光になるため、より効果が高い。
Alは密着性に課題のある金属だが、凹凸を形成することで、密着性を改善することができる。さらに、n形コンタクト層の一部を除去した窪みの中にn側電極を形成する場合、実効的なn側電極の表面積が大きくなるため、n側電極を反射電極とした際の効果が高い。また、積層構造体内に反射構造を有する窪みのある構造となっていることから、外に取り出されずに積層構造体内を伝播する発光光の反射角度を変え易く、光取り出し効率を高め易い。
図9(a)及び図9(b)は、第2の実施形態に係る別の半導体発光素子の構成及び特性を例示する模式図である。
すなわち、図9(a)は、半導体発光素子450の構成を例示する模式的断面図であり、図9(b)は、半導体発光素子450の特性を例示する模式図である。
図9(a)に表したように、本実施形態に係る別の半導体発光素子450では、開口部18に対応する第1半導体層10に設けられる第1半導体層粗面部17bの第1半導体層凹凸17rの大きさが、粗面部17の凹凸17pの大きさよりも小さい。粗面部17の凹凸17pは、発光光のピーク波長よりも大きく、第1半導体層凹凸17の大きさは、例えば、発光光のピーク波長と同程度か、それよりも小さい。
図9(b)に表したように、発光層30のうち粗面部17に対向する発光領域ER1及びER2から放出され、第1電極40に向かって伝播する光L5は、第1電極40と第1半導体層10との間の界面で反射される。第1半導体層凹凸17rの大きさが、波長程度に小さいため、光L5は、散乱や回折等の効果によって拡散反射され、比較的等方的に反射される。これにより、第1電極40と第1半導体層10との間の界面で反射された光L7は、積層構造体90の中を等方的に伝搬する。したがって、光取り出し効率を向上させることができる。
次に、半導体発光素子450の製造方法の例について、半導体発光素子400とは異なる部分を説明する。
まず、ノンドープGaNバッファ層の一部を除去し、n形コンタクト層を露出させた後、主面全体を、結晶方位による異方性エッチングがされ易い条件でドライエッチングを行う。例えば、ICP−RIEを用いた、ミリングライクなエッチングモードを抑えた塩素を用いたエッチングが使用できる。この場合、ノンドープGaNバッファ層とn形コンタクト層のエッチングレートは異なり、例えば2対1である。このエッチングレート差を利用して、ノンドープGaNバッファ層には発光波長以上の凹凸17p、n形コンタクト層には発光波長以下の凹凸(第1半導体層凹凸17r)を同時に形成する。
n側電極直下のn形コンタクト層領域では、散乱や回折等による拡散反射が起きて、比較的等方的な反射特性を示す。これにより、n側電極直下の凹凸(第1半導体層凹凸17r及び側壁凹凸17q)に入射した発光光の光取り出し部に対する入射角度を変える機会を増やすことができるため、光取り出し効率が向上する。
本発明の実施形態に係る半導体装置の製造方法は、上記の半導体装置を製造する方法である。
すなわち、本製造方法は、第1導電型の第1半導体層10と、第2導電型の第2半導体層20と、第1半導体層10と第2半導体層20との間に設けられた発光層30と、第1半導体層10の発光層30とは反対側に設けられ、第1半導体層10よりも不純物濃度が低い第3半導体層15を含む積層構造体90を有する半導体発光素子の製造方法である。
この製造方法においては、まず、サファイア基板5上に、AlNを含むバッファ層を介して、第3半導体層15、第1半導体層10、発光層30、および、第2半導体層20を、第3半導体層15、第1半導体層10、発光層30、および、第2半導体層20の順で形成して積層構造体90を形成する。
そして、積層構造体90を導電性基板に接合した後、バッファ層と第3半導体層15との間でサファイア基板を積層構造体90と分離する。
さらに、サファイア基板5を分離した後に露出する第3半導体層15の表面に、発光層30から放射される発光光のピーク波長の第3半導体層15における波長よりも大きい凹凸17pを形成する。
上記の凹凸17pの形成は、KOH溶液を用いて第3半導体層15をウェットエッチングする工程を含むことができる。
サファイア基板5を分離した後に露出する第3半導体層15の上記表面は、GaN結晶のN面であり、上記の凹凸17pの形成は、第3半導体層15を異方性ドライエッチングする工程を含むことができる。
図10は、本発明の実施形態に係る半導体発光素子を用いた半導体発光装置の構成を例示する模式的断面図である。
本具体例では、第1の実施形態に係る半導体発光素子100が用いられているが、半導体発光装置には上記の実施形態に係る任意の半導体発光素子を用いることができる。
半導体発光装置500は、半導体発光素子100と、蛍光体と、を組み合わせた白色LEDである。すなわち、本実施形態に係る半導体発光装置500は、半導体発光素子100と、前記半導体発光素子から放出された光を吸収し、前記光とは異なる波長の光を放出する蛍光体と、を備える。
図10に表したように、本実施形態に係る半導体発光装置500では、セラミック等からなる容器72の内面に反射膜73が設けられており、反射膜73は容器72の内側面と底面に分離して設けられている。反射膜73は、例えばアルミニウム等からなるものである。このうち容器72の底部に設けられた反射膜73の上に、半導体発光素子100がサブマウント74を介して設置されている。
半導体発光素子100は、第1電極40が設けられた主面15a側を上に向け、例えば、低温半田を用いて、サブマウント74に導電性基板60の裏面が固定されている。これら半導体発光素子100、サブマウント74及び反射膜73の固定には、接着剤による接着を用いることも可能である。
サブマウント74の半導体発光素子側の表面には、半導体発光素子100の導電性基板60がマウントされる電極が形成されており、容器72側に設けられた図示しない電極に対してボンディングワイヤ76により接続されている。一方、第1電極40もボンディングワイヤ76により、容器72側に設けられた図示しない電極に接続されている。これらの接続は、内側面の反射膜73と、底面の反射膜73と、の間の部分において行われている。
また、半導体発光素子100やボンディングワイヤ76を覆うように赤色蛍光体を含む第1蛍光体層81が設けられており、この第1蛍光体層81の上には青色、緑色或いは黄色の蛍光体を含む第2蛍光体層82が形成されている。この蛍光体層の上にはシリコン樹脂からなる蓋部77が設けられている。
第1蛍光体層81は、樹脂及びこの樹脂中に分散された赤色蛍光体を含む。
赤色蛍光体としては、例えばY、YVO、Y(P,V)O等を母材として用いることができ、これに3価のEu(Eu3+)を付活物質として含ませる。すなわち、Y:Eu3+、YVO:Eu3+等を赤色蛍光体として用いることができる。Eu3+の濃度は、モル濃度で1%〜10%とすることができる。
赤色蛍光体の母材としては、Y、YVOの他に、LaOSやY(P, V)O等を用いることができる。また、Eu3+の他にMn4+等を利用することもできる。特に、YVO母体に、3価のEuと共に少量のBiを添加することにより、380nmの吸収が増大するので、さらに発光効率を高くすることができる。また、樹脂としては、例えば、シリコン樹脂等を用いることができる。
また、第2蛍光体層82は、樹脂、並びに、この樹脂中に分散された青色、緑色及び黄色の少なくともいずれかの蛍光体、を含む。例えば、青色蛍光体と緑色蛍光体を組み合わせた蛍光体を用いても良く、また、青色蛍光体と黄色蛍光体とを組み合わせた蛍光体を用いても良く、青色蛍光体、緑色蛍光体及び黄色蛍光体を組み合わせた蛍光体を用いても良い。
青色蛍光体としては、例えば(Sr,Ca)10(POCl:Eu2+やBaMgAl1627:Eu2+等を用いることができる。
緑色蛍光体としては、例えば3価のTbを発光中心とするYSiO:Ce3+,Tb3+を用いることができる。この場合、CeイオンからTbイオンへエネルギーが伝達されることにより励起効率が向上する。緑色蛍光体としては、例えば、SrAl1425:Eu2+等を用いることができる。
黄色蛍光体としては、例えばYAl:Ce3+等を用いることができる。
また、樹脂として、例えば、シリコン樹脂等を用いることができる。特に、3価のTbは、視感度が最大となる550nm付近に鋭い発光を示すので、3価のEuの鋭い赤色発光と組み合わせると発光効率が著しく向上する。
本実施形態に係る半導体発光装置500によれば、半導体発光素子100から発生した380nmの紫外光は、半導体発光素子100の上方および側方に放出され、反射膜73における反射をも利用することにより、各蛍光体層に含まれる上記蛍光体を効率良く励起することができる。例えば、第1蛍光体層81に含まれる3価のEu等を発光中心とする上記蛍光体は、620nm付近の波長分布の狭い光に変換され、赤色可視光を効率良く得ることが可能である。
また、第2蛍光体層82に含まれる青色、緑色、黄色の蛍光体が、効率良く励起され、青色、緑色、黄色の可視光を効率良く得ることができる。さらに、これらの混色として、白色光やその他様々な色の光を、高効率でかつ演色性良く得ることが可能である。
半導体発光装置500によれば、高効率の半導体発光装置が得られる。
なお、本明細書において「窒化物半導体」とは、BInAlGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x,y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。さらに、上記化学式において、N(窒素)以外のV族元素もさらに含むものや、導電型などを制御するために添加される各種のドーパントのいずれかをさらに含むものも、「窒化物半導体」に含まれるものとする。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる半導体層、電極、基板などに関して当業者が各種の変更を加えたものであっても、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
5・・・サファイア基板、 7a・・・第1AlNバッファ層、 7b・・・第2AlNバッファ層、 10・・・第1半導体層、 15・・・第3半導体層、 15a・・・第1主面、 17・・・粗面部、 17a・・・側壁粗面部、 17b・・・第1半導体層粗面部、 17p・・・凹凸、 17q・・・側壁凹凸、 17r・・・第1半導体層凹凸、 18・・・開口部、 20・・・第2半導体層、 20a・・・第2主面、 22・・・低電気特性部、 30・・・発光層、 32・・・誘電体膜、 35・・・素子分離溝、 40・・・第1電極、 50・・・第2電極、 55・・・接着用金属層、 60・・・導電性基板、 65・・・接合金属層、 72・・・容器、 73・・・反射膜、 74・・・サブマウント、 76・・・ボンディングワイヤ、 77・・・蓋部、 81・・・蛍光体層、 82・・・蛍光体層、 90・・・積層構造体、 90b・・・積層構造体、 100、101、110〜115、120、200、400、450・・・半導体発光素子、 500・・・半導体発光装置、 ER1、ER2・・・発光領域、 L1〜L7・・・発光光、 ΔW・・・凹凸の最大幅

Claims (15)

  1. 第1導電型の第1半導体層と、
    第2導電型の第2半導体層と、
    前記第1半導体層と前記第2半導体層との間に設けられた発光層と、
    前記第1半導体層の前記発光層とは反対側に設けられ、前記第1半導体層よりも不純物濃度が低く、前記第1半導体層の一部を露出させる開口部を有する第3半導体層と、
    前記開口部を介して前記第1半導体層に接する第1電極と、
    を備え、
    前記第3半導体層は、前記第1半導体層とは反対側の面に設けられ、前記発光層から放射される発光光のピーク波長の前記第3半導体層における波長よりも大きい凹凸を有する粗面部をさらに有することを特徴とする半導体発光素子。
  2. 前記粗面部は、複数の突起を有し、前記複数の突起の少なくともいずれかの前記第1半導体層から前記第2半導体層に向かう積層方向に対して垂直な方向に沿った最大の幅は、前記発光層から放出される前記発光光の前記ピーク波長の前記第3半導体層における前記波長よりも広いことを特徴とする請求項1記載の半導体発光素子。
  3. 前記最大の前記幅は、前記第3半導体層中における前記波長の2倍よりも広いことを特徴とする請求項2記載の半導体発光素子。
  4. 前記第2半導体層の前記発光層とは反対側の第2主面に設けられた第2電極をさらに備え、
    前記第2半導体層は、前記第1半導体層から前記第2半導体層に向かう積層方向に沿ってみたときに前記第2半導体層が前記第1電極と重なる領域を含む領域に設けられ、前記第2半導体層が前記第1電極と重ならない領域よりも、前記第2半導体層と前記第2電極との間におけるコンタクト抵抗が高い、および、オーミック特性が低い、の少なくともいずれかである低電気特性部を有することを特徴とする請求項1〜3のいずれか1つに記載の半導体発光素子。
  5. 前記第2半導体層の前記発光層とは反対側の第2主面に設けられた第2電極をさらに備え、
    前記第2電極は、前記発光層から放出された光を前記第2電極から前記第3半導体層の方向に向かって反射することを特徴とする請求項1〜4のいずれか1つに記載の半導体発光素子。
  6. 前記第2半導体層の前記発光層とは反対側の第2主面に設けられ、Agを含む第2電極をさらに備えたことを特徴とする請求項1〜5のいずれか1つに記載の半導体発光素子。
  7. 前記第1電極は、AlまたはAl合金を含むことを特徴とする請求項1〜6のいずれか1つに記載の半導体発光素子。
  8. 前記第1電極は、Siをさらに含むことを特徴とする請求項7記載の半導体発光素子。
  9. 前記第1半導体層は、前記1半導体層の前記第1電極に接する領域に設けられ、前記発光光のピーク波長の前記第1半導体層における波長よりも大きい第1半導体層凹凸を有することを特徴とする請求項1〜8のいずれか1つに記載の半導体発光素子。
  10. 前記第1半導体層は、前記1半導体層の前記第1電極に接する領域に設けられ、前記粗面部の前記凹凸よりも小さい第1半導体層凹凸を有することを特徴とする請求項1〜8のいずれか1つに記載の半導体発光素子。
  11. 前記開口部は、前記第1半導体層から前記第3半導体層に向かう方向に沿って拡開することを特徴とする請求項1〜10のいずれか1つに記載の半導体発光素子。
  12. 前記第2半導体層の前記発光層とは反対の側に設けられ、前記第2半導体層と電気的に接続された導電性基板をさらに備えたことを特徴とする請求項1〜11のいずれか1つに記載の半導体発光素子。
  13. 前記第1半導体層、前記発光層及び前記第2半導体層の側面に設けられた誘電体膜をさらに備えることを特徴とする請求項1〜12のいずれか1つに記載の半導体発光素子。
  14. 前記第1導電型はn形であり、前記第2導電型はp形であることを特徴とする請求項1〜13のいずれか1つに記載の半導体発光素子。
  15. 前記発光層から放出される光の空気中のピーク波長は、370ナノメートル以上400ナノメートル以下であることを特徴とする請求項1〜14のいずれか1つに記載の半導体発光素子。
JP2010054293A 2010-03-11 2010-03-11 半導体発光素子 Active JP5174067B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010054293A JP5174067B2 (ja) 2010-03-11 2010-03-11 半導体発光素子
US12/873,678 US8421085B2 (en) 2010-03-11 2010-09-01 Semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010054293A JP5174067B2 (ja) 2010-03-11 2010-03-11 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2011187872A true JP2011187872A (ja) 2011-09-22
JP5174067B2 JP5174067B2 (ja) 2013-04-03

Family

ID=44559098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010054293A Active JP5174067B2 (ja) 2010-03-11 2010-03-11 半導体発光素子

Country Status (2)

Country Link
US (1) US8421085B2 (ja)
JP (1) JP5174067B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013535828A (ja) * 2010-07-28 2013-09-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 放射放出半導体チップ及び放射放出半導体チップの製造方法
JP2013258208A (ja) * 2012-06-11 2013-12-26 Toshiba Corp 半導体発光素子
JP2013258207A (ja) * 2012-06-11 2013-12-26 Toshiba Corp 半導体発光素子及びその製造方法
JP2015026868A (ja) * 2014-11-04 2015-02-05 株式会社東芝 半導体発光素子及びその製造方法
JP2015029150A (ja) * 2014-10-29 2015-02-12 株式会社東芝 半導体発光素子
KR101923671B1 (ko) * 2012-03-19 2018-11-29 서울바이오시스 주식회사 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4989773B1 (ja) 2011-05-16 2012-08-01 株式会社東芝 半導体発光素子
JP2012248795A (ja) * 2011-05-31 2012-12-13 Toshiba Corp 半導体発光素子およびその製造方法
JP5694215B2 (ja) * 2012-03-07 2015-04-01 株式会社東芝 半導体発光素子
US9263255B2 (en) * 2012-03-19 2016-02-16 Seoul Viosys Co., Ltd. Method for separating epitaxial layers from growth substrates, and semiconductor device using same
JP5792694B2 (ja) * 2012-08-14 2015-10-14 株式会社東芝 半導体発光素子
CN109671821B (zh) * 2017-10-13 2022-01-25 英属开曼群岛商錼创科技股份有限公司 微型发光元件及显示装置
TWI660496B (zh) * 2017-10-13 2019-05-21 錼創科技股份有限公司 微型發光元件及顯示裝置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05167101A (ja) * 1991-12-12 1993-07-02 Toshiba Corp 半導体発光素子
JPH0682862B2 (ja) * 1988-01-29 1994-10-19 日立電線株式会社 発光ダイオード
JPH0715038A (ja) * 1993-06-21 1995-01-17 Toshiba Corp 半導体発光素子
JPH0831819A (ja) * 1994-07-15 1996-02-02 Toshiba Corp 半導体装置
JP2004047760A (ja) * 2002-07-12 2004-02-12 Hitachi Cable Ltd 発光ダイオード用エピタキシャルウェハ及び発光ダイオード
JP2005150675A (ja) * 2003-11-18 2005-06-09 Itswell Co Ltd 半導体発光ダイオードとその製造方法
JP2005191530A (ja) * 2003-12-03 2005-07-14 Sumitomo Electric Ind Ltd 発光装置
JP2006135311A (ja) * 2004-10-08 2006-05-25 Mitsubishi Cable Ind Ltd 窒化物半導体を用いた発光ダイオード
JP2007142277A (ja) * 2005-11-21 2007-06-07 Matsushita Electric Works Ltd 発光素子の製造方法
JP2007529879A (ja) * 2004-03-18 2007-10-25 松下電器産業株式会社 半導体発光装置、照明モジュール、照明装置、表面実装部品、および表示装置
JP2008047858A (ja) * 2006-08-21 2008-02-28 Samsung Electro Mech Co Ltd 垂直構造窒化物系半導体発光素子及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682862A (ja) 1992-09-04 1994-03-25 Sumitomo Metal Mining Co Ltd 半導体レーザ励起固体レーザ装置
JP3866540B2 (ja) 2001-07-06 2007-01-10 株式会社東芝 窒化物半導体素子およびその製造方法
JP4107868B2 (ja) 2002-04-16 2008-06-25 シャープ株式会社 窒化物系半導体発光素子の製造方法
US7161188B2 (en) * 2004-06-28 2007-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element, semiconductor light emitting device, and method for fabricating semiconductor light emitting element
CN101628544B (zh) 2008-07-18 2012-09-12 比亚迪股份有限公司 车辆驱动装置以及包括该车辆驱动装置的车辆
JP5167101B2 (ja) 2008-12-11 2013-03-21 浜松ホトニクス株式会社 シンチレータ、放射線検出器、およびシンチレータの製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682862B2 (ja) * 1988-01-29 1994-10-19 日立電線株式会社 発光ダイオード
JPH05167101A (ja) * 1991-12-12 1993-07-02 Toshiba Corp 半導体発光素子
JPH0715038A (ja) * 1993-06-21 1995-01-17 Toshiba Corp 半導体発光素子
JPH0831819A (ja) * 1994-07-15 1996-02-02 Toshiba Corp 半導体装置
JP2004047760A (ja) * 2002-07-12 2004-02-12 Hitachi Cable Ltd 発光ダイオード用エピタキシャルウェハ及び発光ダイオード
JP2005150675A (ja) * 2003-11-18 2005-06-09 Itswell Co Ltd 半導体発光ダイオードとその製造方法
JP2005191530A (ja) * 2003-12-03 2005-07-14 Sumitomo Electric Ind Ltd 発光装置
JP2007529879A (ja) * 2004-03-18 2007-10-25 松下電器産業株式会社 半導体発光装置、照明モジュール、照明装置、表面実装部品、および表示装置
JP2006135311A (ja) * 2004-10-08 2006-05-25 Mitsubishi Cable Ind Ltd 窒化物半導体を用いた発光ダイオード
JP2007142277A (ja) * 2005-11-21 2007-06-07 Matsushita Electric Works Ltd 発光素子の製造方法
JP2008047858A (ja) * 2006-08-21 2008-02-28 Samsung Electro Mech Co Ltd 垂直構造窒化物系半導体発光素子及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013535828A (ja) * 2010-07-28 2013-09-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 放射放出半導体チップ及び放射放出半導体チップの製造方法
US8946761B2 (en) 2010-07-28 2015-02-03 Osram Opto Semiconductors Gmbh Radiation-emitting semiconductor chip and method for producing a radiation-emitting semiconductor chip
KR101923671B1 (ko) * 2012-03-19 2018-11-29 서울바이오시스 주식회사 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자
JP2013258208A (ja) * 2012-06-11 2013-12-26 Toshiba Corp 半導体発光素子
JP2013258207A (ja) * 2012-06-11 2013-12-26 Toshiba Corp 半導体発光素子及びその製造方法
US8816367B2 (en) 2012-06-11 2014-08-26 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
JP2015029150A (ja) * 2014-10-29 2015-02-12 株式会社東芝 半導体発光素子
JP2015026868A (ja) * 2014-11-04 2015-02-05 株式会社東芝 半導体発光素子及びその製造方法

Also Published As

Publication number Publication date
US8421085B2 (en) 2013-04-16
JP5174067B2 (ja) 2013-04-03
US20110220911A1 (en) 2011-09-15

Similar Documents

Publication Publication Date Title
JP5052636B2 (ja) 半導体発光素子
JP5174067B2 (ja) 半導体発光素子
KR101451036B1 (ko) 반도체 발광 소자
JP5305790B2 (ja) 半導体発光素子
US9130127B2 (en) Semiconductor light emitting device
JP5191837B2 (ja) 半導体発光素子及び半導体発光装置
JP5325506B2 (ja) 半導体発光素子及びその製造方法
JP5334601B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
JP4940363B1 (ja) 半導体発光素子及び半導体発光装置
JP5788046B2 (ja) 半導体発光素子
JP2009049267A (ja) 半導体発光素子及びその製造方法
JP2012195602A (ja) 半導体発光素子
JP5608762B2 (ja) 半導体発光素子
JP5715593B2 (ja) 半導体発光素子
JP5581427B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
JP5319820B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
JP5851001B2 (ja) 半導体発光素子
JP4982625B1 (ja) 半導体発光素子
JP5372220B2 (ja) 半導体発光素子及び半導体発光装置
JP2014099663A (ja) 半導体発光素子
JP6010169B2 (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121227

R151 Written notification of patent or utility model registration

Ref document number: 5174067

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160111

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250