JP2011186363A - 発光装置および電子機器、発光装置の駆動方法 - Google Patents

Abstract

【課題】高精細化が可能な両面発光型の発光装置を提供する。
【解決手段】本発明に係る発光装置１００は、互いに対向する第１基板３１および第２基板３２の間に配置される画素回路Ｐと、データ線１４とを備える。画素回路Ｐは、第１回路Ｔpおよび第２回路Ｂpを具備し、第１回路Ｔpは、相互に直列に接続される第１発光素子Ｅ１および第１駆動トランジスタＤｒＴと、第１駆動トランジスタＤｒＴのゲートとデータ線との間に配置される第１スイッチング素子ＧTとを含み、第１発光素子Ｅ１の出射光は第１基板３１側から取り出される。第２回路Ｂpは、相互に直列に接続される第２発光素子E２および第２駆動トランジスタＤｒＢと、第２駆動トランジスタＤｒＢのゲートとデータ線１４との間に配置される第１スイッチング素子ＧBとを含み、第２発光素子Ｅ２の出射光は第２基板３２側から取り出される。
【選択図】 図２

Description

本発明は、発光装置および電子機器、発光装置の駆動方法に関する。

近年、有機ＥＬ（Electro Luminescent）素子や発光ポリマー素子などと呼ばれる有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子などの発光素子を用いた発光装置が各種提案されている。例えば特許文献１には、パネルの一方の面と他方の面で異なる画像を同時に表示することが可能な両面発光型の発光装置が開示されている。

図１６は、特許文献１に開示された発光装置における画素回路の構成を示す図である。
図１６に示すように、この画素回路は、相互に直列に接続された第１駆動トランジスタ１２２および第１発光素子１２ａと、第１駆動トランジスタ１２２のゲート・ソース間に介在する第１保持容量ＣＴと、第１駆動トランジスタ１２２のゲートと第１データ線１０２Ｔとの間に設けられた第１選択トランジスタ１２０と、相互に直列に接続された第２駆動トランジスタ１２３および第２発光素子１２ｂと、第２駆動トランジスタ１２３のゲート・ソース間に介在する第２保持容量ＣＢと、第２駆動トランジスタ１２３のゲートと第２データ線１０２Ｂとの間に設けられた第２選択トランジスタ１２１と、を備える。第１発光素子１２ａの出射光はパネルの一方の面から取り出され、第２発光素子１２ｂの出射光はパネルの他方の面から取り出されることで、両面発光を実現している。

第１選択トランジスタ１２０のゲートは第１走査線１０１Ｔに接続される。第１走査線１０１Ｔの選択時に第１選択トランジスタ１２０はオン状態となって、第１データ線１０２Ｔと第１駆動トランジスタ１２２のゲートとが導通する。このとき、第１データ線１０２Ｔには、第１発光素子１２ａの指定階調に応じたデータ電位Ｄａが出力されるので、第１駆動トランジスタ１２２のゲートには当該データ電位Ｄａが供給される。これにより、データ電位Ｄａに応じた駆動電流が第１発光素子１２ａを流れ、第１発光素子１２ａは当該駆動電流に応じた輝度で発光する。

また、第２選択トランジスタ１２１のゲートは第２走査線１０１Ｂに接続される。第２走査線１０１Ｂの選択時に第２選択トランジスタ１２１はオン状態となって、第２データ線１０２Ｂと第２駆動トランジスタ１２３のゲートとが導通する。このとき、第２データ線１０２Ｂには、第２発光素子１２ｂの指定階調に応じたデータ電位Ｄｂが出力されるので、第２駆動トランジスタ１２３のゲートには当該データ電位Ｄｂが供給される。これにより、データ電位Ｄｂに応じた駆動電流が第２発光素子１２ｂを流れ、第２発光素子１２ｂは当該駆動電流に応じた輝度で発光するという具合である。

特開２００６−１２８０７７号公報

しかしながら、上述の特許文献１においては、画素ごとに２本のデータ線（１０２Ｔ,１０２Ｂ）が必要であるので、１画素あたりの面積を低減することが困難である。したがって、画像の高精細化を図るうえで不利になるという問題がある。
以上の事情に鑑みて、本発明は、高精細化が可能な両面発光型の発光装置を提供することを解決課題とする。

以上の課題を解決するために、本発明に係る発光装置は、基板上に配置される画素回路と、データ線とを備え、画素回路は、第１給電線（例えば図２の高位側電源線１６）に対応してそれぞれが配置される第１回路および第２回路を具備し、第１回路は、第１発光素子と、第１発光素子と第１給電線との間に接続される第１駆動トランジスタと、第１駆動トランジスタのゲートとデータ線との間に設けられる第１スイッチング素子とを含み、第１発光素子の出射光は基板の一方の面側（例えば第１基板３１側）から取り出され、第２回路は、第２発光素子と、第２発光素子と第１給電線との間に接続される第２駆動トランジスタと、第２駆動トランジスタのゲートとデータ線との間に設けられる第２スイッチング素子とを含み、第２発光素子の出射光は基板の他方の面側（例えば第２基板３２側）から取り出されることを特徴とする。

本発明においては、基板の一方の面側に表示される画像を生成するための第１回路と、基板の他方の面側に表示される画像を生成するための第２回路とで、１本のデータ線を共有するので、第１回路に対応するデータ線と第２回路に対応するデータ線とが別々に設けられる態様（画素ごとに２本のデータ線が設けられる態様）に比べて、１画素当たりの面積を低減できる。これにより、画像の高精細化が図られるという利点がある。

本発明の具体的な態様としては、画素回路を駆動する駆動回路をさらに備え、駆動回路は、第１期間において、第１スイッチング素子をオン状態、第２スイッチング素子をオフ状態に設定するとともに、第１発光素子の指定階調に応じた第１データ電位をデータ線へ出力し、第１期間の後の第２期間において、第１スイッチング素子をオフ状態、第２スイッチング素子をオン状態に設定するとともに、第２発光素子の指定階調に応じた第２データ電位をデータ線へ出力する。この態様では、第１期間において、データ線に出力される第１データ電位は、オン状態の第１スイッチング素子を介して第１駆動トランジスタのゲートに供給される。これにより、第１データ電位に応じた駆動電流が第１発光素子を流れ、第１発光素子は当該駆動電流に応じた輝度で発光する。また、第２期間において、データ線に出力される第２データ電位は、オン状態の第２スイッチング素子を介して第２駆動トランジスタのゲートに供給される。これにより、第２データ電位に応じた駆動電流が第２発光素子を流れ、第２発光素子は当該駆動電流に応じた輝度で発光する。すなわち、この態様によれば、基板の一方の面側の表示と他方の面側の表示を的確に行うことができ、且つ高精細化が可能な発光装置を提供できる。

また、本発明に係る発光装置の他の態様として、各々が第１方向に延在する複数の第１走査線と、複数の第１走査線と１対１に対応して設けられる複数の第２走査線と、第１方向とは異なる第２方向に各々が延在する複数のデータ線と、複数の第１走査線および第２走査線と複数のデータ線との交差に対応して配置される複数の画素回路と、各画素回路を駆動する駆動回路と、を具備し、各画素回路は、基板上に配置され、第１給電線に対応してそれぞれが配置される第１回路および第２回路を備え、第１回路は、第１発光素子と、第１発光素子と第１給電線との間に接続される第１駆動トランジスタと、第１駆動トランジスタのゲートとデータ線との間に設けられて第１走査線の選択時に両者を導通させる第１スイッチング素子とを含み、第１発光素子の出射光は基板の一方の面側から取り出され、第２回路は、第２発光素子と、第２発光素子と第１給電線との間に接続される第２駆動トランジスタと、第２駆動トランジスタのゲートとデータ線との間に設けられて第２走査線の選択時に両者を導通させる第２スイッチング素子とを含み、第２発光素子の出射光は基板の他方の面側から取り出され、駆動回路は、選択期間ごとに、各第１走査線を順番に選択するとともに、各第１走査線の選択方向とは逆の方向から各第２走査線を順番に選択し、画像データに応じたデータ電位を各データ線へ出力することを特徴とする。

この態様では、駆動回路は、各第１走査線の選択方向と各第２走査線の選択方向とを互いに逆方向とすることで、基板の一方の面側に表示される画像を当該一方の面側から見たときの状態と、基板の他方の面側に表示される画像を当該他方の面側から見たときの状態とを揃えることができる。つまり、この態様によれば、基板の一方の面側に表示される画像と、他方の面側に表示される画像とが、反転したものになることを防止できる。

本発明に係る発光装置は各種の電子機器に利用される。電子機器の典型例は、発光装置を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピュータや携帯電話機が例示される。

本発明は、発光装置を駆動する方法としても特定される。本発明に係る駆動方法は、基板上に配置される画素回路と、データ線とを具備し、画素回路は、第１給電線に対応してそれぞれが配置される第１回路および第２回路を備え、第１回路は、第１発光素子と、第１発光素子と第１給電線との間に接続される第１駆動トランジスタと、第１駆動トランジスタのゲートとデータ線との間に設けられる第１スイッチング素子とを含み、第１発光素子の出射光は基板の一方の面側から取り出され、第２回路は、第２発光素子と、第２発光素子と第１給電線との間に接続される第２駆動トランジスタと、第２駆動トランジスタのゲートとデータ線との間に設けられる第２スイッチング素子とを含み、第２発光素子の出射光は基板の他方の面側から取り出される構成の発光装置の駆動方法であって、第１期間において、第１スイッチング素子をオン状態、第２スイッチング素子をオフ状態に設定するとともに、第１発光素子の指定階調に応じた第１データ電位をデータ線へ出力し、第１期間の後の第２期間において、第１スイッチング素子をオフ状態、第２スイッチング素子をオン状態に設定するとともに、第２発光素子の指定階調に応じた第２データ電位をデータ線へ出力することを特徴とする。以上の駆動方法によっても本発明に係る発光装置と同様の効果が得られる。

また、本発明に係る駆動方法の他の態様として、各々が第１方向に延在する複数の第１走査線と、複数の第１走査線と１対１に対応して設けられる複数の第２走査線と、第１方向とは異なる第２方向に各々が延在する複数のデータ線と、複数の第１走査線および第２走査線と複数のデータ線との交差に対応して配置される複数の画素回路と、を具備し、各画素回路は、基板上に配置され、第１給電線に対応してそれぞれが配置される第１回路および第２回路を備え、第１回路は、第１発光素子と、第１発光素子と第１給電線との間に接続される第１駆動トランジスタと、第１駆動トランジスタのゲートとデータ線との間に設けられて第１走査線の選択時に両者を導通させる第１スイッチング素子とを含み、第１発光素子の出射光は基板の一方の面側から取り出され、第２回路は、第２発光素子と、第２発光素子と第１給電線との間に接続される第２駆動トランジスタと、第２駆動トランジスタのゲートとデータ線との間に設けられて第２走査線の選択時に両者を導通させる第２スイッチング素子とを含み、第２発光素子の出射光は基板の他方の面側から取り出される構成の発光装置の駆動方法であって、選択期間ごとに、各第１走査線を順番に選択するとともに、各第１走査線の選択方向とは逆の方向から各第２走査線を順番に選択し、画像データに応じたデータ電位を各データ線へ出力する態様とすることもできる。以上の駆動方法によっても本発明に係る発光装置と同様の効果が得られる。

本発明の第１実施形態に係る発光装置のブロック図である。 画素回路の回路図である。 画素回路の断面図である。 駆動回路が生成する各信号を説明するための図である。 第１選択期間における画素回路の動作を説明するための図である。 第２選択期間における画素回路の動作を説明するための図である。 本発明の第２実施形態に係る発光装置の動作を説明するためのタイミングチャートである。 対比例の動作を説明するためのタイミングチャートである。 対比例において、パネルの表面側に表示される画像をパネルの表面側から見たときの平面図である。 対比例において、パネルの裏面側に表示される画像をパネルの裏面側から見たときの平面図である。 第２実施形態において、パネルの表面側に表示される画像をパネルの表面側から見たときの平面図である。 第２実施形態において、パネルの裏面側に表示される画像をパネルの裏面側から見たときの平面図である。 本発明に係る電子機器の具体的な形態を示す斜視図である。 本発明に係る電子機器の具体的な形態を示す斜視図である。 本発明に係る電子機器の具体的な形態を示す斜視図である。 従来の発光装置における画素回路の構成を示す図である。

＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る発光装置１００のブロック図である。発光装置１００は、画像を表示する表示装置として電子機器に搭載される。図１に示すように、発光装置１００は、複数の画素回路Ｐが配列された素子部１０と、各画素回路Ｐを駆動する駆動回路２０とを具備する。駆動回路２０は、第１走査線駆動回路２２と第２走査線駆動回路２４とデータ線駆動回路２６とを含んで構成される。駆動回路２０は、例えば複数の集積回路に分散して実装される。ただし、駆動回路２０の少なくとも一部は、画素回路Ｐとともに基板上に形成された薄膜トランジスタで構成され得る。

素子部１０には、Ｘ方向に延在するｍ本の第１走査線１１と、各第１走査線１１と対をなしてＸ方向に延在するｍ本の第２走査線１２と、Ｘ方向に交差するＹ方向に延在するｎ本のデータ線１４とが形成される（ｍ，ｎは自然数）。複数の画素回路Ｐは、複数の第１走査線１１および第２走査線１２と複数のデータ線１４との交差に配置されて縦ｍ行×横ｎ列の行列状に配列する。第１走査線駆動回路２２は、第１走査信号ＧWT[１]〜ＧWT[ｍ]を各第１走査線１１に出力する。第２走査線駆動回路２４は、第２走査信号ＧWB[１]〜ＧWB[ｍ]を各第２走査線１２に出力する。データ線駆動回路２６は、各画素回路Ｐに指定される階調（以下「指定階調」という）に応じたデータ電位ＶX[１]〜ＶX[ｎ]を各データ線１４に出力する。これらの具体的な内容については後述する。

図２は、画素回路Ｐの回路図である。図２においては、第ｉ行（ｉ＝１〜ｍ）の第ｊ列目（ｊ＝１〜ｎ）に位置する１個の画素回路Ｐのみが代表的に図示されている。図１に示すように、画素回路Ｐは、高位側の電源電位ＶＤＤが供給される高位側給電線１６と、低位側の電源電位ＶＣＴ（＜ＶＤＤ）が供給される低位側給電線１８とに対応してそれぞれが配置される第１回路Ｔpおよび第２回路Ｂpを含んで構成される。なお、小型パネルの場合は、陰極を全画素にわたって一面で設けるので、低位側給電線１８は表示エリアには設けられない場合がある。一方、大型パネルの場合は補助陰極線として表示エリアに低位側給電線１８が設けられることがあるという具合である。

図２に示すように、第１回路Ｔpは、第１発光素子Ｅ１と第１駆動トランジスタＤｒＴと保持容量Ｃａと第１スイッチング素子ＧTとを含んで構成される。第１発光素子Ｅ１と第１駆動トランジスタＤｒＴとは、高位側給電線１６と低位側給電線１８とを連結する経路上に直列に配置される。第１発光素子Ｅ１は、相対向する陽極と陰極との間に有機ＥＬ（Electroluminescense）材料の発光層を介在させたＯＬＥＤ素子である。

第１駆動トランジスタＤｒＴは、高位側電源線１６にソースが接続されるとともにドレインが第１発光素子Ｅ１の陽極に接続されたＰチャネル型のトランジスタ（例えば薄膜トランジスタ）である。保持容量Ｃａは、第１駆動トランジスタＤｒＴのゲートとソースとの間に介在する。

第１スイッチング素子ＧTは、第１駆動トランジスタＤｒＴのゲートと第ｊ列目のデータ線１４との間に介在して両者の電気的な接続（導通／非導通）を制御する。図２に示すように、例えばＰチャネル型のトランジスタ（例えば薄膜トランジスタ）が第１スイッチング素子ＧTとして好適に採用される。第ｉ行に属するｎ個の画素回路Ｐの各々の第１スイッチング素子ＧTのゲートは第ｉ行の第１走査線１１に対して共通に接続される。

一方、図２に示すように、第２回路Ｂpは、第２発光素子Ｅ２と第２駆動トランジスタＤｒＢと保持容量Ｃｂと第２スイッチング素子ＧBとを含んで構成される。第２発光素子Ｅ２と第２駆動トランジスタＤｒＢとは、高位側給電線１６と低位側給電線１８とを連結する経路上に直列に配置される。第２発光素子Ｅ２は、ＯＬＥＤ素子である。

第２駆動トランジスタＤｒＢは、高位側電源線１６にソースが接続されるとともにドレインが第２発光素子Ｅ２の陽極に接続されたＰチャネル型のトランジスタ（例えば薄膜トランジスタ）である。保持容量Ｃｂは、第２駆動トランジスタＤｒＢのゲートとソースとの間に介在する。

第２スイッチング素子ＧBは、第２駆動トランジスタＤｒＢのゲートと第ｊ列目のデータ線１４との間に介在して両者の電気的な接続（導通／非導通）を制御する。図２に示すように、例えばＰチャネル型のトランジスタ（例えば薄膜トランジスタ）が第２スイッチング素子ＧBとして好適に採用される。第ｉ行に属するｎ個の画素回路Ｐの各々の第２スイッチング素子ＧBのゲートは第ｉ行の第２走査線１２に対して共通に接続される。

図３は、上述の画素回路Ｐの断面図である。本実施形態では、互いに対向する第１基板３１および第２基板３２の間に各画素回路Ｐが配置される構成となっている。第１基板３１および第２基板３２は、ガラスなどの光透過性を有する材料で構成される。本実施形態では、各画素回路Ｐの第１発光素子Ｅ１の出射光は第１基板３１側から取り出され、各画素回路Ｐの第２発光素子Ｅ２の出射光は第２基板側３２から取り出される。以下、具体的な内容について説明する。なお、第２基板３２上に画素回路を構成する素子が設けられ、第１基板３１が保護基板として用いられている場合、第１基板３１の代替手段として有機物あるいは無機物の薄膜を含む保護膜を用いてもよい。

図３に示すように、第２基板３２上には、画素回路Ｐに含まれる各種トランジスタが形成される。ここでは、第１駆動トランジスタＤｒＴおよび第２駆動トランジスタＤｒＢが代表的に図示されている。第１駆動トランジスタＤｒＴは、第２基板３２の表面に半導体材料で形成された半導体層４１と、半導体層４１を覆うゲート絶縁層Ｆ0を挟んで半導体層４１と対向するゲート電極４２とを含む。半導体層４１は、例えばアモルファスシリコンに対するレーザーアニールで形成されたポリシリコンの膜体である。ゲート電極４２は第１絶縁層Ｆ1で覆われる。第１駆動トランジスタＤｒＴのドレイン電極４３およびソース電極４４は、アルミニウムなどの低抵抗の金属によって第１絶縁層Ｆ1の面上に形成されるとともにコンタクトホールを介して半導体層４１（ドレイン領域およびソース領域）に導通する。

第２駆動トランジスタＤｒＢは、第２基板３２の表面に半導体材料で形成された半導体層５１と、半導体層５１を覆うゲート絶縁層Ｆ0を挟んで半導体層５１と対向するゲート電極５２とを含む。第１駆動トランジスタＤｒＴと同様、ゲート電極５２は第１絶縁層Ｆ1で覆われる。第２駆動トランジスタＤｒＢのドレイン電極５３およびソース電極５４は、アルミニウムなどの低抵抗の金属によって第１絶縁層Ｆ1の面上に形成されるとともにコンタクトホールを介して半導体層５１（ドレイン領域およびソース領域）に導通する。

第１駆動トランジスタＤｒＴのドレイン電極４３およびソース電極４４、第２駆動トランジスタＤｒＢのドレイン電極５３およびソース電極５４は、平坦化層Ｈ１で覆われる。平坦化層Ｈ１の面上には、第１発光素子Ｅ１の陽極を構成する第１画素電極６１と、第２発光素子Ｅ２の陽極を構成する第２画素電極６２とが、互いに離れて形成される。第１画素電極６１と、第１駆動トランジスタＤｒＴのドレイン電極４３とは、平坦化層Ｈ１に形成されたコンタクトホールCH1を介して接続される。また、第２画素電極６２と、第２駆動トランジスタＤｒＢのドレイン電極５３とは、平坦化層Ｈ１に形成された別のコンタクトホールCH2を介して接続される。

第１画素電極６１および第２画素電極６２上には、有機バンク７０（セパレータ）が形成される。この有機バンク７０は、第２基板３１の表面上の空間を画素回路Ｐごとに仕切るものであり、絶縁性の透明材料、例えばアクリル、ポリイミドなどにより形成されている。有機バンク７０で仕切られた第１画素電極６１および第２画素電極６２上には、正孔注入／輸送層８１と有機ＥＬ層８２との積層体（発光機能層）が形成される。さらに、各画素回路Ｐの発光機能層および各有機バンク７０を覆うように対向電極９０が形成される。すなわち、対向電極９０は複数の画素回路Ｐにわたって連続しており、各画素回路Ｐの第１発光素子Ｅ１および第２発光素子Ｅ２の陰極を構成する。

また、図３に示すように、有機バンク７０と平坦化層Ｈ１との間、および、第１画素電極６１と第２画素電極６２との間には、ＳｉＯ_２などの親液性材料からなる親液性制御層Lsが形成されている。また、図３に示すように、対向電極９０上には、透明保護膜９１が形成されている。透明保護膜９１は、出射光を透過させるとともに、外部からの水分や酸素の浸入を防止するための部材（ガスバリア部材）であり、酸化シリコン（ＳｉＯx）や窒化シリコン（ＳｉＮx）などで構成され得る。透明保護膜９１上には、接着層９２が形成される。接着層９２は、透明保護膜９１上に第１基板３１を接着する機能を有する。

ここで、図３に示すように、第１画素電極６１と平坦化層Ｈ１との間には、第１発光素子Ｅ１の出射光が第２基板３２側へ進行するのを防止するように、第１遮光膜B1が設けられている。より具体的には、第１遮光膜B1は、平坦化層Ｈ１の面上の領域のうち、第１発光素子Ｅ１からの出射光が到達し得る領域（第１発光素子Ｅ１の発光領域）を覆うように設けられる。第１遮光膜B1は、アルミニウム、クロムなどの光反射性を有する材料で構成され得る。これにより、第１発光素子Ｅ１から第２基板３２側へ放射された光は、第１遮光膜B1にて反射されて第１基板３１側に向かう光となり、第１発光素子Ｅ１から第１基板３１側へ放射された光とともに、対向電極９０や第１基板３１を通過して外部へ出射される。つまり、第１発光素子Ｅ１の出射光は第１基板３１側から取り出される。

さらに、図３に示すように、対向電極９０の面上には、第２発光素子Ｅ２の出射光が第１基板３１側へ進行するのを防止するように、第２遮光膜B2が設けられている。より具体的には、第２遮光膜B2は、対向電極９０の面上の領域のうち、第２発光素子Ｅ２の出射光が到達し得る領域（第２発光素子Ｅ２の発光領域）を覆うように設けられる。第２遮光膜B2は、アルミニウム、クロムなどの光反射性を有する材料で構成され得る。これにより、第２発光素子Ｅ２から第１基板３１側へ放射された光は、第２遮光膜B2にて反射されて第２基板３２側に向かう光となり、第２発光素子Ｅ２から第２基板３２側へ放射された光とともに、第２画素電極６２や第２基板３２を通過して外部へ出射される。つまり、第２発光素子Ｅ２の出射光は第２基板３２側から取り出されるという具合である。

次に、図４を参照しながら、第１走査線駆動回路２２が生成する各信号、第２走査線駆動回路２４が生成する各信号、および、データ線駆動回路２６が生成する各信号を説明する。図４に示すように、垂直走査期間内のｍ個の水平走査期間（Ｈ[１]〜Ｈ[ｍ]）の各々は、第１選択期間Ｔ１と、第１選択期間Ｔ１の後の第２選択期間Ｔ２とに区分される。

第１走査線駆動回路２２は、各第１選択期間Ｔ１において第１走査信号ＧWT[１]〜ＧWT[ｍ]を順番にアクティブレベル（ローレベル）に設定することで各第１走査線１１を順次に選択する。第１走査信号ＧWT[i]のローレベルへの移行は第ｉ行の第１走査線１１の選択を意味する。第１走査信号ＧWT[ｉ]がローレベルに遷移すると、第ｉ行に属するｎ個の画素回路Ｐの各々の第１スイッチング素子ＧTが一斉にオン状態に変化する。

第２走査線駆動回路２４は、各第２選択期間Ｔ２において第２走査信号ＧWB[１]〜ＧWB[ｍ]を順番にアクティブレベル（ローレベル）に設定することで各第２走査線１２を順次に選択する。第２走査信号ＧWB[i]のローレベルへの移行は第ｉ行の第２走査線１２の選択を意味する。第２走査信号ＧWB[ｉ]がローレベルに遷移すると、第ｉ行に属するｎ個の画素回路Ｐの各々の第２スイッチング素子ＧBが一斉にオン状態に変化する。

データ線駆動回路２６は、各水平走査期間Ｈで第１走査線駆動回路２２および第２走査線駆動回路２４が選択した１行分（ｎ個）の画素回路Ｐに対応するデータ電位ＶX[１]〜ＶX[ｎ]を生成して各データ線１４に出力する。図４に示すように、第ｉ行が選択される水平走査期間Ｈ[ｉ]内の第１選択期間Ｔ１において第ｊ列目のデータ線１４に出力されるデータ電位ＶX[j]の値は、第ｉ行の第ｊ列目に位置する画素回路Ｐの第１発光素子Ｅ１の指定階調に応じた値ＤＴ[i,j]に設定される。また、水平走査期間Ｈ[ｉ]内の第２選択期間Ｔ２において第ｊ列目のデータ線１４に出力されるデータ電位ＶX[j]の値は、第ｉ行の第ｊ列目に位置する画素回路Ｐの第２発光素子Ｅ２の指定階調に応じた値ＤＢ[i,j]に設定されるという具合である。

次に、第ｉ行の第ｊ列目の画素回路Ｐに着目して、発光装置１００の具体的な動作（駆動方法）を説明する。図４に示すように、垂直走査期間内の第ｉ番目の水平走査期間Ｈ[ｉ]の第１選択期間Ｔ１が開始すると、第１走査線駆動回路２２は、第ｉ行の第１走査線１１に出力する第１走査信号ＧWT[ｉ]をローレベル（アクティブレベル）に設定する。一方、第２走査線駆動回路２４は、第ｉ行の第２走査線１２に出力する第２走査信号ＧWB[ｉ]をハイレベル（非アクティブレベル）に設定する。したがって、図５に示すように、第１スイッチング素子ＧTがオン状態になる一方、第２スイッチング素子ＧBはオフ状態になる。また、図４および図５に示すように、データ線駆動回路２６は、第ｊ列目のデータ線１４に出力するデータ電位ＶX[ｊ]の値を、第１発光素子Ｅ１の指定階調に応じた電位ＤＴ[i,j]に設定する。

このとき、第１駆動トランジスタＤｒＴのゲートは、オン状態の第１スイッチング素子ＧTを介して第ｊ列目のデータ線１４に導通するので、第１駆動トランジスタＤｒＴのゲートの電位ＶＧ１は電位ＤＴ[i,j]に設定される。これにより、当該電位ＤＴ[i,j]に応じた駆動電流Ｉd1が第１駆動トランジスタＤｒＴで生成され、その生成された駆動電流Ｉd1が第１発光素子Ｅ１を流れる。第１発光素子Ｅ１は、駆動電流Ｉd1に応じた輝度で発光する。

その後、第１選択期間Ｔ１が終了して第２選択期間Ｔ２が開始すると、図４に示すように、第１走査線駆動回路２２は、第１走査信号ＧWT[ｉ]を非アクティブレベル（ハイレベル）に設定する。一方、第２走査線駆動回路２４は、第２走査信号ＧWB[ｉ]をアクティブレベル（ローレベル）に設定する。したがって、図６に示すように、第１スイッチング素子ＧTがオフ状態になる一方、第２スイッチング素子ＧBはオン状態になる。ここで、第１スイッチング素子ＧTがオフ状態になっても、第１駆動トランジスタＤｒＴのゲートの電位ＶＧ１は、保持容量Ｃａによって、第１選択期間Ｔ１の終点における電位ＤＴ[i,j]に維持されるので、第１発光素子Ｅ１には前述の駆動電流Ｉd1が流れ続ける。すなわち、第１発光素子Ｅ１は、次の垂直走査期間内の第ｉ番目の水平走査期間Ｈ[ｉ]の第１期間Ｔ１が開始するまでの期間、前述の駆動電流Ｉd1に応じた輝度で発光し続けるという具合である。

また、図４および図５に示すように、水平走査期間Ｈ[ｉ]の第２選択期間Ｔ２において、データ線駆動回路２６は、第ｊ列目のデータ線１４に出力するデータ電位ＶX[ｊ]の値を、第２発光素子Ｅ２の指定階調に応じた電位ＤＢ[i,j]に設定する。このとき、第２駆動トランジスタＤｒＢのゲートは、オン状態の第２スイッチング素子ＧBを介して第ｊ列目のデータ線１４に導通するので、第２駆動トランジスタＤｒＢのゲートの電位ＶＧ２は電位ＤＢ[i,j]に設定される。これにより、当該電位ＤＢ[i,j]に応じた駆動電流Ｉd2が第２駆動トランジスタＤｒＢで生成され、その生成された駆動電流Ｉd2が第２発光素子Ｅ２を流れる。第２発光素子Ｅ２は、駆動電流Ｉd2に応じた輝度で発光する。

図４に示すように、水平走査期間Ｈ[ｉ]の第２選択期間Ｔ２が終了すると、第２走査線駆動回路２４は、第２走査信号ＧWB[ｉ]を非アクティブレベル（ハイレベル）に設定する。したがって、第２スイッチング素子ＧBはオフ状態となる。第２スイッチング素子ＧBがオフ状態になっても、第２駆動トランジスタＤｒＢのゲートの電位ＶＧ２は、保持容量Ｃｂによって、第２選択期間Ｔ２の終点における電位ＤＢ[i,j]に維持されるので、第２発光素子Ｅ２には前述の駆動電流Ｉd2が流れ続ける。すなわち、第２発光素子Ｅ２は、次の垂直走査期間内の第ｉ番目の水平走査期間Ｈ[ｉ]の第２期間Ｔ２が開始するまでの期間、前述の駆動電流Ｉd2に応じた輝度で発光し続けるという具合である。

以上に説明したように、本実施形態の各画素回路Ｐにおいては、第１基板３１側に表示される画像を生成するための第１回路Ｔpと、第２基板３２側に表示される画像を生成するための第２回路Ｂpとで、１本のデータ線１４を共有するので、第１回路Ｔpに対応するデータ線と第２回路Ｂpに対応するデータ線とが別々に設けられる態様（つまり、画素ごとに２本のデータ線が設けられる態様）に比べて、１画素当たりの面積を低減できる。したがって、本実施形態によれば、画素ごとに２本のデータ線が設けられる態様に比べて、画像の高精細化を図ることが可能になるという利点がある。

＜Ｂ：第２実施形態＞
第２実施形態では、第１基板３１側（以下、「パネルの表面側」と呼ぶ）および第２基板３２側（以下、「パネルの裏面側」と呼ぶ）のそれぞれに表示すべき画像が同じであり、駆動回路２０は、水平走査期間Ｈごとに、各第１走査線１１を順番に選択するとともに、各第１走査線１１の選択方向とは逆の方向から各第２走査線１２を順番に選択し、画像データに応じたデータ電位を各データ線１４に出力する点で上述の第１実施形態と相違する。以下、具体的な内容について説明する。

図７は、第２実施形態に係る発光装置の具体的な動作を説明するためのタイミングチャートである。図７に示すように、第１走査線駆動回路２２は、垂直走査期間内のｍ個の水平走査期間（Ｈ[１]〜Ｈ[ｍ]）の各々において第１走査信号ＧWT[１]〜ＧWT[ｍ]を順番にアクティブレベル（ローレベル）に設定することで各第１走査線１１を順次に選択する。より具体的には、第１走査線駆動回路２２は、第１行→第２行→・・・→第ｍ行の順番で各第１走査線１１を選択していく。すなわち、第１番目の水平走査期間Ｈ[１]では、第１行の第１走査線１１に出力される第１走査信号ＧWT[１]がローレベルに設定され、第２番目の水平走査期間Ｈ[２]では、第２行の第１走査線１１に出力される第１走査信号ＧWT[２]がローレベルに設定され、第ｍ番目の水平走査期間Ｈ[ｍ]では、第ｍ行の第１走査線１１に出力される第１走査信号ＧWT[ｍ]がローレベルに設定されるという具合である。

また、図７に示すように、第２走査線駆動回路２４は、垂直走査期間内のｍ個の水平走査期間（Ｈ[１]〜Ｈ[ｍ]）の各々において、第１走査線１１の選択方向とは逆の方向から各第２走査線１２を順次に選択する。より具体的には、第２走査線駆動回路２４は、第ｍ行→第（ｍ−１）行→・・・→第１行の順番で各第２走査線１２を選択していく。すなわち、第１番目の水平走査期間Ｈ[１]では、第ｍ行の第２走査線１２に出力される第２走査信号ＧWB[ｍ]がローレベルに設定され、第２番目の水平走査期間Ｈ[２]では、第（ｍ−１）行の第２走査線１２に出力される第２走査信号ＧWB[ｍ−１]がローレベルに設定され、第ｍ番目の水平走査期間Ｈ[ｍ]では、第１行の第２走査線１２に出力される第２走査信号ＧWB[１]がローレベルに設定されるという具合である。

さらに、データ線駆動回路２６は、各水平走査期間Ｈで、画像データに応じたデータ電位ＶXを生成して各データ線１４へ出力する。ここでは、第ｉ番目の水平走査期間Ｈ[ｉ]において第ｊ列目のデータ線１４に出力されるデータ電位ＶX[j]の値を、Ｄ[i,j]と表記する。図７に示すように、例えば垂直走査期間内の第１番目の水平走査期間Ｈ[１]において第ｊ列目のデータ線１４に出力されるデータ電位ＶX[ｊ]の値はＤ[1,j]となり、第２番目の水平走査期間Ｈ[２]において第ｊ列目のデータ線１４に出力されるデータ電位ＶX[ｊ]の値はＤ[2,j]になるという具合である。

いま、水平走査期間Ｈごとに、各第１走査線１１を順番に選択するとともに、各第１走査線１１の選択方向と同じ方向から各第２走査線１２を順番に選択し、画像データに応じたデータ電位を各データ線１４に出力する態様（「対比例」と呼ぶ）を想定する。図８は、対比例の具体的な動作を示すタイミングチャートである。対比例では、垂直走査期間内の第ｉ番目の水平走査期間Ｈ[ｉ]において、第ｉ行の第１走査線１１と第ｉ行の第２走査線１２とが同時に選択される。図８に示すように、例えば第１番目の水平走査期間Ｈ[１]では、第１行の第１走査線１１に出力される第１走査信号ＧWT[１]、および、第１行の第２走査線１２に出力される第２走査信号ＧWB[１]が同時にローレベルに設定され、第２番目の水平走査期間Ｈ[２]では、第２行の第１走査線１１に出力される第１走査信号ＧWT[２]、および、第２行の第２走査線１２に出力される第２走査信号ＧWB[２]が同時にローレベルに設定されるという具合である。

図９は、対比例において、パネルの表面側に表示される画像Ｄをパネルの表面側から見たときの平面図である。図１０は、対比例において、パネルの裏面側に表示される画像Ｄをパネルの裏面側から見たときの平面図である。前述したように、対比例では、各第１走査線１１の選択方向と各第２走査線１２の選択方向とが同じ方向であるので、図９および図１０に示すように、パネルの表面側に表示される画像Ｄと、パネルの裏面側に表示される画像Ｄとが、左右で反転したもの（画像Ｄが文字の場合は鏡文字）になってしまい、好ましくない。

これに対して、本実施形態では、前述したように、水平走査期間Ｈごとに、各第１走査線１１を順番に選択するとともに、各第１走査線１１の選択方向とは逆の方向から各第２走査線１２を順番に選択し、画像データに応じたデータ電位ＶXを各データ線１４に出力するので、パネルの表面側に表示される画像Ｄをパネルの表面側から見たときの状態と、パネルの裏面側に表示される画像Ｄをパネルの裏面側から見たときの状態とを揃えることができる。図１１は、本実施形態において、パネルの表面側に表示される画像Ｄをパネルの表面側から見たときの平面図である。図１２は、本実施形態において、パネルの裏面側に表示される画像Ｄをパネルの裏面側から見たときの平面図である。図１１および図１２からも理解されるように、本実施形態によれば、パネルの表面側に表示される画像と、パネルの裏面側に表示される画像Ｄとが、左右で反転したものになることを防止できる。さらに、本実施形態では、パネルの表面と裏面とで同じ画像を表示するので、データ線駆動回路２６は、パネルの表面側に表示する画像のデータと、パネルの裏面側に表示する画像のデータとを別々に出力する必要が無い。したがって、データ線駆動回路２６の消費電力を低減できるという利点もある。

＜Ｃ：変形例＞
本発明は上述の各実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの２以上の変形例を組み合わせることもできる。

（１）変形例１
各画素回路Ｐに含まれる各種トランジスタの導電型は任意である。上述の各実施形態では、各画素回路Ｐに含まれる各種トランジスタは全てＰチャネル型のトランジスタで構成されているが、これに限らず、例えば各画素回路Ｐに含まれる各種トランジスタの全てがＮチャネル型であってもよい。また、例えば各画素回路Ｐに含まれる各種トランジスタのうちの一部のトランジスタがＰチャネル型で構成され、その他のトランジスタがＮチャネル型で構成されてもよい。

（２）変形例２
上述の第１実施形態において、駆動回路２０（データ線駆動回路２６）は、パネルの表面側（第１基板３１側）およびパネルの裏面側（第２基板３２側）のうちの何れかを選択的に発光させることもできる。例えば各第１選択期間Ｔ１において、データ線駆動回路２６は、最低階調（例えば「黒」）に応じたデータ電位ＶXを生成して各データ線１４に出力することで、パネルの表面側（第１基板３１側）を非表示状態（黒のみが表示される状態）とすることができる。同様に、各第２選択期間Ｔ２において、データ線駆動回路２６は、最低階調に応じたデータ電位ＶXを生成して各データ線１４に出力することで、パネルの裏面側（第２基板３２側）を非表示状態とすることもできる。

（３）変形例３
上述の第２実施形態では、各第１走査線１１の選択方向は、第１行の第１走査線１１から第ｍ行の第１走査線１１に向かう方向である一方、各第２走査線１２の選択方向は、第ｍ行の第２走査線１２から第１行の第２走査線１２に向かう方向であるが、これに限らず、例えば各第１走査線１１の選択方向は、第ｍ行の第１走査線１１から第１行の第１走査線１１に向かう方向である一方、各第２走査線１２の選択方向は第１行の第２走査線１２から第ｍ行の第２走査線１２へ向かう方向であってもよい。要するに、水平走査期間Ｈごとに、各第１走査線１１を順番に選択するとともに、各第１走査線１１の選択方向とは逆の方向から各第２走査線１２を順番に選択するものであればよい。

（４）変形例３
発光素子Ｅ（Ｅ１およびＥ２）は、ＯＬＥＤ素子であってもよいし、無機発光ダイオードやＬＥＤ（Light Emitting Diode）であってもよい。要は、電気エネルギーの供給（電界の印加や電流の供給）に応じて発光する総ての素子を本発明の発光素子として利用できる。

＜Ｄ：応用例＞
次に、本発明に係る発光装置を利用した電子機器について説明する。図１３は、以上に説明した実施形態に係る発光装置１００を表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、表示装置としての発光装置１００と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。この発光装置１００は発光素子ＥにＯＬＥＤ素子を使用しているので、視野角が広く見易い画面を表示できる。

図１４に、以上に説明した実施形態に係る発光装置１００を表示装置として採用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに発光装置１００を備える。スクロールボタン３００２を操作することによって、発光装置１００に表示される画面がスクロールされる。

図１５に、以上に説明した実施形態に係る発光装置１００を表示装置として採用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに発光装置１００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が発光装置１０に表示される。

なお、本発明に係る発光装置が適用される電子機器としては、図１３から図１５に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。

１０……素子部、１１……第１走査線、１２……第２走査線、１４……データ線、１６……高位側電源線、１８……低位側電源線、２０……駆動回路、２２……第１走査線駆動回路、２４……第２走査線駆動回路、２６……データ線駆動回路、３１……第１基板、３２……第２基板、１００……発光装置、Ｐ……画素回路、Ｔp……第１回路、Ｂp……第２回路、Ｅ１……第１発光素子、Ｅ２……第２発光素子、ＤｒＴ……第１駆動トランジスタ、ＤｒＢ……第２駆動トランジスタ、ＧT……第１スイッチング素子、ＧB……第２スイッチング素子、Ｃａ,Ｃｂ……保持容量、ＧWT……第１走査信号、ＧWB……第２走査信号、ＶX……データ電位、Ｈ……水平走査期間、Ｔ１……第１選択期間、Ｔ２……第２選択期間。

Claims (6)

1. 基板上に配置される画素回路と、
   データ線と、を備え、
   前記画素回路は、
   第１給電線に対応してそれぞれが配置される第１回路および第２回路を具備し、
   前記第１回路は、
   第１発光素子と、前記第１発光素子と前記第１給電線との間に接続される駆動トランジスタと、前記第１駆動トランジスタのゲートと前記データ線との間に設けられる第１スイッチング素子とを含み、前記第１発光素子の出射光は前記基板の一方の面側から取り出され、
   前記第２回路は、
   第２発光素子と、前記第２の発光素子と前記第１給電線との間に接続される第２駆動トランジスタと、前記第２駆動トランジスタのゲートと前記データ線との間に設けられる第２スイッチング素子とを含み、前記第２発光素子の出射光は前記基板の他方の面側から取り出される、
   ことを特徴とする発光装置。
2. 前記画素回路を駆動する駆動回路をさらに備え、
   前記駆動回路は、
   第１期間において、前記第１スイッチング素子をオン状態、前記第２スイッチング素子をオフ状態に設定するとともに、前記第１発光素子の指定階調に応じた第１データ電位を前記データ線へ出力し、
   前記第１期間の後の第２期間において、前記第１スイッチング素子をオフ状態、前記第２スイッチング素子をオン状態に設定するとともに、前記第２発光素子の指定階調に応じた第２データ電位を前記データ線へ出力する、
   ことを特徴とする請求項１に記載の発光装置。
3. 各々が第１方向に延在する複数の第１走査線と、
   前記複数の第１走査線と１対１に対応して設けられる複数の第２走査線と、
   前記第１方向とは異なる第２方向に各々が延在する複数のデータ線と、
   前記複数の第１走査線および第２走査線と前記複数のデータ線との交差に対応して配置される複数の画素回路と、
   前記各画素回路を駆動する駆動回路と、を具備し、
   前記各画素回路は、
   基板上に配置され、
   第１給電線に対応してそれぞれが配置される第１回路および第２回路を備え、
   前記第１回路は、第１発光素子と、前記第１発光素子と前記第１給電線との間に接続される第１駆動トランジスタと、前記第１駆動トランジスタのゲートとデータ線との間に設けられて前記第１走査線の選択時に両者を導通させる第１スイッチング素子とを含み、前記第１発光素子の出射光は前記基板の一方の面側から取り出され、
   前記第２回路は、第２発光素子と、前記第２発光素子と前記第１給電線との間に接続される第２駆動トランジスタと、前記第２駆動トランジスタのゲートと前記データ線との間に設けられて前記第２走査線の選択時に両者を導通させる第２スイッチング素子とを含み、前記第２発光素子の出射光は前記基板の他方の面側から取り出され、
   前記駆動回路は、
   選択期間ごとに、前記各第１走査線を順番に選択するとともに、前記各第１走査線の選択方向とは逆の方向から前記各第２走査線を順番に選択し、画像データに応じたデータ電位を前記各データ線へ出力する、
   ことを特徴とする発光装置。
4. 請求項１乃至３のいずれかに記載の発光装置を具備する電子機器。
5. 基板上に配置される画素回路と、データ線とを具備し、前記画素回路は、第１給電線に対応してそれぞれが配置される第１回路および第２回路を備え、前記第１回路は、第１発光素子と、前記第１発光素子と前記第１給電線との間に接続される第１駆動トランジスタと、前記第１駆動トランジスタのゲートとデータ線との間に設けられる第１スイッチング素子とを含み、前記第１発光素子の出射光は前記基板の一方の面側から取り出され、前記第２回路は、第２発光素子と、前記第２発光素子と前記第１給電線との間に接続される第２駆動トランジスタと、前記第２駆動トランジスタのゲートと前記データ線との間に設けられる第２スイッチング素子とを含み、前記第２発光素子の出射光は前記基板の他方の面側から取り出される構成の発光装置の駆動方法であって、
   第１期間において、前記第１スイッチング素子をオン状態、前記第２スイッチング素子をオフ状態に設定するとともに、前記第１発光素子の指定階調に応じた第１データ電位を前記データ線へ出力し、
   前記第１期間の後の第２期間において、前記第１スイッチング素子をオフ状態、前記第２スイッチング素子をオン状態に設定するとともに、前記第２発光素子の指定階調に応じた第２データ電位を前記データ線へ出力する、
   ことを特徴とする駆動方法。
6. 各々が第１方向に延在する複数の第１走査線と、前記複数の第１走査線と１対１に対応して設けられる複数の第２走査線と、前記第１方向とは異なる第２方向に各々が延在する複数のデータ線と、前記複数の第１走査線および第２走査線と前記複数のデータ線との交差に対応して配置される複数の画素回路と、を具備し、前記各画素回路は、基板上に配置され、第１給電線に対応してそれぞれが配置される第１回路および第２回路を備え、前記第１回路は、第１発光素子と、前記第１発光素子と前記第１給電線との間に接続される第１駆動トランジスタと、前記第１駆動トランジスタのゲートとデータ線との間に設けられて前記第１走査線の選択時に両者を導通させる第１スイッチング素子とを含み、前記第１発光素子の出射光は前記基板の一方の面側から取り出され、前記第２回路は、第２発光素子と、前記第２発光素子と前記第１給電線との間に接続される第２駆動トランジスタと、前記第２駆動トランジスタのゲートと前記データ線との間に設けられて前記第２走査線の選択時に両者を導通させる第２スイッチング素子とを含み、前記第２発光素子の出射光は前記基板の他方の面側から取り出される構成の発光装置の駆動方法であって、
   選択期間ごとに、前記各第１走査線を順番に選択するとともに、前記各第１走査線の選択方向とは逆の方向から前記各第２走査線を順番に選択し、画像データに応じたデータ電位を前記各データ線へ出力する、
   ことを特徴とする駆動方法。
   

Images