JP2011171716A - 熱電素子及びその形成方法、これを利用した温度感知センサ及び熱源イメージセンサ - Google Patents

熱電素子及びその形成方法、これを利用した温度感知センサ及び熱源イメージセンサ Download PDF

Info

Publication number
JP2011171716A
JP2011171716A JP2011002302A JP2011002302A JP2011171716A JP 2011171716 A JP2011171716 A JP 2011171716A JP 2011002302 A JP2011002302 A JP 2011002302A JP 2011002302 A JP2011002302 A JP 2011002302A JP 2011171716 A JP2011171716 A JP 2011171716A
Authority
JP
Japan
Prior art keywords
nanowire
thin film
silicon thin
silicon
thermoelectric device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011002302A
Other languages
English (en)
Inventor
Young Sam Park
永 森 朴
Moon Gyu Jang
▲文▼ 圭 張
Younghoon Hyun
榮 勳 玄
明 心 ▲全▼
Myungsim Jun
Sang Hoon Cheon
▲尚▼ 熏 田
泰 亨 ▲鄭▼
Taehyoung Zyung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100088107A external-priority patent/KR101352362B1/ko
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of JP2011171716A publication Critical patent/JP2011171716A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/30Transforming light or analogous information into electric information
    • H04N5/33Transforming infrared radiation
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y15/00Nanotechnology for interacting, sensing or actuating, e.g. quantum dots as markers in protein assays or molecular motors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】熱電素子及びその形成方法、これを利用した温度感知センサ及び熱源イメージセンサを提供する。
【解決手段】熱電素子は基板の上の互いに離隔されて配置された第1ナノワイヤ及び第2ナノワイヤと、第1ナノワイヤの一端に接続される第1シリコン薄膜と、第2ナノワイヤの一端に接続される第2シリコン薄膜と、第1ナノワイヤの他端及び第2ナノワイヤの他端に接続される第3シリコン薄膜とを含み、第1ナノワイヤ及び第2ナノワイヤは基板の上部面に対して水平な方向に延長される。
【選択図】図2

Description

本発明は、熱電素子及びその形成方法、温度感知センサ及び熱源イメージセンサに係り、さらに詳細には、ナノワイヤを利用した熱電素子、温度感知センサ及び熱源イメージセンサに関する。
熱電素子は熱エネルギーを電気エネルギーに変換する素子として、最近エネルギー及び環境親和政策を同時に満たすことができる代表的な技術分野の1つである。熱電素子の熱源は太陽熱、自動車廃熱、地熱、体熱、放射性熱などの地球上に存在するすべての熱をそのエネルギー源として活用することができる。
熱電効果(thermoelectric effect)は1800年代トーマスゼーベック(Thomas Seebeck)によって最初発見された。ゼーベックはビズマスと銅を連結し、その中に羅針盤を配置した。ビズマスの一方を熱く加熱すれば、温度差によって電流が誘導され、この誘導電流によって発生する磁場が羅針盤に影響をかけて羅針盤が動くことを示すことによって、熱電効果を初めて糾明した。
熱電効率を見計らう指標ではZT(figure of merit)値が用いられる。ZT値はゼーベック係数(Seebeck Coefficient)の二乗と電気伝導度(electric conductivity)に比例し、熱伝導度(thermal conductivity)に反比例する。これらは物質の固有特性に大きく左右される。金属の場合、ゼーベック係数値が数μV/K水準で非常に低く、ヴィーデマンーフランツ則(Wiedemann−Franz law)によって電気伝導度と熱伝導度との間は比例関係にあるので、金属を利用したZT値の向上は不可能である。一方、半導体物質に対する科学者のたゆまない研究を通じてそれぞれ体熱及び放射性熱をその熱源とする熱電素子が市場に出るようになった。しかし、市場規模はまだ小さい実情である。製品化された熱電素子用物質では常温及び中温の周りではBiTeが、高温ではSiGeが適用されている。BiTeのZT値は常温では0.7であり、120℃で最大値0.9を有する。SiGeのZT値は常温では約0.1であり、900℃で最大値0.9を有する。
半導体産業の基本素材であるシリコンに基づいた研究も関心を受けている。シリコンは熱伝導度が150W/m・Kとして非常に高くて、ZT値が0.01の値を有するので、熱電素子としての活用が難しいと認識されていた。しかし、最近化学気相蒸着(chemical vapor deposition)で成長したシリコンナノ線の場合には熱伝導度を0.01倍以下まで減らすことができる。これによって、ZT値が1に近接することに報告されている。
しかし、既存の技術を活用したシリコンナノ線基盤の熱電素子の集積化及び製品化は大きい困難に直面している。その最大理由の1つは、大量生産が可能なナノ線製作方法の不在である。大部分の製作方法は触媒(catalyst)あるいは非触媒(non−catalyst)方式などを活用し、ファーネス(furnace)中でそれぞれ個別的に成長させる方法を選んでいる。しかし、このような個別成長方式は、次のような2つの短所を持っている。第一は、一方向のみに一貫してナノ線が成長されず、一部ナノ線は所望しない方向に成長しながら他のナノ線の成長を阻害するので、高品質のナノ線獲得に大きい制約条件として作用する。第二は、ファーネス中で個別成長させたナノ線を素子に移動した後、素子に付着して使用しなければならない。すなわち、ナノ線と素子の一体型製作が難しくて、大量生産が不可能であり、またこの過程で多い時間がかかるので、費用が大きく増加する。
米国特許公開第2006/0281321号公報 米国特許公開第2009/0020148号公報
本発明は、上述の問題点に鑑みてなされたもので、その目的は、生産が容易な熱電素子及びその形成方法、これを利用した温度感知センサ及び熱源イメージセンサを提供することにある。
前記技術的課題を達成するための本発明の実施形態に係る熱電素子は、基板の上の互いに離隔されて配置された第1ナノワイヤ及び第2ナノワイヤと、前記第1ナノワイヤの一端に接続される第1シリコン薄膜と、前記第2ナノワイヤの一端に接続される第2シリコン薄膜と、前記第1ナノワイヤの他端及び前記第2ナノワイヤの他端に接続される第3シリコン薄膜とを含み、前記第1ナノワイヤ及び前記第2ナノワイヤは前記基板の上部面に対して水平な方向に延長される。
本発明の実施形態に係る前記シリコン薄膜及び前記ナノワイヤは同一の平面に提供することができる。
本発明の実施形態に係る前記シリコン薄膜及び前記ナノワイヤは同一の厚さを有することができる。
本発明の実施形態に係る熱電素子は前記シリコン薄膜に電気的にそれぞれ接続される第1、第2及び第3金属薄膜及び前記第3金属薄膜に電気的に接続される吸湿体をさらに含むことができる。
本発明の実施形態に係る前記吸湿体は熱を吸収して前記第3金属薄膜を通じて前記第3シリコン薄膜に伝達することができる。
本発明の実施形態に係る前記第1及び第2ナノワイヤはシリコンを含むことができる。
本発明の実施形態に係る前記第1ナノワイヤはn型ドーパントを含み、前記第2ナノワイヤはp型ドーパントを含むことができる。
本発明の実施形態に係る熱電素子において前記第1シリコン薄膜、前記第2シリコン薄膜及び前記第3シリコン薄膜のそれぞれはドーピング領域をさらに含み、前記ドーピング領域は前記金属薄膜に接続されるコンタクトとオミックコンタクトを形成することができる。
本発明の実施形態に係る前記金属薄膜は同一の物質を含むことができる。
本発明の実施形態に係る前記金属薄膜は銅(Cu)、アルミニウム(Al)、チタン(Ti)、コバルト(Co)、窒化チタン(TiN)またはタングステン(W)のうちの少なくともいずれか1つを含むことができる。
本発明の実施形態に係る熱電素子は前記基板の上に提供された絶縁膜をさらに含み、前記第1、第2、第3シリコン薄膜及び前記第1及び第2ナノワイヤは前記絶縁膜の上に配置することができる。
本発明の実施形態に係る温度感知センサは熱源の熱エネルギーを電気エネルギーに変換する熱電素子と、前記電気エネルギーを前記熱源の温度値と比較して演算する中央処理部と、前記中央処理部で演算されたデータを格納し、前記中央処理部とデータを交換するデータ格納部とを含むことができる。
本発明の実施形態に係る熱源イメージセンサはAND論理回路、前記AND論理回路によってターンオンされるスイチング素子及び前記スイチング素子に電気的に接続された熱電素子をそれぞれ含む複数の単位ピクセル、前記複数の単位ピクセルを選択し、前記AND論理回路に電気的に接続されたロウマルチプレクサ及びコラムマルチプレクサ、前記ターンオンされたスイチング素子を通じて前記熱電素子の電気エネルギーを増幅する電流増幅器、及び前記電流増幅器によって増幅された信号が伝達されて映像を出力するディスプレイを含む。
本発明の実施形態に係る熱電素子の形成方法は基板の上に絶縁膜及びシリコン層を順に形成し、前記シリコン層の上に第1線幅を有するフォトレジストパターンを形成し、前記フォトレジストパターンにアッシング工程を進行し、前記第1線幅よりさらに狭い第2線幅を有するフォトレジスト微細パターンを形成し、前記フォトレジスト微細パターンをマスクとして前記シリコン層にエッチング工程を進行して第1、第2ナノワイヤを形成することを含む。
本発明の実施形態に係る前記第1、第2ナノワイヤを形成することは、前記第1ナノワイヤの一端と接続される第1シリコン薄膜を形成し、前記第2ナノワイヤの一端と接続される第2シリコン薄膜を形成し、前記第1ナノワイヤの他端及び前記第2ナノワイヤの他端と接続される第3シリコン薄膜を形成することを含むことができる。
本発明の実施形態に係る熱電素子の形成方法は、前記第1ナノワイヤにn型ドーパントをドーピングし、前記第2ナノワイヤにp型ドーパントをドーピングすることを含むことができる。
本発明の実施形態によると、ナノワイヤが基板に対して水平方向に延長される。これはナノワイヤが半導体工程(CMOS工程)によって形成されるためである。ファーネスで別に形成されず、フォトリソグラフィ工程及びアッシング工程を利用して形成されるので、ナノワイヤを形成する工程時間が減少し、且つ大量生産が可能になる。また、ナノワイヤの均一性が確保され、熱電素子の性能を向上することができる。
本発明の実施形態に係る熱電素子を説明するための概路図である。 本発明の実施形態に係る熱電素子を具体的に説明するための図面である。 図2のI−I’に沿って切断した断面図である。 図2のII−II’に沿って切断した断面図である。 本発明の実施形態に係る温度感知センサを説明するための概念図である。 本発明の実施形態に係る熱源イメージセンサの基本動作原理を説明するための回路図である。 本発明の実施形態に係る熱電素子の形成方法を説明するための図である。 本発明の実施形態に係る熱電素子の形成方法を説明するための図である。 本発明の実施形態に係る熱電素子の形成方法を説明するための図である。 本発明の実施形態に係る熱電素子の形成方法を説明するための図である。 本発明の実施形態に係る熱電素子の形成方法を説明するための図である。 本発明の実施形態に係る熱電素子の形成方法を説明するための図である。 本発明の実施形態に係る熱電素子の形成方法を説明するための図である。 本発明の実施形態に係る熱電素子の形成方法を説明するための図である。 本発明の実施形態に係る熱電素子の形成方法を説明するための図である。
以上の本発明の目的、他の目的、特徴及び利点は添付の図面と係わる以下の望ましい実施形態を通じて容易に理解することができる。しかし、本発明はここで説明する実施形態に限定されず、他の形態に具体化することもできる。さらに、ここで紹介する実施形態は開示された内容が徹底且つ完全になれるように、そして当業者に本発明の思想を十分に伝達するように提供されるものである。
本明細書において、ある構成要素が異なる構成要素の上にあると記載された場合、それは異なる構成要素の上に直接形成されるか、またはそれらの間に第3の構成要素が介在されうる。また、図面において、構成要素の厚さは技術的内容の効果的な説明のために誇張されたものである。明細書の全体にかけて同一の参照番号に表示された部分は同一の構成要素を示す。
本明細書で記述する実施形態は本発明の理想的な例示図である断面図及び/または平面図を参考して説明する。図面において、膜及び領域の厚さは技術的内容の効果的な説明のために誇張されたものである。製造技術及び/または許容誤差の結果として図示された形状から偏差がありえる。したがって、本発明の実施形態は、図示された特定の形状にのみ制限されると解釈されてはならず、例えば、製造結果から得られる形状における偏差を含むと解釈されねばならない。したがって、図面に示された領域は、事実上概略的なものであり、それらの形状は、素子の領域の特定形状を例示するためのものであり、本発明の範囲を制限するためものではない。本明細書の多様な実施形態で第1、第2、第3などの用語が多様な構成要素を記述するために用いられたが、これら構成要素がこれらの用語に限定されると解釈されてはならない。これら用語はある構成要素を他の構成要素と区別させるために用いられるだけである。ここに説明及び例示される実施形態はそれの相補的な実施形態も含む。
本明細書で使われる用語は、特定の実施形成を記述するための目的として用いられるものであり、本発明の範囲を制限するためのものではない。本明細書で、単数として使われた用語は、それについての単数であることを示す明白な背景に関する言及がない限り、複数も含むものである。また、本明細書で使われる「包含する」という用語は、言及された構成要素が1つまたはそれ以上の他の構成要素の存在または付加を除外するものではない。
図1は、本発明の実施形態に係る熱電素子を説明するための概路図である。
図1を参照すると、基板100の上に絶縁膜110が配置される。前記基板100はシリコン基板またはSOI(Silicon On Insulator)基板であり得る。前記絶縁膜110は前記基板100の上に提供されたシリコン酸化膜であり得る。前記絶縁膜110はSOI基板の埋没絶縁膜(buried oxide)であり得る。前記絶縁膜110の上に互いに離隔して第1ナノワイヤ132及び第2ナノワイヤ134が配置される。前記第1ナノワイヤ132及び第2ナノワイヤ134は前記絶縁膜110の上部面に対して水平な方向に延長される。
前記第1ナノワイヤ132の一端と接続される第1シリコン薄膜122が配置され、前記第2ナノワイヤ134の一端と接続される第2シリコン薄膜124が配置される。前記第1及び第2ナノワイヤ132、134の他端と接続される第3シリコン薄膜126が配置される。前記第1ナノワイヤ132はn型ドーパントを含み、前記第2ナノワイヤ134はp型ドーパントを含むことができる。
前記第1シリコン薄膜122はn型ドーパントを含むことができ、前記第2シリコン薄膜124はp型ドーパントを含むことができる。前記第3シリコン薄膜126はp型またはn型ドーパントを含むことができる。具体的に、前記第1ナノワイヤ132に隣接した第3シリコン薄膜126はn型ドーパントを含むことができ、前記第2ナノワイヤ134に隣接した第3シリコン薄膜126はp型ドーパントを含むことができる。
前記第3シリコン薄膜126が熱源に露出して温度が上昇し、前記第3シリコン薄膜126と第1シリコン薄膜122との間及び前記第3シリコン薄膜126と第2シリコン薄膜124との間の温度差によって電流が誘導され得る。すなわち、前記温度差によって、電子(e)が前記第1ナノワイヤ132を通じて第3シリコン薄膜126から第1シリコン薄膜122方へ移動し、正孔(h)が前記第2ナノワイヤ134を通じて第3シリコン薄膜126から第2シリコン薄膜124方へ移動して時計方向の電流流れを形成することができる。
図2〜図3Bは、本発明の実施形態に係る熱電素子を具体的に説明するための図である。図3Aは、図2の1−1’に沿って切断した断面図であり、図3Bは図2のII−II’に沿って切断した断面図である。
図2〜図3Bを参照すると、n領域とp領域を含む基板100の上に絶縁膜110が提供される。前記基板100は半導体基板またはSOI基板であり得る。前記絶縁膜110はシリコン酸化膜を含むことができる。前記絶縁膜110はSOI基板の埋没絶縁膜(buriedoxide)であり得る。n領域の前記絶縁膜110の上に第1ナノワイヤ132が配置される。p領域の前記絶縁膜110の上に前記第1ナノワイヤ132と離隔された第2ナノワイヤ134が配置される。
前記第1ナノワイヤ132の一端に接続される第1シリコン薄膜122が前記絶縁膜110の上に配置される。前記第2ナノワイヤ134の一端に接続される第2シリコン薄膜124が前記絶縁膜110の上に配置される。前記第1及び第2ナノワイヤ132、134の他端に接続される第3シリコン薄膜126が前記絶縁膜110の上に配置される。前記第1及び第2ナノワイヤ132、134は前記基板100または絶縁膜110の上部面に対して水平な方向に延長される。
前記第1及び第2ナノワイヤ132、134はシリコンを含むことができる。前記第1ナノワイヤ132はn型ドーパントを含むことができ、前記第2ナノワイヤ134はp型ドーパントを含むことができる。前記シリコン薄膜122、124、126及び前記ナノワイヤ132、134は同一の平面に提供することができる。また、前記シリコン薄膜122、124、126及び前記ナノワイヤ132、134は同一の厚さを有することができる。
前記第1シリコン薄膜122は第1ドーピング領域123を含み、前記第2シリコン薄膜124は第2ドーピング領域125を含み、前記第3シリコン薄膜126は第3ドーピング領域127を含む。前記第1、第2及び第3ドーピング領域123、125、127のそれぞれはドーパントを含むことができる。前記第1ドーピング領域123は前記第1シリコン薄膜122と同一の導電型を有し、前記第2ドーピング領域125は前記第2シリコン薄膜124と同一の導電型を有することができる。前記第1シリコン薄膜122と前記第1ドーピング領域123はn型ドーパントを有することができる。前記第2シリコン薄膜124と第2ドーピング領域125はp型ドーパントを有することができる。前記第3ドーピング領域はn領域に提供されたn型ドーピング領域127n及びp領域に提供されたp型ドーピング領域127pを含むことができる。前記n領域に配置される第3シリコン薄膜126はn型ドーパントを有し、前記p領域に配置される第3シリコン薄膜126はp型ドーパントを有することができる。
前記シリコン薄膜122、124、126及び前記ナノワイヤ132、134を覆う第1層間絶縁膜140が配置される。前記第1層間絶縁膜140はシリコン酸化膜を含むことができる。前記第1層間絶縁膜140に、前記第1、第2及び第3シリコン薄膜122、124、126にそれぞれ接続される第1、第2及び第3メタルコンタクト142、144、146が配置される。前記第3メタルコンタクト146は、図2と異なり、n領域に提供されたn型メタルコンタクトとp領域に提供されたp型メタルコンタクトに分離して配置することができる。
前記第1層間絶縁膜140の上に第2層間絶縁膜150が配置される。前記第2層間絶縁膜150は前記第1層間絶縁膜140と同一の物質を含むことができる。前記第1、第2及び第3メタルコンタクト142、144、146とそれぞれ電気的に接続される第1金属薄膜152、第2金属薄膜154、第3金属薄膜156が前記第2層間絶縁膜150に配置される。前記第1、第2及び第3金属薄膜152、154、156は同一の物質を含むことができる。前記第1、第2及び第3金属薄膜152、154、156は銅(Cu)、アルミニウム(Al)、チタン(Ti)、コバルト(Co)、窒化チタン(TiN)またはタングステン(W)のうちの少なくともいずれか1つを含むことができる。前記第1、第2及び第3金属薄膜152、154、156は前記第1、第2及び第3メタルコンタクト142、144、146と同一の物質を含むことができる。
前記第2層間絶縁膜150及び前記金属薄膜152、154、156の上に第3層間絶縁膜160が配置される。前記第3層間絶縁膜160は前記第2層間絶縁膜150と同一の物質を含むことができる。前記第3層間絶縁膜160に前記第3金属薄膜156と接触するコンタクト162が配置される。前記第3層間絶縁膜160の上に前記コンタクト162と接続される吸湿体170が配置される。前記吸湿体170は外部の熱を吸収する役割を果たすことができる。前記吸湿体170はチタン酸化膜を含むことができる。前記コンタクト162は前記吸湿体170と同一の物質を含むことができる。前記吸湿体170は前記第3シリコン薄膜126に熱を伝達し、前記第3シリコン薄膜126と第1シリコン薄膜122との間及び前記第3シリコン薄膜126と第2シリコン薄膜124との間に温度差を形成することができる。
図4は、本発明の実施形態に係る温度感知センサを説明するための概念図である。
図4を参照すると、温度感知センサ200は熱源210の熱エネルギーを吸収して電気エネルギーに変換する熱電素子220を含む。前記熱電素子220は図2〜図3Bを参照して説明した構成要素を含む。熱源210と熱電素子220によって変換された電気エネルギー値を中央処理部230で演算する。前記中央処理部230は熱源210の温度と電気エネルギー値の関係をデータ格納部240に格納する。温度感知センサ200は熱源210の温度によって温度を表示する表示部250を含むことができる。本発明の実施形態によると、温度感知センサ200はシリコンナノワイヤを利用して熱源210の温度を感知することができる。
図5は、本発明の実施形態に係る熱源イメージセンサの基本動作原理を説明するための回路図である。
図5を参照すると、熱源イメージセンサ300は図2〜図3Bで説明した熱電素子310、AND論理回路320及びスイチング素子330を有する単位ピクセル(Unit pixel)を含む。前記スイチング素子330は前記AND論理回路320によってターンオン(turn−on)され得る。前記複数の単位ピクセル(unit pixel)を選択し、前記AND論理回路320に電気的に接続されたロウマルチプレクサ340及びコラムマルチプレクサ350が提供される。前記熱電素子310の位置に対応する熱エネルギーは選択された単位ピクセル(unit pixel)の熱電素子310によって電気エネルギーに転換される。選択された単位ピクセル(unit pixel)の前記スイチング素子330がターンオンされれば、前記熱電素子310で変換された電気エネルギーが出力される。出力された電気エネルギーは低雑音電流増幅器(low noise current amplifier)360で増幅された後、電圧値に変換される。前記変換された電圧値はディスプレイ370によってイメージに実現することができる。
図6A〜図7Cは、本発明の実施形態に係る熱電素子の形成方法を説明するための図である。図6A〜図6Fはナノワイヤの形成方法を説明するための図であり、図示の便宜のために一対のナノワイヤを示す。
図6Aを参照すると、基板400の上に絶縁膜410が形成される。前記絶縁膜410はシリコン酸化膜に形成され得る。前記絶縁膜410の上にシリコン層430が形成される。これと異なり、前記基板400、絶縁膜410及びシリコン層430はSOI(Silicon On Insulator)基板によって備えることができる。前記シリコン層430はその厚さを数十nm、例えば40nmに薄膜化される。前記シリコン層430を薄膜化することは熱酸化(thermal oxidation)工程及び酸化膜除去工程を繰り返して進行することを含むことができる。前記酸化膜除去工程は湿式エッチング工程を含むことができる。
図6Bを参照すると、前記シリコン層430の上にフォトレジストパターン420が形成される。前記フォトレジストパターン420の第1最小線幅W1は180nmであり得る。前記フォトレジストパターン420はKrFエキシマレーザを利用するステッパ(stepper)によって形成することができる。前記フォトレジストパターン420をマスクとしてエッチング工程を進行し、第1予備シリコン薄膜422a、第2予備シリコン薄膜424a及び第3予備シリコン薄膜426a、第1予備ナノワイヤ432a及び第2予備ナノワイヤ434aを形成することができる。
図6Cを参照すると、前記フォトレジストパターン420にアッシング(ashing)工程を進行し、前記第1最小線幅W1よりさらに狭い第2最小線幅W2を有するフォトレジスト微細パターン425が形成される。前記第2最小線幅W2は約30nmで形成することができる。前記アッシング工程は酸素プラズマアッシング工程であり得る。
図6Dを参照すると、前記フォトレジスト微細パターン425をマスクとして前記第1予備シリコン薄膜422a、第2予備シリコン薄膜424a、第3予備シリコン薄膜426a、第1予備ナノワイヤ432a及び第2予備ナノワイヤ434aにエッチング工程を進行し、第1シリコン薄膜422、第2シリコン薄膜424、第3シリコン薄膜426、第1ナノワイヤ432及び第2ナノワイヤ434が形成される。前記第1ナノワイヤ432及び第2ナノワイヤ434は約30nmの線幅を有することができる。前記第1及び第2ナノワイヤ432、434は前記基板400の上部面に対して水平な方向に延長される。
前記シリコン薄膜422、424、426及び前記ナノワイヤ432、434は実質的に同一の平面に形成することができる。これは1つのフォトレジスト微細パターン425によって同時に形成されるためである。また、前記シリコン薄膜422、424、426及び前記ナノワイヤ432、434は同一の厚さを有することができる。
図6E及び図6Fはそれぞれアッシング工程前後の前記第1及び第2ナノワイヤ432、434の走査電子燎微鏡(SEM:Scanning Electron Microscope)写真を示す。図6Eにおいて、ナノワイヤの線幅は160.9nmである一方、アッシング工程後の図6Fにおけるナノワイヤの線幅は31.1nmであることが分かる。
図7A〜図7Cは、第1及び第2ナノワイヤ432、434が形成された後の工程を示す図であり、前記第1及び第2ナノワイヤ432、434のそれぞれを複数で示した。
図7Aを参照すると、前記第1ナノワイヤ432にn型ドーパントがドーピングされる。前記n型ドーパントをドーピングすることによって、前記基板400はn領域を含むことができる。前記n領域に前記第1シリコン薄膜422及び前記第1ナノワイヤ432に隣接した第3シリコン薄膜426の一部が提供され得る。第2ナノワイヤ434にp型ドーパントがドーピングされる。前記p型ドーパントをドーピングすることによって、前記基板400はp領域を含むことができる。前記p領域に、前記第2シリコン薄膜424及び前記第2ナノワイヤ434に隣接した第3シリコン薄膜426の一部が提供され得る。
図7Bを参照すると、前記第1シリコン薄膜422にオミックコンタクト(Ohmic Contact)のための第1ドーピング領域423が形成され、前記第2シリコン薄膜424にオミックコンタクトのための第2ドーピング領域425が形成される。前記第1ドーピング領域423はn型ドーパントを含み、前記第2ドーピング領域425はp型ドーパントを含む。前記第3シリコン薄膜426のn型領域にオミックコンタクトのための第3ドーピング領域427nが形成され、前記第3シリコン薄膜426のp型領域にオミックコンタクトのための第4ドーピング領域427pが形成される。前記第3ドーピング領域427nはn型ドーパントを含み、前記第4ドーピング領域427pはp型ドーパントを含む。ここで、オミックコンタクトはシリコン薄膜と下で説明するメタルコンタクトまたは金属薄膜の間で抵抗を減少させることを言う。
図7Cを参照すると、前記シリコン薄膜422、424、426及び前記ナノワイヤ432、434を覆う第1層間絶縁膜440が形成される。前記第1層間絶縁膜440はシリコン酸化膜で形成することができる。前記第1層間絶縁膜440に前記第1ドーピング領域423に接触する第1メタルコンタクト442が形成され、前記第2ドーピング領域425に接触する第2メタルコンタクト444が形成され、前記第3ドーピング領域427n及び第4ドーピング領域427pに接触する第3メタルコンタクト446が形成される。前記第3メタルコンタクト446は図7Cと異なり、前記第3ドーピング領域427nに接触するメタルコンタクトと前記第4ドーピング領域427pに接触するメタルコンタクトに分離して形成され得る。
前記第1層間絶縁膜440の上に第2層間絶縁膜450が形成される。前記第2層間絶縁膜450は前記第1層間絶縁膜440と同一の物質、例えばシリコン酸化膜で形成することができる。前記第2層間絶縁膜450に前記第1メタルコンタクト442と接触する第1金属薄膜452、前記第2メタルコンタクト444と接触する第2金属薄膜454及び前記第3メタルコンタクト446と接触する第3金属薄膜456が形成される。前記第1、第2及び第3金属薄膜452、454、456は同一の物質で形成することができる。前記第1、第2及び第3金属薄膜452、454、456は前記第1、第2及び第3メタルコンタクト442、444、446と同一の物質で形成することができる。前記第1、第2及び第3金属薄膜452、454、456は例えば、銅(Cu)、アルミニウム(Al)、チタン(Ti)、コバルト(Co)、窒化チタン(TiN)またはタングステン(W)のうちの少なくともいずれか1つで形成することができる。
前記第2層間絶縁膜450の上に第3層間絶縁膜460が形成される。前記第3層間絶縁膜460は例えば、シリコン酸化膜で形成することができる。前記第3層間絶縁膜460に、前記第3金属薄膜456と接触するコンタクト462が形成される。前記第3層間絶縁膜460の上に、前記コンタクト462と接続される吸湿体470が形成される。前記吸湿体470はチタン酸化膜で形成することができる。前記コンタクト462は前記吸湿体470と同一の物質で形成することができる。
本発明の実施形態によると、前記第1ナノワイヤ432及び第2ナノワイヤ434がフォトリソグラフィ工程及びアッシング工程によって形成される。すなわち、前記第1ナノワイヤ432及び第2ナノワイヤ434はファーネスで別に形成されず、半導体工程(CMOS工程)を利用して形成される。したがって、ナノワイヤを形成する工程時間が減少し、大量生産が可能になる。また、ナノワイヤの均一性が確保され、熱電素子の性能が向上することができる。図4で説明した中央処理部230、データ格納部240、AND論理回路320、スイチング素子330、ロウマルチプレクサ340、コラムマルチプレクサ350及び低雑音電流増幅器360はCMOS素子を含み、上述のCMOS工程により形成することができる。
132 第1ナノワイヤ
134 第2ナノワイヤ
122 第1シリコン薄膜
124 第2シリコン薄膜
126 第3シリコン薄膜
152 第1金属薄膜
154 第2金属薄膜
156 第3金属薄膜
170 吸湿体

Claims (16)

  1. 基板の上の互いに離隔されて配置された第1ナノワイヤ及び第2ナノワイヤと、
    前記第1ナノワイヤの一端に接続される第1シリコン薄膜と、
    前記第2ナノワイヤの一端に接続される第2シリコン薄膜と、
    前記第1ナノワイヤの他端及び前記第2ナノワイヤの他端に接続される第3シリコン薄膜とを含み、
    前記第1ナノワイヤ及び前記第2ナノワイヤは前記基板の上部面に対して水平な方向に延長されることを特徴とする熱電素子。
  2. 前記シリコン薄膜及び前記ナノワイヤは同一の平面に提供されることを特徴とする請求項1に記載の熱電素子。
  3. 前記シリコン薄膜及び前記ナノワイヤは同一の厚さを有することを特徴とする請求項1に記載の熱電素子。
  4. 前記シリコン薄膜に電気的にそれぞれ接続される第1、第2及び第3金属薄膜と、
    前記第3金属薄膜に電気的に接続される吸湿体とをさらに含むことを特徴とする請求項1に記載の熱電素子。
  5. 前記吸湿体は熱を吸収して前記第3金属薄膜を通じて前記第3シリコン薄膜に伝達することを特徴とする請求項4に記載の熱電素子。
  6. 前記第1及び第2ナノワイヤはシリコンを含むことを特徴とする請求項4に記載の熱電素子。
  7. 前記第1ナノワイヤはn型ドーパントを含み、前記第2ナノワイヤはp型ドーパントを含むことを特徴とする請求項6に記載の熱電素子。
  8. 前記第1シリコン薄膜、前記第2シリコン薄膜及び前記第3シリコン薄膜のそれぞれはドーピング領域をさらに含み、前記ドーピング領域は前記第1、第2及び第3金属薄膜と接続されたコンタクトとオミックコンタクトを形成することを特徴とする請求項4に記載の熱電素子。
  9. 前記第1、第2及び第3金属薄膜は同一の物質を含むことを特徴とする請求項4に記載の熱電素子。
  10. 前記第1、第2及び第3金属薄膜は銅、アルミニウム、チタン、コバルト、窒化チタンまたはタングステンのうちの少なくともいずれか1つを含むことを特徴とする請求項9に記載の熱電素子。
  11. 前記基板の上に提供された絶縁膜をさらに含み、
    前記シリコン薄膜及び前記ナノワイヤは前記絶縁膜の上に配置されることを特徴とする請求項1に記載の熱電素子。
  12. 熱源の熱エネルギーを電気エネルギーに変換する請求項1の熱電素子と、
    前記電気エネルギーを前記熱源の温度値と比較して演算する中央処理部と、
    前記中央処理部で演算されたデータを格納し、前記中央処理部とデータを交換するデータ格納部とを含むことを特徴とする温度感知センサ。
  13. AND論理回路、前記AND論理回路によってターンオンされるスイチング素子及び前記スイチング素子に電気的に接続された請求項1の熱電素子をそれぞれ含む複数の単位ピクセルと、
    前記複数の単位ピクセルを選択し、前記AND論理回路に電気的に接続されたロウマルチプレクサ及びコラムマルチプレクサと、
    前記ターンオンされたスイチング素子を通じて前記熱電素子の電気エネルギーを増幅する電流増幅器と、
    前記電流増幅器によって増幅された信号が伝達されて映像を出力するディスプレイとを含むことを特徴とする熱源イメージセンサ。
  14. 基板の上に絶縁膜及びシリコン層を順に形成し、
    前記シリコン層の上に第1線幅を有するフォトレジストパターンを形成し、
    前記フォトレジストパターンにアッシング工程を進行し、前記第1線幅よりさらに狭い第2線幅を有するフォトレジスト微細パターンを形成し、
    前記フォトレジスト微細パターンをマスクとして前記シリコン層にエッチング工程を進行して第1及び第2ナノワイヤを形成することを特徴とする熱電素子の形成方法。
  15. 前記第1及び第2ナノワイヤを形成することは、
    前記第1ナノワイヤの一端と接続される第1シリコン薄膜を形成し、前記第2ナノワイヤの一端と接続される第2シリコン薄膜を形成し、前記第1ナノワイヤの他端及び前記第2ナノワイヤの他端と接続される第3シリコン薄膜を形成することを特徴とする請求項14に記載の熱電素子の形成方法。
  16. 前記第1ナノワイヤにn型ドーパントをドーピングし、
    前記第2ナノワイヤにp型ドーパントをドーピングすることをさらに含むことを特徴とする請求項15に記載の熱電素子の形成方法。
JP2011002302A 2010-02-16 2011-01-07 熱電素子及びその形成方法、これを利用した温度感知センサ及び熱源イメージセンサ Pending JP2011171716A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20100013877 2010-02-16
KR10-2010-0013877 2010-02-16
KR10-2010-0088107 2010-09-08
KR1020100088107A KR101352362B1 (ko) 2010-02-16 2010-09-08 열전 소자 및 그 형성방법, 이를 이용한 온도 감지 센서 및 열원 이미지 센서

Publications (1)

Publication Number Publication Date
JP2011171716A true JP2011171716A (ja) 2011-09-01

Family

ID=44368985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011002302A Pending JP2011171716A (ja) 2010-02-16 2011-01-07 熱電素子及びその形成方法、これを利用した温度感知センサ及び熱源イメージセンサ

Country Status (3)

Country Link
US (1) US8212212B2 (ja)
JP (1) JP2011171716A (ja)
CN (1) CN102208523A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016058733A (ja) * 2014-09-05 2016-04-21 コリア・ユニバーシティ・リサーチ・アンド・ビジネス・ファウンデーション ナノファイバー熱電発電モジュール、その製造方法及びナノファイバー製造電気紡糸装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101864211B1 (ko) * 2010-12-30 2018-06-05 한국전자통신연구원 실리콘 나노선 기반의 열전소자 및 그 제조 방법
KR102058605B1 (ko) 2012-12-11 2019-12-23 삼성전자주식회사 광 검출기 및 이를 포함하는 이미지 센서
DE112013006978B4 (de) 2013-06-18 2021-12-16 Intel Corporation Integrierte thermoelektrische Kühlung
US9631981B2 (en) 2013-09-30 2017-04-25 Electronics And Telecommunications Research Institute Apparatus and method for measuring thermoelectric device
US20150380627A1 (en) * 2014-06-27 2015-12-31 Qualcomm Technologies, Inc. Lid assembly for thermopile temperature sensing device in thermal gradient environment
KR102334301B1 (ko) * 2014-07-24 2021-12-02 삼성전자주식회사 열전 소자, 이의 제조 방법 및 이를 포함하는 반도체 장치
US9917240B2 (en) * 2014-07-24 2018-03-13 Samsung Electronics Co., Ltd. Thermoelectric element, method of manufacturing the same and semiconductor device including the same
KR101656177B1 (ko) * 2015-02-27 2016-09-09 고려대학교 산학협력단 플렉서블 열전발전모듈 및 그 제조방법
US10371581B2 (en) * 2017-06-02 2019-08-06 Sensata Technologies, Inc. Alumina diffusion barrier for sensing elements
US10788375B2 (en) * 2017-12-07 2020-09-29 Tower Semiconductor Ltd. Apparatus, system and method of a temperature sensor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009125317A2 (en) * 2008-04-11 2009-10-15 Università Degli Studi Di Milano - Bicocca Seebeck/peltier bidirectional thermo- electric conversion device using nanowires of conductor or semiconductor material
JP2010130002A (ja) * 2008-11-26 2010-06-10 Korea Electronics Telecommun 熱電素子及び熱電素子モジュール並びにその熱電素子の形成方法
JP2010192580A (ja) * 2009-02-17 2010-09-02 Fujitsu Ltd 熱電変換素子及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605772B2 (en) * 1999-08-27 2003-08-12 Massachusetts Institute Of Technology Nanostructured thermoelectric materials and devices
EP1374310A4 (en) * 2001-03-14 2008-02-20 Univ Massachusetts NANOFABRICATION
US7267859B1 (en) * 2001-11-26 2007-09-11 Massachusetts Institute Of Technology Thick porous anodic alumina films and nanowire arrays grown on a solid substrate
CN1745468B (zh) * 2002-09-30 2010-09-01 纳米***公司 大面积纳米启动宏电子衬底及其用途
US6897098B2 (en) * 2003-07-28 2005-05-24 Intel Corporation Method of fabricating an ultra-narrow channel semiconductor device
US8039726B2 (en) * 2005-05-26 2011-10-18 General Electric Company Thermal transfer and power generation devices and methods of making the same
US20060281321A1 (en) * 2005-06-13 2006-12-14 Conley John F Jr Nanowire sensor device structures
US20070277866A1 (en) * 2006-05-31 2007-12-06 General Electric Company Thermoelectric nanotube arrays
WO2009014985A2 (en) * 2007-07-20 2009-01-29 California Institute Of Technology Methods and devices for controlling thermal conductivity and thermoelectric power of semiconductor nanowires
KR100906154B1 (ko) 2007-12-05 2009-07-03 한국전자통신연구원 반도체 나노선 센서 소자 및 이의 제조 방법
KR100980738B1 (ko) 2008-10-10 2010-09-08 한국전자통신연구원 반도체 나노와이어 센서 소자의 제조 방법 및 이에 따라 제조된 반도체 나노와이어 센서 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009125317A2 (en) * 2008-04-11 2009-10-15 Università Degli Studi Di Milano - Bicocca Seebeck/peltier bidirectional thermo- electric conversion device using nanowires of conductor or semiconductor material
JP2011517109A (ja) * 2008-04-11 2011-05-26 ウニベルジッタ デグリ スツディ ディ ミラノ−ビコッカ 導電性材料製又は半導体材料製のナノワイヤを用いたセーベック/ペルティエ効果を利用した双方向性の熱電気変換装置
JP2010130002A (ja) * 2008-11-26 2010-06-10 Korea Electronics Telecommun 熱電素子及び熱電素子モジュール並びにその熱電素子の形成方法
JP2010192580A (ja) * 2009-02-17 2010-09-02 Fujitsu Ltd 熱電変換素子及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016058733A (ja) * 2014-09-05 2016-04-21 コリア・ユニバーシティ・リサーチ・アンド・ビジネス・ファウンデーション ナノファイバー熱電発電モジュール、その製造方法及びナノファイバー製造電気紡糸装置

Also Published As

Publication number Publication date
CN102208523A (zh) 2011-10-05
US8212212B2 (en) 2012-07-03
US20110198498A1 (en) 2011-08-18

Similar Documents

Publication Publication Date Title
JP2011171716A (ja) 熱電素子及びその形成方法、これを利用した温度感知センサ及び熱源イメージセンサ
Bulman et al. Superlattice-based thin-film thermoelectric modules with high cooling fluxes
US10305014B2 (en) Methods and devices for controlling thermal conductivity and thermoelectric power of semiconductor nanowires
US9444027B2 (en) Thermoelectrical device and method for manufacturing same
Zhan et al. Miniaturized planar Si-nanowire micro-thermoelectric generator using exuded thermal field for power generation
Choi et al. Flexible Thermoelectric Generators Composed of n‐and p‐Type Silicon Nanowires Fabricated by Top‐Down Method
KR102526649B1 (ko) 이차원 물질을 포함하는 반도체소자 및 그 제조방법
JP5282598B2 (ja) 熱電変換素子の製造方法
US20130014516A1 (en) Thermoelectric module
TW201904864A (zh) 由不同半導體材料組成之堆疊長條奈米形狀及結合該奈米形狀之結構
KR20120077487A (ko) 실리콘 나노선 기반의 열전소자 및 그 제조 방법
US20110168224A1 (en) Thermoelectric device and thermoelectric device array
CN107068635B (zh) 半导体热电偶和传感器
JP2010109073A (ja) 赤外線検知素子及びセンサ並びに赤外線検知素子の製造方法
WO2011162726A1 (en) Thermoelectric device and method for manufacturing a thermoelectric device
KR101352362B1 (ko) 열전 소자 및 그 형성방법, 이를 이용한 온도 감지 센서 및 열원 이미지 센서
KR101762634B1 (ko) 열전 소자 및 그의 제조방법
KR20210020461A (ko) 3차원 적층 구조의 나노선을 구비한 나노선 열전소자 및 이의 제조방법
KR102031961B1 (ko) 금속-절연체 전이 금속을 이용하는 열전소자
JP2011192923A (ja) 熱電変換装置及びその製造方法
Kim et al. Charge-Density-Wave Proximity Effects in Graphene
Llin et al. Thermoelectric cross-plane properties on p-and n-Ge/SixGe1-x superlattices
US20110192439A1 (en) Thermoelectric array
JP2013120142A (ja) 赤外線撮像素子および赤外線撮像装置
EP4339568A1 (en) Infrared sensor, and method for manufacturing infrared sensor

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130917