JP2011166394A - 撮像デバイス、撮像方法および画像入力装置 - Google Patents
撮像デバイス、撮像方法および画像入力装置 Download PDFInfo
- Publication number
- JP2011166394A JP2011166394A JP2010026096A JP2010026096A JP2011166394A JP 2011166394 A JP2011166394 A JP 2011166394A JP 2010026096 A JP2010026096 A JP 2010026096A JP 2010026096 A JP2010026096 A JP 2010026096A JP 2011166394 A JP2011166394 A JP 2011166394A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- photoelectric conversion
- conversion element
- hole
- electrons
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】信号伝送系で混入するノイズを低減する。
【解決手段】PD1は電磁波の入射によって電子と正孔を対で発生する。4つのNMOS(4〜7)と4つのPMOS(11〜14)の2つの増幅回路は、電子と正孔を別々に増幅する。電子信号線8と正孔信号線15は、2つの増幅回路からの電子信号と正孔信号を別々に伝送する対の伝送線として配置されている。合成回路18は、電子信号線8から電子信号を、正孔信号線15から正孔信号を入力し、信号電位の差分に等価な合成信号を得ることで伝送線にのるコモンモードノイズを合成信号から排除する。
【選択図】図1
【解決手段】PD1は電磁波の入射によって電子と正孔を対で発生する。4つのNMOS(4〜7)と4つのPMOS(11〜14)の2つの増幅回路は、電子と正孔を別々に増幅する。電子信号線8と正孔信号線15は、2つの増幅回路からの電子信号と正孔信号を別々に伝送する対の伝送線として配置されている。合成回路18は、電子信号線8から電子信号を、正孔信号線15から正孔信号を入力し、信号電位の差分に等価な合成信号を得ることで伝送線にのるコモンモードノイズを合成信号から排除する。
【選択図】図1
Description
本発明は、光電変換により発生した電子と正孔を個別にデバイス内で伝送して処理後に出力するCMOS(Complementary Metal Oxide Semiconductor)センサなどの撮像デバイスに関する。また、本発明は、内部伝送や処理の手法を含む撮像方法に関する。さらに本発明は、上記撮像デバイスを画像入力部内に含む画像入力装置に関する。
一般に固体撮像デバイスは、入射光を電気信号に変換するフォトダイオードにおいて電子と正孔を対で発生するが、電子のみを撮像信号として取り出し、正孔の信号は使用していないのが現状である。
1つのフォトダイオードから、電子と正孔の信号を取り出し増幅することで、信号の振幅を従来の2倍にする技術が報告されている(特許文献1および2参照)。
撮像デバイスは、通常カメラなどで、電磁波(通常は可視光または赤外線等の非可視光)の大きさを電気信号に変換するために使われる。通常、撮像デバイスはモータを使ってレンズ等を動かすフォーカス装置などのそばに置かれる。この場合、例えばフォーカス装置から発生する磁場が撮像デバイスを形成する閉回路の中に飛び込み、誘導起電力によるノイズを発生させることがある。
また、微細化による低電圧化が進むと撮像デバイス回路から発生する電磁波に起因したノイズが撮像信号の外乱要因となる。
また、微細化による低電圧化が進むと撮像デバイス回路から発生する電磁波に起因したノイズが撮像信号の外乱要因となる。
上記特許文献1および2は、画素信号を2倍とすることで高解像度化ができるが、このとき外部から入るノイズの低減は考慮されていない。
また、1つのフォトダイオードから電子と正孔の信号を取り出すことでしか、信号を2倍とする効果は得られない。
また、特許文献に開示されたフォトダイオードの構造では、正孔信号をケアするHAD構造になっていない。HAD構造では、フォトダイオードの表面に形成するホールアキュミュレーション領域においてフォトダイオード表面領域で発生する電子暗電流の低減を行う。この電子暗電流低減のためにフォトダイオード表面領域で正孔が蓄積されると、画素信号が2倍となる利点があるが、不利益として偽色の発生をもたらしている。
また、1つのフォトダイオードから電子と正孔の信号を取り出すことでしか、信号を2倍とする効果は得られない。
また、特許文献に開示されたフォトダイオードの構造では、正孔信号をケアするHAD構造になっていない。HAD構造では、フォトダイオードの表面に形成するホールアキュミュレーション領域においてフォトダイオード表面領域で発生する電子暗電流の低減を行う。この電子暗電流低減のためにフォトダイオード表面領域で正孔が蓄積されると、画素信号が2倍となる利点があるが、不利益として偽色の発生をもたらしている。
本発明は、信号伝送系で混入するノイズを低減する撮像デバイスと、その動作方法を提供するものである。また、本発明は、かかる撮像デバイスを有する画像入力装置を提供するものである。
本発明に関わる撮像デバイスは、光電変換素子と、2つの増幅回路と、2つの信号線と、合成回路とを有する。
前記光電変換素子は、電磁波の入射によって電子と正孔を対で発生する。
前記2つの増幅回路は、電子と正孔を別々に増幅する。
前記2つの信号線は、前記2つの増幅回路からの電子信号と正孔信号を別々に伝送する対の伝送線として配置されている。
前記合成回路は、前記2つの信号線から電子信号と正孔信号を入力し、信号電位の差分に等価な合成信号を得ることで伝送線にのるコモンモードノイズを合成信号から排除する。
前記光電変換素子は、電磁波の入射によって電子と正孔を対で発生する。
前記2つの増幅回路は、電子と正孔を別々に増幅する。
前記2つの信号線は、前記2つの増幅回路からの電子信号と正孔信号を別々に伝送する対の伝送線として配置されている。
前記合成回路は、前記2つの信号線から電子信号と正孔信号を入力し、信号電位の差分に等価な合成信号を得ることで伝送線にのるコモンモードノイズを合成信号から排除する。
本発明に関わる撮像方法は、射電磁波を光電変換して電子と正孔を対で発生し、発生した電子と正孔を別々に増幅し、増幅により得られた電子信号と正孔信号を別々に伝送する対の伝送線として配置された2つの信号線で伝送し、伝送後の電子信号と正孔信号の一方を反転させて両者を合成することで伝送線にのるコモンモードノイズを合成信号から排除する。
本発明に関わる画像入力装置は、上記構成を示し本発明が適用された撮像デバイスを、光学系とともに画像入力部に含む。
以上の構成によれば、光電変換素子において発生する電子信号と正孔信号は極性が逆であるがほぼ同じ振幅をもつ。このことに着目して本発明では電子信号と正孔信号を対にして伝送線(2つの対の信号線)を形成している。これにより電子信号が流れる閉回路と、正孔信号が流れる閉回路の面積がほぼ同じとなる。このため伝送線の対(2つの信号線)には、ノイズ(コモンモードノイズ)が等しく入る。
伝送後の電子信号と正孔信号は合成回路で、そのいずれかの信号を反転させてから合成する。これにより電子信号線と正孔信号線に等しく入るノイズ(コモンモードノイズ)がほぼ完全にキャンセルされる。
伝送後の電子信号と正孔信号は合成回路で、そのいずれかの信号を反転させてから合成する。これにより電子信号線と正孔信号線に等しく入るノイズ(コモンモードノイズ)がほぼ完全にキャンセルされる。
本発明によれば、外部電磁場等により、信号の伝送経路で入るコモンモードノイズをキャンセルすることが可能な撮像デバイス、撮像方法および画像入力装置を提供することができる。
本発明の実施形態を、本発明をCMOSセンサに適用した場合を例として、図面を参照して以下の順に説明する。
1.第1の実施の形態:単一のPD。
2.第2の実施の形態:2つのPD。
3.第3の実施の形態:有機光電変換膜。
4.第4の実施の形態:画像入力装置。
1.第1の実施の形態:単一のPD。
2.第2の実施の形態:2つのPD。
3.第3の実施の形態:有機光電変換膜。
4.第4の実施の形態:画像入力装置。
<1.第1の実施の形態>
図1は、第1の実施形態に関わるCMOSセンサの画素回路を含む構成図である。
図1は、第1の実施形態に関わるCMOSセンサの画素回路を含む構成図である。
図1に示す画素回路PIXは、入力した光を光電変換する“光電変換素子”としてのフォトダイオード(PD)1と、4つのNMOSトランジスタ(4〜7)と、4つのPMOSトランジスタ(11〜14)とを有する。
PD1は、そのカソードが転送トランジスタ4のソースに接続されている。転送トランジスタ4のドレインは、フローティング・ディフュージョン部に接続されている。
リセットトランジスタ7が、ノードNDと電源電圧Vddの供給線との間に接続されている。リセットトランジスタ7のゲートは電子リセット線10に接続されている。リセットトランジスタ7は、ノードNDをフローティング状態から電源電圧Vddの供給線である電源電圧Vddの供給線15への接続状態に切り替え、ノードNDに電源電圧Vddを充電する。
リセットトランジスタ7が、ノードNDと電源電圧Vddの供給線との間に接続されている。リセットトランジスタ7のゲートは電子リセット線10に接続されている。リセットトランジスタ7は、ノードNDをフローティング状態から電源電圧Vddの供給線である電源電圧Vddの供給線15への接続状態に切り替え、ノードNDに電源電圧Vddを充電する。
電源電圧Vddの供給線と電子信号線8との間に、増幅トランジスタ5と選択トランジスタ6が直列接続されている。
増幅トランジスタ5のゲートはノードNDに接続され、選択トランジスタ6のゲートは電子垂直選択線9に接続されている。電子垂直選択線9は、電子リセット線10と同様、同一行内の画素に共通な配線である。
転送トランジスタ4は、リセット後に再びフローティング状態となったノードNDにフォトダイオードPDの蓄積電荷(この回路部では電子)を転送する。増幅トランジスタ5は、ノードNDに転送された蓄積電荷に応じた画素信号を増幅する。選択トランジスタ6は、増幅トランジスタ5の出力の電子信号線8への出力を制御する。
増幅トランジスタ5のゲートはノードNDに接続され、選択トランジスタ6のゲートは電子垂直選択線9に接続されている。電子垂直選択線9は、電子リセット線10と同様、同一行内の画素に共通な配線である。
転送トランジスタ4は、リセット後に再びフローティング状態となったノードNDにフォトダイオードPDの蓄積電荷(この回路部では電子)を転送する。増幅トランジスタ5は、ノードNDに転送された蓄積電荷に応じた画素信号を増幅する。選択トランジスタ6は、増幅トランジスタ5の出力の電子信号線8への出力を制御する。
以上説明した回路部分は、電子の取り出しに関する部分であり、電子と正孔が対で発生したフォトダイオード1から、電子信号が転送トランジスタ4を通じて増幅トランジスタ5で増幅され、選択トランジスタ6を通じて電子信号線8に出力される。
画素回路PIXの残る4つのPMOSトランジスタ(11〜14)は、フォトダイオード1のアノード側に接続され、正孔取り出しのための回路部分を構成する。
具体的には、転送トランジスタ4と同様な機能(但し、扱う電荷極性が逆、以下同じ)をもつ転送トランジスタ11が設けられている。また、リセットトランジスタ7と同様な機能をもつリセットトランジスタ14が設けられている。リセットトランジスタ14は、電子垂直選択線9と対で行方向に配線された正孔リセット線17に接続されている。同じく、増幅トランジスタ5に対応する増幅トランジスタ12、選択トランジスタ6に対応する選択トランジスタ13が設けられている。リセット電位は基準電圧Vssの供給線電位(例えば0[V])であり、また、増幅トランジスタ12および選択トランジスタ13のバイアス電位も、例えば0[V]となる。
選択トランジスタ13のドレインが正孔信号線15に接続されている。
具体的には、転送トランジスタ4と同様な機能(但し、扱う電荷極性が逆、以下同じ)をもつ転送トランジスタ11が設けられている。また、リセットトランジスタ7と同様な機能をもつリセットトランジスタ14が設けられている。リセットトランジスタ14は、電子垂直選択線9と対で行方向に配線された正孔リセット線17に接続されている。同じく、増幅トランジスタ5に対応する増幅トランジスタ12、選択トランジスタ6に対応する選択トランジスタ13が設けられている。リセット電位は基準電圧Vssの供給線電位(例えば0[V])であり、また、増幅トランジスタ12および選択トランジスタ13のバイアス電位も、例えば0[V]となる。
選択トランジスタ13のドレインが正孔信号線15に接続されている。
以上の正孔取り出し回路において、フォトダイオード1で発生した正孔は転送トランジスタ11を通って増幅トランジスタ12で増幅され、選択トランジスタ13を通じて、正孔信号線15に送られる。不要になった電荷はリセットトランジスタ7または14を動作させることで放出される。
電子信号線8と正孔信号線15は対の伝送線として互いに近傍に配置し配線されている。これにより、磁場などの外部からのノイズが電子信号線8と正孔信号線15に等しく入るようになる。電子信号線8と正孔信号線15の間にできる電界による信号線のクロストークを緩和するために電子信号線8と正孔信号線15の間に、電位を固定電位に固定しているか、電気的に浮遊している配線を配置してもよい。
図2は、図1に回路図を上面から見たパターン図である。
大きなNウェル内の中央付近に、フォトダイオード1の受光部を構成し、例えばHAD構造の表面の正孔蓄積層が再表面層であるPウェル(“1PD”と表記)が形成されている。また、その矩形の1つの隅側に、転送トランジスタ4のドレインD(4)を形成するため小さなPウェル(“4TrN”と表記)と、増幅トランジスタ5と選択トランジスタ6を形成するための縦長のPウェルが形成されている。
大きなNウェル内の中央付近に、フォトダイオード1の受光部を構成し、例えばHAD構造の表面の正孔蓄積層が再表面層であるPウェル(“1PD”と表記)が形成されている。また、その矩形の1つの隅側に、転送トランジスタ4のドレインD(4)を形成するため小さなPウェル(“4TrN”と表記)と、増幅トランジスタ5と選択トランジスタ6を形成するための縦長のPウェルが形成されている。
Pウェル(4TrN)内に転送トランジスタ4のドレインD(4)が形成され、ゲートG(4)のコーナと平面視で重なっている。転送トランジスタ4は、このコーナを電流チャネルとする。
ソース(4)となる大きなPウェルの他のコーナに転送トランジスタ11のゲートG(11)が配置され、それよりPウェル内側に転送トランジスタ11のソースS(11)が、コーナ外側のNウェル内に転送トランジスタ11のドレインD(11)が形成されている。
ソース(4)となる大きなPウェルの他のコーナに転送トランジスタ11のゲートG(11)が配置され、それよりPウェル内側に転送トランジスタ11のソースS(11)が、コーナ外側のNウェル内に転送トランジスタ11のドレインD(11)が形成されている。
ドレインD(4)は不図示の(但し結線のみ示す)ノードNDの配線により増幅トランジスタ5のゲートG(5)と接続されている。ゲートG(5)は縦長のPウェル内に配置され、その幅方向の片側のn型領域が電源電圧Vddにバイアスされ、他方側のソース・ドレイン領域(S/D)が選択トランジスタ6と共有されている。選択トランジスタ6のゲートG(6)に隣接する他の不純物領域が電子信号線8と不図示のコンタクトを介して接続される。
ドレインD(11)は不図示の(但し結線のみ示す)ノードNDの配線により増幅トランジスタ12のゲートG(12)と接続されている。ゲートG(12)はNウェル内に配置され、その幅方向の片側のn型領域が基準電圧Vssにバイアスされ、他方側のソース・ドレイン領域(S/D)が選択トランジスタ13と共有されている。選択トランジスタ13のゲートG(13)に隣接する他の不純物領域が正孔信号線15と不図示のコンタクトを介して接続される。
電子信号線8と正孔信号線15は、ペア伝送線として、ここでは平面視で水平に並行する。
このように図2では電子信号線8と正孔信号線15は半導体基板面と平行な面内で横並びにペア配線されるが、半導体基板面と垂直な方向で平行な積層ペア配線としてもよい。
このように図2では電子信号線8と正孔信号線15は半導体基板面と平行な面内で横並びにペア配線されるが、半導体基板面と垂直な方向で平行な積層ペア配線としてもよい。
図3に、対で信号が送られた電子信号と正孔信号に外部から電磁波として飛来ノイズ(または誘導ノイズ)が重畳された波形図を示す。図3(A)が電子信号線8の電子信号、図3(B)が正孔信号線15の正孔信号についてのものである。
電子信号と正孔信号は、位相が逆(180度反転)なった信号として転送される。その一方、電子信号線8と正孔信号線15がペア伝送線として配置されていることは位相が等しく振幅も同等のコモンモードノイズが2つの信号に同じように重畳されている。
電子信号と正孔信号は、位相が逆(180度反転)なった信号として転送される。その一方、電子信号線8と正孔信号線15がペア伝送線として配置されていることは位相が等しく振幅も同等のコモンモードノイズが2つの信号に同じように重畳されている。
図1に示すように、電子信号線8と正孔信号線15のペア伝送線の他端には合成回路(厳密には、差分出力回路)18が設けられている。この回路は、当該撮像デバイスがカラムごとの処理回路を有する場合に、その初段からADC(ADコンバータ)の入力までの処理回路経路内に設けられることが望ましい。
図4に、合成回路18の出力における合成信号の波形図を示す。この波形は、図3との位相関係では、電子信号線8の電子信号から正孔信号線15の正孔信号を差し引いた信号と等価となる。これにより、以後は、合成信号を従来の画素信号と同じ扱いで、他の処理を実行する。
なお、電子信号と正孔信号の合成は信号のAD変換後でもよい。AD変換を行った後に信号を合成する場合は、コンパレータの仕様によっては、合成回路は差分回路ではなく加算回路としてよい。
図5は、図1および図2の構成において、PD1の断面構造図である。
図2に平面パターンを示すPウェル20は、不図示の半導体基板に形成されており、そのPウェル20内に、信号電荷である電子の主な蓄積層であるN型領域19が形成されている。
N型領域19およびPウェル20の表面には、絶縁体21を介して透明電極22が積層されている。透明電極22は、ITOやIZOなどの透明電極材料からなり、通常、全画素に電位的に共通な電極として設けられる。
図2に平面パターンを示すPウェル20は、不図示の半導体基板に形成されており、そのPウェル20内に、信号電荷である電子の主な蓄積層であるN型領域19が形成されている。
N型領域19およびPウェル20の表面には、絶縁体21を介して透明電極22が積層されている。透明電極22は、ITOやIZOなどの透明電極材料からなり、通常、全画素に電位的に共通な電極として設けられる。
本実施形態では、必須ではないが好ましい構成として、透明電極22に負電位を印加することで、フォトダイオード表面に正孔蓄積層23を形成する。
あるいは、他の好ましい構成として、図6のようにフォトダイオードの上に負の固定電荷を持つ絶縁膜(以下、負電荷絶縁膜24と呼ぶ)を堆積する。負電荷絶縁膜24は、例えばハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素のうち、少なくとも1つの元素を含む絶縁材料(HfOx等)を堆積したものである。これによって、フォトダイオード表面に正孔蓄積層23を形成することで、正孔のバッファ領域を最小限に抑え、偽色の発生を抑制する。
なお、同様な効果を得ることを目的として、フォトダイオードの不純物導電型が上記と逆の場合、正の固定電荷をもつ絶縁膜をフォトダイオードの上に堆積してよい。
図6に示す負電荷絶縁膜24あるいは正電荷絶縁膜は、比誘電率が5以上の材料の膜が望ましい。
なお、同様な効果を得ることを目的として、フォトダイオードの不純物導電型が上記と逆の場合、正の固定電荷をもつ絶縁膜をフォトダイオードの上に堆積してよい。
図6に示す負電荷絶縁膜24あるいは正電荷絶縁膜は、比誘電率が5以上の材料の膜が望ましい。
また、図7のように、電子信号線8と正孔信号線15の間に電位をグランド等の固定電位に固定した固定電位配線VL1を配置することにより、電子信号線8と正孔信号線15の信号間のクロストークを抑制できる。
また、図7の固定電位配線VL1に代えて、電子信号線8と正孔信号線15の間に電位を浮遊させた浮遊電位配線VL2を配置することにより、電子信号線8と正孔信号線15の信号間のクロストークを抑制できる。
なお、図5〜図7の構成は、それより前の図1および図2に示す構成の好ましい変形例であるが、どれかの構成1つ、または、任意に組み合わせてよい。図7に示すVL1と浮遊電位配線VL2を両方用いる場合、浮遊電位配線VL2を信号線間に配置し、両外側に2本の固定電位配線VL1を配置してシールドすることも可能である。なお、シールドすればノイズの重畳そのものを抑圧できるが、このような簡易配線のシールドでは十分でないので本発明適用の効果は十分見込める。
本実施形態によれば、外部電磁場等により、信号の伝送経路で入るコモンモードノイズをキャンセルすることが可能になる。特に、本実施形態では、1つの光電変換素子から電子信号と正孔信号を取り出していることから、得ることができる信号の振幅は2倍になる。そのため、理想的にはS/N比は√2倍になる。
<2.第2の実施の形態>
図8は、本発明の構成の例を示す画素回路を含む構成図である。
図8を図1と比較すると、図8では電子取り出しのためのPD2(第1光電変換素子)と、正孔取り出しのためのPD3(第2光電変換素子)とを有する。他のトランジスタ回路部の構成自体は、図1と図8でほぼ同じとなる。
図8は、本発明の構成の例を示す画素回路を含む構成図である。
図8を図1と比較すると、図8では電子取り出しのためのPD2(第1光電変換素子)と、正孔取り出しのためのPD3(第2光電変換素子)とを有する。他のトランジスタ回路部の構成自体は、図1と図8でほぼ同じとなる。
電子用のPD2に入射した光は電子と正孔を対で発生する。電子は転送トランジスタ4を通じて増幅トランジスタ5で増幅され、選択トランジスタ6を通じて電子信号線8に転送される。なお、信号は電子と正孔の信号から取り出すので、電子用のPD2の面積は従来のフォトダイオードの面積の半分でもよい。
同様に、正孔用のPD3で発生した正孔は転送トランジスタ11を通って増幅トランジスタ12で増幅され、選択トランジスタ13を通じて、正孔信号線15に送られる。不要になった電荷はリセットトランジスタ14(電子の場合は7)を動作させることで放出される。なお、信号は電子と正孔の信号から取り出すので、正孔用フォトダイオードの面積は従来のフォトダイオードの面積の半分でもよい。
図9は、図8に示す構成の画素回路PIXの平面図である。なお、図9は電子信号線8と正孔信号線15を平面視で並べたものであるが、図2の説明で述べたように半導体基板に垂直な方向に絶縁層を介して2つの信号線を重ねて配線してもよい。
図9の下半分が電子取り出し画素部分であり、上半分が正孔取り出し画素部である。
2つの画素部はP型とN型の不純物導電型が異なるのみで回路パターンとしては線対称図形をもつ。そこで、電子用を説明すると、その回路部のほぼ中央に、図2のドレインD(4)、つまり転送トランジスタ4のドレイン領域が配置されている。このドレインD(4)は、4つの色画素で共有されている。ここの電位は固定電位となるから、このような共有構造が可能である。なお、通常、この1色が割り当てられたものを画素と呼ぶ場合と、色配列の基本単位(RGB、RGBG、RGBW等)の画素ユニットを画素と呼び、その1つの単位をサブ画素と呼ぶ場合がある。ここでは色画素と呼ぶ。
図9の下半分が電子取り出し画素部分であり、上半分が正孔取り出し画素部である。
2つの画素部はP型とN型の不純物導電型が異なるのみで回路パターンとしては線対称図形をもつ。そこで、電子用を説明すると、その回路部のほぼ中央に、図2のドレインD(4)、つまり転送トランジスタ4のドレイン領域が配置されている。このドレインD(4)は、4つの色画素で共有されている。ここの電位は固定電位となるから、このような共有構造が可能である。なお、通常、この1色が割り当てられたものを画素と呼ぶ場合と、色配列の基本単位(RGB、RGBG、RGBW等)の画素ユニットを画素と呼び、その1つの単位をサブ画素と呼ぶ場合がある。ここでは色画素と呼ぶ。
ここではRGBGのベイヤ配列を例示する。但し、それは電子用と正孔用を独立にみたときの配列であり、実際には、電子用の赤画素のフォトダイオードと正孔用の赤画素のフォトダイオードとは隣接配置され、このことは他の色でも同様である。なお、出力側のトランジスタ回路は、電子用と正孔用の2回路分のみ示すが、他の色画素用のトランジスタ回路も対象に設けられている。
なお、基本的なパターン間接続関係は図2に示して説明したものと基本的には同じであるため、ここでの説明を省略する。電子用の赤画素と正孔用の赤画素は、本来の1つの赤画素に対応するものである。
なお、基本的なパターン間接続関係は図2に示して説明したものと基本的には同じであるため、ここでの説明を省略する。電子用の赤画素と正孔用の赤画素は、本来の1つの赤画素に対応するものである。
このように、本実施形態では、電位固定の不純物領域が電子用と正孔用のそれぞれの画素配置領域内で4つの色画素に共有され、同一色の電子用の色画素と正孔用の色画素からの出力がペア伝送される。
電子信号線8と正孔信号線15は対にして近傍に配置することで、磁場などの外部からのノイズが等しく入るようになる。電子信号線8と正孔信号線15の間にできる電界による信号線のクロストークを緩和するために電子信号線8と正孔信号線15の間に、電位をグランド等の固定電位に固定した配線、電気的に浮遊している配線もしくは両者を組み合わせたものを配置してもよい。
電子信号線8と正孔信号線15は対にして近傍に配置することで、磁場などの外部からのノイズが等しく入るようになる。電子信号線8と正孔信号線15の間にできる電界による信号線のクロストークを緩和するために電子信号線8と正孔信号線15の間に、電位をグランド等の固定電位に固定した配線、電気的に浮遊している配線もしくは両者を組み合わせたものを配置してもよい。
対で信号が送られた電子信号と正孔信号は信号の振幅の差分を取る差分回路(合成回路18:図8)で差をとる。これにより、合成後の信号は、最終的な画素信号として、従来の画素信号と同様の処理を行われ処理できるようになる。フォトダイオードの面積が同じ場合、合成した後の信号強度は実施例1のように2倍にはならないが、従来と同程度の信号強度が得られる。
なお、電子用のPD2の構造としては、図10のように、Pウェル25内のN型領域26の上に、不純物濃度の濃いP型半導体領域である正孔蓄積層27を浅く形成したものが望ましい。また、図5や図6のような構造も採用可能である。
正孔用フォトダイオードの構造としては、図11のように、Pウェル25の中にN型領域28を形成し、その中にP型領域29を形成し、その上に、不純物濃度の濃いN型半導体領域である電子蓄積領域30を浅く形成したものが望ましい。また、図5と図6の構成において不純物導電型を逆にした構造も可能である。
<3.第3の実施の形態>
本実施形態は、フォトダイオードの代わりに有機光電変換膜を使って、入射光から電子と正孔生成を生成する撮像デバイスに関する。
本実施形態は、フォトダイオードの代わりに有機光電変換膜を使って、入射光から電子と正孔生成を生成する撮像デバイスに関する。
図12に、光電変換部の積層膜構造を示す。
図12に図解する有機光電変換膜構造を使用する場合は、有機光電変換膜34、38、42(キナゾリン誘導体やキナクリドン誘導体等)を挟む透明電極33、36、37、39、41、43に電圧を印加する。
あるいは、図13に図解するように、有機光電変換膜34、38、42に有機n型半導体44、46、48と有機p型半導体45、47、49を導入することで電子と正孔を別々の電極から取り出す。取り出した電子と正孔は、それぞれを転送トランジスタから増幅トランジスタに転送し増幅した後、電子信号と正孔信号を上記ペア伝送線(電子信号線8と正孔信号線15)で転送する。その後、前記した他の実施形態と同様に、片方の信号の振幅を反転させた後、合成することが可能である。有機n型半導体と有機p型半導体の位置関係は入れ替わっても構わない。
本実施形態においても、電子信号線8と正孔信号線15の間にできる電界による信号線のクロストークを緩和するために電子信号線8と正孔信号線15の間に、電位をグランド等の固定電位に固定した配線、電気的に浮遊している配線もしくは両者を組み合わせたものを配置してもよい(図7等参照)。
図12に図解する有機光電変換膜構造を使用する場合は、有機光電変換膜34、38、42(キナゾリン誘導体やキナクリドン誘導体等)を挟む透明電極33、36、37、39、41、43に電圧を印加する。
あるいは、図13に図解するように、有機光電変換膜34、38、42に有機n型半導体44、46、48と有機p型半導体45、47、49を導入することで電子と正孔を別々の電極から取り出す。取り出した電子と正孔は、それぞれを転送トランジスタから増幅トランジスタに転送し増幅した後、電子信号と正孔信号を上記ペア伝送線(電子信号線8と正孔信号線15)で転送する。その後、前記した他の実施形態と同様に、片方の信号の振幅を反転させた後、合成することが可能である。有機n型半導体と有機p型半導体の位置関係は入れ替わっても構わない。
本実施形態においても、電子信号線8と正孔信号線15の間にできる電界による信号線のクロストークを緩和するために電子信号線8と正孔信号線15の間に、電位をグランド等の固定電位に固定した配線、電気的に浮遊している配線もしくは両者を組み合わせたものを配置してもよい(図7等参照)。
<4.第4の実施の形態>
図14は、本発明のような撮像デバイスを採用した画像入力装置100(ここではカメラを例示)に関する。図14に示すように、撮像素子101(不図示の画像入力部の一部)、画像信号処理部102、カメラコントロール部103、画像信号記録部104および画像信号出力部105を有する。
ここで撮像素子101の近くには光学系が配置され、その光学系の結像面を受光面とするように撮像素子101が配設されている。撮像素子101は、上記第1〜第3の実施形態およびその変形例に関わるものが使用される。
そのため、外部の電磁場の影響を受けにくく、ノイズの少ない映像を記録することが可能である。よって、本実施形態によれば、CMOSセンサ等の撮像デバイスを用いた、低ノイズカメラシステムが実現となる。
図14は、本発明のような撮像デバイスを採用した画像入力装置100(ここではカメラを例示)に関する。図14に示すように、撮像素子101(不図示の画像入力部の一部)、画像信号処理部102、カメラコントロール部103、画像信号記録部104および画像信号出力部105を有する。
ここで撮像素子101の近くには光学系が配置され、その光学系の結像面を受光面とするように撮像素子101が配設されている。撮像素子101は、上記第1〜第3の実施形態およびその変形例に関わるものが使用される。
そのため、外部の電磁場の影響を受けにくく、ノイズの少ない映像を記録することが可能である。よって、本実施形態によれば、CMOSセンサ等の撮像デバイスを用いた、低ノイズカメラシステムが実現となる。
本発明の考案に際して、本発明者は、信号伝送の際に、信号の伝送線と信号を反転させた信号の伝送線、グランド線の3つからなる信号配線を用いて信号を伝送すると、信号の伝送過程で入るコモンモードノイズをキャンセルすることを検討した。
撮像デバイスの信号伝送過程に上記手法を用いれば、前記の外部電磁波によって発生するノイズをなくすことはできるが、画素の1つ1つに、信号と反転信号を発生させる装置を付加すると、撮像デバイスそのものがカメラ等に収まらない程巨大になってしまうという問題がある。
撮像デバイスの信号伝送過程に上記手法を用いれば、前記の外部電磁波によって発生するノイズをなくすことはできるが、画素の1つ1つに、信号と反転信号を発生させる装置を付加すると、撮像デバイスそのものがカメラ等に収まらない程巨大になってしまうという問題がある。
本発明は、1画素あたりの面積が従来よりも多少大きくなる構成も含むが、それよりもノイズキャンセルの効果を得たい場合に特に有効であり、リーズナブルな撮像デバイスのサイズで、画像信号の伝送系ノイズをキャンセルすることができる。
一方で、1つのフォトダイオードから、電子と正孔の信号を取り出す場合、フォトダイオードの表面で発生する電子や正孔による暗電流をケアする必要がある。
通常の撮像デバイスでは、電子しか信号として使わないため、フォトダイオードの表面が正孔リッチになるようにP+の不純物領域(HAD領域)を厚く(0.1ミクロン程度)形成する。このHAD領域があると、発生した正孔がここに流れ込み、正孔を蓄積するバッファとなるため、全ての正孔信号を取り出すのが難しくなる。但し、フォトダイオード表面は正孔リッチとなっているため、熱平衡状態では、フォトダイオード表面領域での正孔発生による暗電流は抑制されるものと推定される。
本発明の実施形態では、厚いHAD構造の代わりにフォトダイオード表面を透明電極が発生する電界で極薄い正孔蓄積状態か、フォトダイオードに固定電荷を持つ絶縁膜を堆積する。これにより、極薄い正孔蓄積状態を形成して、フォトダイオード表面領域での電子と正孔の発生を抑制し、正孔や電子のバッファ層としての領域を最小限に抑える。その結果として、単一のフォトダイオードから暗電流が少なく偽色の少ない電子信号と正孔信号の取り出しが可能となる。このことは偽色抑圧だけでなくノイズ抑圧にも効果がある。
本発明の実施形態では、これらの技術を使うことにより、CMOSセンサ等の撮像デバイスの信号伝送系で混入するノイズ低減が可能になる。また、ノイズ抑圧処理(合成処理)を経ても、合成後の信号を用いて色処理を行っても偽色がなく、あるいは、十分に偽色が抑圧された画像が得られる。
1…PD、2…電子用のPD、3…正孔用のPD、4…転送トランジスタ、5…増幅トランジスタ、6…選択トランジスタ、7…リセットトランジスタ、8…電子信号線、9…電子垂直選択線、10…電子リセット線、11…転送トランジスタ、12…増幅トランジスタ、13…選択トランジスタ、14…リセットトランジスタ、15…正孔信号線、18…合成回路、20…Pウェル、21…絶縁体、22…透明電極、23…正孔蓄積層、24…負電荷絶縁膜、25…Pウェル、26…電子用のPD、27…正孔蓄積層、28…N型領域、29…P型領域、30…電子蓄積領域、100…画像入力装置。
Claims (16)
- 電磁波の入射によって電子と正孔を対で発生する光電変換素子と、
電子と正孔を別々に増幅する2つの増幅回路と、
前記2つの増幅回路からの電子信号と正孔信号を別々に伝送する対の伝送線として配置された2つの信号線と、
前記2つの信号線から電子信号と正孔信号を入力し、信号電位の差分に等価な合成信号を得ることで伝送線にのるコモンモードノイズを合成信号から排除する合成回路と、
を有する撮像デバイス。 - 前記2つの信号線の間に一定電位を保持する配線が配置されている
請求項1に記載の撮像デバイス。 - 前記2つの信号線の間に浮遊電位の配線が配置されている
請求項1に記載の撮像デバイス。 - 1つの前記光電変換素子から電子と正孔を取り出して前記2つの増幅回路で別々に増幅する
請求項1〜3の何れかに記載の撮像デバイス。 - 電子を取り出すための第1光電変換素子と正孔を取り出すための第2光電変換素子とを有し、前記第1光電変換素子から取り出した電子信号を前記2つの増幅回路の一方に入力し、前記第2光電変換素子から取り出した正孔信号を他方の増幅回路に入力する
請求項1〜3の何れかに記載の撮像デバイス。 - 前記光電変換素子の上に形成され光電変換素子に入射光を導く透明電極を有し、
前記透明電極に電圧を印加することにより光電変換素子の表面に極薄のアキュミュレーション層を形成する
請求項1〜5の何れかに記載の撮像デバイス。 - 前記光電変換素子の上に形成され光電変換素子に入射光を導く導波路内部に、負または正の固定電荷を有する絶縁膜を含むものを有し、
前記固定電荷により光電変換素子の表面に極薄のアキュミュレーション層を形成する
請求項1〜5の何れかに記載の撮像デバイス。 - 前記絶縁膜は、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素のうち、少なくとも1つの元素を含む絶縁材料から成る
請求項7に記載の撮像デバイス。 - 前記光電変換素子が、電磁波の入射によって電子と正孔とを発生するフォトダイオードである
請求項1〜8の何れかに記載の撮像デバイス。 - 前記光電変換素子が、電磁波の入射によって電子と正孔とを発生する有機光電変換膜を含む
請求項1〜8の何れかに記載の撮像デバイス。 - 入射電磁波を光電変換して電子と正孔を対で発生し、
発生した電子と正孔を別々に増幅し、
増幅により得られた電子信号と正孔信号を別々に伝送する対の伝送線として配置された2つの信号線で伝送し、
伝送後の電子信号と正孔信号の一方を反転させて両者を合成することで伝送線にのるコモンモードノイズを合成信号から排除する
撮像方法。 - 一定電位を保持する配線を前記2つの信号線の間に配置し信号の相互干渉を抑制する
請求項11に記載の撮像方法。 - 浮遊電位を保持する配線を前記2つの信号線の間に配置し信号の相互干渉を抑制する
請求項11に記載の撮像方法。 - 1つの光電変換素子から電子と正孔を取り出して別々に増幅する
請求項11〜13の何れかに記載の撮像方法。 - 電子を取り出すための光電変換素子から出力する電子と、正孔を取り出すための他の光電変換素子から出力する正孔とを別々に増幅する
請求項11〜13の何れかに記載の撮像方法。 - 光電変換素子と、光電変換素子に電磁波を導く光学系とを含む画像入力部を備え、
前記光電変換素子は、
電磁波の入射によって電子と正孔を対で発生する光電変換素子と、
電子と正孔を別々に増幅する2つの増幅回路と、
前記2つの増幅回路からの電子信号と正孔信号を別々に伝送する対の伝送線として配置された2つの信号線と、
前記2つの信号線から電子信号と正孔信号を入力し、信号電位の差分に等価な合成信号を得ることで伝送線にのるコモンモードノイズを合成信号から排除する合成回路と、
を有する画像入力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010026096A JP2011166394A (ja) | 2010-02-09 | 2010-02-09 | 撮像デバイス、撮像方法および画像入力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010026096A JP2011166394A (ja) | 2010-02-09 | 2010-02-09 | 撮像デバイス、撮像方法および画像入力装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011166394A true JP2011166394A (ja) | 2011-08-25 |
Family
ID=44596571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010026096A Pending JP2011166394A (ja) | 2010-02-09 | 2010-02-09 | 撮像デバイス、撮像方法および画像入力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011166394A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015151793A1 (ja) * | 2014-03-31 | 2015-10-08 | ソニー株式会社 | 撮像素子、撮像方法、電子機器 |
WO2017047422A1 (ja) * | 2015-09-17 | 2017-03-23 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、電子機器、及び、固体撮像素子の製造方法 |
US9876047B2 (en) | 2015-12-15 | 2018-01-23 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and information processing apparatus |
JP2019154057A (ja) * | 2019-04-26 | 2019-09-12 | 株式会社ニコン | 撮像素子 |
US11290668B2 (en) | 2017-03-10 | 2022-03-29 | Sony Semiconductor Solutions Corporation | Imaging element and imaging apparatus |
-
2010
- 2010-02-09 JP JP2010026096A patent/JP2011166394A/ja active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015151793A1 (ja) * | 2014-03-31 | 2015-10-08 | ソニー株式会社 | 撮像素子、撮像方法、電子機器 |
CN106105180A (zh) * | 2014-03-31 | 2016-11-09 | 索尼公司 | 图像传感器、成像方法和电子设备 |
CN106105180B (zh) * | 2014-03-31 | 2019-09-13 | 索尼公司 | 图像传感器、成像方法和电子设备 |
JPWO2015151793A1 (ja) * | 2014-03-31 | 2017-04-13 | ソニー株式会社 | 撮像素子、撮像方法、電子機器 |
TWI643500B (zh) * | 2014-03-31 | 2018-12-01 | 日商新力股份有限公司 | 攝像元件、攝像方法及電子機器 |
US9930275B2 (en) | 2014-03-31 | 2018-03-27 | Sony Corporation | Image sensor, imaging method, and electronic apparatus |
CN107924929A (zh) * | 2015-09-17 | 2018-04-17 | 索尼半导体解决方案公司 | 固体摄像器件、电子设备以及固体摄像器件的制造方法 |
JPWO2017047422A1 (ja) * | 2015-09-17 | 2018-07-05 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、電子機器、及び、固体撮像素子の製造方法 |
WO2017047422A1 (ja) * | 2015-09-17 | 2017-03-23 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、電子機器、及び、固体撮像素子の製造方法 |
US10475831B2 (en) | 2015-09-17 | 2019-11-12 | Sony Semiconductor Solutions Corporation | Solid-state image sensing device, electronic device, and method for manufacturing solid-state image sensing device |
CN107924929B (zh) * | 2015-09-17 | 2022-10-18 | 索尼半导体解决方案公司 | 固体摄像器件、电子设备以及固体摄像器件的制造方法 |
US9876047B2 (en) | 2015-12-15 | 2018-01-23 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and information processing apparatus |
US11290668B2 (en) | 2017-03-10 | 2022-03-29 | Sony Semiconductor Solutions Corporation | Imaging element and imaging apparatus |
JP2019154057A (ja) * | 2019-04-26 | 2019-09-12 | 株式会社ニコン | 撮像素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10727264B2 (en) | Imaging element, electronic device, manufacturing apparatus, and manufacturing method | |
US20200075645A1 (en) | Solid-state image sensor and camera | |
US9548328B2 (en) | Solid-state image sensor and camera | |
KR102545845B1 (ko) | 반도체 장치 및 전자 기기 | |
JP6003291B2 (ja) | 固体撮像装置及び電子機器 | |
US7760254B2 (en) | Single plate-type color solid-state image sensing device | |
US10020340B2 (en) | Solid-state image sensing element and imaging system | |
EP2765608B1 (en) | Solid-state image pickup element and electronic apparatus | |
JP6188281B2 (ja) | 光電変換装置 | |
JP7279768B2 (ja) | 固体撮像素子、および電子装置 | |
JP2007294486A (ja) | 固体撮像装置 | |
JP6025750B2 (ja) | 撮像装置 | |
JP2011166394A (ja) | 撮像デバイス、撮像方法および画像入力装置 | |
US11594568B2 (en) | Image sensor and electronic device | |
JP2011199196A (ja) | 固体撮像装置 | |
US8836065B2 (en) | Solid-state imaging device | |
US8502897B2 (en) | Solid-state imaging device having a cell structure of parallel circuits each including series connected charged coupled devices | |
JPWO2018056232A1 (ja) | 光電変換素子及び固体撮像装置 | |
US8952476B2 (en) | Solid-state image pickup device | |
JPWO2020137188A1 (ja) | 撮像装置 | |
JP2007165738A (ja) | 固体撮像装置 | |
US20140110771A1 (en) | Solid-state imaging device and semiconductor device | |
US20220208811A1 (en) | Imaging device | |
JPS62206878A (ja) | 固体撮像素子 | |
JP5838704B2 (ja) | 撮像素子 |