JP2011164456A - 回路基板及び発光装置並びに電子機器 - Google Patents
回路基板及び発光装置並びに電子機器 Download PDFInfo
- Publication number
- JP2011164456A JP2011164456A JP2010028722A JP2010028722A JP2011164456A JP 2011164456 A JP2011164456 A JP 2011164456A JP 2010028722 A JP2010028722 A JP 2010028722A JP 2010028722 A JP2010028722 A JP 2010028722A JP 2011164456 A JP2011164456 A JP 2011164456A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wirings
- light emitting
- wiring
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 11
- 230000003071 parasitic effect Effects 0.000 abstract description 18
- 230000002349 favourable effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 13
- 239000010408 film Substances 0.000 description 13
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】配線の寄生容量の増加やばらつきを抑制して、駆動負荷を低減及び均一化することができる回路基板を提供し、以て、発光特性が良好かつ均一な発光装置、並びに、該発光装置を備えた電子機器を提供する。
【解決手段】表示パネル110の表示エリア110Pに配設された複数の電源ラインLa(La1〜La9)が予め複数(3つ)のグループに分割され、各グループに含まれる複数(3本)の電源ラインLaが、各々1本の引き出し配線Lpl1〜Lpl3に接続され、さらに、各引き出し配線Lpl1〜Lpl3が、個別の引き回し配線Lr1〜Lr3を介して電源ドライバ130に接続された構成を有している。
【選択図】図2
【解決手段】表示パネル110の表示エリア110Pに配設された複数の電源ラインLa(La1〜La9)が予め複数(3つ)のグループに分割され、各グループに含まれる複数(3本)の電源ラインLaが、各々1本の引き出し配線Lpl1〜Lpl3に接続され、さらに、各引き出し配線Lpl1〜Lpl3が、個別の引き回し配線Lr1〜Lr3を介して電源ドライバ130に接続された構成を有している。
【選択図】図2
Description
本発明は、回路基板及び発光装置並びに電子機器に関し、特に、複数の自発光素子を配列した発光パネル(表示パネルを含む)に適用可能な回路基板の配線接続構造、及び、該回路基板を適用した発光装置、並びに、該発光装置を備えた電子機器に関する。
近年、次世代の表示デバイスとして、有機エレクトロルミネッセンス素子(有機EL素子)等の自発光素子をマトリクス状に配列した表示パネルを備えた発光素子型の表示装置(発光装置)が注目されている。このような表示装置は、例えば携帯電話やデジタルオーティオプレーヤー、カーナビゲーション用モニター等の表示デバイスとして実用化されている。
ここで、発光素子型の表示装置においては、アクティブマトリクス型の駆動方式が広く採用されている。このような発光素子型の表示装置は、周知の液晶表示装置に比較して、表示応答速度が速く、また、視野角依存性もほとんどなく、さらに、高輝度・高コントラスト化や表示画質の高精細化が可能であるという優れた表示特性を有している。加えて、発光素子型の表示装置は、液晶表示装置のようにバックライトや導光板を必要としないので、装置構成をいっそう薄型軽量化できるという特長も有している。そのため、今後様々な電子機器への適用が期待されているとともに、表示画面の大型化に向けた研究開発が行われている。
このような表示装置に適用される有機EL素子は、周知のように、例えばガラス基板等の一面側に、アノード(陽極)電極と、有機EL層(発光機能層)と、カソード(陰極)電極と、を順次積層した素子構造を有している。そして、有機EL層に発光しきい値を越えるようにアノード電極及びカソード電極間に電圧を印加することにより、有機EL層内で注入されたホールと電子が再結合する際に生じるエネルギーに基づいて光(励起光)が放射される。
このとき、有機EL素子のカソード電極側には、一般に基準電圧(例えば接地電位)が印加され、アノード電極側に所定のハイレベル(発光レベル)の電位が印加される。例えば特許文献1には、マトリクス状に配列された画素に接続されるように、行方向に複数の電源線が配設された構成が記載されている。そして、単一の電流源から所定の電流源電圧が、当該複数の電源線を介して、各画素に設けられた有機EL素子のアノード電極側に供給される。
ところで、近年、表示パネルの高精細化や大画面化に伴って、画素数及び走査線数が増加する傾向にある。これに比例して、各画素に電流源電圧を供給するための電源線の数及び長さも増加している。また、表示装置の仕様に応じて、表示パネル(又は表示領域)の特定の方向にドライバを配置して配線を引き回す構成も知られている。
このような表示装置においては、レイアウト設計上、上記の電源線相互、あるいは、電源線と他の信号線との交差を避けることができない。このような配線相互の交差が増加することにより、電源線の寄生容量が増加したり、配線ごとに寄生容量にばらつきが生じたりすることになり、表示装置の駆動負荷の増大やバラツキが生じる。そのため、ドライバを含む表示装置の大型化や製品コストの上昇を招いたり、輝度ムラやちらつき等の画質の劣化を招くという問題を有していた。なお、このような配線の寄生容量の問題については、後述する実施形態において詳しく説明する。
そこで、本発明は、上述した問題点に鑑み、配線の寄生容量の増加やばらつきを抑制して、駆動負荷を低減及び均一化することができる回路基板を提供し、以て、発光特性が良好かつ均一な発光装置、並びに、該発光装置を備えた電子機器を提供することを目的とする。
請求項1記載の発明に係る回路基板は、基板の第1の方向に配設された複数の第1の配線と、前記複数の第1の配線を複数のグループに分割し、該グループごとに個別の第1の接点を介して接続され、前記第1の方向に配設された複数の第2の配線と、前記第2の配線に交差する第2の方向に配設された複数の第3の配線と、を有し、前記複数の第2の配線は、各々、個別の第2の接点を介して個別の前記第3の配線に接続されるとともに、当該接続される前記第3の配線以外の前記第3の配線と絶縁膜を介して交差することを特徴とする。
請求項2記載の発明は、請求項1に記載の回路基板上に複数の画素が2次元配列された発光パネルを備える発光装置において、前記複数の画素は、前記複数の第1の配線の何れかにそれぞれ接続されていることを特徴とする。
請求項3記載の発明は、請求項2記載の発光装置において、前記複数の第2の配線及び前記複数の第3の配線は、前記複数の第1の配線の両端側に配設され、前記複数の第1の配線は、前記所定の電圧が両端から印加されることを特徴とする。
請求項4記載の発明は、請求項2又は3記載の発光装置において、前記複数の第2の配線及び前記複数の第3の配線が前記絶縁膜を介して交差する領域に生じる容量成分が、前記複数の第2の配線で各々均等に設定されていることを特徴とする。
請求項5記載の発明は、請求項2乃至4のいずれかに記載の発光装置において、前記複数の第3の配線に接続され、前記所定の電圧を、前記複数の第3の配線及び前記複数の第2の配線を介して、全ての前記複数の第1の配線に一斉に印加する電源駆動回路を、さらに備えることを特徴とする。
請求項6記載の発明は、請求項5記載の発光装置において、前記電源駆動回路は、前記複数の画素が2次元配列された発光エリアの外方であって、かつ、発光パネルの列方向側に配置されていることを特徴とする。
請求項7記載の発明は、請求項2乃至6のいずれかに記載の発光装置において、前記複数の画素は、電流駆動型の発光素子を備えることを特徴とする。
請求項8記載の発明に係る電子機器は、請求項2乃至7のいずれかに記載の発光装置が実装されてなることを特徴とする。
請求項4記載の発明は、請求項2又は3記載の発光装置において、前記複数の第2の配線及び前記複数の第3の配線が前記絶縁膜を介して交差する領域に生じる容量成分が、前記複数の第2の配線で各々均等に設定されていることを特徴とする。
請求項5記載の発明は、請求項2乃至4のいずれかに記載の発光装置において、前記複数の第3の配線に接続され、前記所定の電圧を、前記複数の第3の配線及び前記複数の第2の配線を介して、全ての前記複数の第1の配線に一斉に印加する電源駆動回路を、さらに備えることを特徴とする。
請求項6記載の発明は、請求項5記載の発光装置において、前記電源駆動回路は、前記複数の画素が2次元配列された発光エリアの外方であって、かつ、発光パネルの列方向側に配置されていることを特徴とする。
請求項7記載の発明は、請求項2乃至6のいずれかに記載の発光装置において、前記複数の画素は、電流駆動型の発光素子を備えることを特徴とする。
請求項8記載の発明に係る電子機器は、請求項2乃至7のいずれかに記載の発光装置が実装されてなることを特徴とする。
本発明によれば、複数の自発光素子が配設された発光パネルにおいて、配線の寄生容量の増加やばらつきを抑制することにより駆動負荷を低減及び均一化して、良好かつ均一な発光特性を実現することができる。
以下、本発明に係る回路基板及び発光装置並びに電子機器について、実施の形態を示して詳しく説明する。
まず、本発明に係る回路基板を適用した発光パネルを備えた発光装置の概略構成について、図面を参照して説明する。ここでは、本発明に係る発光装置を表示装置として適用した場合について説明する。
まず、本発明に係る回路基板を適用した発光パネルを備えた発光装置の概略構成について、図面を参照して説明する。ここでは、本発明に係る発光装置を表示装置として適用した場合について説明する。
(表示装置)
図1は、本発明に係る発光装置を適用した表示装置の一例を示す概略ブロック図である。図2は、本実施形態に係る表示装置に適用される表示パネルと電源ドライバ間の配線接続構造を示す概略図である。図2においては、図示の都合上、表示パネルの周辺回路のうち、電源ドライバ以外の構成を省略した。図3は、本実施形態に係る表示装置に適用される表示パネルと電源ドライバ間の配線接続構造を示す要部構成図であり、図4は、本実施形態に係る表示装置に適用される表示パネルと電源ドライバ間の配線接続構造を示す要部断面図である。ここで、図4(a)は、図3における表示パネルのIVA−IVA線(本明細書においては図3中に示したローマ数字の「4」に対応する記号として便宜的に「IV」を用いる;以下同じ)に沿った断面を示す概略断面図であり、図4(b)は、図3における表示パネルのIVB−IVB線に沿った断面を示す概略断面図である。なお、図2、図3に示す平面図においては、各電源ラインLa(La1〜La9)と引き回し配線Lr1〜Lr3との接続関係のみを示し、図4に示す電源ラインLa(引き出し配線Lpl1〜Lpl3)と引き回し配線Lr1〜Lr3との間に設けられる絶縁膜の図示を省略した。
図1は、本発明に係る発光装置を適用した表示装置の一例を示す概略ブロック図である。図2は、本実施形態に係る表示装置に適用される表示パネルと電源ドライバ間の配線接続構造を示す概略図である。図2においては、図示の都合上、表示パネルの周辺回路のうち、電源ドライバ以外の構成を省略した。図3は、本実施形態に係る表示装置に適用される表示パネルと電源ドライバ間の配線接続構造を示す要部構成図であり、図4は、本実施形態に係る表示装置に適用される表示パネルと電源ドライバ間の配線接続構造を示す要部断面図である。ここで、図4(a)は、図3における表示パネルのIVA−IVA線(本明細書においては図3中に示したローマ数字の「4」に対応する記号として便宜的に「IV」を用いる;以下同じ)に沿った断面を示す概略断面図であり、図4(b)は、図3における表示パネルのIVB−IVB線に沿った断面を示す概略断面図である。なお、図2、図3に示す平面図においては、各電源ラインLa(La1〜La9)と引き回し配線Lr1〜Lr3との接続関係のみを示し、図4に示す電源ラインLa(引き出し配線Lpl1〜Lpl3)と引き回し配線Lr1〜Lr3との間に設けられる絶縁膜の図示を省略した。
図1に示すように、本実施形態に係る表示装置(発光装置)100は、概略、表示パネル(発光パネル)110と、選択ドライバ120と、電源ドライバ(電源駆動回路)130と、データドライバ140と、コントローラ150と、を備えている。ここで、表示パネル110は、後述する画素が配列され、所望の画像情報が表示される表示エリアであってもよい。本実施形態においては、表示パネル110は、本発明に係る回路基板に対応する。
表示パネル110は、概略、図1に示すように、パネル基板上に、複数の画素PIXと、各画素PIXに接続された複数の選択ライン(走査線)Lsと、複数の電源ライン(電源線)Laと、複数のデータラインLdと、共通電極Ecと、を有している。複数の画素PIXは、パネル基板上に行方向(図面左右方向;第1の方向)及び列方向(図面上下方向;第2の方向)に2次元配列(例えばn行×m列;n、mは正の整数)されている。各画素PIXは、後述するように、発光駆動回路と発光素子とを有している。また、複数の選択ラインLs及び複数の電源ラインLaは、各々、パネル基板の行方向に配列された画素PIXに、行ごとに接続されている。複数のデータラインLdは、パネル基板の列方向に配列された画素PIXに、列ごとに接続されている。共通電極Ecは、全画素PIXに共通に接続されている。
選択ドライバ120は、上記の表示パネル110の行方向に配設された各選択ラインLsに接続されている。選択ドライバ120は、後述するコントローラ150から供給される選択制御信号に基づいて、各行の選択ラインLsに所定のタイミングで選択レベルの選択信号Sselを印加することにより、各行の画素PIXを選択状態に設定する。
電源ドライバ130は、表示パネル110の行方向に配設された各電源ラインLaに接続されている。ここで、本実施形態においては、表示パネル110の行方向に配設された複数の電源ラインLaは、例えば互いに隣接する数行の電源ラインLaごとにグループ分けされている。そして、各グループに含まれる電源ラインLaが一つにまとめられ、グループごとに個別の引き回し配線を介して、電源ドライバに接続されている。
具体的には、例えば図2及び図3に示すように、表示パネル110の表示エリア(発光エリア)110Pの行方向に配設された複数の電源ライン(第1の配線)La1〜La9は、例えば互いに隣接する3行の電源ラインLaごと(La1〜La3、La4〜La6、La7〜La9)に3つのグループに分割されている。ここで、図2及び図3においては、説明を簡略化するため、表示エリア110Pに9本の電源ラインLa1〜La9が配設されているものとする。また、1〜9行目の電源ラインLa1〜La9は、図4(a)、(b)に示すように、ガラス基板等の透明な基板11上に直接、あるいは、図示を省略した絶縁膜を介してパターニング形成されている。電源ラインLa1〜La9を含む基板11上には絶縁膜12が形成されている。
1〜3行目の電源ラインLa1〜La3は、図2、図3に示すように、表示エリア110Pの外側で、その両端部が、各々接点(第1の接点)Na1を介して電気的に接続されている。ここで、本実施形態においては、1行目及び2行目の電源ラインLa1及びLa2が、接点Na1において3行目の電源ラインLa3に接続され、当該電源ラインLa3が、各々接点Na1の外方にさらに延伸して、引き出し配線(第2の配線)Lpl1を形成している。引き出し配線Lpl1は、所定の位置で接点(第2の接点)Nb1を介して、引き出し配線Lpl1に直交する引き回し配線(第3の配線)Lr1に接続されている。ここで、図4(a)、(b)に示すように、引き回し配線Lr1は、電源ラインLa1〜La9を被覆するように形成された絶縁膜12上にパターニング形成されている。引き回し配線Lr1は、絶縁膜12に設けられたコンタクトホール(上記接点Nb1に相当する)を介して、下層の引き出し配線Lpl1と電気的に接続されている。そして、引き回し配線Lr1は、図2、図3に示すように、例えば表示エリアの110Pの図面下方に配置された電源ドライバ130に接続されている。
4〜6行目の電源ラインLa4〜La6においても同様に、図2、図3に示すように、表示エリア110Pの外側で、その両端部が、各々接点(第1の接点)Na2を介して電気的に接続されている。ここでは、4行目及び5行目の電源ラインLa4及びLa5が、接点Na2において6行目の電源ラインLa6に接続され、当該電源ラインLa6が、各々接点Na2の外方にさらに延伸して、引き出し配線(第2の配線)Lpl2を形成している。引き出し配線Lpl2は、所定の位置で接点(第2の接点)Nb2を介して、引き出し配線Lpl2に直交する引き回し配線(第3の配線)Lr2に接続されている。当該引き回し配線Lr2は、上記引き回し配線Lr1と同様に、図2、図3に示すように、表示エリアの110Pの図面下方に配置された電源ドライバ130に接続されている。
さらに、7〜9行目の電源ラインLa7〜La9においても同様に、図2、図3に示すように、表示エリア110Pの外側で、その両端部が、各々接点(第1の接点)Na3を介して電気的に接続されている。ここでは、7行目及び8行目の電源ラインLa7及びLa8が、接点Na3において9行目の電源ラインLa9に接続され、当該電源ラインLa9が、各々接点Na3の外方にさらに延伸して、引き出し配線(第2の配線)Lpl3を形成している。引き出し配線Lpl3は、所定の位置で接点(第2の接点)Nb3を介して、引き出し配線Lpl3に直交する引き回し配線(第3の配線)Lr3に接続されている。当該引き回し配線Lr3は、上記引き回し配線Lr1、Lr2と同様に、図2、図3に示すように、表示エリアの110Pの図面下方に配置された電源ドライバ130に接続されている。
すなわち、引き回し配線Lr1〜Lr3は、図2、図3に示すように、表示エリア110Pの左右両側の外方領域に、列方向(図面上下方向)に相互に平行するように一対配設され、各々の一端(図面下方端)側が電源ドライバ130に接続されている。
そして、電源ドライバ130は、後述するコントローラ150から供給される電源制御信号に基づいて、各行の電源ラインLaに所定のタイミングで所定の電圧レベル(発光レベル又は非発光レベル)の電源電圧Vsaを一斉に印加する。具体的には、電源ドライバ130は、後述する表示駆動動作(駆動制御方法)において、発光動作時(発光動作期間)のみ、表示エリア110Pの両側に配設された各引き回し配線Lr1〜Lr3及び引き出し配線Lpl1〜Lpl3を介して、各行の電源ラインLa1〜La9の両側から発光レベル(例えばハイレベル)の電源電圧Vsaを印加する。これにより、各行の電源ラインLa1〜La9に接続された画素PIXに上記電源電圧Vsaが一斉に印加される。一方、電源ドライバ130は、各行の画素PIXへの書込動作期間を含む非発光動作時には、各行の電源ラインLa1〜La9の両側から非発光レベル(例えばローレベル)の電源電圧Vsaを印加する。このように、各行の電源ラインLa1〜La9の両側から一定の電源電圧Vsaを印加することにより、電源ラインLa1〜La9の配線長が長い場合であっても、各画素PIXに略均一の電圧レベルの電源電圧Vsaを供給することができる。
データドライバ140は、表示パネル110の各データラインLdに接続され、後述するコントローラ150から供給されるデータ制御信号に基づいて、画像データに応じた階調信号(階調電圧Vdata)を生成して、各データラインLdを介して画素PIXへ供給する。
コントローラ150は、表示装置100の外部から供給される画像データに基づいて、輝度階調データを含むデジタルデータからなる表示データを生成してデータドライバ140に供給する。また、コントローラ150は、画像データに基づいて生成又は抽出されるタイミング信号に基づいて、上述した選択ドライバ120及び電源ドライバ130、データドライバ140の動作状態を制御して、表示パネル110における所定の駆動制御動作を実行するための選択制御信号及び電源制御信号、データ制御信号を生成して出力する。
(画素)
次に、本実施形態に係る表示パネル110に配列される画素PIXの構成例について具体的に説明する。
図5は、本実施形態に係る表示パネルに適用される画素の一例を示す回路構成図である。
次に、本実施形態に係る表示パネル110に配列される画素PIXの構成例について具体的に説明する。
図5は、本実施形態に係る表示パネルに適用される画素の一例を示す回路構成図である。
本実施形態に係る表示パネル110に適用される画素PIXは、例えば図5に示すように、表示パネル110の行方向に配設された選択ラインLsと列方向に配設されたデータラインLdとの各交点近傍に配置されている。各画素PIXは、電流駆動型の発光素子である有機EL素子OELと、該有機EL素子OELを発光駆動するための電流を生成する発光駆動回路DCと、を備えている。
ここで、発光駆動回路DCは、後述する駆動制御動作において、書込動作時には、選択ドライバ120から印加される選択レベルの選択信号Sselに基づいて画素PIXを選択状態に設定する。この状態で、データドライバ140から供給される階調信号(階調電圧Vdata)が発光駆動回路DCに書き込まれる。また、発光駆動回路DCは、発光動作時には、上記書き込まれた階調信号に応じた発光駆動電流を生成して、有機EL素子OELに供給する。
図5に示す発光駆動回路DCは、3個のトランジスタTr11〜Tr13と、キャパシタCsと、を備えた回路構成を有している。トランジスタTr11は、ゲート端子が選択ラインLsに接続され、ドレイン端子が電源ラインLaに接続され、ソース端子が接点N11に接続されている。トランジスタTr12は、ゲート端子が選択ラインLsに接続され、ソース端子がデータラインLdに接続され、ドレイン端子が接点N12に接続されている。トランジスタTr13は、ゲート端子が接点N11に接続され、ドレイン端子が電源ラインLaに接続され、ソース端子が接点N12に接続されている。また、キャパシタ(容量素子)Csは、トランジスタTr13のゲート端子(接点N11)及びソース端子(接点N12)間に接続されている。キャパシタCsは、トランジスタTr13のゲート・ソース端子間に形成される寄生容量であってもよいし、該寄生容量に加えて接点N11及び接点N12間に別個の容量素子を並列に接続したものであってもよい。
また、有機EL素子OELは、アノード(アノード電極)が上記発光駆動回路DCの接点N12に接続され、カソード(カソード電極)が共通電極Ecに接続されている。共通電極Ecは、図示を省略した定電圧源に接続され、所定の低電位の共通電圧Vcom(例えば接地電位Vgnd)が印加されている。
なお、図5において、トランジスタTr11〜Tr13については、特に限定するものではないが、例えば全て同一のチャネル型を有する薄膜トランジスタを適用することができる。トランジスタTr11〜Tr13は、アモルファスシリコン薄膜トランジスタであっても、ポリシリコン薄膜トランジスタであってもよい。
特に、トランジスタTr11〜Tr13としてnチャネル型のアモルファスシリコン薄膜トランジスタを適用した場合には、すでに確立されたアモルファスシリコン製造技術を適用して、多結晶型や単結晶型のシリコン薄膜トランジスタに比較して、簡易な製造プロセスで動作特性(電子移動度等)が均一で安定したトランジスタを実現することができる。
(表示装置の駆動制御方法)
図6は、本実施形態に係る表示装置の駆動制御方法の一例を示すタイミングチャートである。また、図7は、本実施形態に係る画素における書込動作及び発光動作を説明するための動作状態図である。
図6は、本実施形態に係る表示装置の駆動制御方法の一例を示すタイミングチャートである。また、図7は、本実施形態に係る画素における書込動作及び発光動作を説明するための動作状態図である。
そして、図5に示したような回路構成を有する画素PIXが配列された表示パネル110を備えた表示装置100における駆動制御動作は、図6に示すように、所定の1処理サイクル期間Tcyc内に、画像データに応じた電圧成分を保持させる書込動作(書込動作期間Twrt)と、該書込動作終了後に、有機EL素子OELを画像データに応じた輝度階調で発光させる発光動作(発光動作期間Tem)と、を実行するように制御される。
まず、表示パネル110の各画素PIXへの書込動作(書込動作期間Twrt)においては、図6に示すように、選択ドライバ120から各選択ラインLsに選択レベル(ハイレベル;例えば+15V)の選択信号Sselが順次印加されることにより、当該選択ラインLsに接続された各画素PIXが選択状態に設定される。また、このとき、電源ドライバ130から各行の電源ラインLaに非発光レベル(ローレベル;例えば負電圧)の電源電圧Vsaが印加される。このように各画素PIXが選択状態に設定された状態で、データドライバ140から各データラインLdに画像データに応じた負の電圧値の階調電圧Vdataが供給される。
これにより、各画素PIXの発光駆動回路DCに設けられたトランジスタTr11〜Tr13がオン動作して、図7(a)に示すように、電源ラインLaからトランジスタTr13、接点N12、トランジスタTr12、データラインLdを介してデータドライバ140方向に、トランジスタTr13のゲート・ソース端子間に生じた電位差(ゲート・ソース間電圧)に応じた書込電流Iaが流れる。
このとき、各画素PIXのキャパシタCsには、接点N11及びN12間に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される。また、このとき、電源ラインLaには、共通電圧Vcom以下の電源電圧Vsaが印加され、さらに、書込電流Iaが画素PIXからデータラインLd方向に引き抜かれるように設定されている。これにより、有機EL素子OELのアノード(接点N12)に印加される電位は、カソードの電位(共通電圧Vcom)よりも低くなるため、有機EL素子OELには電流が流れず各画素PIXは発光動作しない(非発光動作)。
次いで、書込動作(書込動作期間Twrt)終了後の発光動作(発光動作期間Tem)においては、図6に示すように、選択ラインLsに非選択レベル(ローレベル;例えば−15V)の選択信号Sselを印加することにより、各画素PIXを非選択状態に設定する。これにより、各画素PIXの発光駆動回路DCに設けられたトランジスタTr11及びTr12がオフ動作して、データラインLdと各画素PIXとの接続が遮断される。このとき、各画素PIXのキャパシタCsには、上述した書込動作において蓄積された電荷が保持されるので、トランジスタTr13はオン状態を維持する。そして、電源ラインLaに発光レベル(ハイレベル;例えば+15V)の電源電圧Vsaが印加されることにより、電源ラインLaからトランジスタTr13、接点N12を介して、各画素PIXの有機EL素子OELに、上記書込電流Iaと略同等の電流値の発光駆動電流Ibが流れる。
このとき、各画素PIXのキャパシタCsに保持される電圧成分は、階調電圧Vdataに略相当するので、有機EL素子OELに流れる発光駆動電流Ibは、当該書込電流Iaと略同等の電流値となる。これにより、表示パネル110に配列された各画素PIXの有機EL素子OELは、書込動作期間Twrtに書き込まれた画像データ(階調電圧Vdata)に応じた輝度階調で一斉に発光するので、表示パネル110に所望の画像情報が表示される。
なお、上述した画素の構成(図5)については、アクティブマトリクス型の駆動方式に適用可能な画素回路(発光駆動回路)の一例を示したものに過ぎず、本発明はこれに限定されるものではない。すなわち、表示装置の駆動制御方法として、上述したように、画像データを各画素PIXに書き込む書込動作期間を含む非発光動作時と、発光動作時とで電源ラインLaを介して各画素PIXに供給される電源電圧Vsaの電圧レベルを切り替えるものであれば、本発明の構成を良好に適用することができる。
また、本実施形態においては、画素の一例として、表示データに応じた電圧値の階調電圧を印加することにより、各画素の発光素子に表示データに応じた発光駆動電流を流して、所望の輝度階調で発光動作(表示動作)させる電圧指定型の階調制御方式に対応した回路構成を備えた場合について説明したが、本発明はこれに限定されるものではない。すなわち、本実施形態に適用可能な画素は、例えば、表示データに応じた電流値の階調電流を供給することにより、各画素に設けられた発光素子に表示データに応じた発光駆動電流を流して、所望の輝度階調で発光動作させる電流指定型の階調制御方式に対応した回路構成を備えたものであってもよい。
(比較検証)
次に、本実施形態に係る表示装置(回路基板を適用した発光パネルを備えた発光装置)における作用効果について、比較対象を示して詳しく説明する。
次に、本実施形態に係る表示装置(回路基板を適用した発光パネルを備えた発光装置)における作用効果について、比較対象を示して詳しく説明する。
表示装置の表示画質を高精細化や大画面化する場合、走査線(選択ラインに相当する)の数を増やすと、それに比例して電源ラインの数も増加する。そのため、電源ラインに所定の電源電圧を印加する場合には、以下に比較対象として示すように、複数の電源ラインを1グループとして、当該グループごとに単一の引き回し線に接続して、電源ドライバが駆動する配線数(すなわち、電源電圧を印加する出力端子数)を削減する手法が知られている。このような配線接続構造は、例えばランドスケープ型(横長)の表示パネルを備えた表示装置において、レイアウト上の制約から電源ドライバを表示パネル(又は表示エリア)の下方側に配置する場合に一般的に用いられる。
図8は、本実施形態の比較対象となる表示装置に適用される表示パネルと電源ドライバ間の配線接続構造を示す概略図である。図8においては、図示の都合上、表示パネルの周辺回路のうち、電源ドライバ以外の構成を省略した。図9は、比較対象となる表示装置に適用される表示パネルと電源ドライバ間の配線接続構造を示す要部構成図であり、図10は、比較対象となる表示装置に適用される表示パネルと電源ドライバ間の配線接続構造を示す要部断面図である。ここで、図10(a)は、図9における表示パネルのXC−XC線(本明細書においては図9中に示したローマ数字の「10」に対応する記号として便宜的に「X」を用いる;以下同じ)に沿った断面を示す概略断面図であり、図10(b)は、図9における表示パネルのXD−XD線に沿った断面を示す概略断面図である。なお、図8、図9に示す平面図においては、各電源ラインLa1〜La9と引き回し配線Lr1〜Lr3との接続関係のみを示し、図10に示す電源ラインLa1〜La9と引き回し配線Lr1〜Lr3との間に設けられる絶縁膜の図示を省略した。また、上述した実施形態と同等の構成については同一の符号を付してその説明を省略する。比較対象においても、上述した実施形態と同様に、説明を簡略化するため、表示エリア110Pに9本の電源ラインLa1〜La9が配設されているものとする。
比較対象となる表示装置においては、図8に示すように、表示エリア110Pの行方向に配設された複数の電源ラインLa1〜La9は、各々の両端部が表示エリア110Pの外方にまで独立して延伸し、相互に電気的に接続されていない。すなわち、1〜9行目の電源ラインLa1〜La9は、図9、図10(a)、(b)に示すように、基板11上に各々独立して平行に延在するようにパターニング形成されている。また、電源ラインLa1〜La9を含む基板11上には、上述した実施形態と同様に、絶縁膜12が形成されている。
そして、1〜3行目の電源ラインLa1〜La3は、図8、図9に示すように、表示エリア110Pの外側で、各々個別の接点Nc1〜Nc3を介して、電源ラインLa1〜La3に直交する単一の引き回し配線Lr1に接続されている。ここで、図10(a)、(b)に示すように、引き回し配線Lr1は、電源ラインLa1〜La9を被覆するように形成された絶縁膜12上にパターニング形成されている。引き回し配線Lr1は、絶縁膜12に設けられた個別のコンタクトホール(上記接点Nc1〜Nc3に相当する)を介して、下層の電源ラインLa1〜La3と電気的に接続されている。そして、引き回し配線Lr1は、図8、図9に示すように、表示エリアの110Pの図面下方に配置された電源ドライバ130に接続されている。
4〜6行目の電源ラインLa4〜La6においても同様に、図8、図9に示すように、表示エリア110Pの外側で、各々個別の接点Nc4〜Nc6を介して、電源ラインLa4〜La6に直交する引き回し配線Lr2に接続されている。当該引き回し配線Lr2は、上記引き回し配線Lr1と同様に、図8、図9に示すように、表示エリアの110Pの図面下方に配置された電源ドライバ130に接続されている。
さらに、7〜9行目の電源ラインLa7〜La9においても同様に、図8、図9に示すように、表示エリア110Pの外側で、各々個別の接点Nc7〜Nc9を介して、電源ラインLa7〜La9に直交する引き回し配線Lr3に接続されている。当該引き回し配線Lr3は、上記引き回し配線Lr1、Lr2と同様に、図8、図9に示すように、表示エリアの110Pの図面下方に配置された電源ドライバ130に接続されている。
このような配線接続構造を有する表示装置においては、各電源ラインLa1〜La9に生じる寄生容量(配線容量)を均一化するために、図8、図9に示すように、表示エリア110Pの外方(より詳しくは、引き回し配線Lr1〜Lr3と接続される接点Nc1〜Nc9の位置よりも外方)にまで延伸させるように設計されている。ここで、電源ラインLa1〜La9に生じる寄生容量は、具体的には、図9、図10に示すように、各電源ラインLa1〜La9が絶縁膜12を介して、各引き回し配線Lr1〜Lr3と交差する領域に生じる容量成分(容量性負荷)であって、電源ラインLa1〜La9に電源電圧Vsaを印加する際の駆動負荷となるものである。図9、図10中では、この容量性負荷をClcで表記し、また、図9中では、この容量性負荷の形成領域を便宜的に丸で囲って示した。
この場合、任意の電源ラインLaとして、例えば電源ラインLa1に着目すると、隣接する3本の電源ラインLa1〜La3が個別の接点Nc1〜Nc3を介して共通の引き回し配線Lr1に接続されている。そのため、いずれの電源ラインLa(電源ラインLa1)も1本あたりに生じる寄生容量は、図9に示すように、表示エリア110Pの片側(図中右側外方)で6箇所、全体(左右両側)では12箇所の容量性負荷Clcから形成されることになる。すなわち、各電源ラインLaに生じる寄生容量が均等になるように設計されている。
ところで、このような配線接続構造を有する表示装置においては、走査線(選択ラインLs)の数が多い表示パネルを設計した場合、1本あたりの電源ラインLaに形成される容量性負荷Clcの数も多くなるため、電源ラインLaの駆動負荷が大きくなるという問題を有していた。例えば、表示パネルに配設される走査線(選択ラインLs)の数を540本とし、36本ずつを1グループとして、15本の引き回し配線を介して、電源ドライバ130から電源電圧Vsaを印加する場合、1本あたりの電源ラインLaに形成される容量性負荷Clc(すなわち、電源ラインLaと引き回し配線Lrの交差領域)の数は、1008箇所にも及ぶことになる。そのため、ドライバを含む表示装置の大型化や製品コストの上昇を招くという問題を有している。また、各電源ラインLaに生じる寄生容量にバラツキが生じた場合には、輝度ムラやちらつき等の画質の劣化を招くという問題も有している。
これに対して、本実施形態に係る表示装置100においては、図2、図3に示したように、表示パネル110の表示エリア110Pに配設された複数の電源ラインLaが予め複数(3つ)のグループに分割され、各グループに含まれる複数(3本=qと定義;qは1≦q≦nとなる正の整数)の電源ラインLaが、各々1本の引き出し配線Lpl1〜Lpl3に接続され、さらに、各引き出し配線Lpl1〜Lpl3が、個別の引き回し配線Lr1〜Lr3を介して電源ドライバ130に接続された構成を有している。
これにより、図2、図3に示すように、各引き出し配線Lpl1〜Lpl3が絶縁膜12を介して、各引き回し配線Lr1〜Lr3と交差する領域(容量性負荷Clc)の数は、いずれの電源ラインLaも表示エリア110Pの片側(図中右側外方)で2箇所、全体(左右両側)では4箇所となり、1本あたりの電源ラインLaに生じる寄生容量は、上述した比較対象(12箇所)に比べて1/3(=1/q)に低減することができる。また、このとき、各電源ラインLaに形成される容量性負荷Clcの数を低減することができるので、電源ラインLaに生じる寄生容量を比較的簡易に均等にすることができる。
上述した実施形態に示した表示装置を、走査線(選択ライン)数540本、電源ライン幅290μmに形成した6.5インチサイズの表示パネルに適用し、9本の電源ラインを1本にまとめて、15本の引き回し配線を介して電源電圧を印加することにより駆動する場合の駆動負荷について、シミュレーション実験を行った結果を、次の表1に示す。
表1に示すように、比較対象となる表示装置においては、表示エリア外における電源ラインの引き出し部から引き回し配線を介して電源ドライバまでの配線経路に生じる寄生容量は3.7E−09Fであったのに対して、本実施形態に係る表示装置においては、6.2E−10Fであった。また、比較対象となる表示装置においては、表示パネル全体の寄生容量は、5.0E−09Fであったのに対して、本実施形態に係る表示装置においては、1.9E−09Fであった。これによれば、本実施形態に係る表示装置においては、電源ライン1本あたりの容量性負荷が、比較対象となる構成に比較して、概ね60%程度に低減することが判明した。
したがって、本実施形態に係る表示装置によれば、電源ラインLaの駆動負荷を低減することができるので、電源ドライバを含む表示装置の小型化や製品コストの低減を図ることができる。また、各電源ラインLaに生じる寄生容量を比較的簡易に均等にすることができるので、輝度ムラやちらつきを抑制して画質の向上を図ることができる。
なお、上述した実施形態に示した表示装置の駆動制御方法(図6参照)においては、1処理サイクル期間Tcyc内に、表示パネル110の各画素PIXへの書込動作(書込動作期間Twrt)と発光動作(発光動作期間Tem)を別個のタイミングで実行する場合について説明した。すなわち、上述した駆動制御方法においては、まず、書込動作(書込動作期間Twrt)において、表示パネル110に配列された各行の画素PIXに、画像データに応じた電圧成分を保持させる動作を順次実行して、全ての画素PIXに画像データを書き込む。その後、発光動作(発光動作期間Tem)において、全ての画素PIXの有機EL素子OELを、上記書込動作により保持された電圧成分に基づいて、画像データに応じた輝度階調で一斉に発光させる制御動作を適用している。本発明は、このような表示装置の駆動制御方法に限定されるものではなく、以下に示すような、本実施形態に特有の構成に対応した駆動制御方法を適用するものであってもよい。
(表示装置の駆動制御方法の他の例)
図11は、本実施形態に係る表示装置の駆動制御方法の他の例を示すタイミングチャートである。ここで、上述した駆動制御方法(図6、図7参照)と同等の制御動作については説明を簡略化する。
図11は、本実施形態に係る表示装置の駆動制御方法の他の例を示すタイミングチャートである。ここで、上述した駆動制御方法(図6、図7参照)と同等の制御動作については説明を簡略化する。
図2、図3に示したように、本実施形態に係る表示パネル110は、互いに隣接する数行(例えば隣接する3行)の画素PIXごとにグループ分けされていることを特徴としている。すなわち、各グループに含まれる電源ラインLaが、グループごとに個別の引き回し配線Lrを介して電源ドライバ130に接続されている。そこで、本実施形態に係る表示装置においては、図11に示すように、グループごとに個別のタイミングで書込動作及び発光動作を実行する駆動制御方法を適用することができる。
まず、表示パネル110の1〜3行目の各画素PIXへの書込動作(書込動作期間Twrt)においては、図11に示すように、各選択ラインLsに選択レベルの選択信号Sselを順次印加して各行の画素PIXを選択状態に設定し、各選択状態に同期して、各データラインLdを介して画像データに応じた階調電圧Vdataを書き込む。このとき、1〜3行目の電源ラインLa1〜La3には、電源ドライバ130から引き回し配線Lr1を介して非発光レベルの電源電圧Vsaが印加される。これにより、各行の画素PIXは発光しない(非発光動作)。
次いで、1〜3行目の各画素PIXの発光動作(発光動作期間Tem)においては、図11に示すように、3行目の画素PIXへの書込動作が終了した時点で、電源ドライバ130から引き回し配線Lr1を介して、1〜3行目の電源ラインLa1〜La3に発光レベルの電源電圧Vsaが同時に印加される。これにより、1〜3行目の各画素PIXは、書込動作時に書き込まれた画像データ(階調電圧Vdata)に応じた輝度階調で一斉に発光する(発光動作)。
このようなグループ単位の駆動制御動作(書込動作及び発光動作)を、図11に示すように、4〜6行目及び7〜9行目の各画素PIXについても順次実行することにより、結果的に、表示パネル110の各行の画素PIXに、画像データに応じた階調電圧Vdataが順次書き込まれるとともに、当該書込動作が終了した行が含まれるグループごとに画素PIXが発光する。これにより、表示パネル110に所望の画像情報が表示される。
なお、図11に示した表示装置の駆動制御方法を実行するための電源ドライバ130は、コントローラ150から供給される電源制御信号に基づいて、各グループの電源ラインLa1〜La3、La4〜La6、La7〜La9に、所定のタイミングで発光レベル又は非発光レベルの電源電圧Vsaを順次印加するように構成されている。具体的には、電源ドライバ130は、書込動作を行う行の画素PIXが含まれるグループの電源ラインLa(La1〜La3又はLa4〜La6、La7〜La9)に対してのみ、当該グループの電源ラインLaが接続された引き回し配線Lr(Lr1又はLr2、Lr3)を介して、非発光レベルの電源電圧Vsaを印加する。そして、書込動作が終了した当該グループの電源ラインLa(La1〜La3又はLa4〜La6、La7〜La9)に対して、引き回し配線Lr(Lr1又はLr2、Lr3)を介して、発光レベルの電源電圧Vsaを印加する。すなわち、電源ドライバ130は、各グループに対応する引き回し配線Lr(Lr1又はLr2、Lr3)に、個別のタイミングで発光レベル又は非発光レベルの電源電圧Vsaを印加するものであればよい。
(電子機器の適用例)
次に、上述した実施形態に係る表示パネル(本発明に係る回路基板を備えた発光パネル)を適用した電子機器について図面を参照して説明する。
次に、上述した実施形態に係る表示パネル(本発明に係る回路基板を備えた発光パネル)を適用した電子機器について図面を参照して説明する。
上述した実施形態に示したように、有機EL素子OELを有する各画素PIXが2次元配列された表示パネル110を備える表示装置100は、例えばデジタルカメラや薄型テレビジョン、モバイル型のパーソナルコンピュータ、携帯電話等、種々の電子機器の表示デバイスとして良好に適用できるものである。
図12は、本実施形態の適用例に係るデジタルカメラの構成例を示す斜視図であり、図13は、本実施形態の適用例に係る薄型テレビジョンの構成例を示す斜視図であり、図14は、本実施形態の適用例に係るモバイル型のパーソナルコンピュータの構成例を示す斜視図であり、図15は、本実施形態の適用例に係る携帯電話の構成例を示す図である。
図12において、デジタルカメラ210は、大別して、本体部211と、レンズ部212と、操作部213と、上述した実施形態に示した表示装置100を備える表示部214と、シャッターボタン215とを備えている。これによれば、表示部214における駆動負荷を低減してドライバを含む装置構成の小型化及び製品コストの低減を図ることができる。また、表示部214における駆動負荷を均一化して画質の向上を図ることができる。
また、図13において、薄型テレビジョン220は、大別して、本体部221と、上述した実施形態に示した表示装置100を備える表示部222と、操作用コントローラ(リモコン)223と、を備えている。これによれば、表示部222における駆動負荷を低減してドライバを含む装置構成の小型化及び製品コストの低減を図ることができる。また、表示部222における駆動負荷を均一化して画質の向上を図ることができる。
また、図14において、パーソナルコンピュータ230は、大別して、本体部231と、キーボード232と、上述した実施形態に示した表示装置100を備える表示部233とを備えている。この場合においても、表示部233における駆動負荷を低減してドライバを含む装置構成の小型化及び製品コストの低減を図ることができる。また、表示部233における駆動負荷を均一化して画質の向上を図ることができる。
また、図15において、携帯電話240は、大別して、操作部241と、受話口242と、送話口243と、上述した実施形態に示した表示装置100を備える表示部244とを備えている。この場合においても、表示部244における駆動負荷を低減してドライバを含む装置構成の小型化及び製品コストの低減を図ることができる。また、表示部244における駆動負荷を均一化して画質の向上を図ることができる。
なお、上述した実施形態においては、本発明に係る回路基板の配線接続構造を、有機EL表示装置(発光装置)に適用した場合について詳しく説明したが、本発明はこれに限定されるものではない。本発明は、複数の配線を単一のドライバにより駆動するものであれば、有機EL表示装置以外の他の表示装置や発光装置に適用するものであってもよい。また、本発明は、発光素子についても、有機EL素子に限定されるものではなく、他の自発光素子を適用するものであってもよい。
100 表示装置
110 表示パネル
120 選択ドライバ
130 電源ドライバ
140 データドライバ
150 コントローラ
PIX 画素
DC 発光駆動回路
OEL 有機EL素子
La、La1〜La9 電源ライン
Lpl1〜Lpl3 引き出し配線
Lr、Lr1〜Lr3 引き回し配線
Clc 容量性負荷
110 表示パネル
120 選択ドライバ
130 電源ドライバ
140 データドライバ
150 コントローラ
PIX 画素
DC 発光駆動回路
OEL 有機EL素子
La、La1〜La9 電源ライン
Lpl1〜Lpl3 引き出し配線
Lr、Lr1〜Lr3 引き回し配線
Clc 容量性負荷
Claims (8)
- 基板の第1の方向に配設された複数の第1の配線と、
前記複数の第1の配線を複数のグループに分割し、該グループごとに個別の第1の接点を介して接続され、前記第1の方向に配設された複数の第2の配線と、
前記第2の配線に交差する第2の方向に配設された複数の第3の配線と、
を有し、
前記複数の第2の配線は、各々、個別の第2の接点を介して個別の前記第3の配線に接続されるとともに、当該接続される前記第3の配線以外の前記第3の配線と絶縁膜を介して交差することを特徴とする回路基板。 - 請求項1に記載の回路基板上に複数の画素が配列された発光パネルを備える発光装置において、
前記複数の画素は、前記複数の第1の配線の何れかにそれぞれ接続されていることを特徴とする発光装置。 - 前記複数の第2の配線及び前記複数の第3の配線は、前記複数の第1の配線の両端側に配設され、
前記複数の第1の配線は、前記所定の電圧が両端から印加されることを特徴とする請求項2記載の発光装置。 - 前記複数の第2の配線及び前記複数の第3の配線が前記絶縁膜を介して交差する領域に生じる容量成分が、前記複数の第2の配線で各々均等に設定されていることを特徴とする請求項2又は3記載の発光装置。
- 前記複数の第3の配線に接続され、前記所定の電圧を、前記複数の第3の配線及び前記複数の第2の配線を介して、全ての前記複数の第1の配線に一斉に印加する電源駆動回路を、さらに備えることを特徴とする請求項2乃至4のいずれかに記載の発光装置。
- 前記電源駆動回路は、前記複数の画素が2次元配列された発光エリアの外方であって、かつ、発光パネルの列方向側に配置されていることを特徴とする請求項5記載の発光装置。
- 前記複数の画素は、電流駆動型の発光素子を備えることを特徴とする請求項2乃至6のいずれかに記載の発光装置。
- 請求項2乃至7のいずれかに記載の発光装置が実装されてなることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010028722A JP2011164456A (ja) | 2010-02-12 | 2010-02-12 | 回路基板及び発光装置並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010028722A JP2011164456A (ja) | 2010-02-12 | 2010-02-12 | 回路基板及び発光装置並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011164456A true JP2011164456A (ja) | 2011-08-25 |
Family
ID=44595186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010028722A Pending JP2011164456A (ja) | 2010-02-12 | 2010-02-12 | 回路基板及び発光装置並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011164456A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015166920A1 (ja) * | 2014-04-28 | 2015-11-05 | シャープ株式会社 | 表示装置 |
US9615411B2 (en) | 2013-07-16 | 2017-04-04 | Samsung Display Co., Ltd. | Backlight unit including a power transmitting wire |
KR20190071159A (ko) * | 2017-12-14 | 2019-06-24 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
CN112056005A (zh) * | 2018-05-10 | 2020-12-08 | 夏普株式会社 | 显示装置 |
-
2010
- 2010-02-12 JP JP2010028722A patent/JP2011164456A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9615411B2 (en) | 2013-07-16 | 2017-04-04 | Samsung Display Co., Ltd. | Backlight unit including a power transmitting wire |
WO2015166920A1 (ja) * | 2014-04-28 | 2015-11-05 | シャープ株式会社 | 表示装置 |
JPWO2015166920A1 (ja) * | 2014-04-28 | 2017-04-20 | シャープ株式会社 | 表示装置 |
KR20190071159A (ko) * | 2017-12-14 | 2019-06-24 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
KR102497478B1 (ko) * | 2017-12-14 | 2023-02-08 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
CN112056005A (zh) * | 2018-05-10 | 2020-12-08 | 夏普株式会社 | 显示装置 |
CN112056005B (zh) * | 2018-05-10 | 2024-04-30 | 夏普株式会社 | 显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110610684B (zh) | 一种有机电致发光显示面板及显示装置 | |
JP5502864B2 (ja) | アクティブマトリクス基板及び有機el表示装置 | |
JP2019194715A (ja) | 表示装置および電子機器 | |
KR20200029428A (ko) | 표시 장치 및 전자 기기 | |
KR101065321B1 (ko) | 유기전계발광 표시장치 및 그 구동방법 | |
US20110025659A1 (en) | Organic light emitting display device | |
JP4467910B2 (ja) | アクティブマトリクス型表示装置 | |
TW201207820A (en) | Pixel and organic light emitting display including the same | |
JP2009109853A (ja) | アクティブマトリクス型表示装置 | |
JP2009116115A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP6736276B2 (ja) | 表示パネルおよび表示装置 | |
US9053666B2 (en) | Display device and electronic apparatus | |
JP4039441B2 (ja) | 電気光学装置および電子機器 | |
US20240029652A1 (en) | Pixel circuit, display device, and electronic apparatus | |
JP2011164456A (ja) | 回路基板及び発光装置並びに電子機器 | |
JP2008102214A (ja) | アクティブマトリクス型表示装置 | |
JP2015060020A (ja) | 表示装置及び電子機器 | |
JP2007316513A (ja) | アクティブマトリクス型表示装置 | |
JP2008134346A (ja) | アクティブマトリクス型表示装置 | |
JP2009122196A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP2009115839A (ja) | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 | |
JP5903421B2 (ja) | 表示装置 | |
JP4550372B2 (ja) | アクティブマトリクス型表示装置 | |
JP5442678B2 (ja) | 表示装置 | |
JP5085011B2 (ja) | アクティブマトリクス型表示装置 |