JP2011134832A - Stacked ceramic capacitor and method of manufacturing the same - Google Patents
Stacked ceramic capacitor and method of manufacturing the same Download PDFInfo
- Publication number
- JP2011134832A JP2011134832A JP2009292035A JP2009292035A JP2011134832A JP 2011134832 A JP2011134832 A JP 2011134832A JP 2009292035 A JP2009292035 A JP 2009292035A JP 2009292035 A JP2009292035 A JP 2009292035A JP 2011134832 A JP2011134832 A JP 2011134832A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- electrode layer
- pattern
- capacitor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 57
- 239000003990 capacitor Substances 0.000 claims abstract description 35
- 239000004020 conductor Substances 0.000 claims description 58
- 239000000919 ceramic Substances 0.000 claims description 54
- 238000007639 printing Methods 0.000 claims description 12
- 238000010304 firing Methods 0.000 claims description 11
- 238000010030 laminating Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 abstract description 218
- 239000011229 interlayer Substances 0.000 abstract description 9
- 238000003475 lamination Methods 0.000 abstract description 3
- 238000007650 screen-printing Methods 0.000 description 22
- 239000000843 powder Substances 0.000 description 18
- 229920005989 resin Polymers 0.000 description 17
- 239000011347 resin Substances 0.000 description 17
- 238000000034 method Methods 0.000 description 16
- 230000032798 delamination Effects 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 238000009413 insulation Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 7
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 5
- 229910002113 barium titanate Inorganic materials 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 101100513612 Microdochium nivale MnCO gene Proteins 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005238 degreasing Methods 0.000 description 2
- 238000007606 doctor blade method Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229920002678 cellulose Polymers 0.000 description 1
- 239000001913 cellulose Substances 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011812 mixed powder Substances 0.000 description 1
- 239000012046 mixed solvent Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Abstract
Description
本発明は、積層セラミックコンデンサおよびその製法に関するものである。 The present invention relates to a multilayer ceramic capacitor and a method for manufacturing the same.
近年、電子機器の小型化、高密度実装化に伴い、電子機器の中に実装される積層セラミックコンデンサは小型高容量化が求められ、このため誘電体層や内部電極層の薄層化および多層化が進められている。 In recent years, with the downsizing and high density mounting of electronic devices, multilayer ceramic capacitors mounted in electronic devices are required to be small and have high capacity. For this reason, dielectric layers and internal electrode layers are made thinner and multilayered. Is being promoted.
このような積層セラミックコンデンサでは、誘電体層の薄層化および多層化に伴い、誘電体層間に形成された内部電極層の厚みが大きく影響するようになり、内部電極層が形成されている部分と形成されていない部分との間で内部電極層の厚みによる段差が累積し、内部電極層の形成されていない周囲の誘電体層同士の密着が弱く、デラミネーションやクラックが発生しやすくなる。 In such a multilayer ceramic capacitor, the thickness of the internal electrode layer formed between the dielectric layers is greatly influenced by the thinning and multilayering of the dielectric layer, and the portion where the internal electrode layer is formed. Steps due to the thickness of the internal electrode layer are accumulated between the portions where the internal electrode layers are not formed, the adhesion between the surrounding dielectric layers where the internal electrode layers are not formed is weak, and delamination and cracks are likely to occur.
この対策として、例えば、特許文献１には、積層セラミック電子部品の製法が開示されている。この製法は、図５（ａ）に示すように、先に、内部電極パターン５１に対応する領域が開口されたスクリーン印刷版Ａを用いてセラミックグリーンシート５３の主面に内部電極パターン５１を形成し、次に、図５（ｂ）に示すように、内部電極パターン５１に対してネガの状態であり、内部電極パターン５１を除いた周囲の領域が開口されたスクリーン印刷版Ｂを用いて、内部電極パターン５１が形成されたセラミックグリーンシート５３の主面の内部電極パターン５１が形成されていない領域に段差を解消するためのセラミックパターン５５を形成するものである（図５（ｃ））。
As a countermeasure against this, for example,
この製法の場合、セラミックグリーンシート５３の主面に予め形成された内部電極パターン５１を基準にして、その内部電極パターン５１の周囲に段差を解消するためのパターンとしてのセラミックパターン５５が形成される。
In the case of this manufacturing method, a
また一方で、図６（ａ）に示すように、内部電極パターン５１に対応する領域５１Ｍと、内部電極パターン５１に対応する領域を除いた他の領域５４Ｍとを同時に印刷できるように開口したスクリーン印刷版Ｃを用いることにより、内部電極パターン５１とその周囲の段差を解消するための導体パターン５４とを同時に形成できる方法が提案されている（例えば、特許文献２を参照）。
On the other hand, as shown in FIG. 6A, the screen is opened so that the
この製法では、図６（ｂ）に示されるように、段差を解消するための導体パターン５４が内部電極パターン５１と同じ導体成分であることから、導体パターン５４を内部電極パターン５１から離して形成し、セラミックグリーンシート５３上において、内部電極パターン５１と導体パターン５４との間に隙間Ｇが形成される。
In this manufacturing method, as shown in FIG. 6B, the
そして、この製法の場合、内部電極パターン５１と導体パターン５４との間の隙間Ｇには、内部電極パターン５１と導体パターン５４とを形成したセラミックグリーンシート５３を複数積層して積層体を形成する際に、セラミックグリーンシート５３が入り込むため、焼成後のセラミック積層体は内部電極パターンと段差を解消するための導体パターンとの間の絶縁が確保されることになる（図６(ｃ)）。
In the case of this manufacturing method, in the gap G between the
そして、この製法では、内部電極パターン５１と段差を解消するための導体パターン５４とを形成するのに１回の印刷工程で済む上、スクリーン印刷版も１枚しか用いないことから製造工程において低コスト化が図れるという利点がある。
In this manufacturing method, only one printing process is required to form the
ところが、特許文献１に開示された製法により得られる積層セラミック電子部品では、内部電極パターン５１とセラミックパターン５５とをそれぞれの印刷工程により形成するものであることから、製造コストの増加を招くという問題を有している。
However, in the multilayer ceramic electronic component obtained by the manufacturing method disclosed in
また、この製法では、図５（ｃ）に示したように、内部電極パターン５１とセラミックパターン５５との位置合わせの困難さから位置ずれが起こりやすいために、内部電極パターン５１の端部５７にセラミックパターン５５が乗り上げる場合があり、このような場合、局部的な厚みの増加によるデラミネーションの発生を防ぎきれないという問題があった。
Further, in this manufacturing method, as shown in FIG. 5C, since the positional deviation is likely to occur due to the difficulty in alignment between the
また、特許文献２に開示された製法により得られるセラミック積層体では、セラミックグリーンシート５３の厚みが薄くなると、積層数の多い積層体を形成する際の変形が大きいために、隙間Ｇに入り込むセラミックグリーンシート５３のみならず、その表面に形成された内部電極パターン５１までも変形しやすくなる。
In addition, in the ceramic laminate obtained by the manufacturing method disclosed in Patent Document 2, when the thickness of the ceramic
このようなセラミック積層体中における内部電極パターン５１の変形は、内部電極パターン５１が一層置きに重なるように積層されている内部電極パターン５１の長手方向の端部側に比べて、内部電極パターン５１の端部が積層方向の全層に渡って揃えられている内部電極パターン５１の長辺側で顕著であった。
The deformation of the
また、この製法により得られるセラミック積層体では、段差を解消するための導体パターン５４を内部電極パターン５１から離して形成しなければならないため、内部電極パターン５１の周囲の段差を解消するための導体パターン５４を形成する領域を大きく取る必要がある。このため、セラミックグリーンシート５３上に形成される内部電極パターン５１の面積を広くすることが困難であり、内部電極層の有効面積を増やすことができないことから、結果的に、高容量化が困難となっていた。
Further, in the ceramic laminate obtained by this manufacturing method, since the
従って、本発明は、誘電体層を薄層化して積層数を増加した場合にも、内部電極層の厚みによる段差を無くすことができ、高容量化とともに優れた高温負荷寿命を有する積層セラミックコンデンサおよびその製法を提供することを目的とする。 Therefore, the present invention eliminates a step due to the thickness of the internal electrode layer even when the number of stacked layers is increased by thinning the dielectric layer, and the multilayer ceramic capacitor has an excellent high temperature load life as well as a high capacity. And it aims at providing the manufacturing method.
本発明の積層セラミックコンデンサは、複数の誘電体層と複数の長方形状の内部電極層とが交互に積層されたコンデンサ本体と、該コンデンサ本体の前記内部電極層が露出した対向する一対の端面にそれぞれ設けられた外部電極とを有する積層セラミックコンデンサにおいて、前記内部電極層が設けられている層間であって、前記内部電極層の周囲のうち、該内部電極層の前記外部電極との接続端と反対側にある非接続端側の領域以外の周囲に、前記内部電極層の主成分と同じ成分を含む金属部が島状に分布していることを特徴とする。 The multilayer ceramic capacitor of the present invention includes a capacitor main body in which a plurality of dielectric layers and a plurality of rectangular internal electrode layers are alternately stacked, and a pair of opposing end surfaces of the capacitor main body where the internal electrode layers are exposed. In the multilayer ceramic capacitor having the external electrodes respectively provided, between the internal electrode layers and the periphery of the internal electrode layers, the connection ends of the internal electrode layers with the external electrodes; A metal portion including the same component as the main component of the internal electrode layer is distributed in an island shape around a region other than the non-connected end region on the opposite side.
このような構成によれば、コンデンサ本体を構成する内部電極層の前記内部電極層の周囲のうち、該内部電極層の前記外部電極との接続端と反対側にある非接続端側の領域以外の領域に、内部電極層の主成分と同じ成分を含む金属部が島状に分布していることから、内部電極層の厚みによる段差を無くすことができる。 According to such a configuration, a region other than the region on the non-connection end side on the side opposite to the connection end of the internal electrode layer to the external electrode in the periphery of the internal electrode layer of the internal electrode layer constituting the capacitor body. Since the metal portions containing the same component as the main component of the internal electrode layer are distributed in the form of islands in this region, a step due to the thickness of the internal electrode layer can be eliminated.
また、前記内部電極層の周囲のうち、該内部電極層の前記外部電極との接続端と反対側にある非接続端側の領域以外の周囲に形成された金属部は、上述のように、島状に分布するように形成されており、内部電極層とは絶縁されていることから、積層セラミックコンデンサの機能も十分に発現させることができ、高い静電容量を得ることができる。 In addition, the metal part formed around the internal electrode layer other than the region on the non-connection end side on the side opposite to the connection end with the external electrode of the internal electrode layer, as described above, Since it is formed so as to be distributed in an island shape and insulated from the internal electrode layer, the function of the multilayer ceramic capacitor can be sufficiently exhibited, and a high capacitance can be obtained.
さらに本発明によれば、複数の誘電体層が積層され一体化された層間に金属部が形成されていることから、誘電体層はその厚みが全体に渡ってほぼ等しくなっている。このため、誘電体層の絶縁性が安定していることから高温負荷寿命を高めることができる。 Furthermore, according to the present invention, since the metal portion is formed between the layers in which the plurality of dielectric layers are laminated and integrated, the thickness of the dielectric layers is substantially equal throughout. For this reason, since the insulating property of the dielectric layer is stable, the high temperature load life can be increased.
本発明の積層セラミックコンデンサでは、前記内部電極層の平均厚みが、前記誘電体層の平均厚みの４０〜８０％であることが望ましい。 In the multilayer ceramic capacitor of the present invention, it is desirable that the average thickness of the internal electrode layer is 40 to 80% of the average thickness of the dielectric layer.
本発明において、前記内部電極層の平均厚みが、誘電体層の平均厚みの４０〜８０％である場合には、積層セラミックコンデンサに発生するクラックやデラミネーションを低減することができるとともに、高い静電容量を得ることができる。 In the present invention, when the average thickness of the internal electrode layer is 40 to 80% of the average thickness of the dielectric layer, cracks and delamination generated in the multilayer ceramic capacitor can be reduced and a high static Capacitance can be obtained.
本発明の積層セラミックコンデンサの製法は、（ａ）セラミックグリーンシートを形成する工程と、（ｂ）該セラミックグリーンシートの一方主面に、長方形状の内部電極パターンに対応する領域のメッシュの開口率を５５〜７０％、前記内部電極パターンを除いた周囲のうち前記内部電極パターンの長手方向の端部側の領域に対応する領域のメッシュは開口せず、前記内部電極パターンの長手方向に対して垂直な方向の領域に対応する領域のメッシュの開口率を３５〜４５％としたスクリーン印刷版を用いて、ペースト粘度が１０〜５０Ｐａ・ｓの導体ペーストをスキージ速度が２００〜４００ｍｍ／ｓｅｃの条件で印刷して導体膜を形成する工程と、（ｃ）該導体膜が形成されたセラミックグリーンシートを複数積層して積層体を形成する工程と、（ｄ）該積層体を焼成して、複数の誘電体層と複数の長方形状の内部電極層とが交互に積層され、対向する一対の端面に前記内部電極層が露出しているとともに、前記内部電極層が設けられている層間であって、前記内部電極層の周囲のうち、該内部電極層の前記外部電極との接続端と反対側にある非接続端側の領域以外の領域に、前記内部電極層の主成分と同じ成分を含む金属部が島状に分布しているコンデンサ本体を形成する工程と、（ｅ）前記コンデンサ本体の対向する前記一対の端面に外部電極を形成する工程とを備えることを特徴とする。 The manufacturing method of the multilayer ceramic capacitor of the present invention includes: (a) a step of forming a ceramic green sheet; and (b) an aperture ratio of a mesh in a region corresponding to a rectangular internal electrode pattern on one main surface of the ceramic green sheet. Of the area excluding the internal electrode pattern, the mesh corresponding to the area on the end side in the longitudinal direction of the internal electrode pattern is not opened, and the longitudinal direction of the internal electrode pattern is not opened. Using a screen printing plate with a mesh opening ratio of 35 to 45% corresponding to the region in the vertical direction, a paste having a paste viscosity of 10 to 50 Pa · s and a squeegee speed of 200 to 400 mm / sec. Forming a conductor film by printing with (c), and stacking a plurality of ceramic green sheets on which the conductor film is formed to form a laminate And (d) firing the laminated body so that a plurality of dielectric layers and a plurality of rectangular internal electrode layers are alternately laminated, and the internal electrode layers are exposed at a pair of opposing end faces. In addition, it is an interlayer where the internal electrode layer is provided, and other than the region on the non-connection end side on the opposite side of the connection end of the internal electrode layer to the external electrode, around the internal electrode layer Forming a capacitor body in which a metal portion containing the same component as the main component of the internal electrode layer is distributed in an island shape in an area; and (e) external electrodes on the pair of end faces facing the capacitor body. And a forming step.
ここで、メッシュの開口率は、スクリーン印刷版の単位面積当たりのメッシュの開口面積の割合を意味する。例えば、メッシュの開口率の低いものは、単位面積当たりの開口の数は等しいが、開口の大きさが小さい場合、あるいは、開口の大きさは等しいが、単位面積当たりの開口の数が少ないものである。 Here, the mesh opening ratio means the ratio of the mesh opening area per unit area of the screen printing plate. For example, a mesh with a low aperture ratio has the same number of openings per unit area, but the size of the openings is small, or the size of the openings is the same, but the number of openings per unit area is small It is.
本発明の積層セラミックコンデンサの製法によれば、セラミックグリーンシートの表面に導体膜を印刷するにあたり、内部電極パターンを除いた周囲のうち前記内部電極パターンの長手方向の端部側の領域に対応する領域のメッシュは開口せず、前記内部電極パターンの長手方向に対して垂直な方向の領域に対応する領域のメッシュの開口率を３５〜４５％とし、内部電極パターンに対応する領域のメッシュの開口率を５５〜７０％にしたスクリーン印刷版を用い、ペースト粘度が５〜２０Ｐａ・ｓの導体ペーストをスキージ速度が２００〜４００ｍｍ／ｓｅｃの条件で印刷して導体膜を形成することにより、内部電極層が設けられている層間であって、この内部電極層の周囲のうち、内部電極層の外部電極との接続端と反対側にある非接続端側の領域以外の周囲に、内部電極層よりも焼成後に空隙率の高い領域を形成することができる。これにより、内部電極層に含まれる金属成分と同じ金属成分を島状に分布させることができる。その結果、段差を解消した積層セラミックコンデンサを容易に製造できる。 According to the method for producing a multilayer ceramic capacitor of the present invention, when a conductor film is printed on the surface of the ceramic green sheet, it corresponds to a region on the end side in the longitudinal direction of the internal electrode pattern in the periphery excluding the internal electrode pattern. The mesh of the region is not opened, and the mesh open ratio of the region corresponding to the region in the direction perpendicular to the longitudinal direction of the internal electrode pattern is set to 35 to 45%, and the mesh of the region corresponding to the internal electrode pattern is opened. By using a screen printing plate with a rate of 55 to 70% and printing a conductor paste having a paste viscosity of 5 to 20 Pa · s under a condition of a squeegee speed of 200 to 400 mm / sec to form a conductor film, an internal electrode Non-connection between the layers where the layer is provided and on the side opposite to the connection end of the internal electrode layer to the external electrode, around the internal electrode layer Around the other side of the area, it is possible to form a region of high porosity after firing than the internal electrode layer. Thereby, the same metal component as the metal component contained in the internal electrode layer can be distributed in an island shape. As a result, it is possible to easily manufacture a monolithic ceramic capacitor in which a step is eliminated.
ここで、ペースト粘度は、回転式粘度計を用いて導体ペーストに対するせん断速度が１００〜１０００（１／ｓ）の範囲にて測定される値である。スキージとは、スクリーン印刷において、スクリーン印刷板上に塗布された導体ペーストをスクリーン印刷板の一方端から対向する他方端まで移動させるためのゴム状の部材であり、スキージ速度は、スクリーン印刷において、スキージがスクリーン印刷板の一方端から対向する他方端まで移動する速度のことをいう。 Here, the paste viscosity is a value measured using a rotary viscometer in a range of a shear rate of 100 to 1000 (1 / s) with respect to the conductor paste. A squeegee is a rubber-like member for moving a conductive paste applied on a screen printing plate from one end of the screen printing plate to the other opposite end in screen printing. This means the speed at which the squeegee moves from one end of the screen printing plate to the other opposite end.
また、本発明の製法によれば、導体パターンと段差を解消するためのパターンとの位置合わせを必要としないことから、段差を解消するためのパターンの内部電極パターンの端部への乗り上げを容易に防止できる。 In addition, according to the manufacturing method of the present invention, it is not necessary to align the conductor pattern and the pattern for eliminating the step, so that it is easy to get on the end of the internal electrode pattern of the pattern for eliminating the step. Can be prevented.
また、本発明の製法によれば、内部電極パターンを除いた周囲の長手方向の領域であって、内部電極パターンと同じ幅の領域に対応する領域のメッシュを開口せず、この内部電極パターンの長手方向に対して垂直な方向の領域において、内部電極パターンと段差を解消するためのパターンとの間に大きな隙間を有しないことから、積層においてセラミックグリーンシートが入り込むことがなく、このためセラミックグリーンシートおよび内部電極パターンの変形が生じにくく、焼成後において誘電体層に部分的に厚みの薄い部分が形成されにくい。このため誘電体層の絶縁性が保たれ、結果的に高温負荷寿命に優れた積層型電子部品を容易に得ることができる。 In addition, according to the manufacturing method of the present invention, the mesh in the peripheral longitudinal direction excluding the internal electrode pattern and corresponding to the region having the same width as the internal electrode pattern is not opened. Since there is no large gap between the internal electrode pattern and the pattern for eliminating the step in the region perpendicular to the longitudinal direction, the ceramic green sheet does not enter in the lamination. The sheet and the internal electrode pattern are not easily deformed, and a portion having a small thickness is hardly formed on the dielectric layer after firing. Therefore, the insulating property of the dielectric layer is maintained, and as a result, a multilayer electronic component having an excellent high temperature load life can be easily obtained.
本発明の積層セラミックコンデンサによれば、誘電体層を薄層化して積層数を増加した場合にも、内部電極層の厚みによる段差を無くすことができ、高容量化とともに高温負荷寿命を向上できる。 According to the multilayer ceramic capacitor of the present invention, even when the number of layers is increased by thinning the dielectric layer, the step due to the thickness of the internal electrode layer can be eliminated, and the high-temperature load life can be improved while increasing the capacity. .
本発明の積層セラミックコンデンサの製法によれば、コンデンサ本体の層間であって、コンデンサ本体を構成する内部電極層の外部電極との接続端側および前記接続端とは反対側に設けられた非接続端側以外の周囲に、内部電極層の主成分と同じ成分を含む金属部が島状に分布するように形成することができ、内部電極層の厚みによる段差を無くすことができるとともに、高容量化とともに優れた高温負荷寿命を有する積層セラミックコンデンサを容易に得ることができる。 According to the method for manufacturing a multilayer ceramic capacitor of the present invention, the connection between the capacitor body and the internal electrode layer that constitutes the capacitor body is connected to the external electrode on the side opposite to the connection end. The metal part containing the same component as the main component of the internal electrode layer can be formed to be distributed in islands around the edges, eliminating steps due to the thickness of the internal electrode layer and high capacity. As a result, a multilayer ceramic capacitor having an excellent high-temperature load life can be easily obtained.
本発明の積層セラミックコンデンサについて以下に詳述する。図１は、本発明の積層セラミックコンデンサの一例を示す斜視図である。図２は、図１に示した積層セラミックコンデンサのＡ−Ａ断面図である。図３は、図１に示した積層セラミックコンデンサのＢ−Ｂ断面図であり、誘電体層上に形成された内部電極層の周囲に分布した金属部を模式的に示すものである。 The multilayer ceramic capacitor of the present invention will be described in detail below. FIG. 1 is a perspective view showing an example of the multilayer ceramic capacitor of the present invention. FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor shown in FIG. FIG. 3 is a BB cross-sectional view of the multilayer ceramic capacitor shown in FIG. 1 and schematically shows a metal portion distributed around the internal electrode layer formed on the dielectric layer.
この実施形態の積層セラミックコンデンサでは、コンデンサ本体１は、誘電体磁器からなる誘電体層５と内部電極層７とが交互に複数積層されて構成されており、このコンデンサ本体１の内部電極層７が露出した対向する一対の端面にそれぞれ外部電極３が設けられている。外部電極３は、例えば、ＣｕもしくはＣｕとＮｉの合金ペーストを焼き付けて形成されている。図２では誘電体層５と内部電極層７との積層状態を単純化して示しているが、この実施形態の積層セラミックコンデンサは誘電体層５と内部電極層７とが数百層にも及ぶ積層体となっている。
In the multilayer ceramic capacitor of this embodiment, the
誘電体層５は、チタン酸バリウムを主成分とする結晶粒子と粒界相とから構成されており、その厚みは２μｍ以下、特に、１μｍ以下が望ましく、これにより積層セラミックコンデンサを小型、高容量化することが可能となる。なお、誘電体層５の厚みが０．５μｍ以上であると、静電容量のばらつきを小さくでき、また容量温度特性を安定化させることが可能になる。
The
内部電極層７は、高積層化しても製造コストを抑制できるという点で、ニッケル（Ｎｉ）や銅（Ｃｕ）などの卑金属が望ましく、特に、この実施形態における誘電体層５との同時焼成が図れるという点でニッケル（Ｎｉ）がより望ましい。
The
この実施形態の積層セラミックコンデンサは、内部電極層７が設けられている層間９であって、内部電極層７の周囲のうち、内部電極層７の外部電極３との接続端７ａと反対側にある非接続端７ｂ側の領域以外の周囲１１に、内部電極層７の主成分と同じ成分を含む金属部１３が島状に分布していることを特徴とする。
The multilayer ceramic capacitor of this embodiment is an
本発明によれば、コンデンサ本体１を構成する内部電極層７が設けられている層間９であって、内部電極層７の周囲のうち外部電極３との接続端７ａと反対側にある非接続端７ｂ以外の周囲１１に、内部電極層７の主成分と同じ成分を含む金属部１３がほぼ同じ厚みで島状に形成されていることから、内部電極層７の厚みによる段差を無くすことができ、これによりクラックやデラミネーションの発生を抑制できる。また、内部電極層７の周囲に形成された金属部１３は島状に分布して形成されており、内部電極層７とは絶縁されていることから、内部電極層７の周囲に金属部１３が形成されていても、積層セラミックコンデンサとしての機能を有し、高い静電容量を得ることができる。
According to the present invention, the non-connection is in the
また、この実施形態の積層セラミックコンデンサでは、誘電体層５の層間１１に形成された金属部１３が内部電極層７と同じ厚みで形成されていることが望ましい。内部電極層７の周囲のうち外部電極３との接続端７ａと反対側にある非接続端７ｂ以外の周囲１１に形成された金属部１３が内部電極層７とほぼ同じ厚みであると、コンデンサ本体１の全面に渡って誘電体層５の厚みをほぼ等しいものにできる。その結果、誘電体層５に局部的に薄い部分が形成されることがなく、絶縁性を保つことができるため、高温負荷寿命に優れた積層セラミックコンデンサができる。
Moreover, in the multilayer ceramic capacitor of this embodiment, it is desirable that the
ここで、金属部１３の形状は、誘電体層５の表面の内部電極層７および外部電極３に対して絶縁される距離を有する配置であれば不規則なものであってもよいが、平面視したときに、円形に近い形状のものがほぼ均等に配置されていることが望ましい。
Here, the shape of the
また、金属部１３のサイズは、金属部１３の面積を円と仮定して求めた面積から求められる直径が２〜１０μｍであるのがよい。この場合、積層セラミックコンデンサの内部の同一平面における内部電極層７および金属部１３を平面視したときに、内部電極層７の周囲のうち外部電極３との接続端７ａと反対側にある非接続端７ｂ以外の周囲１１にある全ての金属部１３を観察して求める。
In addition, the size of the
平面視したときの金属部１３の形状が円形に近いものであり、それらの金属部１３がほぼ均等に配置されていると、内部電極層７の周囲のうち外部電極３との接続端７ａと反対側にある非接続端７ｂ以外の領域１１における誘電体層５と金属部１３との間で安定した接合強度を維持できるとともに、絶縁性も安定したものとなる。なお、このような金属部１３の形状は、スクリーン印刷版のメッシュの開口部が正方形であるものを用いることにより形成できる。
When the shape of the
また、この金属部１３は、内部電極層７の主成分と同じ成分を含むものである。内部電極層７の主成分とは、上述したＮｉやＣｕ、またはこれらの合金であるが、この他に、共材として誘電体層５を構成する結晶粒子の成分と同じセラミック成分を主として含んでいることが好ましい。金属部１３がセラミック成分を含んでいると、金属部１３と誘電体層５との間の接合強度をさらに高められるという利点がある。
The
また、この実施形態の積層セラミックコンデンサでは、誘電体層５が積層された層間９である内部電極層７の周囲のうち外部電極３との接続端７ａと反対側にある非接続端７ｂ以外の周囲１１の金属部１３を除いた領域に樹脂が充填されていることが望ましい。上記のように、平面視したときの金属部１３の形状が円形に近いものであると、金属部１３の無い部分の層間９に樹脂等などを注入させやすいことから、積層セラミックコンデンサにおいて湿気に対する耐候性を高めることができるという利点がある。層間９に注入する樹脂としては、注入する際には粘度を低くでき、硬化後には耐湿性および耐熱性に優れたものとして、エポキシ樹脂、ポリイミド樹脂およびアクリル樹脂などが好適である。なお、コンデンサ本体１の層間９に樹脂を注入する方法としては、コンデンサ本体１を真空チャンバ中に置き、その中で、樹脂を加熱して溶解させ溶液中に浸して減圧する方法を用いることができる。
Further, in the multilayer ceramic capacitor of this embodiment, other than the
また、金属部１３同士の間隔は、おおよそ３０μｍ以下の間隔で分布していることが好ましい。金属部１３同士がおおよそ３０μｍ以下の間隔で分布したものであると、誘電体層５と、内部電極層７および金属部１３との接続面積が大きくなるため、これらの部材同士の接合強度が高まることにより、積層セラミックコンデンサのデラミネーションやクラックの発生をより抑制することが可能になる。
Moreover, it is preferable that the space | interval of
さらにまた、金属部１３と内部電極層７または外部電極３との間隔は、内部電極層７および外部電極３の縁から少なくとも２μｍ以上離れて分布していることが好ましい。金属部１３が、誘電体層５および外部電極３から少なくとも２μｍ以上離れて分布していると、高い絶縁性を長期間安定して維持できる。
Furthermore, the distance between the
ここで、内部電極層７および外部電極３の縁からの距離および金属部１３同士の間隔は、積層セラミックコンデンサを誘電体層５および内部電極層７の積層面に平行に研磨して、内部電極層７および内部電極層７の周囲のうち外部電極３との接続端７ａと反対側にある非接続端７ｂ以外の周囲１１の金属部１３をほぼ全面に渡って露出させた試料について、走査型電子顕微鏡または金属顕微鏡の観察を行って測定する。
Here, the distance from the edge of the
積層セラミックコンデンサでは、内部電極層７の有効面積が大きいほど単位体積あたりの静電容量を高められることが知られているが、この実施形態の積層セラミックコンデンサでは、積層セラミックコンデンサの絶縁性を確保でき、設計値に近い静電容量が得られる範囲として、誘電体層５の幅Ｗ０と内部電極層７の幅Ｗ１とを同じ方向で比較したときに、誘電体層５の幅Ｗ０に対する内部電極層７の幅Ｗ１の割合が８５〜９０％であることが望ましい。これにより、体積が０．５ｍｍ３以下、特に、０．１ｍｍ３以下といった超小型の積層セラミックコンデンサにおいても、単位体積あたりの静電容量を高めることが可能になる。
In the multilayer ceramic capacitor, it is known that the capacitance per unit volume can be increased as the effective area of the
なお、誘電体層５の幅Ｗ０に対する内部電極層７の幅Ｗ１の割合が８５〜９０％に変更するには、後述するように、スクリーン印刷版の内部電極パターンに対する他の領域の割合を変更することにより行うことができる。また、内部電極層７の幅Ｗ１および誘電体層７の幅Ｗ０は、図３に示すように、内部電極層７および金属部１３を露出させた積層セラミックコンデンサについて、内部電極層７の外部電極３との接続端（Ｍ１）、内部電極層７の長さ方向の中央部（Ｍ２）および内部電極層７の外部電極３との接続端（Ｍ１）とは反対側の非接続端（Ｍ３）の３ヶ所を測定し、それらの平均値から求める。
In order to change the ratio of the width W1 of the
また、この実施形態の積層セラミックコンデンサでは、内部電極層７の平均厚みが、前記誘電体層の平均厚みの４０〜８０％であることが望ましい。本発明において、前記内部電極層７の平均厚みが、誘電体層５の平均厚みの４０〜８０％である場合には、積層セラミックコンデンサに発生するクラックやデラミネーションを低減することができるとともに、高い静電容量を得ることができる。
In the multilayer ceramic capacitor of this embodiment, it is desirable that the average thickness of the
ここで、この実施形態における積層セラミックコンデンサを構成する誘電体層５の平均厚みは、静電容量を高められるという理由から２μｍ以下であることが望ましく、誘電体層５の絶縁性を高めるという理由から０．５μｍ以上であることが望ましい。
Here, the average thickness of the
内部電極層７の平均厚みは、内部電極層７に穴などが少なく静電容量に寄与するための有効面積を確保できるという点で、０．５μｍ以上であることが望ましく、一方、誘電体層５の表面において段差を小さくできるという点で、その平均厚みは、１μｍ以下、特に、０．８μｍ以下であることが好ましい。
The average thickness of the
また、内部電極層７の周囲のうち外部電極３との接続端７ａと反対側にある非接続端７ｂ以外の周囲１１に形成される金属部１３の平均厚みは、誘電体層５の表面上における内部電極層７の段差を低減するという理由から、内部電極層７の平均厚みの１／２以上であればよいが、金属部１３および内部電極層７と、誘電体層５との界面において厚み方向の隙間の形成を抑制するという理由から、金属部１３の平均厚みは、内部電極層７と実質的に同一となる平均厚みを上限とすることが望ましい。
The average thickness of the
次に、本発明の積層セラミックコンデンサの製法について、図４をもとにして詳細に説明する。（ａ）工程では、矩形状のセラミックグリーンシートを形成する。まず、チタン酸バリウム粉末に対して特性を制御するための添加剤および焼結助剤を所定量添加し混合した誘電体粉末を、ポリビニルブチラール樹脂などの有機樹脂やトルエンおよびアルコールなどの溶媒とともにボールミルなどを用いてセラミックスラリを調製し、次いで、セラミックスラリをドクターブレード法やダイコータ法などのシート成形法を用いて基材上に塗布してセラミックグリーンシート２１を形成する。セラミックグリーンシート２１の厚みは誘電体層５の高容量化のための薄層化、高絶縁性を維持するという点で０．４〜３μｍが好ましい。
Next, a method for producing the multilayer ceramic capacitor of the present invention will be described in detail with reference to FIG. In the step (a), a rectangular ceramic green sheet is formed. First, a dielectric powder obtained by adding a predetermined amount of additives for controlling characteristics and a sintering aid to a barium titanate powder and mixing them together with an organic resin such as polyvinyl butyral resin and a solvent such as toluene and alcohol is ball milled. A ceramic slurry is prepared by using a sheet forming method such as a doctor blade method or a die coater method to form a ceramic
次に、（ｂ）工程では、セラミックグリーンシート２１の一方主面上に、以下に示すスクリーン印刷版２３を用いて導体膜２５を形成する。この場合、本発明の製法において用いるスクリーン印刷版２３は、ペースト粘度が５〜２０Ｐａ・ｓおよびスキージ速度が２００〜４００ｍｍ／ｓｅｃの条件で、内部電極パターンとなる第１の導体膜２５ａに対応する領域２３ａのメッシュの開口率を５５〜７０％とし、前記内部電極パターンを除いた周囲のうち長手方向の領域であって、内部電極パターンと同じ幅の領域に対応する領域のメッシュを開口せず、第１の導体膜２５ａ以外の第２の導体膜２５ｂに対応する領域２３ｂのメッシュの開口率を３５〜４５％としたものを用いる。
Next, in the step (b), a
本発明の製法では、スクリーン印刷版２３において、第２の導体膜２５ｂに対応する領域２３ｂのメッシュの開口率を、第１の導体膜２５ａに対応する領域２３ａのメッシュの開口率よりも小さくしたので、焼成後に第２の導体膜２５ｂを第１の導体膜よりも空隙率の高いものにできることから、第２の導体膜２５ｂに含まれる金属成分を島状に分布させて形成することができる。これにより、内部電極層７の長辺の外側１１に金属部１３を形成しても、内部電極層７および外部電極３との間で絶縁性を有する段差を解消するパターンを量産に適した方法で容易に形成できる。
In the manufacturing method of the present invention, in the
すなわち、スクリーン印刷版のメッシュの開口率が高い部分（２３ａ）からは導体ペーストが相対的に多く吐出されるので、内部電極層７は空隙率が小さくなり緻密になる。従って、内部電極層７の厚みのばらつきが小さくなり、有効面積も高まるため静電容量のばらつきを抑えることができる。ここで、空隙率とは、内部電極層７を平面視した場合に、内部電極層７を形成すべき領域内に、内部電極層７の存在しない領域がスポット的に分布している比率をいう。
That is, since a relatively large amount of conductive paste is discharged from the portion (23a) having a high aperture ratio of the mesh of the screen printing plate, the
一方、メッシュの開口率が低い部分からは導電ペーストが相対的に少なく吐出されるので、焼成時における導体膜２５の焼成収縮により内部電極層７の周囲は空隙率が大きくなり、金属部１３が島状に形成されるのである。
On the other hand, since a relatively small amount of conductive paste is ejected from a portion having a low aperture ratio of the mesh, the porosity around the
そして、かかるスクリーン印刷版として、第１の導体膜２５ａに対応する領域２３ａにメッシュの開口率が５５〜７０％のものを、第２の導体膜２５ｂに対応する領域２３ｂにメッシュの開口率が３５〜４５％のものを用いると、内部電極層７が設計どおりの静電容量を発現できる厚みを有するとともに、内部電極層７の周囲のうち、この内部電極層７の外部電極３との接続端７ａと反対側にある非接続端７ｂ側の領域以外の周囲１１に形成される金属部１３が島状に分布し、絶縁性を確保できる範囲にできる。
As such a screen printing plate, the
これに対して、第１の導体膜２５ａに対応する領域２３ａにメッシュの開口率が５５％より低いと、第１の導体膜２５ａの膜密度が低いものとなり、一方、メッシュの開口率が７０％より高い場合には、第１の導体膜２５ａの厚みおよび印刷面積の制御が困難になる。
In contrast, if the mesh opening ratio in the
また、第２の導体膜２５ｂに対応する領域２３ｂにメッシュの開口率が３５％より低いと、島状の塗膜が少なくなり、第１の導体膜２５ａとの間で段差が残ってしまう。一方、メッシュの開口率が４５％より高いと、島状の塗膜が多くなり、第１の導体膜２５ａに接触するおそれがある。
Further, if the mesh opening ratio is lower than 35% in the
また、導体ペーストのペースト粘度が５Ｐａ・ｓよりも低い場合には、導体膜の厚みが薄くなり、それに伴い内部電極層の有効面積が小さくなることから、静電容量が低下する。一方、導体ペーストのペースト粘度が２０Ｐａ・ｓよりも高い場合には、スクリーン印刷時のペーストの抜け性が悪くなるために、この場合も、内部電極層の有効面積が小さくなることから、静電容量が低下する。また、スキージ速度が２００ｍｍ／ｓｅｃより遅い場合には、印刷厚みが全体的に厚くなることから、島状のパターンを形成することが困難となり、内部電極層と島状パターンとがつながることからショートが発生する。スキージ速度が４００ｍｍ／ｓｅｃより速い場合には、印刷厚みが薄くなり、この場合も内部電極層の有効面積が小さくなることから静電容量が低下する。 Further, when the paste viscosity of the conductor paste is lower than 5 Pa · s, the thickness of the conductor film is reduced, and accordingly, the effective area of the internal electrode layer is reduced, so that the capacitance is reduced. On the other hand, when the paste viscosity of the conductor paste is higher than 20 Pa · s, the ability to remove the paste at the time of screen printing is deteriorated. In this case as well, the effective area of the internal electrode layer is reduced. Capacity decreases. In addition, when the squeegee speed is slower than 200 mm / sec, the printing thickness increases as a whole, so that it is difficult to form an island pattern, and the internal electrode layer and the island pattern are connected to each other. Occurs. When the squeegee speed is higher than 400 mm / sec, the printing thickness is reduced. In this case, the effective area of the internal electrode layer is reduced, and the electrostatic capacity is reduced.
なお、本発明の製法に用いるスクリーン印刷版は、厚みが１〜５μｍと薄層の内部電極パターンを均一に形成するという理由から、紗厚が１０〜３０μｍ、レジスト膜厚が１〜５μｍであり、メッシュの開口率が４０〜７０％であるものを用いるのがよい。 The screen printing plate used in the production method of the present invention has a thickness of 10 to 30 μm and a resist film thickness of 1 to 5 μm because the thickness is 1 to 5 μm and the thin internal electrode pattern is uniformly formed. It is preferable to use a mesh having an aperture ratio of 40 to 70%.
また、本発明の製法によれば、内部電極パターンの周囲に、隙間を空けて段差を解消するためのパターンを形成する必要がないことから、セラミックグリーンシート２１上に形成される内部電極パターンの面積を大きくすることが容易となり、これにより、積層セラミックコンデンサにおいて内部電極層７の有効面積を増やすことが容易となる。
Further, according to the manufacturing method of the present invention, it is not necessary to form a pattern for eliminating the step by providing a gap around the internal electrode pattern, so that the internal electrode pattern formed on the ceramic
さらに、この製法によれば、内部電極パターンと段差を解消するためのパターンとの位置合わせを必要としないことから、段差を解消するためのパターンの内部電極パターンの端部への乗り上げを防止できる。このため、局部的な厚みの増加によるデラミネーションの発生を無くすことができる。 Furthermore, according to this manufacturing method, since the alignment between the internal electrode pattern and the pattern for eliminating the step is not required, it is possible to prevent the pattern for eliminating the step from climbing onto the end of the internal electrode pattern. . For this reason, generation | occurrence | production of the delamination by the local increase in thickness can be eliminated.
また、本発明の製法では、導体膜２５を形成する第１の導体膜２５ａに対応する領域のメッシュの幅を変化させることによって、誘電体層５の幅に対する内部電極層７の幅を変化させることができる。
In the manufacturing method of the present invention, the width of the
次に、（ｃ）工程では、導体膜２５が形成されたセラミックグリーンシート２１を複数積層して母体積層体を形成し、これを焼成後にコンデンサ本体１となる積層体の形状に切断する。
Next, in step (c), a plurality of ceramic
この場合、本発明の製法においては、上述のように、セラミックグリーンシート２１上において、内部電極パターンの領域と、内部電極パターンの周囲であって、内部電極パターンの長手方向の領域を除いた領域とに導体膜２５を形成するため、第１導体膜２５ａの長辺の外側の領域に段差を解消するための第２導体膜２５ｂとの間に隙間を有しない。このため、積層において、セラミックグリーンシートが入り込む余地がないことから、セラミックグリーンシート２１に変形が生じにくく、焼成後において誘電体層５に部分的に薄い部分が形成されにくい。
In this case, in the manufacturing method of the present invention, as described above, on the ceramic
次に、（ｄ）工程では、積層体を脱脂した後、最高温度を１０５０〜１２００℃、保持時間を１〜３時間とし、水素−窒素の雰囲気中にて焼成を行う。これにより、複数の誘電体層５と複数の内部電極層７とが交互に積層され、対向する一対の端面に内部電極層７が露出しているとともに、内部電極層７が設けられている層間９であって、内部電極層７の周囲のうち、この内部電極層７の外部電極３との接続端７ａと反対側にある非接続端７ｂ側の領域以外の領域に、内部電極層７の主成分と同じ成分を含む金属部１３が島状に分布しているコンデンサ本体１が形成される。このとき導体膜２５のうち、スクリーン印刷版２３の開口率の低い（ＯＰ２）領域２３ｂは、導体膜２５が焼成収縮しやすいことから金属部１３が島状に分布した状態となる。
Next, in step (d), after degreasing the laminate, firing is performed in a hydrogen-nitrogen atmosphere at a maximum temperature of 1050 to 1200 ° C. and a holding time of 1 to 3 hours. As a result, the plurality of
次に、（ｅ）工程では、焼成後のコンデンサ本体１をバレル研磨する。このときコンデンサ本体１の内部においては、段差を解消するパターン２５ｂが内部電極層７に乗り上げたり、内部電極層７と金属部１３との間隔が図６に示した従来の製法のように大きくないために、誘電体層５が各層ともに平行となっていることからクラックやデラミネーション等が発生しにくい。
Next, in the step (e), the
次に、内部電極層７を露出させたコンデンサ本体１の対向する一対の端面に入出力用の外部電極３を形成する。外部電極３は、導体ペーストの塗布焼付、または、比較的低温で硬化する導電性樹脂の塗布などの方法により形成される。
Next, the input / output
なお、積層セラミックコンデンサの湿気に対する耐候性を高めるという理由から、誘電体層５が積層された層間９である内部電極層７の周囲１１の金属部１３を除いた領域に樹脂を充填してもよい。この場合、外部電極３には注入した樹脂が炭化したり、焼失したりしないという理由から導電性樹脂を用いるのが良い。また、場合によっては、この外部電極３の表面に実装性を高めるためにメッキ膜を形成する。
For the reason of improving the weather resistance against moisture of the multilayer ceramic capacitor, even if the resin is filled in the region excluding the
まず、チタン酸バリウム粉末、Ｙ２Ｏ３粉末、ＭｎＣＯ３粉末、ＭｇＯ粉末およびガラス粉末を用意し、チタン酸バリウム粉末を１００モルに対して、Ｙ２Ｏ３粉末を１モル、ＭｎＣＯ３粉末およびＭｇＯ粉末をそれぞれ０．５モル添加した後、これらの混合粉末１００質量部に対してガラス粉末を１質量部添加して誘電体粉末を調製した。 First, barium titanate powder, Y 2 O 3 powder, MnCO 3 powder, MgO powder and glass powder were prepared, and 100 mol of barium titanate powder, 1 mol of Y 2 O 3 powder, MnCO 3 powder and After adding 0.5 mol each of MgO powder, 1 mass part of glass powder was added with respect to 100 mass parts of these mixed powders, and the dielectric material powder was prepared.
この後、誘電体粉末を、ポリビニルブチラールをトルエンおよびアルコールの混合溶媒中に溶解させた有機ビヒクルと混合してセラミックスラリを調製し、ドクターブレード法により厚み１．５μｍのセラミックグリーンシートを作製した。 Thereafter, the ceramic powder was prepared by mixing the dielectric powder with an organic vehicle in which polyvinyl butyral was dissolved in a mixed solvent of toluene and alcohol, and a ceramic green sheet having a thickness of 1.5 μm was prepared by a doctor blade method.
次に、このセラミックグリーンシートの一方主面に、表１に示した図４、図５および図６の方法および印刷条件（ペースト粘度およびスキージ速度）を用いて、Ｎｉを主成分とする導体ペーストを印刷し、導体パターン（図５の方法ではセラミックパターンの形成も行った。）を複数形成した。導体パターンを形成するための導体ペーストは、平均粒径が０．２μｍのＮｉ粉末１００質量部に対して、セラミックグリーンシートの作製に用いたチタン酸バリウム粉末を１５質量部添加し、これにセルロース系のバインダを加えて調製した。このとき、金属部を形成する第２の導体膜に対応する領域のメッシュの開口率は４０％とし、内部電極層となる第１の導体膜に対応する領域のメッシュの開口率は６０％であるものを用いた。また、内部電極パターンの平均厚みはメッシュの紗厚を変えて調整した。スクリーン印刷版は紗厚が２１μｍ、レジスト膜厚が１〜３ｍであり、メッシュの開口率が６０％であり、開口部の形状が正方形であるものを用いた。焼成後の内部電極層の平均厚みを表１に示すようにした。 Next, on one main surface of this ceramic green sheet, using the method and printing conditions (paste viscosity and squeegee speed) shown in Table 1 in FIG. 4, FIG. 5 and FIG. A plurality of conductor patterns (ceramic patterns were also formed in the method of FIG. 5) were formed. The conductive paste for forming the conductive pattern was prepared by adding 15 parts by mass of barium titanate powder used for producing the ceramic green sheet to 100 parts by mass of Ni powder having an average particle size of 0.2 μm, and adding cellulose to this. It was prepared by adding a system binder. At this time, the opening ratio of the mesh in the region corresponding to the second conductor film forming the metal portion is 40%, and the opening ratio of the mesh in the region corresponding to the first conductor film serving as the internal electrode layer is 60%. Some were used. The average thickness of the internal electrode pattern was adjusted by changing the mesh thickness. A screen printing plate having a thickness of 21 μm, a resist film thickness of 1 to 3 m, an opening ratio of mesh of 60%, and an opening having a square shape was used. Table 1 shows the average thickness of the internal electrode layers after firing.
また、導体膜を形成する第１の導体膜に対応する領域のメッシュの幅を変化させることによって、誘電体層の幅に対する内部電極層の幅を変化させた（表１）。 Further, the width of the internal electrode layer with respect to the width of the dielectric layer was changed by changing the width of the mesh in the region corresponding to the first conductor film forming the conductor film (Table 1).
次に、導体パターン（図５の方法の場合にはセラミックパターンが形成されている。）を印刷したセラミックグリーンシートを２３０枚積層し、その上下面に導体パターンを印刷していないセラミックグリーンシートをそれぞれ２０枚積層し、プレス機を用いて温度６０℃、圧力１０７Ｐａ、時間１０分の条件で密着させて積層体を作製し、しかる後、この積層体を、所定の寸法に切断してコンデンサ本体となる積層体を形成した。 Next, 230 ceramic green sheets on which a conductor pattern (a ceramic pattern is formed in the case of the method of FIG. 5) are stacked, and ceramic green sheets on which no conductor pattern is printed are formed on the upper and lower surfaces. Each of the 20 sheets is laminated, and a press body is used to produce a laminate by closely adhering them at a temperature of 60 ° C., a pressure of 10 7 Pa, and a time of 10 minutes. Thereafter, the laminate is cut into a predetermined size. A laminate to be a capacitor body was formed.
次に、積層体を大気中で脱脂した後、水素−窒素中、１１００℃で焼成した。作製したコンデンサ本体は、続いて、窒素雰囲気中１０００℃で４時間再酸化処理を行った。このコンデンサ本体の大きさは１ｍｍ×０．５ｍｍ×０．５ｍｍ、誘電体層の平均厚みは１μｍ、有効面積は０．３ｍｍ２であった。なお、有効面積とは、コンデンサ本体の異なる端面にそれぞれ露出するように積層方向に交互に形成された内部電極層同士の重なる部分の面積のことである。 Next, after degreasing the laminate in the air, it was fired at 1100 ° C. in hydrogen-nitrogen. The produced capacitor body was subsequently reoxidized at 1000 ° C. for 4 hours in a nitrogen atmosphere. The size of the capacitor body was 1 mm × 0.5 mm × 0.5 mm, the average thickness of the dielectric layer was 1 μm, and the effective area was 0.3 mm 2 . The effective area is the area of the overlapping portion of the internal electrode layers that are alternately formed in the stacking direction so as to be exposed at different end faces of the capacitor body.
次に、焼成したコンデンサ本体をバレル研磨した後、コンデンサ本体の両端部にＣｕ粉末とガラスとを含んだ外部電極ペーストを塗布し、８５０℃で焼き付けを行って外部電極を形成した。その後、電解バレル機を用いて、この外部電極の表面に、順にＮｉメッキ及びＳｎメッキを行い、積層セラミックコンデンサを作製した。 Next, after the sintered capacitor body was barrel-polished, an external electrode paste containing Cu powder and glass was applied to both ends of the capacitor body and baked at 850 ° C. to form external electrodes. Thereafter, using an electrolytic barrel machine, Ni plating and Sn plating were sequentially performed on the surface of the external electrode to produce a multilayer ceramic capacitor.
試料Ｎｏ．７および８については、コンデンサ本体の誘電体層間に樹脂（エポキシ樹脂）を注入したものを作製した。樹脂の注入はコンデンサ本体を真空チャンバ中に置き、その中で、樹脂を加熱して溶解させた溶液中に浸して減圧する方法を用いた。樹脂を注入したコンデンサ本体については、コンデンサ本体の内部電極層が露出した端面に銀を主成分とする導電性樹脂を塗布して外部電極を形成した。 Sample No. 7 and 8 were prepared by injecting a resin (epoxy resin) between the dielectric layers of the capacitor body. The resin was injected by placing the capacitor body in a vacuum chamber and immersing it in a solution in which the resin was heated and dissolved to reduce the pressure. For the capacitor body into which the resin was injected, a conductive resin containing silver as a main component was applied to the end face where the internal electrode layer of the capacitor body was exposed to form an external electrode.
次に、作製した積層セラミックコンデンサについて以下の評価を行った。静電容量はＬＣＲメータ（ヒューレットパッカード社製）を用いて、温度２５℃、周波数１．０ｋＨｚ、測定電圧を１Ｖｒｍｓとして測定し、コンデンサ本体の体積から単位体積あたりの静電容量を求めた。試料数は１０個とした。 Next, the following evaluation was performed on the produced multilayer ceramic capacitor. The capacitance was measured using an LCR meter (manufactured by Hewlett Packard) at a temperature of 25 ° C., a frequency of 1.0 kHz, and a measurement voltage of 1 Vrms, and the capacitance per unit volume was determined from the volume of the capacitor body. The number of samples was 10.
高温負荷試験は、温度８５℃、直流電圧１０Ｖの条件で１０００時間放置して評価した。表１において○となっているものは不良無しという意味である。なお、高温負荷試験における不良は絶縁抵抗が１ＭΩ以下となったものである。 The high temperature load test was evaluated by leaving it to stand for 1000 hours under conditions of a temperature of 85 ° C. and a DC voltage of 10V. In Table 1, a circle indicates that there is no defect. A defect in the high temperature load test is an insulation resistance of 1 MΩ or less.
湿中負荷試験は、温度６５℃、直流電圧１０Ｖ、湿度９０％ＲＨの条件で４８時間放置して評価した。表１において○となっているものは不良無しという意味であり、×となっているのは不良有りという意味である。なお、湿中負荷試験においても不良は絶縁抵抗が１ＭΩ以下となったものである。 The wet load test was evaluated by leaving it for 48 hours under the conditions of a temperature of 65 ° C., a DC voltage of 10 V, and a humidity of 90% RH. In Table 1, “◯” means that there is no defect, and “X” means that there is a defect. In the humidity load test, the defect is that the insulation resistance is 1 MΩ or less.
デラミネーション・クラックの評価は、３００℃に加熱したハンダ槽に積層セラミックコンデンサを約１秒間浸漬させた後の外観を実体顕微鏡にて４０〜１００倍の倍率で観察して行った。表１に結果を示す。 Evaluation of delamination cracks was performed by observing the appearance after immersing the multilayer ceramic capacitor in a solder bath heated to 300 ° C. for about 1 second with a stereomicroscope at a magnification of 40 to 100 times. Table 1 shows the results.
誘電体層の幅に対する内部電極層の幅は、図３に示すように、内部電極層および金属部を露出させた積層セラミックコンデンサについて、内部電極層の外部電極との接続端（Ｍ１）、内部電極層７の長さ方向の中央部（Ｍ２）および内部電極層７の外部電極３との接続端（Ｍ１）とは反対側の非接続端（Ｍ３）の３ヶ所を測定し、それらの平均値から求めた。
As shown in FIG. 3, the width of the internal electrode layer with respect to the width of the dielectric layer is such that the connection end (M1) of the internal electrode layer to the external electrode, the internal electrode layer, and the internal electrode layer are exposed. Measure the three locations of the lengthwise central portion (M2) of the
試料Ｎｏ．５〜１３における内部電極層と金属部との間隔、試料Ｎｏ．３、４における内部電極層と段差を解消するためのパターンの間隔は、得られた積層セラミックコンデンサを積層方向に研磨し、内部電極層および金属部、または段差を解消するためのパターンを表面に露出させた研磨面を走査型電子顕微鏡を用いて観察し測定して求めた。この場合、表１には内部電極層の縁から最も近い値を記している。 Sample No. 5 to 13, the distance between the internal electrode layer and the metal part, sample No. The spacing between the internal electrode layer and the pattern for eliminating the step in 3 and 4 is determined by polishing the obtained multilayer ceramic capacitor in the laminating direction so that the internal electrode layer and the metal part, or the pattern for eliminating the step is provided on the surface. The exposed polished surface was obtained by observing and measuring using a scanning electron microscope. In this case, Table 1 shows values closest to the edge of the internal electrode layer.
表１、２の結果から明らかなように、内部電極層の周囲のうち、当該内部電極層の外部電極との接続端と反対側にある非接続端側の領域以外の周囲に、金属部を島状に分布させた本発明の積層セラミックコンデンサである試料Ｎｏ．５〜１３、１５，１６、１９および２０では、内部電極パターンと段差を解消するためのパターンとを１回の印刷工程で形成することができ、静電容量が２．０μＦ以上、単位体積あたりの静電容量が９．０９μＦ／ｍｍ３以上であり、高温負荷試験での不良が無かった。 As is clear from the results of Tables 1 and 2, the metal portion is disposed around the internal electrode layer except for the region on the non-connection end side opposite to the connection end with the external electrode of the internal electrode layer. Sample No. which is a multilayer ceramic capacitor of the present invention distributed in an island shape. 5 to 13, 15, 16, 19, and 20, the internal electrode pattern and the pattern for eliminating the step can be formed by one printing process, and the capacitance is 2.0 μF or more per unit volume. The electrostatic capacity was not less than 9.09 μF / mm 3 and there was no defect in the high temperature load test.
また、誘電体層の幅に対する内部電極層の幅の割合を９０％まで高めてもショートが無く、高温負荷試験においても不良が無く、単位体積あたりの静電容量を１０μＦ／ｍｍ３に高めることができた。また、コンデンサ本体の誘電体層間に樹脂を注入した試料Ｎｏ．８および９では、６５℃、９０％ＲＨ、直流電圧１０Ｖ、４８時間放置の条件の湿中負荷寿命を満足するものであった。 Further, even if the ratio of the width of the internal electrode layer to the width of the dielectric layer is increased to 90%, there is no short circuit, no defect is found in the high temperature load test, and the capacitance per unit volume is increased to 10 μF / mm 3. I was able to. In addition, sample No. 1 in which resin was injected between the dielectric layers of the capacitor body was used. In Nos. 8 and 9, the wet load life under conditions of 65 ° C., 90% RH, DC voltage 10 V, and 48 hours was satisfied.
さらに、誘電体層の幅に対する内部電極層の幅の比率を８５〜９０％とした試料において、内部電極層７の平均厚みが０．４〜０．８μｍであり、誘電体層の平均厚みの４０〜８０％である試料Ｎｏ．５〜９，１１，１２，１５，１６，１９および２０では、静電容量が２．１μＦ以上、単位体積あたりの静電容量が９．５４μＦ／ｍｍ３以上であり、高温負荷試験での不良が無く、デラミネーションおよびクラックが発生した試料も無かった。
Further, in the sample in which the ratio of the width of the internal electrode layer to the width of the dielectric layer is 85 to 90%, the average thickness of the
これに対して、段差を解消するためのパターンとしてセラミックパターンを形成する図５の方法は２回の印刷工程を必要とすることから製造コストが高く、また、段差を解消するためのパターンを内部電極パターンから離して形成する図６の方法および導体ペーストの粘度が５〜２０Ｐａ・ｓおよびスキージ速度が２００〜４００ｍｍ／ｓｅｃの範囲に入らない条件では、低い静電容量しか得られないか、または、ショートが発生するものとなった。 On the other hand, the method of FIG. 5 for forming the ceramic pattern as a pattern for eliminating the step is expensive because it requires two printing steps, and the pattern for eliminating the step is included in the interior. In the method of FIG. 6 formed away from the electrode pattern and the condition that the viscosity of the conductor paste is 5 to 20 Pa · s and the squeegee speed is not in the range of 200 to 400 mm / sec, only a low capacitance is obtained, or Short circuit occurred.
１ コンデンサ本体
３ 外部電極
５ 誘電体層
７ 内部電極層
７ａ 内部電極層の外部電極との接続端
７ｂ 外部電極との接続端と反対側にある非接続端
９ 層間
１１ 内部電極層の周囲のうち外部電極との接続端と反対側にある非接続端以外
の周囲
１３ 金属部
２１、５３ セラミックグリーンシート
２３ スクリーン印刷版
２５ 導体パターン
２５ａ、５１ 内部電極パターン
２５ｂ、５４ 段差を解消するためのパターン
５５ セラミックパターン
DESCRIPTION OF
Around 13
Claims (3)
（ｂ）該セラミックグリーンシートの一方主面に、長方形状の内部電極パターンに対応する領域のメッシュの開口率を５５〜７０％、前記内部電極パターンを除いた周囲のうち前記内部電極パターンの長手方向の端部側の領域に対応する領域のメッシュは開口せず、前記内部電極パターンの長手方向に対して垂直な方向の領域に対応する領域のメッシュの開口率を３５〜４５％としたスクリーン印刷版を用いて、ペースト粘度が１０〜５０Ｐａ・ｓの導体ペーストをスキージ速度が２００〜４００ｍｍ／ｓｅｃの条件で印刷して導体膜を形成する工程と、
（ｃ）該導体膜が形成されたセラミックグリーンシートを複数積層して積層体を形成する工程と、
（ｄ）該積層体を焼成して、複数の誘電体層と複数の長方形状の内部電極層とが交互に積層され、対向する一対の端面に前記内部電極層が露出しているとともに、前記内部電極層が設けられている層間であって、前記内部電極層の周囲のうち、該内部電極層の前記外部電極との接続端と反対側にある非接続端側の領域以外の領域に、前記内部電極層の主成分と同じ成分を含む金属部が島状に分布しているコンデンサ本体を形成する工程と、
（ｅ）前記コンデンサ本体の対向する前記一対の端面に外部電極を形成する工程と
を備えることを特徴とする積層セラミックコンデンサの製法。 (A) forming a ceramic green sheet;
(B) The opening ratio of the mesh corresponding to the rectangular internal electrode pattern is 55% to 70% on one main surface of the ceramic green sheet, and the length of the internal electrode pattern out of the periphery excluding the internal electrode pattern The mesh of the area corresponding to the area in the direction perpendicular to the longitudinal direction of the internal electrode pattern is set to 35 to 45% without opening the mesh of the area corresponding to the area on the end side in the direction. Using a printing plate to print a conductor paste having a paste viscosity of 10 to 50 Pa · s under a squeegee speed of 200 to 400 mm / sec to form a conductor film;
(C) a step of forming a laminate by laminating a plurality of ceramic green sheets on which the conductor film is formed;
(D) firing the laminated body, a plurality of dielectric layers and a plurality of rectangular internal electrode layers are alternately laminated, and the internal electrode layers are exposed on a pair of opposing end faces; In an area where the internal electrode layer is provided, in a region other than the region on the non-connection end side on the opposite side of the connection end of the internal electrode layer to the external electrode, around the internal electrode layer, Forming a capacitor body in which metal parts including the same component as the main component of the internal electrode layer are distributed in an island shape;
And (e) forming an external electrode on the pair of end faces facing each other of the capacitor body.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009292035A JP2011134832A (en) | 2009-12-24 | 2009-12-24 | Stacked ceramic capacitor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009292035A JP2011134832A (en) | 2009-12-24 | 2009-12-24 | Stacked ceramic capacitor and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011134832A true JP2011134832A (en) | 2011-07-07 |
Family
ID=44347268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009292035A Pending JP2011134832A (en) | 2009-12-24 | 2009-12-24 | Stacked ceramic capacitor and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011134832A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013211357A (en) * | 2012-03-30 | 2013-10-10 | Taiyo Yuden Co Ltd | Multilayered ceramic capacitor |
| US20170062130A1 (en) * | 2015-08-26 | 2017-03-02 | Samhwa Capacitor Co., Ltd. | High voltage multilayer ceramic capacitor and manufacturing method thereof |
-
2009
- 2009-12-24 JP JP2009292035A patent/JP2011134832A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013211357A (en) * | 2012-03-30 | 2013-10-10 | Taiyo Yuden Co Ltd | Multilayered ceramic capacitor |
| US20170062130A1 (en) * | 2015-08-26 | 2017-03-02 | Samhwa Capacitor Co., Ltd. | High voltage multilayer ceramic capacitor and manufacturing method thereof |
| US9916928B2 (en) * | 2015-08-26 | 2018-03-13 | Samhwa Capacitor Co., Ltd. | High voltage multilayer ceramic capacitor and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101843190B1 (en) | Ceramic electronic component and method for manufacturing the same | |
| EP2669915B1 (en) | Laminated chip electronic component, board for mounting the same and packing unit | |
| CN103854850B (en) | Multilayer ceramic capacitor and the plate for installing the capacitor | |
| KR101523630B1 (en) | Lamination type ceramic electronic part | |
| TWI500056B (en) | Multilayer ceramic capacitor and mounting board for multilayer ceramic capacitor | |
| JP2018186291A (en) | Multilayer ceramic capacitor | |
| KR101577395B1 (en) | Multilayer ceramic electronic component and method for manufacturing same | |
| JP5825322B2 (en) | Multilayer ceramic capacitor, method for manufacturing the same, and mounting substrate for multilayer ceramic capacitor | |
| JP2012253337A (en) | Multilayer ceramic electronic component | |
| JP2012253338A (en) | Multilayer ceramic electronic component | |
| US8947849B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| KR20140049739A (en) | Multi-layered ceramic electronic component and manufacturing method thereof | |
| KR20140030611A (en) | Conductive paste composition for external electrode, multilayer ceramic components using the same and manufacturing method of the same | |
| JP2006210590A (en) | Laminated ceramic capacitor and its manufacturing method | |
| JP2021022723A (en) | Multilayer electronic component | |
| JP5780856B2 (en) | Multilayer ceramic capacitor | |
| JP4809173B2 (en) | Multilayer ceramic capacitor | |
| KR101462759B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
| KR102018310B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
| JP6301629B2 (en) | Multilayer electronic components | |
| JP2017174945A (en) | Multilayer electronic component | |
| JP2011134832A (en) | Stacked ceramic capacitor and method of manufacturing the same | |
| JP2018056292A (en) | Layered electronic component | |
| JP2011029533A (en) | Stacked ceramic capacitor, and method of manufacturing the same | |
| JP6317119B2 (en) | Multilayer electronic components |