JP2011029533A - Stacked ceramic capacitor, and method of manufacturing the same - Google Patents
Stacked ceramic capacitor, and method of manufacturing the same Download PDFInfo
- Publication number
- JP2011029533A JP2011029533A JP2009176246A JP2009176246A JP2011029533A JP 2011029533 A JP2011029533 A JP 2011029533A JP 2009176246 A JP2009176246 A JP 2009176246A JP 2009176246 A JP2009176246 A JP 2009176246A JP 2011029533 A JP2011029533 A JP 2011029533A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- electrode layer
- pattern
- layers
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、積層セラミックコンデンサおよびその製法に関するものである。 The present invention relates to a multilayer ceramic capacitor and a method for manufacturing the same.
近年、電子機器の小型化、高密度実装化に伴い、電子機器の中に実装される積層セラミックコンデンサでは小型高容量化が求められ、このため誘電体層や内部電極層の薄層化および多層化が進められている。 In recent years, with the miniaturization and high-density mounting of electronic devices, multilayer ceramic capacitors mounted in electronic devices are required to have a small size and high capacity. For this reason, the dielectric layers and internal electrode layers are made thinner and multilayered. Is being promoted.
このような積層セラミックコンデンサでは、誘電体層の薄層化および多層化に伴い、誘電体層間に形成された内部電極層の厚みが大きく影響するようになり、内部電極層が形成されている部分と形成されていない部分との間で内部電極層の厚みによる段差が累積し、内部電極層の形成されていない周囲の誘電体層同士の密着が弱く、デラミネーションやクラックが発生しやすくなる。 In such a multilayer ceramic capacitor, the thickness of the internal electrode layer formed between the dielectric layers is greatly influenced by the thinning and multilayering of the dielectric layer, and the portion where the internal electrode layer is formed. Steps due to the thickness of the internal electrode layer are accumulated between the portions where the internal electrode layers are not formed, the adhesion between the surrounding dielectric layers where the internal electrode layers are not formed is weak, and delamination and cracks are likely to occur.
この対策として、例えば、特許文献１には、積層セラミック電子部品の製法が開示されている。この製法は、図５（ａ）に示すように、先に、内部電極パターン５１に対応する領域が開口されたスクリーン印刷版Ａを用いてセラミックグリーンシート５３の主面に内部電極パターン５１を形成し、次に、図５（ｂ）に示すように、内部電極パターン５１に対してネガの状態であり、内部電極パターン５１を除いた周囲の領域が開口されたスクリーン印刷版Ｂを用いて、内部電極パターン５１が形成されたセラミックグリーンシート５３の主面の内部電極パターン５１が形成されていない領域に段差を解消するためのセラミックパターン５５を形成するものである（図５（ｃ））。
As a countermeasure against this, for example,
この製法の場合、セラミックグリーンシート５３の主面に予め形成された内部電極パターン５１を基準にして、その内部電極パターン５１の周囲に段差を解消するためのパターンとしてのセラミックパターン５５が形成される。
In the case of this manufacturing method, a
また一方で、図６（ａ）に示すように、内部電極パターン５１に対応する領域５１Ｍと、内部電極パターン５１に対応する領域を除いた他の領域５４Ｍとを同時に印刷できるように開口したスクリーン印刷版Ｃを用いることにより、内部電極パターン５１とその周囲の段差を解消するための導体パターン５４とを同時に形成できる方法が提案されている（例えば、特許文献２を参照）。
On the other hand, as shown in FIG. 6A, the screen is opened so that the
この製法では、図６（ｂ）に示されるように、段差を解消するための導体パターン５４が内部電極パターン５１と同じ導体成分であることから、導体パターン５４を内部電極パターン５１から離して形成し、セラミックグリーンシート５３上において、内部電極パターン５１と導体パターン５４との間に隙間Ｇが形成される。
In this manufacturing method, as shown in FIG. 6B, the
そして、この製法の場合、内部電極パターン５１と導体パターン５４との間の隙間Ｇには、内部電極パターン５１と導体パターン５４とを形成したセラミックグリーンシート５３を複数積層して積層体を形成する際に、セラミックグリーンシート５３が入り込むため、焼成後のセラミック積層体は内部電極パターンと段差を解消するための導体パターンとの間の絶縁が確保されることになる（図６(ｃ)）。
In the case of this manufacturing method, in the gap G between the
そして、この製法では、内部電極パターン５１と段差を解消するための導体パターン５４とを形成するのに１回の印刷工程で済む上、スクリーン印刷版も１枚しか用いないことから製造工程において低コスト化が図れるという利点がある。
In this manufacturing method, only one printing process is required to form the
ところが、特許文献１に開示された製法により得られる積層セラミック電子部品では、内部電極パターン５１とセラミックパターン５５とをそれぞれの印刷工程により形成するものであることから、製造コストの増加を招くという問題を有している。
However, in the multilayer ceramic electronic component obtained by the manufacturing method disclosed in
また、この製法では、図５（ｃ）に示したように、内部電極パターン５１とセラミックパターン５５との位置合わせの困難さから位置ずれが起こりやすいために、内部電極パターン５１の端部５７にセラミックパターン５５が乗り上げる場合があり、このような場合、局部的な厚みの増加によるデラミネーションの発生を防ぎきれないという問題があった。
Further, in this manufacturing method, as shown in FIG. 5C, since the positional deviation is likely to occur due to the difficulty in alignment between the
また、特許文献２に開示された製法により得られるセラミック積層体では、セラミックグリーンシート５３の厚みが薄くなると、積層数の多い積層体を形成する際の変形が大きいために、隙間Ｇに入り込むセラミックグリーンシート５３のみならず、その表面に形成された内部電極パターン５１までも変形しやすくなる。このため焼成後においては、誘電体層に部分的に薄い部分ができ、これにより絶縁性が低下し、高温負荷寿命を満足できないという問題があった。
In addition, in the ceramic laminate obtained by the manufacturing method disclosed in Patent Document 2, when the thickness of the ceramic
また、この製法により得られるセラミック積層体では、段差を解消するための導体パターン５４を内部電極パターン５１から離して形成しなければならないため、内部電極パターン５１の周囲の段差を解消するための導体パターン５４を形成する領域を大きく取る必要がある。このため、セラミックグリーンシート５３上に形成される内部電極パターン５１の面積を広くすることが困難であり、内部電極層の有効面積を増やすことができないことから、結果的に、高容量化が困難となっていた。
Further, in the ceramic laminate obtained by this manufacturing method, since the
従って、本発明は、誘電体層を薄層化して積層数を増加した場合にも、内部電極層の厚みによる段差を無くすことができるとともに、クラックやデラミネーションの発生を抑制でき、高容量化とともに優れた高温負荷寿命を有する積層セラミックコンデンサおよびその製法を提供することを目的とする。 Therefore, the present invention can eliminate the step due to the thickness of the internal electrode layer even when the number of laminated layers is increased by thinning the dielectric layer, and can suppress the generation of cracks and delamination and increase the capacity. Another object of the present invention is to provide a multilayer ceramic capacitor having an excellent high temperature load life and a method for producing the same.
本発明の積層セラミックコンデンサは、複数の誘電体層と複数の内部電極層とが交互に積層されたコンデンサ本体と、該コンデンサ本体の前記内部電極層が露出した対向する一対の端面にそれぞれ設けられた外部電極とを有するとともに、前記内部電極層が設けられている層間であって前記内部電極層の前記外部電極との接続端以外の周囲に、当該内部電極層の主成分と同じ成分を含む金属部が島状に点在していることを特徴とする。 The multilayer ceramic capacitor of the present invention is provided on each of a capacitor body in which a plurality of dielectric layers and a plurality of internal electrode layers are alternately stacked, and a pair of opposing end surfaces where the internal electrode layers of the capacitor body are exposed. The internal electrode layer is provided between the internal electrode layer and the periphery of the internal electrode layer other than the connection end of the internal electrode layer to the external electrode. The metal parts are scattered in an island shape.
このような構成によれば、コンデンサ本体を構成する内部電極層の周囲に、この内部電極層の主成分と同じ成分を含む金属部が島状に形成されていることから、内部電極層の厚みによる段差を無くすことができ、これによりクラックやデラミネーションの発生を抑制できる。 According to such a configuration, since the metal portion including the same component as the main component of the internal electrode layer is formed in an island shape around the internal electrode layer constituting the capacitor body, the thickness of the internal electrode layer Can be eliminated, thereby suppressing the occurrence of cracks and delamination.
また、内部電極層の周囲に形成された金属部は、上述のように、島状に点在して形成されており、内部電極層とは絶縁されていることから、積層セラミックコンデンサの機能も十分に発現させることができ、高い静電容量を得ることができる。 In addition, as described above, the metal portions formed around the internal electrode layer are formed in the form of islands and are insulated from the internal electrode layer. It can be sufficiently expressed, and a high capacitance can be obtained.
さらに本発明によれば、複数の誘電体層が積層され一体化された層間に金属部が形成されていることから、誘電体層はその厚みが全体に渡ってほぼ等しくなっている。このため、誘電体層の絶縁性が安定していることから高温負荷寿命を高めることができる。 Furthermore, according to the present invention, since the metal portion is formed between the layers in which the plurality of dielectric layers are laminated and integrated, the thickness of the dielectric layers is substantially equal throughout. For this reason, since the insulating property of the dielectric layer is stable, the high temperature load life can be increased.
本発明の積層セラミックコンデンサの製法は、（ａ）セラミックグリーンシートを形成する工程と、（ｂ）該セラミックグリーンシートの一方主面の全体に、内部電極パターンに対応する領域のメッシュの開口率をＯＰ１、前記内部電極パターンを除いた周囲の領域に対応するメッシュの開口率をＯＰ２としたときに、ＯＰ１＞ＯＰ２の関係を満足するスクリーン印刷版を用いて、導体膜を形成する工程と、（ｃ）該導体膜が形成されたセラミックグリーンシートを複数積層して積層体を形成する工程と、（ｄ）該積層体を焼成して、複数の誘電体層と複数の内部電極層とが交互に積層され、対向する一対の端面に前記内部電極層が露出しているとともに、前記内部電極層が設けられている層間であって前記内部電極層の周囲に、当該内部電極層の主成分と同じ成分を含む金属部が島状に点在しているコンデンサ本体を形成する工程と、（ｅ）前記コンデンサ本体の対向する前記一対の端面に外部電極を形成する工程と、を備えることを特徴とする。 The manufacturing method of the multilayer ceramic capacitor of the present invention includes: (a) a step of forming a ceramic green sheet; and (b) an opening ratio of a mesh in a region corresponding to the internal electrode pattern on the entire one main surface of the ceramic green sheet. OP1, a step of forming a conductor film using a screen printing plate satisfying the relationship of OP1> OP2 when the aperture ratio of the mesh corresponding to the surrounding area excluding the internal electrode pattern is OP2, c) a step of forming a laminated body by laminating a plurality of ceramic green sheets on which the conductor film is formed; and (d) firing the laminated body so that a plurality of dielectric layers and a plurality of internal electrode layers alternate. The internal electrode layer is exposed at a pair of opposed end faces, and the internal electrode layer is provided between the internal electrode layers and around the internal electrode layer. Forming a capacitor body in which metal parts including the same component as the main component of the layer are scattered in an island shape; and (e) forming an external electrode on the pair of end faces facing the capacitor body; It is characterized by providing.
ここで、メッシュの開口率は、スクリーン印刷版の単位面積当たりのメッシュの開口面積の割合を意味する。例えば、メッシュの開口率が低いということは、単位面積当たりの開口の数は等しいが、開口の大きさが小さい場合、あるいは、開口の大きさは等しいが、単位面積当たりの開口の数が少ない場合である。 Here, the mesh opening ratio means the ratio of the mesh opening area per unit area of the screen printing plate. For example, a low mesh opening ratio means that the number of openings per unit area is the same, but the size of the openings is small, or the size of the openings is the same, but the number of openings per unit area is small Is the case.
本発明の積層型電子部品の製法によれば、段差を解消するためのパターンと内部電極パターンとを、メッシュの開口率の異なる印刷部を有するスクリーン印刷版を用いて形成するものである。このため、メッシュの開口率の低い領域の導体パターンをメッシュの開口率の高い領域の導体パターンよりも焼成後に空隙率の高いものにできることから、導体パターンに含まれる金属成分を島状に点在させて形成することができる。これにより段差を解消した積層セラミックコンデンサを容易に製造できる。 According to the method for manufacturing a multilayer electronic component of the present invention, a pattern for eliminating a step and an internal electrode pattern are formed using a screen printing plate having printing portions having different mesh aperture ratios. For this reason, since the conductor pattern in the area with a low mesh opening ratio can be made to have a higher porosity after firing than the conductor pattern in the area with a high mesh opening ratio, the metal components contained in the conductor pattern are scattered in islands. Can be formed. This makes it possible to easily manufacture a monolithic ceramic capacitor that eliminates the level difference.
また、本発明の製法によれば、導体パターンと段差を解消するためのパターンとの位置合わせを必要としないことから、段差を解消するためのパターンの内部電極パターンの端部への乗り上げを防止できる。このため、局部的な厚みの増加によるデラミネーションの発生を無くすことができる。 In addition, according to the manufacturing method of the present invention, since it is not necessary to align the conductor pattern and the pattern for eliminating the step, it is possible to prevent the pattern for eliminating the step from climbing onto the end of the internal electrode pattern. it can. For this reason, generation | occurrence | production of the delamination by the local increase in thickness can be eliminated.
また、本発明の製法によれば、内部電極パターンと段差を解消するためのパターンとの間に大きな隙間を有しないことから、積層においてセラミックグリーンシートが入り込むことがないために、セラミックグリーンシートおよび内部電極パターンの変形が生じにくく、焼成後において誘電体層に部分的に薄い部分が形成されにくい。このため誘電体層の絶縁性が保たれ、結果的に高温負荷寿命に優れた積層型電子部品を容易に得ることができる。 Further, according to the manufacturing method of the present invention, since there is no large gap between the internal electrode pattern and the pattern for eliminating the step, the ceramic green sheet and the ceramic green sheet and The internal electrode pattern is not easily deformed, and a thin portion is hardly formed in the dielectric layer after firing. Therefore, the insulating property of the dielectric layer is maintained, and as a result, a multilayer electronic component having an excellent high temperature load life can be easily obtained.
本発明の積層セラミックコンデンサによれば、誘電体層を薄層化して積層数を増加した場合にも、内部電極層の厚みによる段差を無くすことができるとともに、クラックやデラミネーションの発生を抑制でき、高容量化とともに高温負荷寿命を向上できる。 According to the multilayer ceramic capacitor of the present invention, even when the number of layers is increased by thinning the dielectric layer, the step due to the thickness of the internal electrode layer can be eliminated and the occurrence of cracks and delamination can be suppressed. In addition to high capacity, high temperature load life can be improved.
本発明の積層セラミックコンデンサの製法によれば、スクリーン印刷版において、内部電極パターンに対応する領域のメッシュの開口率を、内部電極パターンを除いた周囲の領域に対応するメッシュの開口率よりも大きくしたので、開口率の低い領域の導体パターンを開口率の高い領域の導体パターンよりも焼成後に空隙率の高いものにできることから導体膜に含まれる金属成分を島状に点在させて形成することができる。これにより段差を解消した積層セラミックコンデンサを容易に製造できる。その結果、誘電体層を薄層化して積層数を増加した場合にも、内部電極層の厚みによる段差を無くすことができるとともに、クラックやデラミネーションの発生を抑制でき、高容量化とともに高温負荷寿命に優れた積層セラミックコンデンサを低コストで容易に得ることができる。 According to the method for producing a multilayer ceramic capacitor of the present invention, in the screen printing plate, the mesh area ratio corresponding to the internal electrode pattern is larger than the mesh area ratio corresponding to the surrounding area excluding the internal electrode pattern. Therefore, the conductor pattern in the low aperture ratio region can be made to have a higher porosity after firing than the conductor pattern in the high aperture ratio region, so that the metal components contained in the conductor film are scattered in islands. Can do. This makes it possible to easily manufacture a monolithic ceramic capacitor that eliminates the level difference. As a result, even when the dielectric layer is thinned and the number of layers is increased, steps due to the thickness of the internal electrode layer can be eliminated, cracks and delamination can be suppressed, high capacity and high temperature load can be achieved. A multilayer ceramic capacitor having an excellent life can be easily obtained at low cost.
本発明の積層セラミックコンデンサについて、以下に詳述する。図１は、本発明の積層セラミックコンデンサの一例を示す斜視図である。図２は、図１に示した積層セラミックコンデンサのＡ−Ａ断面図である。図３は、図１に示した積層セラミックコンデンサのＢ−Ｂ断面図であり、誘電体層上に形成された内部電極層の周囲に点在した金属部を模式的に示すものである。 The multilayer ceramic capacitor of the present invention will be described in detail below. FIG. 1 is a perspective view showing an example of the multilayer ceramic capacitor of the present invention. FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor shown in FIG. FIG. 3 is a BB cross-sectional view of the multilayer ceramic capacitor shown in FIG. 1 and schematically shows metal portions scattered around the internal electrode layer formed on the dielectric layer.
この実施形態の積層セラミックコンデンサでは、コンデンサ本体１は、誘電体磁器からなる誘電体層５と内部電極層７とが交互に複数積層されて構成されており、このコンデンサ本体１の内部電極層７が露出した対向する一対の端面にそれぞれ外部電極３が設けられている。外部電極３は、例えば、ＣｕもしくはＣｕとＮｉの合金ペーストを焼き付けて形成されている。図２では誘電体層５と内部電極層７との積層状態を単純化して示しているが、この実施形態の積層セラミックコンデンサは誘電体層５と内部電極層７とが数百層にも及ぶ積層体となっている。
In the multilayer ceramic capacitor of this embodiment, the
誘電体層５は、チタン酸バリウムを主成分とする結晶粒子と粒界相とから構成されており、その厚みは２μｍ以下、特に、１μｍ以下が望ましく、これにより積層セラミックコンデンサを小型、高容量化することが可能となる。なお、誘電体層５の厚みが０．５μｍ以上であると、静電容量のばらつきを小さくでき、また容量温度特性を安定化させることが可能になる。
The
内部電極層７は、高積層化しても製造コストを抑制できるという点で、ニッケル（Ｎｉ）や銅（Ｃｕ）などの卑金属が望ましく、特に、この実施形態における誘電体層５との同時焼成が図れるという点でニッケル（Ｎｉ）がより望ましい。
The
この実施形態の積層セラミックコンデンサは、内部電極層７が設けられている層間９であって、内部電極層７の外部電極３との接続端以外の周囲１１に、内部電極層７の主成分と同じ成分を含む金属部１３が島状に点在していることを特徴とする。
The multilayer ceramic capacitor according to this embodiment is an
コンデンサ本体１を構成する内部電極層７の周囲１１に、内部電極層７の主成分と同じ成分を含む金属部１３が同じ厚みで島状に形成されていることから、内部電極層７の厚みによる段差を無くすことができ、これによりクラックやデラミネーションの発生を抑制できる。また、内部電極層７の周囲に形成された金属部１３は島状に点在して形成されており、内部電極層７とは絶縁されていることから、内部電極層７の周囲に金属部１３が形成されていても、積層セラミックコンデンサとしての機能を有し、高い静電容量を得ることができる。
Since the
また、この実施形態の積層セラミックコンデンサでは、誘電体層５の層間１１に形成された金属部１３が内部電極層７と同じ厚みで形成されていることが望ましい。誘電体層５の層間１１に形成された金属部１３が内部電極層７と同じ厚みであると、コンデンサ本体１の全面に渡って誘電体層５の厚みをほぼ等しいものにできる。その結果、誘電体層５に局部的に薄い部分が形成されることがなく、絶縁性を保つことができるため、高温負荷寿命に優れた積層セラミックコンデンサができる。
Moreover, in the multilayer ceramic capacitor of this embodiment, it is desirable that the
ここで、金属部１３の形状は、誘電体層５の表面の内部電極層７および外部電極３に対して絶縁される距離を有する配置であれば不規則なものであってもよいが、平面視したときに、円形に近い形状のものがほぼ均等に配置されていることが望ましい。
Here, the shape of the
平面視したときの金属部１３の形状が円形に近いものであり、それらの金属部１３がほぼ均等に配置されていると、内部電極層７の周囲１１における誘電体層５と金属部１３との間で安定した接合強度を維持できるとともに、絶縁性も安定したものとなる。なお、このような金属部１１の形状は、スクリーン印刷版のメッシュの開口部が正方形であるものを用いることにより形成できる。
When the shape of the
また、この金属部１３は、内部電極層７の主成分と同じ成分を含むものである。内部電極層７の主成分とは、上述したＮｉやＣｕ、またはこれらの合金であるが、この他に、共材として誘電体層５を構成する結晶粒子の成分と同じセラミック成分を主として含んでいることが好ましい。金属部１３がセラミック成分を含んでいると、金属部１３と誘電体層５との間の接合強度をさらに高められるという利点がある。
The
また、この実施形態の積層セラミックコンデンサでは、誘電体層５が積層された層間９である内部電極層７の周囲１１の金属部１３を除いた領域に樹脂が充填されていることが望ましい。上記のように、平面視したときの金属部１３の形状が円形に近いものであると、金属部１３の無い部分の層間９に樹脂等などを注入させやすいことから、積層セラミックコンデンサにおいて湿気に対する耐候性を高めることができるという利点がある。層間９に注入する樹脂としては、注入する際には粘度を低くでき、硬化後には耐湿性および耐熱性に優れたものとして、エポキシ樹脂、ポリイミド樹脂およびアクリル樹脂などが好適である。なお、コンデンサ本体１の層間９に樹脂を注入する方法としては、コンデンサ本体１を真空チャンバ中に置き、その中で、樹脂を加熱して溶解させ溶液中に浸して減圧する方法を用いることができる。
Further, in the multilayer ceramic capacitor of this embodiment, it is desirable that the resin is filled in the region excluding the
また、金属部１３同士の間隔は、おおよそ３０μｍ以下の間隔で点在していることが好ましい。金属部１３同士がおおよそ３０μｍ以下の間隔で点在したものであると、誘電体層５と、内部電極層７および金属部１３との接続面積が大きくなるため、これらの部材同士の接合強度が高まることにより、積層セラミックコンデンサのデラミネーションやクラックの発生をより抑制することが可能になる。
Moreover, it is preferable that the space | interval of the
さらにまた、金属部１３と内部電極層７または外部電極３との間隔は、内部電極層７および外部電極３の縁から少なくとも２μｍ以上離れて点在していることが好ましい。金属部１１が、誘電体層５および外部電極３から少なくとも２μｍ以上離れて点在していると、高い絶縁性を長期間安定して維持できる。
Furthermore, the distance between the
ここで、内部電極層７および外部電極３の縁からの距離および金属部１３同士の間隔は、積層セラミックコンデンサを誘電体層５および内部電極層７の積層面に平行に研磨して、内部電極層７およびその周囲１１の金属部１３をほぼ全面に亘って露出させた試料について、走査型電子顕微鏡または金属顕微鏡の観察を行って測定する。
Here, the distance from the edge of the
積層セラミックコンデンサでは、内部電極層７の有効面積が大きいほど単位体積あたりの静電容量を高められることが知られているが、この実施形態の積層セラミックコンデンサでは、積層セラミックコンデンサの絶縁性を確保でき、設計値に近い静電容量が得られる範囲として、誘電体層５の幅Ｗ０と内部電極層７の幅Ｗ１とを同じ方向で比較したときに、誘電体層５の幅Ｗ０に対する内部電極層７の幅Ｗ１の割合が８５〜９０％であることが望ましい。これにより、体積が０．５ｍｍ３以下、特に、０．１ｍｍ３以下といった超小型の積層セラミックコンデンサにおいても、単位体積あたりの静電容量を高めることが可能になる。
In the multilayer ceramic capacitor, it is known that the capacitance per unit volume can be increased as the effective area of the
なお、誘電体層５の幅Ｗ０に対する内部電極層７の幅Ｗ１の割合が８５〜９０％に変更するには、後述するように、スクリーン印刷版の内部電極パターンに対する他の領域の割合を変更することにより行うことができる。また、内部電極層７の幅Ｗ１および誘電体層７の幅Ｗ０は、図３に示すように、内部電極層７および金属部１３を露出させた積層セラミックコンデンサについて、内部電極層７の外部電極３との接続端（Ｍ１）、内部電極層７の長さ方向の中央部（Ｍ２）および内部電極層７の外部電極３との接続端（Ｍ１）とは反対側の非接続端（Ｍ３）の３ヶ所を測定し、それらの平均値から求める。
In order to change the ratio of the width W1 of the
次に、本発明の積層セラミックコンデンサの製法について、図４を基にして詳細に説明する。（ａ）工程では、矩形状のセラミックグリーンシートを形成する。まず、チタン酸バリウム粉末に対して特性を制御するための添加剤および焼結助剤を所定量添加し混合した誘電体粉末を、ポリビニルブチラール樹脂などの有機樹脂やトルエンおよびアルコールなどの溶媒とともにボールミルなどを用いてセラミックスラリを調製し、次いで、セラミックスラリをドクターブレード法やダイコータ法などのシート成形法を用いて基材上に塗布してセラミックグリーンシート２１を形成する。セラミックグリーンシート２１の厚みは誘電体層５の高容量化のための薄層化、高絶縁性を維持するという点で０．４〜３μｍが好ましい。
Next, a method for producing the multilayer ceramic capacitor of the present invention will be described in detail with reference to FIG. In the step (a), a rectangular ceramic green sheet is formed. First, a dielectric powder obtained by adding a predetermined amount of additives for controlling characteristics and a sintering aid to a barium titanate powder and mixing them together with an organic resin such as polyvinyl butyral resin and a solvent such as toluene and alcohol is ball milled. A ceramic slurry is prepared by using a sheet forming method such as a doctor blade method or a die coater method to form a ceramic
次に、（ｂ）工程では、セラミックグリーンシート２１の一方主面の全体に、以下に示すスクリーン印刷版２３を用いて導体膜２５を形成する。この場合、本発明の製法において用いるスクリーン印刷版２３は、内部電極パターンとなる第１の導体膜２５ａに対応する領域２３ａのメッシュの開口率をＯＰ１、第１の導体膜２５ａ以外の第２の導体膜２５ｂに対応する領域２３ｂのメッシュの開口率をＯＰ２としたときに、ＯＰ１＞ＯＰ２の関係を満足するものを用いる。
Next, in the step (b), the
本発明の製法では、スクリーン印刷版２３において、第２の導体膜２５ｂに対応する領域２３ｂのメッシュの開口率を、第１の導体膜２５ａに対応する領域２３ａのメッシュの開口率よりも小さくしたので、焼成後に第２の導体膜２５ｂを第１の導体膜よりも空隙率の高いものにできることから、第２の導体膜２５ｂに含まれる金属成分を島状に点在させて形成することができる。これにより、内部電極層７の周囲に金属部１３を形成しても、内部電極層７および外部電極３との間で絶縁性を有する段差を解消するパターンを量産に適した方法で容易に形成できる。
In the production method of the present invention, in the
すなわち、スクリーン印刷版のメッシュの開口率が高い部分（２３ａ）からは導体ペーストが相対的に多く吐出されるので、内部電極層７は空隙率が小さくなり緻密になる。従って、内部電極層７の厚みのばらつきが小さくなり、有効面積も高まるため静電容量のばらつきを抑えることができる。ここで、空隙率とは、内部電極層７を平面視した場合に、内部電極層７を形成すべき領域内に、内部電極層７の存在しない領域がスポット的に分布している比率をいう。
That is, since a relatively large amount of conductive paste is discharged from the portion (23a) having a high aperture ratio of the mesh of the screen printing plate, the
一方、メッシュの開口率が低い部分からは導電ペーストが相対的に少なく吐出されるので、焼成時における導体膜２５の焼成収縮により内部電極層７の周囲は空隙率が大きくなり、金属部１３が島状に形成されるのである。
On the other hand, since a relatively small amount of conductive paste is ejected from a portion having a low aperture ratio of the mesh, the porosity around the
かかるスクリーン印刷版において、第１の導体膜２５ａに対応する領域２３ａのメッシュの開口率（ＯＰ１）と、第２の導体膜２５ｂに対応する領域２３ｂのメッシュの開口率（ＯＰ２）とは、内部電極層７が設計どおりの静電容量を発現できる厚みを有するとともに、内部電極層７の周囲に形成される金属部１３が島状に点在し、絶縁性を確保できる範囲で決められるものであるが、内部電極層７の厚みを１μｍ以下にする場合、領域２３ｂのメッシュの開口率（ＯＰ２）は、領域２３ａのメッシュの開口率（ＯＰ１）の７０％以下であることが好ましい。
In such a screen printing plate, the mesh aperture ratio (OP1) of the
一方、領域２３ｂのメッシュの開口率（ＯＰ２）が、領域２３ａのメッシュの開口率（ＯＰ１）の３０％未満になると、印刷後の導体膜２５において、第１導体膜２５ａと第２導体膜２５ｂとの間の厚み差が顕著になり、積層時にセラミックグリーンシート２１の変形が起こり、段差を解消できなくなるおそれがある。このため領域２３ｂのメッシュの開口率（ＯＰ２）は、領域２３ａのメッシュの開口率（ＯＰ１）の３０％〜７０％とするのが良い。
On the other hand, when the opening ratio (OP2) of the mesh in the
また、内部電極パターンの周囲に、隙間を空けて段差を解消するためのパターンを形成する必要がないことから、セラミックグリーンシート２１上に形成される内部電極パターンの面積を大きくすることが容易となり、これにより、積層セラミックコンデンサにおいて内部電極層７の有効面積を増やすことが容易となる。
In addition, since it is not necessary to form a pattern for eliminating the step by providing a gap around the internal electrode pattern, it is easy to increase the area of the internal electrode pattern formed on the ceramic
さらに、この製法によれば、導体パターンと段差を解消するためのパターンとの位置合わせを必要としないことから、段差を解消するためのパターンの内部電極パターンの端部への乗り上げを防止できる。このため、局部的な厚みの増加によるデラミネーションの発生を無くすことができる。 Furthermore, according to this manufacturing method, since the alignment between the conductor pattern and the pattern for eliminating the step is not required, it is possible to prevent the pattern for eliminating the step from running onto the end of the internal electrode pattern. For this reason, generation | occurrence | production of the delamination by the local increase in thickness can be eliminated.
次に、（ｃ）工程では、導体膜２５が形成されたセラミックグリーンシート２１を複数積層して母体積層体を形成し、これを焼成後にコンデンサ本体１となる積層体の形状に切断する。この場合、本発明の製法においては、上述のように、セラミックグリーンシート２１の一方主面の全体に導体膜２５を形成するため、第１導体膜２５ａと段差を解消するための第２導体膜２５ｂとの間に隙間を有しない。このため、積層において、セラミックグリーンシートが入り込む余地がないことから、セラミックグリーンシート２１に変形が生じにくく、焼成後において誘電体層５に部分的に薄い部分が形成されにくい。
Next, in step (c), a plurality of ceramic
次に、（ｄ）工程では、積層体を脱脂した後、最高温度を１０５０〜１２００℃、保持時間を１〜３時間とし、水素−窒素の雰囲気中にて焼成を行う。これにより、複数の誘電体層５と複数の内部電極層７とが交互に積層され、対向する一対の端面に内部電極層７が露出しているとともに、内部電極層７が設けられている層間９であって、内部電極層７の周囲１１に、内部電極層７の主成分と同じ成分を含む金属部１３が島状に点在しているコンデンサ本体１が形成される。このとき導体膜２５のうち、スクリーン印刷版２３の開口率の低い（ＯＰ２）領域２３ｂは、導体膜２５が焼成収縮しやすいことから金属部１３が島状に点在した状態となる。
Next, in step (d), after degreasing the laminate, firing is performed in a hydrogen-nitrogen atmosphere at a maximum temperature of 1050 to 1200 ° C. and a holding time of 1 to 3 hours. As a result, the plurality of
次に、（ｅ）工程では、焼成後のコンデンサ本体１をバレル研磨する。このときコンデンサ本体１の内部においては、段差を解消するパターン２５ｂが内部電極層７に乗り上げたり、内部電極層７と金属部１３との間隔が図６に示した従来の製法のように大きくないために、誘電体層５が各層ともに平行となっていることからクラックやデラミネーション等が発生しにくい。
Next, in the step (e), the
次に、内部電極層７を露出させたコンデンサ本体１の対向する一対の端面に入出力用の外部電極３を形成する。外部電極３は、導体ペーストの塗布焼付、または、比較的低温で硬化する導電性樹脂の塗布などの方法により形成される。
Next, the input / output
なお、積層セラミックコンデンサの湿気に対する耐候性を高めるという理由から、誘電体層５が積層された層間９である内部電極層７の周囲１１の金属部１３を除いた領域に樹脂を充填してもよい。この場合、外部電極３には注入した樹脂が炭化したり、焼失したりしないという理由から導電性樹脂を用いるのが良い。また、場合によっては、この外部電極３の表面に実装性を高めるためにメッキ膜を形成する。
For the reason of improving the weather resistance against moisture of the multilayer ceramic capacitor, even if the resin is filled in the region excluding the
まず、チタン酸バリウム粉末、Ｙ２Ｏ３粉末、ＭｎＣＯ３粉末、ＭｇＯ粉末およびガラス粉末を用意し、チタン酸バリウム粉末を１００モルに対して、Ｙ２Ｏ３粉末を１モル、ＭｎＣＯ３粉末およびＭｇＯ粉末をそれぞれ０．５モル添加した後、これらの混合粉末１００質量部に対してガラス粉末を１質量部添加して誘電体粉末を調製した。 First, barium titanate powder, Y 2 O 3 powder, MnCO 3 powder, MgO powder and glass powder were prepared, and 100 mol of barium titanate powder, 1 mol of Y 2 O 3 powder, MnCO 3 powder and After adding 0.5 mol each of MgO powder, 1 mass part of glass powder was added with respect to 100 mass parts of these mixed powders, and the dielectric material powder was prepared.
この後、誘電体粉末を、ポリビニルブチラールをトルエンおよびアルコールの混合溶媒中に溶解させた有機ビヒクルと混合してセラミックスラリを調製し、ドクターブレード法により厚み１．５μｍのセラミックグリーンシートを作製した。 Thereafter, the ceramic powder was prepared by mixing the dielectric powder with an organic vehicle in which polyvinyl butyral was dissolved in a mixed solvent of toluene and alcohol, and a ceramic green sheet having a thickness of 1.5 μm was prepared by a doctor blade method.
次に、このセラミックグリーンシートの一方主面に、表１に示した図４、図５および図６の方法を用いて、Ｎｉを主成分とする導体ペーストを印刷し、導体パターン（図５の方法ではセラミックパターンの形成も行った。）複数形成した。導体パターンを形成するための導体ペーストは、平均粒径が０．２μｍのＮｉ粉末１００質量部に対して、セラミックグリーンシートの作製に用いたチタン酸バリウム粉末を１５質量部添加し、これにセルロース系のバインダを加えて調製した。 Next, using one of the main surfaces of the ceramic green sheet, a conductor paste mainly composed of Ni is printed using the method shown in FIG. 4, FIG. 5 and FIG. The method also formed ceramic patterns.) Multiple formed. The conductive paste for forming the conductive pattern was prepared by adding 15 parts by mass of barium titanate powder used for producing the ceramic green sheet to 100 parts by mass of Ni powder having an average particle size of 0.2 μm, and adding cellulose to this. It was prepared by adding a system binder.
次に、導体パターン（図５の方法の場合にはセラミックパターンが形成されている。）を印刷したセラミックグリーンシートを２３０枚積層し、その上下面に導体パターンを印刷していないセラミックグリーンシートをそれぞれ２０枚積層し、プレス機を用いて温度６０℃、圧力１０７Ｐａ、時間１０分の条件で密着させて積層体を作製し、しかる後、この積層体を、所定の寸法に切断してコンデンサ本体となる積層体を形成した。 Next, 230 ceramic green sheets on which a conductor pattern (a ceramic pattern is formed in the case of the method of FIG. 5) are stacked, and ceramic green sheets on which no conductor pattern is printed are formed on the upper and lower surfaces. Each of the 20 sheets is laminated, and a press body is used to produce a laminate by closely adhering them at a temperature of 60 ° C., a pressure of 10 7 Pa, and a time of 10 minutes. Thereafter, the laminate is cut into a predetermined size. A laminate to be a capacitor body was formed.
次に、積層体を大気中で脱脂した後、水素−窒素中、１１００℃で焼成した。作製したコンデンサ本体は、続いて、窒素雰囲気中１０００℃で４時間再酸化処理を行った。このコンデンサ本体の大きさは１ｍｍ×０．５ｍｍ×０．５ｍｍ、誘電体層の厚みは１μｍ、内部電極層の１層の厚みは０．７μｍ、有効面積は０．３ｍｍ２であった。なお、有効面積とは、コンデンサ本体の異なる端面にそれぞれ露出するように積層方向に交互に形成された内部電極層同士の重なる部分の面積のことである。 Next, after degreasing the laminate in the air, it was fired at 1100 ° C. in hydrogen-nitrogen. The produced capacitor body was subsequently reoxidized at 1000 ° C. for 4 hours in a nitrogen atmosphere. The size of the capacitor body was 1 mm × 0.5 mm × 0.5 mm, the thickness of the dielectric layer was 1 μm, the thickness of one internal electrode layer was 0.7 μm, and the effective area was 0.3 mm 2 . The effective area is the area of the overlapping portion of the internal electrode layers that are alternately formed in the stacking direction so as to be exposed at different end faces of the capacitor body.
次に、焼成したコンデンサ本体をバレル研磨した後、コンデンサ本体の両端部にＣｕ粉末とガラスとを含んだ外部電極ペーストを塗布し、８５０℃で焼き付けを行って外部電極を形成した。その後、電解バレル機を用いて、この外部電極の表面に、順にＮｉメッキ及びＳｎメッキを行い、積層セラミックコンデンサを作製した。 Next, after the sintered capacitor body was barrel-polished, an external electrode paste containing Cu powder and glass was applied to both ends of the capacitor body and baked at 850 ° C. to form external electrodes. Thereafter, using an electrolytic barrel machine, Ni plating and Sn plating were sequentially performed on the surface of the external electrode to produce a multilayer ceramic capacitor.
試料Ｎｏ．７および８については、コンデンサ本体の誘電体層間に樹脂（エポキシ樹脂）を注入したものを作製した。樹脂の注入はコンデンサ本体を真空チャンバ中に置き、その中で、樹脂を加熱して溶解させた溶液中に浸して減圧する方法を用いた。樹脂を注入したコンデンサ本体については、コンデンサ本体の内部電極層が露出した端面に銀を主成分とする導電性樹脂を塗布して外部電極を形成した。 Sample No. 7 and 8 were prepared by injecting a resin (epoxy resin) between the dielectric layers of the capacitor body. The resin was injected by placing the capacitor body in a vacuum chamber and immersing it in a solution in which the resin was heated and dissolved to reduce the pressure. For the capacitor body into which the resin was injected, a conductive resin containing silver as a main component was applied to the end face where the internal electrode layer of the capacitor body was exposed to form an external electrode.
次に、作製した積層セラミックコンデンサについて以下の評価を行った。静電容量はＬＣＲメータ（ヒューレットパッカード社製）を用いて、温度２５℃、周波数１．０ｋＨｚ、測定電圧を１Ｖｒｍｓとして測定し、コンデンサ本体の体積から単位体積あたりの静電容量を求めた。試料数は１０個とした。 Next, the following evaluation was performed on the produced multilayer ceramic capacitor. The capacitance was measured using an LCR meter (manufactured by Hewlett Packard) at a temperature of 25 ° C., a frequency of 1.0 kHz, and a measurement voltage of 1 Vrms, and the capacitance per unit volume was determined from the volume of the capacitor body. The number of samples was 10.
高温負荷試験は、温度８５℃、直流電圧１０Ｖの条件で１０００時間放置して評価した。表１において○となっているものは不良無しという意味である。なお、高温負荷試験における不良は絶縁抵抗が１ＭΩ以下となったものである。 The high temperature load test was evaluated by leaving it to stand for 1000 hours under conditions of a temperature of 85 ° C. and a DC voltage of 10V. In Table 1, a circle indicates that there is no defect. A defect in the high temperature load test is an insulation resistance of 1 MΩ or less.
湿中負荷試験は、温度６５℃、直流電圧１０Ｖ、湿度９０％ＲＨの条件で４８時間放置して評価した。表１において○となっているものは不良無しという意味であり、×となっているのは不良有りという意味である。なお、湿中負荷試験においても不良は絶縁抵抗が１ＭΩ以下となったものである。表１に結果を示す。 The wet load test was evaluated by leaving it for 48 hours under the conditions of a temperature of 65 ° C., a DC voltage of 10 V, and a humidity of 90% RH. In Table 1, “◯” means that there is no defect, and “X” means that there is a defect. In the humidity load test, the defect is that the insulation resistance is 1 MΩ or less. Table 1 shows the results.
誘電体層の幅に対する内部電極層の幅は、図３に示すように、内部電極層および金属部を露出させた積層セラミックコンデンサについて、内部電極層の外部電極との接続端（Ｍ１）、内部電極層７の長さ方向の中央部（Ｍ２）および内部電極層７の外部電極３との接続端（Ｍ１）とは反対側の非接続端（Ｍ３）の３ヶ所を測定し、それらの平均値から求めた。
As shown in FIG. 3, the width of the internal electrode layer with respect to the width of the dielectric layer is such that the connection end (M1) of the internal electrode layer to the external electrode, the internal electrode layer, and the internal electrode layer are exposed. Measure the three locations of the lengthwise central portion (M2) of the
試料Ｎｏ．５〜９における内部電極層と金属部との間隔、試料Ｎｏ．３、４における内部電極層と段差を解消するためのパターンの間隔は、得られた積層セラミックコンデンサを積層方向に研磨し、内部電極層および金属部、または段差を解消するためのパターンを表面に露出させた研磨面を走査型電子顕微鏡を用いて観察し測定して求めた。この場合、表１には内部電極層の縁から最も近い値を記している。 Sample No. 5-9, the interval between the internal electrode layer and the metal part, sample no. The spacing between the internal electrode layer and the pattern for eliminating the step in 3 and 4 is determined by polishing the obtained multilayer ceramic capacitor in the laminating direction so that the internal electrode layer and the metal part, or the pattern for eliminating the step is provided on the surface. The exposed polished surface was obtained by observing and measuring using a scanning electron microscope. In this case, Table 1 shows values closest to the edge of the internal electrode layer.
表１の結果から明らかなように、内部電極層の周囲に金属部を島状に点在させた本発明の積層セラミックコンデンサである試料Ｎｏ．５〜９では、内部電極パターンと段差を解消するためのパターンとを１回の印刷工程で形成することができ、静電容量が２．０μＦ以上、単位体積あたりの静電容量が９．０９μＦ／ｍｍ３以上であり、高温負荷試験での不良が無かった。 As is apparent from the results in Table 1, sample No. 1 which is a multilayer ceramic capacitor of the present invention in which metal parts are scattered in islands around the internal electrode layer. 5-9, the internal electrode pattern and the pattern for eliminating the step can be formed by a single printing process. The capacitance is 2.0 μF or more and the capacitance per unit volume is 9.09 μF. / Mm 3 or more, and there was no defect in the high temperature load test.
特に、誘電体層の幅に対する内部電極層の幅の割合を９０％まで高めてもショートが無く、高温負荷試験においても不良が無く、単位体積あたりの静電容量を１０μＦ／ｍｍ３に高めることができた。また、コンデンサ本体の誘電体層間に樹脂を注入した試料Ｎｏ．８および９では、６５℃、９０％ＲＨ、直流電圧１０Ｖ、４８時間放置の条件の湿中負荷寿命を満足するものであった。 In particular, even if the ratio of the width of the internal electrode layer to the width of the dielectric layer is increased to 90%, there is no short-circuit, there is no defect in the high temperature load test, and the capacitance per unit volume is increased to 10 μF / mm 3. I was able to. In addition, sample No. 1 in which resin was injected between the dielectric layers of the capacitor body was used. In Nos. 8 and 9, the wet load life under conditions of 65 ° C., 90% RH, DC voltage 10 V, and 48 hours was satisfied.
これに対して、段差を解消するためのパターンとしてセラミックパターンを形成する図５の方法は２回の印刷工程を必要とすることから製造コストが高く、また、段差を解消するためのパターンを内部電極パターンから離して形成する図６の方法は、低い静電容量しか得られないか、ショートが発生するものとなった。 On the other hand, the method of FIG. 5 for forming the ceramic pattern as a pattern for eliminating the step is expensive because it requires two printing steps, and the pattern for eliminating the step is included in the interior. The method shown in FIG. 6 that is formed away from the electrode pattern can provide only a low capacitance or causes a short circuit.
１ コンデンサ本体
３ 外部電極
５ 誘電体層
７ 内部電極層
９ 層間
１１ 周囲
１３ 金属部
２１、５３ セラミックグリーンシート
２３ スクリーン印刷版
２５ 導体パターン
２５ａ、５１ 内部電極パターン
２５ｂ、５４ 段差を解消するためのパターン
５５ セラミックパターン
DESCRIPTION OF
Claims (2)
（ｂ）該セラミックグリーンシートの一方主面の全体に、内部電極パターンに対応する領域のメッシュの開口率をＯＰ１、前記内部電極パターンを除いた周囲の領域に対応するメッシュの開口率をＯＰ２としたときに、ＯＰ１＞ＯＰ２の関係を満足するスクリーン印刷版を用いて、導体膜を形成する工程と、
（ｃ）該導体膜が形成されたセラミックグリーンシートを複数積層して積層体を形成する工程と、
（ｄ）該積層体を焼成して、複数の誘電体層と複数の内部電極層とが交互に積層され、対向する一対の端面に前記内部電極層が露出しているとともに、前記内部電極層が設けられている層間であって前記内部電極層の周囲に、当該内部電極層の主成分と同じ成分を含む金属部が島状に点在しているコンデンサ本体を形成する工程と、
（ｅ）前記コンデンサ本体の対向する前記一対の端面に外部電極を形成する工程と
、を備えることを特徴とする積層セラミックコンデンサ。 (A) forming a ceramic green sheet;
(B) On one entire main surface of the ceramic green sheet, the mesh opening ratio of the area corresponding to the internal electrode pattern is OP1, and the mesh opening ratio corresponding to the surrounding area excluding the internal electrode pattern is OP2. A step of forming a conductor film using a screen printing plate satisfying the relationship of OP1> OP2,
(C) a step of forming a laminate by laminating a plurality of ceramic green sheets on which the conductor film is formed;
(D) The laminated body is baked so that a plurality of dielectric layers and a plurality of internal electrode layers are alternately laminated, and the internal electrode layers are exposed at a pair of opposing end faces, and the internal electrode layers Forming a capacitor body in which metal parts including the same component as the main component of the internal electrode layer are scattered in an island shape around the internal electrode layer between the layers provided with
(E) forming an external electrode on the pair of end faces facing each other of the capacitor main body.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009176246A JP2011029533A (en) | 2009-07-29 | 2009-07-29 | Stacked ceramic capacitor, and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009176246A JP2011029533A (en) | 2009-07-29 | 2009-07-29 | Stacked ceramic capacitor, and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011029533A true JP2011029533A (en) | 2011-02-10 |
Family
ID=43637911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009176246A Pending JP2011029533A (en) | 2009-07-29 | 2009-07-29 | Stacked ceramic capacitor, and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011029533A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101426322B1 (en) | 2011-10-14 | 2014-08-06 | 티디케이가부시기가이샤 | Laminated ceramic electronic parts |
| US10896781B2 (en) * | 2018-08-29 | 2021-01-19 | Samsung Electro-Mechanics Co., Ltd. | Ceramic capacitor having metal or metal oxide in side margin portions, and method of manufacturing the same |
-
2009
- 2009-07-29 JP JP2009176246A patent/JP2011029533A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101426322B1 (en) | 2011-10-14 | 2014-08-06 | 티디케이가부시기가이샤 | Laminated ceramic electronic parts |
| US9076599B2 (en) | 2011-10-14 | 2015-07-07 | Tdk Corporation | Laminated ceramic electronic parts |
| US10896781B2 (en) * | 2018-08-29 | 2021-01-19 | Samsung Electro-Mechanics Co., Ltd. | Ceramic capacitor having metal or metal oxide in side margin portions, and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103854850B (en) | Multilayer ceramic capacitor and the plate for installing the capacitor | |
| KR101843190B1 (en) | Ceramic electronic component and method for manufacturing the same | |
| JP6371365B2 (en) | Multilayer ceramic capacitor | |
| JP5632046B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| EP2669915B1 (en) | Laminated chip electronic component, board for mounting the same and packing unit | |
| US9326381B2 (en) | Multilayer ceramic capacitor and board having the same mounted thereon | |
| JP6000682B2 (en) | Chip type multilayer capacitor | |
| US8773840B2 (en) | Monolithic ceramic electronic component | |
| TWI500056B (en) | Multilayer ceramic capacitor and mounting board for multilayer ceramic capacitor | |
| JP2016189423A (en) | Multilayer ceramic capacitor | |
| JP2012253337A (en) | Multilayer ceramic electronic component | |
| JP4859593B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| US8947849B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| KR20150014224A (en) | Multilayered ceramic capacitor, the method of the same and board for mounting the same | |
| US7799409B2 (en) | Ceramic green sheet structure and method for manufacturing laminated ceramic electronic component | |
| JP5780856B2 (en) | Multilayer ceramic capacitor | |
| JP2007123389A (en) | Laminated electronic component | |
| JP4809173B2 (en) | Multilayer ceramic capacitor | |
| KR101462759B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
| JP6301629B2 (en) | Multilayer electronic components | |
| KR102018310B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
| JP2017174945A (en) | Multilayer electronic component | |
| JP2011029533A (en) | Stacked ceramic capacitor, and method of manufacturing the same | |
| JP2011134832A (en) | Stacked ceramic capacitor and method of manufacturing the same | |
| JP2018056292A (en) | Layered electronic component |