JP2011133990A - Voltage drop calculation device, calculation method, and calculation program, for printed wiring board - Google Patents
Voltage drop calculation device, calculation method, and calculation program, for printed wiring board Download PDFInfo
- Publication number
- JP2011133990A JP2011133990A JP2009291136A JP2009291136A JP2011133990A JP 2011133990 A JP2011133990 A JP 2011133990A JP 2009291136 A JP2009291136 A JP 2009291136A JP 2009291136 A JP2009291136 A JP 2009291136A JP 2011133990 A JP2011133990 A JP 2011133990A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- pattern
- voltage drop
- supply wiring
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、プリント配線板の電圧降下算定装置、算定方法、及び算定プログラムに係り、特に、電源配線の電圧降下を効率よく算定可能なプリント配線板の電圧降下算定装置、算定方法、及び算定プログラムに関する。 The present invention relates to a voltage drop calculation device, calculation method, and calculation program for a printed wiring board, and more particularly, a voltage drop calculation device, calculation method, and calculation program for a printed wiring board capable of efficiently calculating a voltage drop in a power supply wiring. About.
電子機器の開発に携わる設計者は、回路設計をする際に、流す電流量に見合った電源配線の幅をまず設定する。設計者の多くが使用する自動設計ツールは、電源配線に対してビアを自動的に通過するように生成する。ビアは、上層と下層の配線を電気的に接続するためのものである。そのため、自動設計ツールは、電源配線中に自動的にクリアランスホール(Clearance hole)を発生させる。回路設計者が、前記自動設計ツールが実行した後の設計データを確認すると、電源配線パターンにクリアランスホールが多数発生している場合があり、かかる現象は、多くは流す電流量に見合った電源配線の幅が確保されていないことに起因する。 Designers involved in the development of electronic equipment first set the width of the power supply wiring corresponding to the amount of current to flow when designing the circuit. Automatic design tools used by many designers generate power supply wiring to automatically pass through vias. The via is for electrically connecting the upper layer wiring and the lower layer wiring. Therefore, the automatic design tool automatically generates a clearance hole during power supply wiring. When the circuit designer confirms the design data after the execution of the automatic design tool, there may be many clearance holes in the power supply wiring pattern, and this phenomenon is often caused by the power supply wiring corresponding to the amount of current to flow. This is because the width is not secured.
クリアランスホールは、多層プリント配線板にあって、内層の導体パターンとめっきスルホールおよびビアが電気的に接続しないようにする為に、スルホールを取り囲む部分に導体がないようにした領域のことである。電源配線パターン中に、信号配線のビアを配置すると、電源配線パターンに穴を空けた部分がクリアランスホールとなる。クリアランスホールは、電流が流れる電源配線パターンの幅を細くし、電流が流れる経路を狭める。 The clearance hole is a region in the multilayer printed wiring board in which no conductor is provided in a portion surrounding the through hole so that the inner layer conductor pattern is not electrically connected to the plated through hole and via. When a signal wiring via is arranged in the power wiring pattern, a portion where a hole is formed in the power wiring pattern becomes a clearance hole. The clearance hole narrows the width of the power supply wiring pattern through which the current flows and narrows the path through which the current flows.
近年、信号の伝播速度は日増しに高速化しているため、LSIのコア電圧は低電圧かつ高電流化している。低電圧かつ高電流を扱うため電源からLSIのコア電圧供給ピンまでの間での電圧降下が最小となるように制御することが期待されている。それ故、クリアランスホールの配置には十分な注意を要する。 In recent years, since the propagation speed of signals is increasing day by day, the core voltage of LSIs has been lowered and increased in current. In order to handle a low voltage and a high current, it is expected that the voltage drop between the power supply and the core voltage supply pin of the LSI is minimized. Therefore, sufficient care is required for the arrangement of the clearance holes.
関連した技術としては下記の特許文献がある。特許文献1には、基板CAD(Computer aied design)システムでは、配線層を形成した画面に対し、ユーザは、カット図形入力手段によって入力したカット図形が元の配線層のパターンやランドを損なうものであるか否かを目視でなく容易かつ確実に認識でき、適正なカット図形の入力を行うことが可能となり、人的ミスを削減できると共に、カット情報の活用作業能率を向上でき、基板作成の効率化や、不良品の発生率を低減できる技術が開示されている。 Related techniques include the following patent documents. In Patent Document 1, in a substrate CAD (Computer-aided design) system, a cut figure input by a cut figure input unit on a screen on which a wiring layer is formed damages an original wiring layer pattern or land. It is possible to easily and surely recognize whether or not there is, and it is possible to input appropriate cut figures, reduce human errors, improve the work efficiency of using cut information, and improve board creation efficiency And a technology that can reduce the occurrence rate of defective products.
特許文献2には、多層配線板の配線パターンから配線のランドデータを抽出し、近隣の配線とのクリアランスを自動的に発生して配線パターンデータに付加する技術が開示されている。 Patent Document 2 discloses a technique for extracting land data of a wiring from a wiring pattern of a multilayer wiring board, automatically generating a clearance with a neighboring wiring, and adding it to the wiring pattern data.
特許文献3には、プリント基板上の配線パターンのうち流れる電流値の規定がある配線について自動的にその配線幅を算出してチェックすることにより、チェック工数が不要となると共に、設計品質も向上する技術が開示されている。
しかしながら、上述したプリント配線板の設計装置にあっては、次のような課題がある。プリント配線基板設計CADシステムには電源配線パターンによる電圧降下を検証する機能はなかった。そのため電流の流れる電源配線パターンの幅が電流値および電圧降下を満足しているか否かを目視によって確認を行っていた。具体的には、数多くある電源配線パターンのそれぞれに対して、電流の流れのボトルネックとなる一番狭くなった箇所を目視で調べていた。クリアランアスホールがどの程度設置されているか、クリアランスホールが密集している場所を目視で調べていた。そのため、多くの時間と手間が掛かるという課題があった。 However, the printed wiring board design apparatus described above has the following problems. The printed wiring board design CAD system did not have a function of verifying a voltage drop due to the power wiring pattern. For this reason, it is visually confirmed whether or not the width of the power supply wiring pattern through which the current flows satisfies the current value and the voltage drop. Specifically, for each of a large number of power supply wiring patterns, the narrowest part that becomes a bottleneck of current flow was visually examined. We visually examined how clear clearance holes were installed and where the clearance holes were dense. Therefore, there is a problem that much time and labor are required.
又、昨今においてのプリント配線基板設計は、電源数と電源種数が増えている。そのため、目視確認では、場所の間違いやチェック漏れが発生するため、開発納期遅れやコストアップ、設計品質の低下が生じ、安定した設計品質を提供し得ないという課題があった。
一方、電源配線パターンによる電圧降下を自動的に検証するには、専用のソフトウエアが必要であった。この様なソフトウエアを使用するには、技術的スキルが必要であり、その実行に際しては、手間と時間が掛かるという課題があった。
In recent printed wiring board designs, the number of power supplies and the number of power supply types are increasing. For this reason, in the visual confirmation, there is a problem that a place error or a check omission occurs, so that a delay in development delivery time, an increase in cost, and a decrease in design quality occur, and stable design quality cannot be provided.
On the other hand, dedicated software is required to automatically verify the voltage drop due to the power supply wiring pattern. In order to use such software, technical skills are required, and it takes time and effort to execute the software.
更に、前述した特許文献1は、基板設計システムで、配線層を形成した画面に対し、適正なカット図形の入力を行うことについての技術であり、上記課題は何ら解消するものではない。 Furthermore, Patent Document 1 described above is a technique for inputting an appropriate cut figure to a screen on which a wiring layer is formed in a board design system, and the above-mentioned problem is not solved at all.
又、特許文献2は、多層配線板の配線パターンから配線のランドデータを抽出し、且つ近隣の配線とのクリアランスを自動的に発生して配線パターンデータに付加することについての技術であり、上記課題は何ら解消するものではない。 Patent Document 2 is a technique for extracting wiring land data from a wiring pattern of a multilayer wiring board and automatically generating a clearance with a neighboring wiring and adding it to the wiring pattern data. The problem is not solved at all.
更に、特許文献3は、プリント基板上の配線パターンのうち流れる電流値の規定がある配線について自動的にその配線幅を算出してチェックすることについての技術であり、上記課題は何ら解消するものではない。
Further,
[発明の目的]
本発明は、プリント配線板の回路パターンを作成する際に、電源配線パターンにおける電源電圧の降下を時間と手間をかけずに有効且つ迅速に算定することのできるプリント配線板の電圧降下算定装置、算定方法、及び算定プログラムを提供することを、その目的とする。
[Object of invention]
The present invention provides a voltage drop calculation device for a printed wiring board capable of effectively and quickly calculating a power supply voltage drop in the power supply wiring pattern without taking time and effort when creating a circuit pattern of the printed wiring board, The purpose is to provide a calculation method and a calculation program.
上記目的を達成するため、本発明にかかるプリント配線板の電圧降下算定装置は、
プリント配線板を構成する信号配線、電源配線、ビア、クリアランスホール及び部品の回路配置にかかる情報を入力する入力手段と、この入力した回路配置情報から接続情報と部品ライブラリを抽出しこれに基づいて回路パターンを作成する回路パターン作成手段と、この作成された回路パターンから通電方向が特定された電源配線パターン及び当該電源配線パターン上に形成されたクリアランスホール及びその位置を抽出するクリアランスホール抽出部とを有し、この抽出されたクリアランスホール部分における前記電源配線パターン上の有効配線幅を算定する電源配線幅計算部と、この算定された有効配線幅に基づいて前記電源配線部分の電圧降下を算定する電圧降下計算部とを備え、前記電源配線幅計算部が、前記電源配線パターン上の有効配線幅の算定に際し、前記電源配線パターン上における通電方向に対してこれに直交する通電幅方向に沿って一列に並んでいる前記クリアランスホールを特定する機能と、この特定されたクリアランスホールの各直径の合計値および当該合計値を前記電源配線パターンの幅から差し引いた値を計算すると共にこれを前記クリアランスホールが存在する部分の当該電源配線パターンの有効配線幅とする有効配線幅算定機能とを備えたことを特徴とする。
In order to achieve the above object, a voltage drop calculation device for a printed wiring board according to the present invention includes:
Input means for inputting information related to circuit arrangement of signal wiring, power supply wiring, vias, clearance holes and components constituting the printed wiring board, and connection information and component library are extracted from the inputted circuit arrangement information based on this A circuit pattern creating means for creating a circuit pattern, a power supply wiring pattern whose energization direction is specified from the created circuit pattern, a clearance hole formed on the power supply wiring pattern, and a clearance hole extracting unit for extracting the position thereof; A power supply wiring width calculation unit for calculating an effective wiring width on the power supply wiring pattern in the extracted clearance hole portion, and calculating a voltage drop in the power supply wiring portion based on the calculated effective wiring width A voltage drop calculation unit that performs power supply wiring width calculation on the power supply wiring pattern. In calculating the effective wiring width, a function of identifying the clearance holes arranged in a line along the energization width direction orthogonal to the energization direction on the power supply wiring pattern, and each of the identified clearance holes An effective wiring width calculation function for calculating a total value of diameters and a value obtained by subtracting the total value from the width of the power supply wiring pattern and using this as an effective wiring width of the power supply wiring pattern in a portion where the clearance hole exists It is characterized by having.
また、上記目的を達成するため、本発明にかかるプリント配線板の電圧降下算定方法は、
プリント配線板を構成する信号配配線、電源配線、ビア、クリアランスホール及び部品の回路配置にかかる情報を入力手段が入力し、この入力した回路配置情報から接続情報と部品ライブラリを抽出すると共にこれにに基づいて回路パターン作成手段が回路パターンを作成し、この作成された前記回路パターンから通電方向が特定された電源配線パターン及び当該電源配線パターン上に存在するクリアランスホール及びその位置をクリアランスホール抽出部が抽出し、この抽出されたクリアランスホール部分における前記電源配線パターン上の有効配線幅を算定すると共に当該算定された有効配線幅に基づいて電圧降下計算部が前記電源配線部分の電圧降下を算定することを特徴とする。
In order to achieve the above object, the voltage drop calculation method for the printed wiring board according to the present invention is as follows.
The input means inputs information related to the circuit layout of signal wiring, power supply wiring, vias, clearance holes, and components constituting the printed wiring board, and extracts connection information and a component library from the input circuit layout information. The circuit pattern creating means creates a circuit pattern based on the power supply wiring pattern in which the energization direction is specified from the created circuit pattern, the clearance hole existing on the power supply wiring pattern, and the position thereof. Is extracted, and the effective wiring width on the power supply wiring pattern in the extracted clearance hole portion is calculated, and the voltage drop calculation unit calculates the voltage drop in the power supply wiring portion based on the calculated effective wiring width. It is characterized by that.
また、上記目的を達成するため、本発明にかかるプリント配線板の電圧降下算定プログラムは、
入力手段を介して入力されるプリント配線板を構成する信号配線、電源配線、ビア、クリアランスホール及び部品の回路配置にかかる情報から接続情報と部品ライブラリを抽出しこれに基づいて回路パターンを作成する回路パターン作成機能、この作成された回路パターンから通電方向が特定された電源配線パターン及び当該電源配線パターン上に存在するクリアランスホールの位置を抽出するクリアランスホール抽出機能、この抽出されたクリアランスホール部分における前記電源配線パターン上の有効配線幅を算定すると共にこの算定された有効配線幅に基づいて前記電源配線部分の電圧降下を算定する電圧降下計算機能を備え、前記電源配線幅計算機能が、前記電源配線パターン上の有効配線幅の算定に際し、前記電源配線パターン上における通電方向に対してこれに直交する通電幅方向に沿って一列に並んでいる前記クリアランスホールを特定する特定処理機能、および当該特定されたクリアランスホールの各直径の合計値および当該合計値を前記電源配線パターンの幅から差し引いた値を計算すると共にこれを前記クリアランスホールが存在する部分の当該電源配線パターンの有効配線幅とする有効配線幅算定機能を備え、これらをコンピュータに実現させるようにしたことを特徴とする。
Further, in order to achieve the above object, a voltage drop calculation program for a printed wiring board according to the present invention includes:
Connection information and a component library are extracted from signal wiring, power supply wiring, vias, clearance holes, and information relating to the circuit layout of components that are input via the input means, and a circuit pattern is created based on the extracted information. Circuit pattern creation function, clearance hole extraction function to extract the position of the clearance hole existing on the power supply wiring pattern and the power supply wiring pattern in which the energization direction is specified from the created circuit pattern, and in the extracted clearance hole portion A voltage drop calculation function for calculating an effective wiring width on the power supply wiring pattern and calculating a voltage drop in the power supply wiring portion based on the calculated effective wiring width; When calculating the effective wiring width on the wiring pattern, A specific processing function for identifying the clearance holes arranged in a line along the energization width direction orthogonal to the energization direction, and a total value and a total value of the diameters of the identified clearance holes. An effective wiring width calculation function for calculating a value subtracted from the width of the power supply wiring pattern and using this as the effective wiring width of the power supply wiring pattern in the portion where the clearance hole exists is provided to the computer. It is characterized by that.
本発明は、プリント配線板において回路パターンを設計する際に、容易に電源配線パターンの電圧降下を検出することができるという優れた効果を有するプリント配線板の設計装置、その設計方法、及びその設計プログラムを提供できる。 The present invention provides a printed wiring board design apparatus, a design method thereof, and a design thereof having an excellent effect of being able to easily detect a voltage drop of a power supply wiring pattern when designing a circuit pattern on the printed wiring board. Can provide a program.
本発明は、プリント配線板の回路パターンの設計に際し、電源配線パターンの幅から前記電源配線パターン内に存在するクリアランスホールの直径の合計を差し引いた値を、実際の電源配線パターンの有効幅とし、この電源配線パターン幅に基づいて前記電源配線の抵抗値を算定することにより、電圧降下を算定するようにし、かかる演算処理を実行可能な構成を特定した点に特徴を有する。
以下、本発明の一実施形態を、図1乃至図4に基づいて説明する。
The present invention, when designing the circuit pattern of the printed wiring board, the value obtained by subtracting the total diameter of clearance holes present in the power wiring pattern from the width of the power wiring pattern is the effective width of the actual power wiring pattern, It is characterized in that the voltage drop is calculated by calculating the resistance value of the power supply wiring based on the power supply wiring pattern width, and the configuration capable of executing such arithmetic processing is specified.
Hereinafter, an embodiment of the present invention will be described with reference to FIGS. 1 to 4.
(全体の構成)
図1に、本実施形態におけるプリント配線板の電圧降下算定装置のブロック図を示す。
この図1において、プリント配線板の電圧降下算定装置は、プリント配線板を構成する信号配配線、電源配線、ビア、クリアランスホール及び部品を含む回路配置にかかる情報並びにオペレータからの指示を入力する入力手段21と、入力された回路配置情報を記憶する回路配置記憶手段22と、この回路配置情報から回路パターンを作成する回路パターン作成手段25と、この回路パターンを記憶する回路パターン記憶手段23と、回路配置記憶手段22及び回路パターン記憶手段23を管理するデータ管理手段24と、前記回路パターンから電源配線の電圧降下を算定する電圧降下計算手段26と、前記電圧降下計算の結果に基づいて、予め入力された電圧変動の許容値を満足するかを判定する電源配線判定手段27と、この判定した結果を表示する表示手段28とを備えている。
(Overall configuration)
FIG. 1 shows a block diagram of a voltage drop calculation device for a printed wiring board in the present embodiment.
In FIG. 1, the voltage drop calculation device for a printed wiring board is used to input information related to circuit arrangement including signal distribution wiring, power supply wiring, vias, clearance holes and components constituting the printed wiring board, and an instruction from an operator.
この内、入力手段21は、回路基板に係るCAD(Computer Aided Design、コンピュータによる回路配置支援)データ及びオペレータからの指示を入力する。又、この入力手段21は、具体的にはオペレータが直接操作するキーボードやマウスと入力状況を表示する液晶ディスプレイ、及び大規模のデータを記録している光ディスク装置や磁気記憶ディスク装置の入力デバイスおよび他のコンピュータへと接続できる装置により構成されている。 Among these, the input means 21 inputs CAD (Computer Aided Design, circuit arrangement support by computer) data and an instruction from an operator. Further, the input means 21 specifically includes a keyboard or mouse directly operated by an operator, a liquid crystal display for displaying an input status, an input device of an optical disk device or a magnetic storage disk device recording a large amount of data, It consists of devices that can be connected to other computers.
回路配置記憶手段22は、データ管理手段24に制御されて前記入力手段21から入力された前記回路配置情報を記憶する。そして、回路パターン作成手段25、電圧降下計算手段26、及び電源配線修正手段27からの要請があった場合には、前記回路配置情報を、データ管理手段24が稼動して、前記回路配置情報をそれぞれの各手段に供給する。
The circuit
回路パターン作成部32は、入力手段21から入力したプリント配線基板設計時に必要な基板の種類、使用する導体厚、絶縁体厚や材料種類などの層構成データ、電源配線パターンでの電圧変動の許容値から回路パターンを作成する。この作成された回路パターンは、データ管理手段24を通して、回路パターン記憶手段23に格納される。
又、回路パターン作成手段25は、前記回路配置から部品間の前記接続情報および前記部品ライブラリを抽出する基板情報抽出部31と、これら抽出された情報に基づいて回路パターンを作成する回路パターン作成部32とにより構成されている。
The circuit
The circuit pattern creation means 25 includes a board
回路パターン記憶手段23は、回路パターン作成手段25により作成されたデータ管理手段24を通して記憶する。
The circuit
データ管理手段24は、回路配置記憶手段22と回路パターン記憶手段23を管理し、データの送受信を行う。データ管理手段24は、回路パターン作成手段25と、電圧降下計算手段26と、電源配線修正手段27と、回路配置記憶手段22とにより情報の要求があった場合、前記情報を取り出し、それぞれの各手段に供給する。
The
電圧降下計算手段26は、電源配線パターンでの電圧降下を算定する。この電源降下計算手段26は、前記回路パターンから電源配線のパターンとクリアランスホールを抽出するクリアランスホール抽出部33と、前記電源配線と前記クリアランスホールの寸法に基づいて有効電源配線幅を算定する電源配線幅計算部34と、この有効電源配線幅に基づいて電圧降下を算定する電圧降下計算部34とから構成される。
The voltage drop calculation means 26 calculates a voltage drop in the power supply wiring pattern. The power drop calculation means 26 includes a clearance
この内、クリアランスホール抽出部33は、前記回路パターンから電源配線パターン12の座標と外形及び前記電源配線パターン12内に存在するクリアランスホール11の座標と外形とを抽出する。前記抽出されたデータは、電源配線幅計算部34へと送付される。
電源配線幅計算部34は、前記抽出された電源配線パターン12の座標と外形と前記電源配線パターン12内に存在するクリアランスホール11の座標と外形とに基づいて新しい電源配線幅を算定する。
Among these, the clearance
The power supply wiring
電圧降下計算部35は、前記新しい電源配線のパターンから前記電源配線の電圧降下量を算定する。その計算結果は、電圧降下判定手段27へ送られる。
電圧降下判定手段27は、前記電圧降下量を電圧降下計算部35から受け取り、当該電圧降下量が前記電圧変動許容値を満足しているかどうかを判定する。
The voltage
The voltage drop determination means 27 receives the voltage drop amount from the voltage
表示手段28は、前記の判定の結果を表示すると共に各記憶部内の情報と処理状況を表示する。表示部30は、液晶ディスプレイで構成される。 The display means 28 displays the result of the determination and displays the information and processing status in each storage unit. The display unit 30 is configured with a liquid crystal display.
(全体の動作)
次に、上記実施形態の全体的な動作を、図2乃至図5に基づいて説明する。ここで、図2は、図1に開示した本実施形態におけるプリント配線板の設計装置の動作を示すフローチャートである。
予め、回路配置を、入力手段21からデータ管理手段24を通して回路配置記憶手段22に記憶しておく。基板情報抽出部31は、データ管理手段24を通し回路配置記憶手段22から前記回路配置を入手すると共に前記回路配置に基づいてネットリスト(部品間の接続情報)およびフットプリント(プリント基板に端子の多い表面実装部品を取り付けるために設けた、小さな角型のパッドが集まった導体パターン)並びに部品ライブラリを抽出する。これらのデータは、プリント配線基板のソースデータ(設計の元となるデータ)となる。抽出した結果を、回路パターン作成部32へと送付する(ステップS101/接続情報・部品ライブラリ抽出工程)。
(Overall operation)
Next, the overall operation of the above embodiment will be described with reference to FIGS. Here, FIG. 2 is a flowchart showing the operation of the printed wiring board design apparatus according to the present embodiment disclosed in FIG.
The circuit arrangement is stored in advance in the circuit arrangement storage means 22 from the input means 21 through the data management means 24. The board
次に、回路パターン作成部32は、前記部品間の接続情報および前記部品ライブラリに基づいて回路パターンを作成する。回路パターンの作成工程は、下記に示すようにステップS102からステップS106で行われる。
Next, the circuit
前記部品ライブラリおよび前記フットプリントに基づいてプリント配線基板上にフットプリントを配列する部品配置を行う。配置された結果データをデータ管理手段24を通して、回路パターン記憶手段23に保管する(ステップS102/部品配置工程)。
プリント配線基板設計する際の基板の種類を設定し、使用する導体厚、絶縁体厚や材料種類の層構成を入力手段21から入力し、回路パターン記憶手段23へと保管する(ステップS103/層構成設定工程)。
Based on the component library and the footprint, component placement for arranging footprints on a printed circuit board is performed. The arranged result data is stored in the circuit pattern storage means 23 through the data management means 24 (step S102 / component placement step).
The type of board for designing the printed wiring board is set, and the layer configuration of the conductor thickness, insulator thickness and material type to be used is input from the input means 21 and stored in the circuit pattern storage means 23 (step S103 / layer) Configuration setting process).
入力手段21が、電源配線パターンでの最大電流値と電圧変動の許容値を入力し、回路パターン記憶手段23へと保管する(ステップS104/電源配線パラメータ入力工程)。 The input means 21 inputs the maximum current value and the allowable voltage fluctuation value in the power supply wiring pattern, and stores them in the circuit pattern storage means 23 (step S104 / power supply wiring parameter input process).
回路パターン作成手段25が、回路パターン記憶手段23に保管されている前記接続情報に基づいて信号配線パターンを作成する(ステップS105/信号配線パターン作成工程)。 The circuit pattern creation means 25 creates a signal wiring pattern based on the connection information stored in the circuit pattern storage means 23 (step S105 / signal wiring pattern creation step).
回路パターン作成手段25が、回路パターン記憶手段23に保管されている前記接続情報に基づいて電源配線パターンを作成する(ステップS106/電源配線パターン作成工程)。 The circuit pattern creation means 25 creates a power supply wiring pattern based on the connection information stored in the circuit pattern storage means 23 (step S106 / power supply wiring pattern creation step).
次に、クリアランスホール抽出部33が、この回路パターンから電源配線パターンを抽出し、その電圧降下をチェックする。この一連のフローである電源配線自動チェックフロー41を以下に説明する。
Next, the clearance
又、クリアランスホール抽出部33が、ステップS104(電源配線パラメータ入力工程)で電気仕様が入力設定された電源配線パターンを選択する(ステップS107/電源配線パターン選択工程)。
Further, the clearance
又、クリアランスホール抽出部33が、選択された電源配線パターンの形状の構成している座標を抽出する(ステップS108/電源配線パターン抽出工程)。
Further, the clearance
又、クリアランスホール抽出部33が、電源配線パターン上のクリアランスホールの座標と径をピックアップする(ステップS109/クリアランスホール抽出工程)。
The clearance
電源配線幅計算部34が、クリアランスホールの在る位置の最小となる電源配線パターンの幅を算定する(ステップS110/電源配線パターン幅計算工程)。
The power
又、電源配線幅計算部34が、ステップS110で得た電源配線パターンの幅からクリアランス径を引き、実際に電流が流れるパターン幅を算出する(ステップS111/電流通過パターン幅計算工程)。
Further, the power supply wiring
電圧降下計算部35が、クリアランスホールが存在する部分の電圧降下を算定する(ステップS112/電圧降下計算工程)。
The voltage
電圧降下判定手段27が、電圧降下の計算結果が前記電圧変動の許容値を満足しているか否かを判定する。電圧降下の計算結果が、前記電圧変動の許容値を満足していなければ、ステップS106の電源配線のフローに戻り、電源配線パターンの再作成を行う。電圧降下の計算結果が、前記電圧変動の許容値を満足していれば、終了する(ステップS113/電圧降下判定工程)。 The voltage drop determination means 27 determines whether the calculation result of the voltage drop satisfies the voltage fluctuation allowable value. If the calculation result of the voltage drop does not satisfy the allowable value of the voltage fluctuation, the process returns to the power supply wiring flow in step S106, and the power supply wiring pattern is recreated. If the calculation result of the voltage drop satisfies the allowable value of the voltage fluctuation, the process ends (step S113 / voltage drop determination step).
次に、具体的な電源配線パターンを用いてステップS111(電流通過パターン幅計算工程)とステップS112(電圧降下計算工程)の各工程を図3乃至図5に基づいて説明する。 Next, steps S111 (current passage pattern width calculation step) and step S112 (voltage drop calculation step) will be described with reference to FIGS. 3 to 5 using specific power supply wiring patterns.
はじめに、図3に基づいて実際の電源配線パターンを説明する。LSI10の電源端子に電源IC14の出力端子13から電源を供給するために電源配線パターン12が接続されている。ここではLSI10のパッケージはBGA(Ball Grid Array)を想定している。クリアランスホール11はLSI10の下やLSI10と電源ICの間の配線パターンに発生することが多い。
First, an actual power supply wiring pattern will be described with reference to FIG. A power
次に、図4に基づいて、最もシンプルなクリアランスホールの並び形状を説明し、電圧降下計算部35がクリアランスホールが存在する位置のパターン幅を算定する例(ステップS111/電流通過パターン幅計算工程)と電圧降下を算定する例(ステップS112/電圧降下計算工程)を説明する。
図4の電源配線パターン幅15に対し、電流の流れる方向16は図4の右から左へとなるため、電源配線パターン幅15(以下幅の値をWとする)は、縦方向の距離となる。クリアランスホール11の径をDとすると、クリアランスホール11は、縦に3個並んでいるので、電流が流れる有効な幅は「W−3×D」となる。この「W−3×D」から得られる値を新たに記号Waとする(ステップS111/電流通過パターン幅計算工程)。
Next, the simplest clearance hole arrangement shape will be described with reference to FIG. 4, and an example in which the voltage
Since the
電源配線の長さは、クリアランスホールのセンタを始点にLSIの電源端子までとする。下記の式(1)に基づいて前記クリアランスホールからLSIの電源端子からまでの電源配線の抵抗値を算定する(ステップS112/電圧降下計算工程)。
R=ρ・(L/A) [Ω] ・・・・・式(1)
式(1)のRは抵抗値[Ω]、ρは抵抗率[Ω・m]、L導体の長さ[m]、Aは導体の断面積[m2]を示している。抵抗率ρは導体材料により異なるが、プリント配線基板の場合、銅であれば1.7241×10-8Ω・mを用いる。
The length of the power supply wiring is from the center of the clearance hole to the power supply terminal of the LSI. Based on the following formula (1), the resistance value of the power supply wiring from the clearance hole to the power supply terminal of the LSI is calculated (step S112 / voltage drop calculation step).
R = ρ · (L / A) [Ω] Equation (1)
In Equation (1), R represents a resistance value [Ω], ρ represents a resistivity [Ω · m], a length of an L conductor [m], and A represents a cross-sectional area [m 2 ] of the conductor. The resistivity ρ varies depending on the conductor material, but in the case of a printed wiring board, 1.7241 × 10 −8 Ω · m is used for copper.
クリアランスホール11が存在する領域の電流が流れる有効な幅を、Waと設定し、ステップS103で導体厚を設定し、長さをクリアランスホール11の直径と設定すると、電源配線の抵抗値を簡単に算定することができる。
If the effective width in which the current in the area where the
最後に、図5に基づいてクリアランスホール11が複数列に並んだ場合の対応例を説明する。垂直方向に3個並んだ列と2個並んだ列とに分けることができる。クリアランスホール11が垂直方向に3個並んだ列の電圧降下と2個並んだ列の電圧降下を加算することにより、図5のクリアランスホール11による電圧降下が容易に算定できる。
Finally, a corresponding example when the clearance holes 11 are arranged in a plurality of rows will be described with reference to FIG. It can be divided into three rows and two rows in the vertical direction. The voltage drop due to the
(実施形態の効果)
本実施形態は、プリント配線板において回路パターンを設計する際に、電源配線パターン12にクリアランスホール11が存在する領域を抽出し、電源配線パターン12の配線幅を簡略化して設定することにより、容易に電源配線パターン12の電圧降下を検出し、その電圧降下が最小かの確認を行うことができる。そのため、目視確認で起きていた場所の間違いや計算ミスやチェック漏れを最小限に抑えることにより、開発納期遅延やコストアップを発生させることなく、安定した高い設計品質を提供できるという優れた効果を有する。
また、本発明は、CADに電源配線パターンの仕様を設定するので、仕様確認の時間を短縮することができ、CADにて自動化しているので、短時間で確認ができるという優れた効果がある。
(Effect of embodiment)
In the present embodiment, when designing a circuit pattern on a printed wiring board, an area where the
In addition, since the present invention sets the specifications of the power supply wiring pattern in the CAD, the specification confirmation time can be shortened, and since it is automated by the CAD, there is an excellent effect that confirmation can be performed in a short time. .
このように、本実施形態では、電源配線パターン12の配線幅を簡略化して設定することにより、容易に電源配線パターン12の電圧降下を検出することができるため、短時間で確認ができ、開発納期遅延やコストアップを発生させることなく、安定した高い設計品質を提供できるという優れた効果を有する。
As described above, in the present embodiment, by simplifying and setting the wiring width of the power
11 クリアランスホール
12 電源配線パターン
21 入力手段
22 回路配置記憶手段
23 回路パターン記憶手段
24 データ管理手段
25 回路パターン作成手段
26 電圧降下計算手段
27 電圧降下判定手段
28 表示手段
31 基板情報抽出部
32 回路パターン作成部
33 クリアランスホール抽出部
34 電源配線幅計算部
35 電圧降下計算部
DESCRIPTION OF
Claims (7)
この抽出されたクリアランスホール部分における前記電源配線パターン上の有効配線幅を算定する電源配線幅計算部と、この算定された有効配線幅に基づいて前記電源配線部分の電圧降下を算定する電圧降下計算部とを備え、
前記電源配線幅計算部が、
前記電源配線パターン上の有効配線幅の算定に際し、前記電源配線パターン上における通電方向に対してこれに直交する通電幅方向に沿って一列に並んでいる前記クリアランスホールを特定する機能と、この特定されたクリアランスホールの各直径の合計値および当該合計値を前記電源配線パターンの幅から差し引いた値を計算すると共にこれを前記クリアランスホールが存在する部分の当該電源配線パターンの有効配線幅とする有効配線幅算定機能とを備えたことを特徴とするプリント配線板の電圧降下算定装置。 Input means for inputting information related to circuit arrangement of signal wiring, power supply wiring, vias, clearance holes and components constituting the printed wiring board, and connection information and component library are extracted from the inputted circuit arrangement information based on this A circuit pattern creating means for creating a circuit pattern, a power supply wiring pattern whose energization direction is specified from the created circuit pattern, a clearance hole formed on the power supply wiring pattern, and a clearance hole extracting unit for extracting the position thereof; Have
A power supply wiring width calculation unit for calculating an effective wiring width on the power supply wiring pattern in the extracted clearance hole portion, and a voltage drop calculation for calculating a voltage drop in the power supply wiring portion based on the calculated effective wiring width With
The power wiring width calculation unit
In calculating the effective wiring width on the power supply wiring pattern, the function of specifying the clearance holes arranged in a line along the energization width direction orthogonal to the energization direction on the power supply wiring pattern, and this specification The total value of the diameters of the clearance holes and the value obtained by subtracting the total value from the width of the power supply wiring pattern are calculated and this is used as the effective wiring width of the power supply wiring pattern in the portion where the clearance hole exists. A voltage drop calculation device for a printed wiring board, comprising a wiring width calculation function.
前記回路パターン作成手段を、
前記入力した回路配置情報から接続情報と部品ライブラリを抽出する基板情報抽出部と、この抽出した前記接続情報と部品ライブラリに基づいて回路パターンを作成する回路パターン作成部とにより構成したことを特徴とするプリント配線板の電圧降下算定装置。 In the voltage drop calculation apparatus of the printed wiring board according to claim 1,
The circuit pattern creating means;
A board information extraction unit that extracts connection information and a component library from the input circuit arrangement information, and a circuit pattern generation unit that generates a circuit pattern based on the extracted connection information and the component library, A voltage drop calculation device for printed wiring boards.
前記入力手段を介して入力された前記回路配置情報を記憶する回路配置記憶手段と、前記回路パターン作成部により作成された前記回路パターン情報を記憶する回路パターン記憶手段とを設けると共に、
この各記憶部の記憶動作を制御するデータ管理手段を、前記入力手段及び前記回路パターン作成手段に併設したことを特徴とするプリント配線板の電圧降下算定装置。 In the voltage drop calculation apparatus of the printed wiring board according to claim 2,
A circuit arrangement storage unit for storing the circuit arrangement information input via the input unit, and a circuit pattern storage unit for storing the circuit pattern information created by the circuit pattern creation unit;
A voltage drop calculation device for a printed wiring board, wherein a data management means for controlling the storage operation of each storage section is provided in the input means and the circuit pattern creation means.
この入力した回路配置情報から接続情報と部品ライブラリを抽出すると共にこれにに基づいて回路パターン作成手段が回路パターンを作成し、
この作成された前記回路パターンから通電方向が特定された電源配線パターン及び当該電源配線パターン上に存在するクリアランスホール及びその位置をクリアランスホール抽出部が抽出し、
この抽出されたクリアランスホール部分における前記電源配線パターン上の有効配線幅を算定すると共に当該算定された有効配線幅に基づいて電圧降下計算部が前記電源配線部分の電圧降下を算定することを特徴とするプリント配線板の電圧降下算定方法。 The input means inputs the information related to the signal distribution wiring, power supply wiring, vias, clearance holes and circuit arrangement of the components constituting the printed wiring board,
The circuit pattern creation means creates a circuit pattern based on the connection information and the component library extracted from the inputted circuit layout information,
The clearance hole extraction unit extracts the power supply wiring pattern in which the energization direction is specified from the created circuit pattern, the clearance hole existing on the power supply wiring pattern, and the position thereof,
An effective wiring width on the power supply wiring pattern in the extracted clearance hole portion is calculated, and a voltage drop calculation unit calculates a voltage drop in the power supply wiring portion based on the calculated effective wiring width. To calculate voltage drop of printed wiring board.
前記電源配線パターン上の有効配線幅の算定する工程にあっては、
前記電源配線パターン上における通電方向に対してこれに直交する通電幅方向に沿って一列に並んでいる前記クリアランスホールを特定し、この特定されたクリアランスホールの各直径の合計値および当該合計値を前記電源配線パターンの幅から差し引いた値を計算し、この差し引いた値を前記クリアランスホールが存在する部分の当該電源配線パターンの有効配線幅とすることを特徴とするプリント配線板の電圧降下算定方法。 In the voltage drop calculation method of the printed wiring board according to claim 4,
In the process of calculating the effective wiring width on the power wiring pattern,
The clearance holes arranged in a line along the energization width direction perpendicular to the energization direction on the power supply wiring pattern are identified, and the total value of the diameters of the identified clearance holes and the total value are determined. A method of calculating a voltage drop of a printed wiring board, wherein a value subtracted from the width of the power wiring pattern is calculated, and the subtracted value is set as an effective wiring width of the power wiring pattern in a portion where the clearance hole exists .
この作成された回路パターンから通電方向が特定された電源配線パターン及び当該電源配線パターン上に存在するクリアランスホールの位置を抽出するクリアランスホール抽出機能、
この抽出されたクリアランスホール部分における前記電源配線パターン上の有効配線幅を算定すると共にこの算定された有効配線幅に基づいて前記電源配線部分の電圧降下を算定する電圧降下計算機能を備え、
前記電源配線幅計算機能が、
前記電源配線パターン上の有効配線幅の算定に際し、前記電源配線パターン上における通電方向に対してこれに直交する通電幅方向に沿って一列に並んでいる前記クリアランスホールを特定する特定処理機能、および当該特定されたクリアランスホールの各直径の合計値および当該合計値を前記電源配線パターンの幅から差し引いた値を計算すると共にこれを前記クリアランスホールが存在する部分の当該電源配線パターンの有効配線幅とする有効配線幅算定機能を備え、
これらをコンピュータに実現させるようにしたことを特徴とするプリント配線板の電圧降下算定プログラム。 Connection information and a component library are extracted from signal wiring, power supply wiring, vias, clearance holes, and information relating to the circuit layout of components that are input via the input means, and a circuit pattern is created based on the extracted information. Circuit pattern creation function,
A clearance hole extraction function for extracting the position of the power supply wiring pattern whose energization direction is specified from the created circuit pattern and the clearance hole existing on the power supply wiring pattern,
A voltage drop calculation function for calculating an effective wiring width on the power supply wiring pattern in the extracted clearance hole portion and calculating a voltage drop in the power supply wiring portion based on the calculated effective wiring width is provided.
The power wiring width calculation function is
In calculating the effective wiring width on the power supply wiring pattern, a specific processing function for specifying the clearance holes arranged in a line along the energization width direction orthogonal to the energization direction on the power supply wiring pattern, and The total value of the diameters of the identified clearance holes and the value obtained by subtracting the total value from the width of the power supply wiring pattern are calculated and this is calculated as the effective wiring width of the power supply wiring pattern in the portion where the clearance hole exists. With effective wiring width calculation function
A program for calculating a voltage drop in a printed wiring board, characterized in that these are realized by a computer.
前記入力手段を介して入力された前記回路配置情報を回路配置記憶手段に記憶処理する記憶処理機能、及び前記回路パターン作成部により作成された前記回路パターン情報を回路パターン記憶手段に記憶処理する回路パターン記憶処理機能を設け、
この各記憶処理機能を、前記コンピュータに実現させるようにしたことを特徴とするプリント配線板の電圧降下算定プログラム。 In the printed circuit board voltage drop calculation program according to claim 6,
A storage processing function for storing and processing the circuit arrangement information input via the input means in a circuit arrangement storage means, and a circuit for storing and processing the circuit pattern information created by the circuit pattern creation unit in the circuit pattern storage means A pattern memory processing function is provided.
A program for calculating a voltage drop of a printed wiring board, wherein each of the storage processing functions is realized by the computer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009291136A JP2011133990A (en) | 2009-12-22 | 2009-12-22 | Voltage drop calculation device, calculation method, and calculation program, for printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009291136A JP2011133990A (en) | 2009-12-22 | 2009-12-22 | Voltage drop calculation device, calculation method, and calculation program, for printed wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011133990A true JP2011133990A (en) | 2011-07-07 |
Family
ID=44346682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009291136A Withdrawn JP2011133990A (en) | 2009-12-22 | 2009-12-22 | Voltage drop calculation device, calculation method, and calculation program, for printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011133990A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013045211A (en) * | 2011-08-23 | 2013-03-04 | Hitachi Ltd | Printed board design support device and printed board design support program |
JP2022143801A (en) * | 2021-03-18 | 2022-10-03 | Necプラットフォームズ株式会社 | Support device, support method and program |
-
2009
- 2009-12-22 JP JP2009291136A patent/JP2011133990A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013045211A (en) * | 2011-08-23 | 2013-03-04 | Hitachi Ltd | Printed board design support device and printed board design support program |
JP2022143801A (en) * | 2021-03-18 | 2022-10-03 | Necプラットフォームズ株式会社 | Support device, support method and program |
JP7332177B2 (en) | 2021-03-18 | 2023-08-23 | Necプラットフォームズ株式会社 | Support device, support method and program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7124390B2 (en) | Generating a split power plane of a multi-layer printed circuit board | |
US20080148208A1 (en) | Method for improving a printed circuit board development cycle | |
JP5282886B2 (en) | Printed circuit board analysis system, printed circuit board design support system, method thereof, and program | |
US10204894B2 (en) | Via placement within an integrated circuit | |
US7870534B2 (en) | Method and apparatus for creating wiring model, computer product, and method of manufacturing device | |
JP2007041867A (en) | Inductance analysis system, method and program | |
JP2008059553A (en) | Method for estimating simultaneous operation signal noise to semiconductor device, designing method for semiconductor device, designing method for pcb board, and program | |
JP5943593B2 (en) | Design support apparatus and information processing method thereof | |
JP4807673B2 (en) | Printed circuit board design system and printed circuit board design method | |
JP2006253187A (en) | Power source analyzing method and program for analyzing power source analysis | |
JP4275032B2 (en) | Circuit board design method | |
CN101782931B (en) | Processing method and system of constraint areas of circuit board wiring | |
JP2001034643A (en) | Device and method for design of printed circuit board | |
TWI470464B (en) | Circuit design simulation system and curcuit design method for pcb | |
JP2011133990A (en) | Voltage drop calculation device, calculation method, and calculation program, for printed wiring board | |
JP5725840B2 (en) | Design support apparatus and information processing method thereof | |
CN112131826B (en) | PCB detection evaluation method, evaluation device, electronic equipment and storage medium | |
JP6040982B2 (en) | Power system tree design support system and power system tree design method | |
US9202001B1 (en) | System and method for electronic design routing between terminals | |
Zlatanov | PCB design process and fabrication challenges | |
US20060026542A1 (en) | Systems and methods for generating node level bypass capacitor models | |
JP2009276905A (en) | Layout verification device, layout verification method, and program | |
Almeida | Understanding DFM and Its Role in PCB Layout | |
Nakamura et al. | Electrical Design Platform on Engineering Cloud | |
JP2006039909A (en) | Electric wiring board design support device and design rule checking device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130305 |