JP2011118501A - データ転送システム - Google Patents
データ転送システム Download PDFInfo
- Publication number
- JP2011118501A JP2011118501A JP2009273268A JP2009273268A JP2011118501A JP 2011118501 A JP2011118501 A JP 2011118501A JP 2009273268 A JP2009273268 A JP 2009273268A JP 2009273268 A JP2009273268 A JP 2009273268A JP 2011118501 A JP2011118501 A JP 2011118501A
- Authority
- JP
- Japan
- Prior art keywords
- read
- data
- command
- read data
- control master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
- Memory System (AREA)
Abstract
【課題】1つのメモリコントローラに対して複数のコントロールマスタを設けたデータ転送システムにおいて、リードコマンドに対する処理効率を向上させる。
【解決手段】メモリコントローラを介して接続された複数のコントロールマスタとメモリとの間でデータリード処理を行なうデータ転送システムであって、メモリコントローラは、リードコマンドを受け付けると、そのリードコマンドに係るコントロールマスタの識別子をFIFO形式で格納するルートセレクタと、メモリから読み出したリードデータをFIFO形式で格納するリードデータバッファとを備え、コントロールマスタは、ルートセレクタに格納されている識別子のうち、最先に格納された識別子が自身の識別子であって、リードデータバッファにリードデータが格納されている場合に、リードデータバッファからリードデータを読み出す。
【選択図】図1
【解決手段】メモリコントローラを介して接続された複数のコントロールマスタとメモリとの間でデータリード処理を行なうデータ転送システムであって、メモリコントローラは、リードコマンドを受け付けると、そのリードコマンドに係るコントロールマスタの識別子をFIFO形式で格納するルートセレクタと、メモリから読み出したリードデータをFIFO形式で格納するリードデータバッファとを備え、コントロールマスタは、ルートセレクタに格納されている識別子のうち、最先に格納された識別子が自身の識別子であって、リードデータバッファにリードデータが格納されている場合に、リードデータバッファからリードデータを読み出す。
【選択図】図1
Description
本発明は、メモリコントローラを介して接続されたコントロールマスタとメモリとの間でデータリード処理/データライト処理を行なうデータ転送システムに係り、特に、1つのメモリコントローラに対して複数のコントロールマスタが設けられたデータ転送システムにおけるデータリード処理に関する。
図7に示すように、メモリコントローラ500を介して接続されたコントロールマスタ700とDRAM600との間でデータをリード/ライトするデータ転送システムが広く用いられている。このようなデータ転送システムでは、メモリコントローラ500が、コントロールマスタ700からのリードコマンド/ライトコマンドを受取り、DRAM600にアクセスする。
図8は、コントロールマスタ700からメモリコントローラ500に送られるライトコマンドおよびリードコマンドのパラメータを示している。本図に示すように、ライトコマンドを送る場合には、ライトであることを示すW/R識別子と、書き込むアドレスを示すwrite addressと、書き込みデータであるwrite dataと、write dataの1部をマスクするときに用いるdata maskとをパラメータとして指定する。また、リードコマンドを送る場合には、リードであることを示すW/R識別子と、読み出しアドレスを示すread addressとをパラメータとして指定する。
図7に示すように、メモリコントローラ500は、DRAM600に対するアクセス処理を行なうメモリインタフェース510と、コントロールマスタ700から送られたコマンドを格納するコマンドバッファ520と、DRAM600から読み出したリードデータを格納するリードデータバッファ530とを備えている。
コントロールマスタ700からリードコマンドが送られた場合、メモリコントローラ500は、DRAM600の指定されたアドレスからデータを読み出すと、リードデータバッファ530にリードデータとして格納し、コントロールマスタ700に対して、リードデータが読み出し可能であることを通知する。
リードコマンドを送ったコントロールマスタ700は、メモリコントローラ500から、リードデータが読み出し可能である通知を受けると、リードデータバッファ530からリードデータを取得する。
一般に、データ転送システムにおいて、コントロールマスタ700と、メモリコントローラ500とは、本図のように1対1で対応して構成される。また、リードコマンドの順でDRAM600からのデータ読み出しが行なわれるため、コントロールマスタ700が、リードコマンドを連続してコントロールマスタ700に送った場合でも、リードデータが読み出し可能となった通知に従ってリードデータバッファ530からリードデータを順次取得することで、送ったリードコマンドに対応した順序でリードデータを取得することができる。
データ転送システムは種々の処理装置に適用することができるが、特に半導体試験装置等に適用した場合には、単位時間当りの処理量が非常に重要になる。このため、図9に示すように、1つのメモリコントローラ500に対して複数のコントロールマスタ700を設けることが考えられる。本図の例では、コントロールマスタ(1)700a〜コントロールマスタ(4)700dの4つのコントロールマスタ700を設けた例を示している。
このような構成において、メモリコントローラ500が、異なるコントロールマスタ700からライトコマンドを連続的に受け付けた場合には、コマンドバッファ520に格納された順にライトコマンドを処理すれば問題は生じない。
ところが、異なるコントロールマスタ700からリードコマンドを連続的に受け付けた場合には、DRAM600から読み出されコマンドバッファ520に格納されたリードデータがどのコントロールマスタ700からのリードコマンドに対応するかを、それぞれのコントロールマスタ700が判断することができない。
このため、従来の技術をそのまま適用しただけでは、同時に処理できるリードコマンドは1つに限られることになり、他のリードコマンドが待たされてしまうためコントロールマスタ700を複数個設けた効果が十分発揮できない。
そこで、本発明は、1つのメモリコントローラに対して複数のコントロールマスタを設けたデータ転送システムにおいて、リードコマンドに対する処理効率を向上させることを目的とする。
上記課題を解決するため、本発明のデータ転送システムは、メモリコントローラを介して接続された複数のコントロールマスタとメモリとの間でデータリード処理を行なうデータ転送システムであって、前記メモリコントローラは、いずれかの前記コントロールマスタからリードコマンドを受け付けると、そのリードコマンドに係るコントロールマスタの識別子をFIFO形式で格納するルートセレクタと、前記リードコマンドに従って前記メモリから読み出したリードデータをFIFO形式で格納するリードデータバッファと、を備え、前記コントロールマスタは、前記ルートセレクタに格納されている識別子のうち、最先に格納された識別子が自身の識別子であって、前記リードデータバッファにリードデータが格納されている場合に、前記リードデータバッファからリードデータを読み出すことを特徴とする。
本発明のデータ転送システムでは、コントロールマスタから受け付けたリードコマンドの順番と、リードデータバッファに格納されるリードデータの順番とが対応する。さらに、ルートセレクタに格納されるコントロールマスタの識別子の順番は、コマンドバッファに格納されるリードコマンドを送ったコントロールマスタの順番に対応する。このため、リードデータバッファから読み出されるリードデータは、ルートセレクタに格納されている識別子のうち、最先に格納された識別子が示すコントロールマスタからのリードコマンドに係るリードデータとなる。
したがって、各コントロールマスタからのリードコマンドを複数受け付けて順序通りに処理することができるようになる。このため、データ転送システムにおいて、リードコマンドに対する処理効率が向上することになる。
ここで、前記ルートセレクタは、コントロールマスタの識別子をFIFO形式で格納するため、前記リードデータバッファからリードデータが読み出されると、前記最先に格納された識別子を消去する。
本発明によれば、1つのメモリコントローラに対して複数のコントロールマスタを設けたデータ転送システムにおいて、リードコマンドに対する処理効率を向上させることができる。
本発明の実施の形態について図面を参照して説明する。図1は、本実施形態に係るデータ転送システムの構成を示すブロック図である。本図に示すように、データ転送システム10は、メモリコントローラ100と、DRAM200と、複数個のコントロールマスタ300とを備えている。データ転送システム10では、複数個のコントロールマスタ300を備えることで、並列処理が行なえるようにしている。本図の例では、コントロールマスタ(1)300a〜コントロールマスタ(4)300dの4つのコントロールマスタ300を設けた例を示しているが、コントロールマスタ300の数は4つに限られず、データ転送システム10の規模等に応じた個数とすることができる。
本実施形態において、それぞれのコントロールマスタ300は独立して動作し、メモリコントローラ100を介して、DRAM200に対してデータをリード/ライトする。メモリコントローラ100は、それぞれのコントロールマスタ300からのリードコマンド/ライトコマンドを受取り、コマンドに従ってDRAM100にアクセスする。
メモリコントローラ100は、DRAM200に対するアクセス処理を行なうメモリインタフェース110と、各コントロールマスタ300から送られたコマンドをFIFO(First In First Out)形式で格納するコマンドバッファ120と、DRAM200から読み出したリードデータを格納するリードデータバッファ130と、ルートセレクタ140とを備えている。
リードデータバッファ130は、リードデータバッファ130内に、コントロールマスタ300によって読み出されていないリードデータがあるかどうかを示すデータ有効フラグ131を備えている。
本実施形態では、データ有効フラグ131が1(ON)の場合に、コントロールマスタ300によって読み出されていないリードデータがあることを示し、データ有効フラグ131が0(OFF)の場合に、コントロールマスタ300によって読み出されていないリードデータがないこと、すなわち、リードデータバッファ130が空であることを示すものとする。
具体的には、リードデータバッファ130は、図2に示すフローチャートにしたがって、データ有効フラグ131の更新を行なう。本図に示すように、リードデータバッファ130にまだ読み出されていないリードデータがあるかどうかを判定し(S101)、リードデータがある場合(S101:Yes)には、データ有効フラグ131をONにする(S102)。一方、リードデータバッファ130にリードデータがない場合(S101:No)には、データ有効フラグ131をOFFにする(S103)。以上の判定を、データ転送処理が終了する(S104:Yes)まで、繰り返す。
ルートセレクタ140は、メモリコントローラ100がいずれかのコントロールマスタ300からリードコマンドを受け付けた場合に、どのコントロールマスタ300からのリードコマンドであるかを示す情報をFIFO形式で格納するバッファであり、例えば、図3に示すような構成とすることができる。
本図の例では、コントロールマスタ300の識別子を格納する領域を0〜7の8段の深さで設けている。ただし、ルートセレクタ140の深さは8に限られず、データ転送システムの規模等に対応させることができる。
ここで、ルートセレクタ140における最も深い格納領域、すなわち、最先に格納され、次に取り出される識別子を格納する領域をカレントルート141と称するものとする。
図4のフローチャートを参照して、メモリコントローラ100のルートセレクタ140の更新処理について説明する。本図に示すように、メモリコントローラ100は、いずれかのコントロールマスタ300からリードコマンドを受け付けると(S201:Yes)、そのコントロールマスタ300の識別子をルートセレクタ140にFIFO形式で追加する(S202)。このため、ルートセレクタ140には、リードコマンドを受け付けた順に、コントロールマスタ300の識別子が格納されていくことになる。
また、メモリコントローラ100は、いずれかのコントロールマスタ300によって、リードデータバッファ130からリードデータが読み出されると(S203:Yes)、ルートセレクタ140を更新する(S204)。すなわち、カレントルート141に格納されている識別子を破棄し、残りの格納領域に格納されている識別子の深さをそれぞれ1段深い方の格納領域にずらす。この結果、カレントルート141も更新される。以上の処理を、データ転送処理が終了する(S205:Yes)まで、繰り返す。
本実施形態において、コマンドバッファ120に格納されるリードコマンドの順番と、リードデータバッファ130に格納されるリードデータの順番とが対応する。さらに、ルートセレクタ140に格納されるコントロールマスタ300の識別子の順番は、コマンドバッファ120に格納されるリードコマンドを送ったコントロールマスタ300の順番に対応する。このため、リードデータバッファ130から読み出されるリードデータは、カレントルート141に格納されていた識別子が示すコントロールマスタ300からのリードコマンドに係るリードデータとなる。
次に、図5のフローチャートを参照して、各コントロールマスタ300のリードデータ読み出し処理について説明する。
各コントロールマスタ300は、ルートセレクタ140のカレントルート141を参照して、カレントルート141が自身を示しているかどうかを判定する(S301)。これは、リードコマンドを送ったコントロールマスタ300が定期的/非定期的にカレントルート141を参照するようにしてもよいし、ルートセレクタ140が、カレントルート141が示すコントロールマスタ300に通知するようにしてもよい。
カレントルート141が自身を示している場合は、先行するリードコマンドの処理が完了しており、次にリードデータバッファ130から読み出されるリードデータが自身のリードコマンドに対応したものであることを意味する。ただし、そのリードデータが既にDRAM200から読み出されてリードデータバッファ130に格納されているかどうかは分からない。
そこで、カレントルート141が自身を示している場合(S301:Yes)には、リードデータバッファ130のデータ有効フラグ131を参照して、データ有効フラグ131がONになっているかどうかを判定する(S302)。
データ有効フラグ131がOFFの場合(S302:No)は、まだ、DRAM200からのデータ読み出しが完了していないことを意味するため、データ有効フラグ131がONになるまで待つ。
データ有効フラグ131がONの場合(S302:Yes)は、自身のリードコマンドに係るリードデータが読み出し可能となったことを意味するため(S303)、コントロールマスタ300が読み出せる状況になるとリードデータバッファ130からリードデータを読み出す(S304)。これにより、他のコントロールマスタ300のリードデータと取り違えることなく、自身のリードコマンドに係るリードデータを取得することができる。
次に、図6のタイミングチャートを参照して、本実施形態におけるデータ転送システム10の具体的な処理例について説明する。本例では、上記と同様に、ルートセレクタ140の深さを8とし、コントロールマスタ300の数を4とする。
初期状態のt1においてルートセレクタ140は空で、データ有効フラグ131は0(OFF)であるとする。
まず、t2で、コントロールマスタ(1)300aから、リードコマンドR1が送られたとする。リードコマンドであるため、リードコマンドR1が、コマンドバッファ120に格納されるとともに、リードコマンドR1を送ったコントロールマスタ(1)300aの識別子C1が、ルートセレクタ140に格納される。ルートセレクタ140において最先に格納されることになるため、C1がカレントルート141となる。
このため、コントロールマスタ(1)300aは、次にリードデータバッファ130から読み出されるリードデータが自身のリードコマンドに対応したものであると判断することができる。しかし、データ有効フラグ131がOFF(0)であり、リードデータがまだ準備されていないため、データの読み出しは行なわない。
t3で、コントロールマスタ(1)300aから、ライトコマンドW1が送られたとする。ライトコマンドであるため、ライトコマンドW1が、コマンドバッファ120に格納されるだけであり、ルートセレクタ140には格納されない。
t4で、コントロールマスタ(2)300bから、リードコマンドR2が送られたとする。リードコマンドであるため、リードコマンドR2が、コマンドバッファ120に格納されるとともに、リードコマンドR2を送ったコントロールマスタ(2)300bの識別子C2が、ルートセレクタ140に格納される。
t5で、コントロールマスタ(2)300bから、ライトコマンドW2が送られたとする。ライトコマンドであるため、ライトコマンドW2が、コマンドバッファ120に格納されるだけであり、ルートセレクタ140には格納されない。
t6で、コントロールマスタ(3)300cから、リードコマンドR3が送られ、t7で、コントロールマスタ(3)300cから、ライトコマンドW3が送られ、t8で、コントロールマスタ(4)300dから、リードコマンドR4が送られ、t9で、コントロールマスタ(4)300dから、ライトコマンドW4が送られたとする。この結果、それぞれのコマンドがコマンドバッファ120に格納されるとともに、リードコマンドR3を送ったコントロールマスタ(3)300cの識別子C3と、リードコマンドR4を送ったコントロールマスタ(4)300dの識別子C4とが、ルートセレクタ140に格納される。
t9において、t2のリードコマンドR1に対応するリードデータRD1がDRAM200から読み出されて、リードデータバッファ130に格納されたとする。これにより、データ有効フラグ131がON(1)となり、コントロールマスタ(1)300aが、リードデータが準備されたことを知ることができる。そこで、コントロールマスタ(1)300a(図中下段のCM1)が、リードデータバッファ130からRD1を読み出す。
リードデータバッファ130からRD1が読み出されると、リードデータバッファ130は空となるため、データ有効フラグ131がOFF(0)となる。また、ルートセレクタ140が更新され、カレントルート141がC1からC2に更新される。
これにより、コントロールマスタ(2)300bは、次にリードデータバッファ130から読み出されるリードデータが自身のリードコマンドに対応したものであると判断することができる。しかし、データ有効フラグ131がOFF(0)であり、リードデータがまだ準備されていないため、データの読み出しは行なわない。
その後、t10、t11、t12、t13で、コントロールマスタ(1)300aから、リードコマンドR1が送られたとする。この結果、それぞれのコマンドが、コマンドバッファ120に格納されるとともに、コントロールマスタ(1)300aの識別子C1が、4回続けてルートセレクタ140に格納される。
この間、t12において、t4のリードコマンドR2に対応するリードデータRD2がDRAM200から読み出されて、リードデータバッファ130に格納されたとする。これにより、データ有効フラグ131がON(1)となり、コントロールマスタ(2)300bが、リードデータが準備されたことを知ることができる。ただし、ここでは、コントロールマスタ(2)300bの処理の関係上、即座には読み出さず、t14で読み出すものとする。
このため、t13において、t6のリードコマンドR3に対応するリードデータRD3がDRAM200から読み出されて、リードデータバッファ130に格納されたとしても、カレントルート141がC2を示しているため、コントロールマスタ(3)300cは、リードデータRD3を読み出すことができない。すなわち、リードデータの読み出し順序が保たれることになる。
同様に、t14において、t8のリードコマンドR4に対応するリードデータRD4がDRAM200から読み出されて、リードデータバッファ130に格納されたとしても、コントロールマスタ(4)300dは、リードデータRD4を読み出すことができない。すなわち、リードデータの読み出し順序が保たれることになる。
そして、t14でコントロールマスタ(2)300b(CM2)がリードデータRD2を読み出すと、カレントルート141がC2からC3に更新されるため、コントロールマスタ(3)300c(CM3)が、リードデータバッファ130からRD3を読み出すことができる。
これにより、カレントルート141がC3からC4に更新されるため、コントロールマスタ(4)300dが、リードデータが準備されたことを知ることができる。この間、リードデータバッファ130には、リードデータが存在し続けているため、データ有効フラグ131はON(1)状態を保っている。
その後、t14、t15においてコントロールマスタ(1)300aから、ライトコマンドW1が送られ、t16において、コントロールマスタ(2)300aから、リードコマンドR2が送られたとする。この結果、それぞれのコマンドが、コマンドバッファ120に格納されるとともに、リードコマンドR2を送ったコントロールマスタ(2)300bの識別子C2が、ルートセレクタ140に格納される。
以上のような処理により、データ転送システム10は、各コントロールマスタ300からのリードコマンドを複数受け付けて順序通りに処理することができるようになるため、リードコマンドに対する処理効率が向上することになる。
このため、本実施形態のデータ転送システム10は、Read modify writeなどリード/ライト処理が頻繁に混在する装置に適用することで特に有効となる。より具体的には、メモリ検査装置においてFAIL Dataをカウントする場合等に有効である。
なお、図6におけるt13の時点で、ルートセレクタ140の格納領域がいっぱいになりかけている。このような場合に、バッファが溢れることを防ぐために、メモリコントローラ100から各コントロールマスタ300に対して、オールモストフル信号を送り、リードコマンドの発行を待たせるようにすることができる。コマンドバッファ120、リードデータバッファ130がいっぱいになりかけている場合にも、同様にオールモストフル信号を各コントロールマスタ300に送り、対応する処理を待たせるようにしてもよい。
10…データ転送システム、100…メモリコントローラ、110…メモリインタフェース、120…コマンドバッファ、130…リードデータバッファ、131…データ有効フラグ、140…ルートセレクタ、141…カレントルート、200…DRAM、300…コントロールマスタ、500…メモリコントローラ、510…メモリインタフェース、520…コマンドバッファ、530…リードデータバッファ、600…DRAM、700…コントロールマスタ
Claims (2)
- メモリコントローラを介して接続された複数のコントロールマスタとメモリとの間でデータリード処理を行なうデータ転送システムであって、
前記メモリコントローラは、
いずれかの前記コントロールマスタからリードコマンドを受け付けると、そのリードコマンドに係るコントロールマスタの識別子をFIFO形式で格納するルートセレクタと、
前記リードコマンドに従って前記メモリから読み出したリードデータをFIFO形式で格納するリードデータバッファと、を備え、
前記コントロールマスタは、
前記ルートセレクタに格納されている識別子のうち、最先に格納された識別子が自身の識別子であって、前記リードデータバッファにリードデータが格納されている場合に、前記リードデータバッファからリードデータを読み出すことを特徴とするデータ転送システム。 - 前記ルートセレクタは、前記リードデータバッファからリードデータが読み出されると、前記最先に格納された識別子を消去することを特徴とする請求項1に記載のデータ転送システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009273268A JP2011118501A (ja) | 2009-12-01 | 2009-12-01 | データ転送システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009273268A JP2011118501A (ja) | 2009-12-01 | 2009-12-01 | データ転送システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011118501A true JP2011118501A (ja) | 2011-06-16 |
Family
ID=44283779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009273268A Pending JP2011118501A (ja) | 2009-12-01 | 2009-12-01 | データ転送システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011118501A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015225390A (ja) * | 2014-05-26 | 2015-12-14 | 株式会社河合楽器製作所 | 効果付与装置 |
JP2016170607A (ja) * | 2015-03-12 | 2016-09-23 | 日本電気株式会社 | データ処理装置及びデータ処理方法 |
KR20170134704A (ko) * | 2015-04-23 | 2017-12-06 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 확장 메모리에 대한 액세스 방법, 디바이스 및 시스템 |
-
2009
- 2009-12-01 JP JP2009273268A patent/JP2011118501A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015225390A (ja) * | 2014-05-26 | 2015-12-14 | 株式会社河合楽器製作所 | 効果付与装置 |
JP2016170607A (ja) * | 2015-03-12 | 2016-09-23 | 日本電気株式会社 | データ処理装置及びデータ処理方法 |
KR20170134704A (ko) * | 2015-04-23 | 2017-12-06 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 확장 메모리에 대한 액세스 방법, 디바이스 및 시스템 |
JP2018517205A (ja) * | 2015-04-23 | 2018-06-28 | 華為技術有限公司Huawei Technologies Co.,Ltd. | 拡張メモリにアクセスするための方法、デバイス及びシステム |
US10545672B2 (en) | 2015-04-23 | 2020-01-28 | Huawei Technologies Co., Ltd. | Method for accessing extended memory, device, and system |
KR102168017B1 (ko) * | 2015-04-23 | 2020-10-20 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 확장 메모리에 대한 액세스 방법, 디바이스 및 시스템 |
US11237728B2 (en) | 2015-04-23 | 2022-02-01 | Huawei Technologies Co., Ltd. | Method for accessing extended memory, device, and system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101693137B1 (ko) | 가변적 레이턴시 메모리 동작들을 위한 장치들 및 방법들 | |
EP2750036A2 (en) | Information processing apparatus and method to update firmware | |
US9043806B2 (en) | Information processing device and task switching method | |
JP2006318139A (ja) | データ転送装置、データ転送方法およびプログラム | |
US8230138B2 (en) | Memory control device, data processor, and data read method | |
JP2010205083A (ja) | 並列処理プロセッサシステム | |
CN104183267A (zh) | 数据处理设备和存储器设备 | |
JP2011118501A (ja) | データ転送システム | |
JP2011081553A (ja) | 情報処理装置及びその制御方法 | |
JP2011095952A (ja) | ファームウェア更新方法および電子機器 | |
JP2008204257A (ja) | メモリを制御するメモリコントローラ、メモリの制御方法。 | |
JP2010146084A (ja) | キャッシュメモリ制御部を備えるデータ処理装置 | |
US20100153622A1 (en) | Data Access Controller and Data Accessing Method | |
KR20070122228A (ko) | 외부 디바이스 액세스 장치 | |
US20130132659A1 (en) | Microcontroller and method of controlling microcontroller | |
JP2006350633A (ja) | データ管理方法及びデータ管理システム | |
JP2011133940A (ja) | アクセス調停装置、集積回路装置、電子機器、アクセス調停方法、及びプログラム | |
US20170235688A1 (en) | Access control method, bus system, and semiconductor device | |
JP2010262496A (ja) | メモリ制御方法、メモリ制御装置 | |
JP4924970B2 (ja) | データ処理システム | |
JP2007219942A (ja) | 信号処理装置 | |
JP2008210280A (ja) | 半導体装置及びdmaコントローラ | |
CN105900060B (zh) | 内存访问方法、装置和计算机设备 | |
US11681527B2 (en) | Electronic device and multiplexing method of spatial | |
JP2006262099A (ja) | 電子機器 |