JP2011103328A - 半導体発光素子およびその製造方法 - Google Patents
半導体発光素子およびその製造方法 Download PDFInfo
- Publication number
- JP2011103328A JP2011103328A JP2009257035A JP2009257035A JP2011103328A JP 2011103328 A JP2011103328 A JP 2011103328A JP 2009257035 A JP2009257035 A JP 2009257035A JP 2009257035 A JP2009257035 A JP 2009257035A JP 2011103328 A JP2011103328 A JP 2011103328A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- film
- forming
- plating
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Led Devices (AREA)
Abstract
【解決手段】
半導体発光素子の製造方法は、基板上に活性層を含む半導体膜を形成する工程と、半導体膜を半導体発光素子領域に区画する分割溝を形成する工程と、分割溝にレジスト材を充填して埋め込み保護部を形成する工程と、半導体膜および埋め込み保護部の表面を覆うメッキ開始用の金属膜を形成する工程と、金属膜上に金属メッキからなる金属支持体を形成する工程と、を含む。埋め込み保護部を形成する工程は、埋め込み保護部の表面が金属支持体側へ***した凸型の曲面を有するように充填されたレジスト材を成形する工程を含む。
【選択図】図13
Description
さらに、Cuは、電気抵抗が低いので、半導体発光素子の基体の材質として好ましい。Cuからなるメッキ部70は、金属膜40を介してp型電極30と接合されているので導電端子として用いることができ、p型端子と接続する配線を用いなくても良い。
図12(a)に示すように、成長基板10上に、n型半導体層21、活性層22およびp型半導体層23を順次積層して半導体膜20を形成する(図11(a))。
図12(b)に示すように、成長基板10上のn型半導体層21、活性層22およびp型半導体層23を貫き、複数の矩形の半導体発光素子領域に区画する格子状の分割溝4を半導体膜20に形成する(図11(b))。
図12(c)に示すように、フォトリソグラフィ技術や電子ビーム蒸着法などを用いて、分割後の半導体膜20の各々のp型半導体層23上に、p型電極30を形成する(図11(c))。
図12(d)および図13(b)〜図13(c)に示すように、分割溝4にレジスト材からなる凸型の埋め込み保護部51を形成する(図11(d))。埋め込み保護部51の高さは分割溝4の深さを越えて盛り上がるように形成する。
図13(d)に示すように、埋め込み保護部51の凸表面上およびp型電極30の表面30a上に金属膜40を形成する(図11(e))。金属膜40の形成方法としては、蒸着法、スパッタ法などを用いることができる。
図14(a)に示すように、金属膜40全面にメッキ膜60を形成する(図11(f))。メッキ膜60の形成は、電解メッキ法、金属膜40に電流を流しつつ電気メッキ法などを用いることができる。メッキ膜60の厚みは、50〜200μmとすることが好ましく、60μmとすることができる。一般に、メッキ処理は、脱脂、酸処理、中和、水洗、メッキ、水洗という一連の処理である。脱脂、酸処理、中和、水洗の処理は、必要に合わせ適宜条件を選択して行う。メッキ膜の材料としては、Cuなどを用いることができる。なお、非メッキ部は保護被覆される。
図14(b)に示すように、レーザリフトオフ法を用いてn型半導体層21の表面を露出させる(図11(g))。レーザ光を成長基板10側から基板10と半導体膜20との界面近傍に照射して、界面部分のバッファ層およびn型半導体層21の一部を熱分解させて、成長基板10から、半導体膜20、p型電極および金属膜40を積層したメッキ膜60(支持基板)を剥離させる。なお、レーザーリフトオフ法の他に、研磨法、エッチング法など他の公知の技術を成長基板剥離に用いることもできる。
図14(c)に示すように、エッチングなどの清浄後、n型半導体層21表面上に所定の金属を積層して、n型電極70を形成する(図11(h))。なお、n型電極70としては順次積層して多層構造を用いてもよい。n型電極70の形成方法としては、たとえば、スパッタ法や蒸着法などを用いることができる。
図14(d)に示すように、分割溝4のほぼ中央となる位置で分割溝底面の垂線上をメッキ膜60側からレーザ光(矢印)を照射しながら走査することにより、レーザースクライブを行い分割する(図11(i))。ここでは、粘着テープなどでステージとしての耐熱基板にn型半導体層21表面側を固定することで実行でき、メッキ膜60とともに半導体発光素子を容易に分割できる。メッキ膜60を有する半導体発光素子を分割する際には従来のレーザースクライブ法を適用できる。
MOCVDにてAlxInyGazN(ただし、0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)を成長可能な成長基板(C面サファイア基板)10を準備し、MOCVDを用いて前記成長基板10上にAlxInyGazNからなるn型半導体層21、活性層22(発光層)、p型半導体層23が積層された半導体膜20を結晶成長させた。
フォトリソグラフィ技術を用いて、分割溝4を形成する領域が開口したレジストマスクを形成した。その後ウエハを反応性イオンエッチング装置に投入し、Cl2プラズマによるドライエッチング処理により分割溝4を二段階の手順で形成した。具体的には、プロセス圧力0.2Pa、高周波電力100W、バイアス電力50W、Cl2供給量20sccmで1680秒間、処理した。本条件でのGaN系半導体膜20の膜厚に合わせた条件であり、ドライエッチング条件は上記に限定されているわけではない。
フォトリソグラフィおよび電子ビーム蒸着法を用いて、p型電極形成領域が露出したp型半導体層23表面の所望の位置にPt:1nm/Ag:150nm/Ti:100nm/Pt:100nm/Au:200nmからなる反射層を兼ねたp型電極30を形成した。なお、ここでは、分割溝形成工程後に電極形成を行ったが、半導体膜形成工程後に電極を形成しても良く、その工程順序に限定がないことは、容易に推測できることである。
分割溝4にレジスト材料を充填した後、露光、現像し、分割溝を埋め込んだ。すなわち、分割溝4の埋め込み保護部51を形成した。なお、レジスト材料としては公知のものを使用することができるが、最適な選択としてポジ型レジストを選択した。以下に詳細を示す。
(レジスト材塗布)ポジ型レジスト材(東京応化製:LA300PM)を用いて、スピンコート条件:4000rpmによって約7.5μm塗布した。塗布されたレジスト材は、前工程にて形成された分割溝およびp型電極の構造をトレースし、凹凸構造を保持したまま形成され、凹凸のあるレジスト層50が形成された。6μm以上の厚膜レジスト層50を形成する場合、レジスト材粘度は90cP以上必要となる。レジスト材粘度は90cP未満では分割溝に十分に高い凸形状を維持する量のレジスト材が残らないからである。
分割溝4埋め込み面およびp型電極表面上にメッキ開始用の金属膜40を形成した。電子ビーム蒸着法によりTi:100nm/Au:400nmを形成し、続けてスパッタ法や電子線ビーム蒸着法に比べて成膜速度が大幅に速い抵抗加熱法にてAu:3000nmを形成した。具体的メッキ用導電膜の形成方法としては、蒸着法、スパッタなどを用いることができる。
ウエハをメッキ浴内に浸し、電解メッキ法を用いて銅メッキによる支持体60を厚さ約150μmとなるように積層した。具体的には、シアン化銅もしくは硫酸銅ベースの浴を用いて銅メッキによる支持体60形成した。その際に、メッキの剛性や平坦性などの機械的特性を調整するための添加剤として有機物ベースの平滑剤や光沢剤を用いても良い。図15は本実施例によるメッキ後の表面(支持体60の裏面)のSEM像を示す。図5の従来技術のものと比較してもわかるように、本実施例を用いて形成された支持体60の裏面は平坦で剥離もない。
次に既存のレーザリフトオフ法を用いて成長基板10を除去し半導体膜20(n−GaN層)表面を露出させた。具体的には、成長基板10(サファイヤ)側からレーザを照射し、成長基板10と半導体膜20との界面にあるGaNをガリウム(Ga)と窒素(N2)に分解することで成長基板10を半導体膜20から剥離できた。成長基板10の除去方法は他にも研削、研磨やRIEなどの手段も適用できる。また、成長基板10にSiやSiCなど特定の溶液に溶解するものを用いれば化学的な処理(ウエットエッチング)により成長基板10を除去できる。
フォトリソグラフィおよび電子ビーム蒸着法を用いて、成長基板10が除去され露出したn型半導体層21表面の所望の位置にTi:1nm/Pt:100nm/Au:1500nmからなるn型電極70を形成した。
ウエハを個々の半導体発光素子に区画しチップ化した。具体的には金属支持体60の所望の領域を除去することでチップ化した。具体的には金属支持体60の表面にYAGレーザを照射して金属支持体60を切断し、個々の半導体発光素子に分割した。
10 成長基板
20 半導体膜
20a 光取り出し面
21 n型半導体層
22 活性層
23 p型半導体層
30 p型電極
40 金属膜
50 レジスト層
51 埋め込み保護部
60 金属支持体、支持体、メッキ膜
70 n型電極
S スパイク
Claims (7)
- 半導体発光素子の製造方法であって、
基板上に活性層を含む半導体膜を形成する工程と、
前記半導体膜を半導体発光素子領域に区画する分割溝を形成する工程と、
前記分割溝にレジスト材を充填して埋め込み保護部を形成する工程と、
前記半導体膜および前記埋め込み保護部の表面を覆うメッキ開始用の金属膜を形成する工程と、
前記金属膜上に金属メッキからなる金属支持体を形成する工程と、を含み、
前記埋め込み保護部を形成する工程は、前記埋め込み保護部の表面が前記金属支持体側へ***した凸型の曲面を有するように前記充填されたレジスト材を成形する工程を含むことを特徴とする半導体発光素子の製造方法。 - 前記充填されたレジスト材を成形する工程は、
前記半導体膜及び前記分割溝上に前記レジスト材を塗布する工程と、フォトマスクを介して前記レジスト材を露光及び現像して前記分割溝に対応するレジスト材のパターンを形成する工程と、前記レジスト材を液状化するまで加熱する工程と、前記レジスト材を冷却する工程と、を含むことを特徴とする請求項1に記載の半導体発光素子の製造方法。 - 前記埋め込み保護部の曲面の接線と基板の表面のなす角度が60度以下であることを特微とする請求項1又は2に記載の半導体発光素子の製造方法。
- 前記分割溝に充填するレジスト材の粘度が90cP以上であることを特徴とする請求項1〜3のいずれか1に記載の半導体発光素子の製造方法。
- 前記半導体膜を形成する工程は、前記基板上にn型半導体層、活性層、p型半導体層からなる半導体膜を形成する工程を含むこと、
前記分割溝を形成する工程の前に、前記p型半導体層の上にp型電極と金属膜とを順次積層する工程を含み、
前記金属支持体を形成する工程の後に、前記n型半導体層から前記基板を剥離して、前記n型半導体層の光取り出し面を露出させる工程と、前記光取り出し面にn型電極を形成する工程と、前記分割溝の底面に沿って前記金属支持体を分割する工程と、を含むことを特徴とする請求項1〜4のいずれか1に記載の半導体発光素子の製造方法。 - 請求項1〜5のいずれか1に記載の半導体発光素子の製造方法により製造された半導体発光素子であって、
前記金属支持体は、前記金属膜を介して前記半導体膜へ接合され、前記半導体膜周りに外側へ向けて沈降する曲面を有することを特徴とする半導体発光素子。 - 前記沈降する曲面の接線と前記半導体膜及び前記金属膜間の界面のなす角度が60度以下であることを特微とする請求項6記載の半導体発光素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009257035A JP5422341B2 (ja) | 2009-11-10 | 2009-11-10 | 半導体発光素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009257035A JP5422341B2 (ja) | 2009-11-10 | 2009-11-10 | 半導体発光素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011103328A true JP2011103328A (ja) | 2011-05-26 |
JP5422341B2 JP5422341B2 (ja) | 2014-02-19 |
Family
ID=44193558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009257035A Expired - Fee Related JP5422341B2 (ja) | 2009-11-10 | 2009-11-10 | 半導体発光素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5422341B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005522873A (ja) * | 2002-04-09 | 2005-07-28 | オリオール, インク. | 縦方向構造を有するledの製作方法 |
WO2007148866A1 (en) * | 2006-06-23 | 2007-12-27 | Lg Electronics Inc. | Light emitting diode having vertical topology and method of making the same |
JP2008053685A (ja) * | 2006-08-23 | 2008-03-06 | Samsung Electro Mech Co Ltd | 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法 |
WO2008054995A2 (en) * | 2006-10-18 | 2008-05-08 | Nitek, Inc. | Vertical deep ultraviolet light emitting diodes |
JP2009054693A (ja) * | 2007-08-24 | 2009-03-12 | Showa Denko Kk | 発光ダイオードの製造方法 |
-
2009
- 2009-11-10 JP JP2009257035A patent/JP5422341B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005522873A (ja) * | 2002-04-09 | 2005-07-28 | オリオール, インク. | 縦方向構造を有するledの製作方法 |
WO2007148866A1 (en) * | 2006-06-23 | 2007-12-27 | Lg Electronics Inc. | Light emitting diode having vertical topology and method of making the same |
JP2008053685A (ja) * | 2006-08-23 | 2008-03-06 | Samsung Electro Mech Co Ltd | 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法 |
WO2008054995A2 (en) * | 2006-10-18 | 2008-05-08 | Nitek, Inc. | Vertical deep ultraviolet light emitting diodes |
JP2009054693A (ja) * | 2007-08-24 | 2009-03-12 | Showa Denko Kk | 発光ダイオードの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5422341B2 (ja) | 2014-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8097478B2 (en) | Method for producing light-emitting diode | |
US7754504B2 (en) | Light-emitting diode, method for making light-emitting diode, integrated light-emitting diode and method for making integrated light-emitting diode, method for growing a nitride-based III-V group compound semiconductor, light source cell unit, light-emitting diode | |
JP5286045B2 (ja) | 半導体発光素子の製造方法 | |
JP4660453B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
JP5250856B2 (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法 | |
JP5237763B2 (ja) | 半導体素子の製造方法 | |
JP5849215B2 (ja) | 紫外半導体発光素子 | |
JP4951443B2 (ja) | 発光ダイオードの製造方法 | |
JP5232975B2 (ja) | 発光ダイオードの製造方法及び発光ダイオード、並びにランプ | |
JP5074138B2 (ja) | 発光ダイオードの製造方法 | |
JP2009123717A (ja) | Iii族窒化物半導体層の製造方法、及びiii族窒化物半導体発光素子、並びにランプ | |
JP2009105123A (ja) | 発光ダイオードおよびその製造方法 | |
JP2009099675A (ja) | 発光ダイオードの製造方法及び発光ダイオード、並びにランプ | |
JP2010093186A (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ | |
JP2011119383A (ja) | 半導体発光装置および半導体発光装置の製造方法 | |
JP2007220865A (ja) | 3族窒化物半導体発光素子およびその製造方法 | |
US8309381B2 (en) | Group III nitride semiconductor light-emitting device and production method therefor | |
US20230127257A1 (en) | Method for removing a device using an epitaxial lateral overgrowth technique | |
JP5422341B2 (ja) | 半導体発光素子およびその製造方法 | |
JP5207944B2 (ja) | 半導体発光素子の製造方法 | |
JP2015043468A (ja) | 紫外半導体発光素子 | |
JP2013128150A (ja) | Iii族窒化物半導体からなる発光素子の製造方法 | |
KR101072199B1 (ko) | 발광소자 및 그 제조방법 | |
JP4282743B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
JP2008306225A (ja) | 窒化ガリウム系化合物半導体発光素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5422341 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |