JP2011101062A

JP2011101062A - Method of manufacturing thin-film semiconductor device

Info

Publication number: JP2011101062A
Application number: JP2011034786A
Authority: JP
Inventors: Kiyofumi Sakaguchi; 清文坂口; Takao Yonehara; 隆夫米原
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2011-02-21
Filing date: 2011-02-21
Publication date: 2011-05-19
Anticipated expiration: 2021-01-31
Also published as: JP5425122B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a thin-film semiconductor device that reduces an influence on a device forming layer during separation through reduced steps. <P>SOLUTION: A method of manufacturing the thin-film semiconductor device includes a step of forming a separation layer of a porous layer on a semiconductor substrate by anodizing the semiconductor substrate, a step of forming a semiconductor film on the separation layer, a step of forming a semiconductor element and/or a semiconductor integrated circuit on the semiconductor film, a step of forming a cut groove in the semiconductor film from a top surface side of the semiconductor film so that a tip of the cut groove may be positioned in the semiconductor substrate or separation layer, or at an interface between the semiconductor film and separation layer, and a separation step of separating a part of a region of the semiconductor element and/or semiconductor integrated circuit from the member at the separation layer by applying heat, vibration or external force to the separation layer after the step of forming the groove. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は薄膜半導体装置、及びその製造方法の関わる。 The present invention relates to a thin film semiconductor device and a manufacturing method thereof.

ＬＳＩチップを薄層化するため、シリコン基板に集積回路等を形成した後、基板裏面側からグラインダーにより薄層化する技術が知られている。 In order to reduce the thickness of an LSI chip, a technique is known in which an integrated circuit or the like is formed on a silicon substrate and then the thickness is reduced by a grinder from the back side of the substrate.

しかし、集積回路等が形成される層はシリコン基板の表面のみであり、大部分の領域が研削され捨てられてしまう。これでは限りある資源の有効活用とはいえない。一方では、半導体装置の微細化・高集積化に伴いチップ発熱密度が飛躍的に大きくなることが懸念され、早急にＬＳＩチップを薄層化する技術の確立が求められている。 However, the layer on which the integrated circuit or the like is formed is only the surface of the silicon substrate, and most of the region is ground and discarded. This is not an effective use of limited resources. On the other hand, there is a concern that the heat generation density of the chip will increase dramatically with the miniaturization and high integration of the semiconductor device, and there is a demand for the establishment of a technique for rapidly thinning the LSI chip.

また、通常の半導体チップ自体にはフレキシブル性が無く、ＩＣカードなど薄型デバイスに搭載する際には、曲げ強度を高める必要がある。これは、ＩＣカードのように携帯される場合には、収容時に曲げの力が加わる場合があるからである。従って、薄型デバイスに搭載されるＬＳＩチップ等にもその放熱性及び機械的柔軟性の点から薄層化が求められる。 In addition, ordinary semiconductor chips themselves are not flexible, and it is necessary to increase the bending strength when they are mounted on thin devices such as IC cards. This is because in the case of being carried like an IC card, a bending force may be applied during storage. Accordingly, LSI chips mounted on thin devices are also required to be thin in terms of heat dissipation and mechanical flexibility.

特開平９−３１２３４９号公報には、ＬＳＩチップのフレキシブル化の為ために多孔質層による分離を利用した技術が記載されている。 Japanese Patent Application Laid-Open No. 9-31349 describes a technique using separation by a porous layer for making an LSI chip flexible.

具体的には図４（ａ）示すように半導体基体１１上に多孔質層１２を介してデバイス形成層１０を設け、該デバイス形成層と保持基板１６とを接着剤１７を介して貼り合せる。その後、半導体基体１１と保持基板１６との間に両者を引き離す方向の外力を与える。すると、機械的強度の弱い多孔質層１２で分離が生じ、半導体基体１１から保持基板１６とともにデバイス形成層１２が剥離する（図４（ｂ））。 Specifically, as shown in FIG. 4A, the device forming layer 10 is provided on the semiconductor substrate 11 via the porous layer 12, and the device forming layer and the holding substrate 16 are bonded via the adhesive 17. Thereafter, an external force is applied between the semiconductor substrate 11 and the holding substrate 16 in a direction to separate them. Then, separation occurs by a weak porous layer 12 of the machine strength, the device forming layer 12 together with the holding substrate 16 from the semiconductor substrate 11 is peeled (Figure 4 (b)).

次に剛性を有する保持基板１６側に面方向の引っ張りによって延伸するダイシング用フィルム１８を接合する。そして、ダイシング装置によってデバイス形成層側から切り込み溝１９を形成するダイシング作業を行う（図４（ｃ））。その後、ダイシング用フィルムを面方向にのばして各チップに分断する。こうして、薄層化されたＬＳＩチップが出来上がる。 Next, a dicing film 18 that is stretched by pulling in the surface direction is bonded to the rigid holding substrate 16 side. Then, a dicing operation for forming the cut groove 19 from the device forming layer side is performed by a dicing apparatus (FIG. 4C). Thereafter, the dicing film is extended in the surface direction and divided into chips. Thus, a thinned LSI chip is completed.

しかしながら、上記ＬＳＩチップの薄層化技術では、保持基板との接着工程やダイシング用フィルムとの接合工程などの複数の工程を経なければならない。 However, in the above-described LSI chip thinning technology, a plurality of processes such as a bonding process with a holding substrate and a bonding process with a dicing film must be performed.

更に、分離する際にデバイス形成層全体が繋がっていると、その一部に局所的に歪み等が加わりデバイス特性に影響を及ぼす場合がある。 Furthermore, if the entire device formation layer is connected at the time of separation, distortion may be locally added to a part of the device formation layer, which may affect device characteristics.

本発明の目的は上記問題点に鑑み、少ない工程で、且つ分離の際のデバイス形成層への影響を少なくした薄膜半導体装置、及びその製造方法を提供することにある。更に、一度薄膜半導体装置の製造に使用した部材を、再度その製造に利用することができる経済的な薄膜半導体装置の製造方法を提供することをも目的とする。 In view of the above-described problems, an object of the present invention is to provide a thin film semiconductor device that has a small number of steps and has less influence on a device formation layer at the time of separation, and a method for manufacturing the same. It is another object of the present invention to provide an economical method for manufacturing a thin film semiconductor device in which a member once used for manufacturing a thin film semiconductor device can be used again for the manufacture thereof.

本発明に係る薄膜半導体装置の製造方法は、
半導体基板に陽極処理を行うことにより、前記半導体基板上に多孔質層からなる分離層を形成する工程と、
前記分離層の上に半導体膜を形成する工程と、
前記半導体膜に半導体素子及び／又は半導体集積回路を形成する工程と、
前記半導体膜に前記半導体膜の表面側から切り込み溝を、前記切り込み溝の先端が、前記半導体基板、前記分離層内部あるいは前記半導体膜と前記分離層との界面に位置するように形成する工程と、
前記溝形成工程後、前記分離層に熱、振動、又は外力を加えることにより、前記分離層において前記半導体素子及び／又は半導体集積回路の領域の一部を前記半導体基板から分離する分離工程と、
を含むことを特徴とする。 A method of manufacturing a thin film semiconductor device according to the present invention includes:
Forming a separation layer composed of a porous layer on the semiconductor substrate by anodizing the semiconductor substrate;
Forming a semiconductor film on the separation layer;
Forming a semiconductor element and / or a semiconductor integrated circuit on the semiconductor film;
Forming a cut groove in the semiconductor film from the surface side of the semiconductor film so that a tip of the cut groove is located in the semiconductor substrate, in the separation layer or at an interface between the semiconductor film and the separation layer; ,
A separation step of separating a part of the region of the semiconductor element and / or the semiconductor integrated circuit in the separation layer from the semiconductor substrate by applying heat, vibration, or external force to the separation layer after the groove forming step;
It is characterized by including.

特に前記分離工程を、前記切り込み溝に流体を注入することにより行うことができる。 In particular, the separation step can be performed by injecting a fluid into the cut groove.

ここで、前記部材は、半導体基板表面に多孔質層を形成し、且つ該多孔質層表面に前記半導体膜を形成した後、前記半導体素子及び／又は半導体集積回路を形成して得られる。あるいは半導体基板表面に前記半導体素子及び／又は半導体集積回路を形成した後、該表面側から所定深さにイオンを注入して前記分離層を形成して得られる。 Wherein said member is a porous layer formed on a semiconductor substrate surface, and after forming the semiconductor film on the porous layer surface, Ru obtained by forming the semiconductor elements and / or semiconductor integrated circuit. Alternatively, after the semiconductor element and / or the semiconductor integrated circuit is formed on the surface of the semiconductor substrate, ions are implanted from the surface side to a predetermined depth to form the separation layer.

前記切り込み溝は、前記半導体膜に形成してもよいし、あるいは前記半導体素子及び／又は半導体集積回路を前記半導体膜に形成する過程において作製された領域に形成してもよい。 The cut groove may be formed in the semiconductor film, or may be formed in a region formed in the process of forming the semiconductor element and / or the semiconductor integrated circuit in the semiconductor film.

また、前記切り込み溝の先端が、前記分離層内部、あるいは前記半導体膜と前記分離層との界面に位置するように該切り込み溝を形成することができる。更にまた、前記部材が、半導体領域上に前記分離層、及び前記半導体膜を有している場合に、前記切り込み溝の先端が、前記分離層と該半導体領域の界面、あるいは該半導体領域内部に位置するように該切り込み溝を形成してもよい。 The tip of the cut groove, it is possible to form the notches to be positioned at the field surface with the separation layer inside, or the semiconductor film and the separation layer. Furthermore, when the member has the separation layer and the semiconductor film on a semiconductor region, the tip of the cut groove is located at the interface between the separation layer and the semiconductor region, or inside the semiconductor region. The cut groove may be formed so as to be positioned.

前記分離工程は、前記切り込み溝から高圧の流体を注入することにより行われたり、あるいは液体あるいは気体からなる前記流体を、前記切り込み溝の少なくとも一部に噴きつけることにより行われる。前記分離工程を静圧下で行うこともできる。前記分離工程により前記領域の一部が複数のチップにチップ化することもできる。 The separation step is performed by injecting a high-pressure fluid from the cut groove, or by spraying the fluid made of liquid or gas onto at least a part of the cut groove. The separation step can also be performed under static pressure. A part of the region may be formed into a plurality of chips by the separation step.

なお、前記部材から前記領域の一部が分離された後に残る残留部材を用いて、前記部材を再度作製することもできる。 In addition, the said member can also be produced again using the remaining member which remains after a part of said area | region was isolate | separated from the said member.

本発明においては、半導体素子や半導体集積回路素子が形成されたデバイス層を部材から分離する前に、切り込み溝を形成し、そして流体を用いて領域の一部を分離するので、きわめて効率的にかつデバイス層に影響を与えることなく半導体装置の薄層化が可能となる。 In the present invention, a notch groove is formed before a device layer on which a semiconductor element or a semiconductor integrated circuit element is formed is separated from a member, and a part of the region is separated using a fluid. In addition, the semiconductor device can be thinned without affecting the device layer.

本発明によれば、少ない工程で、且つ分離の際のデバイス形成層への影響を少なくした薄膜半導体装置を製造することができる。 According to the present invention, it is possible to manufacture a thin film semiconductor device with fewer steps and less influence on the device formation layer at the time of separation.

本発明の実施形態の一例を示す模式的断面図である。It is a typical sectional view showing an example of an embodiment of the present invention. 本発明における分離層の構成の一例を示す為の模式的断面図である。It is a typical sectional view for showing an example of composition of a separation layer in the present invention. 本発明における分離工程の一例を示す模式的断面図である。It is typical sectional drawing which shows an example of the isolation | separation process in this invention. 従来例を説明する為の模式的断面図である。It is typical sectional drawing for demonstrating a prior art example.

本発明の主たる実施形態につき図１を用いて説明する。 A main embodiment of the present invention will be described with reference to FIG.

まず、図１（ａ）に示すように、半導体領域１３０上に分離層１００を介して半導体膜１１０を有する部材１２０を用意する。そして、上記半導体膜１１０に半導体素子及び／又は半導体集積回路１４０を形成する（図１（ｂ））。そして、半導体素子及び／又は半導体集積回路１４０をチップ化するに先だって、所望の位置に、上記半導体膜１１０側から切り込み溝１５０を形成する。 First, as shown in FIG. 1A, a member 120 having a semiconductor film 110 is prepared on a semiconductor region 130 with a separation layer 100 interposed therebetween. Then, a semiconductor element and / or a semiconductor integrated circuit 140 is formed on the semiconductor film 110 (FIG. 1B). Then, before the semiconductor element and / or the semiconductor integrated circuit 140 is made into a chip, a cut groove 150 is formed from the semiconductor film 110 side at a desired position.

その後、所望の半導体素子又は半導体集積回路１４０を上記分離層１００を利用して分離する。分離工程は、例えば切り込み溝１５０の少なくとも一部に流体を注入することにより分離を行うことができる。あるいは、分離する所望領域を真空チャック等で保持した後、その領域に超音波振動を印加して分離層で分離したり、あるいは所望領域に局所的に熱を印加して分離することもできる。 Thereafter, a desired semiconductor element or semiconductor integrated circuit 140 is separated using the separation layer 100. In the separation step, the separation can be performed, for example, by injecting a fluid into at least a part of the cut groove 150. Alternatively, after holding a desired region to be separated by a vacuum chuck or the like, ultrasonic vibration can be applied to the region and separated by a separation layer, or heat can be locally applied to the desired region for separation.

こうしてチップ化された、単数あるいは複数の薄膜半導体装置１６０が得られる（図１（ｄ））。 In this way, one or a plurality of thin film semiconductor devices 160 formed into chips are obtained (FIG. 1D).

薄膜半導体装置１６０に分離層１００の一部が残留する場合には、当該残留部分を研磨、研削あるいはエッチング等により除去した後、他の回路との接続、あるいはパッケージングを行うことができる。勿論、当該残留部分を残したまま、パッケージングを行ってもよい。即ち、図１（ｅ）のように残留分離層１０１を介して支持基体１７０上に薄膜半導体装置１６０を載置したり、図１（ｆ）のように、プラスチックカード上に移設することもできる。なお、１８０は封入用樹脂、１９０はワイヤ、２００は封止樹脂／フィルム、２１０はプラスチックカードである。また、分離層がゲッタリングサイトになり、プロセス中の金属汚染耐性が増す。 When a part of the separation layer 100 remains in the thin film semiconductor device 160, the remaining part can be removed by polishing, grinding, etching, or the like, and then connected to another circuit or packaged. Of course, the packaging may be performed while leaving the remaining portion. That is, the thin film semiconductor device 160 can be placed on the support base 170 through the residual separation layer 101 as shown in FIG. 1E, or can be transferred onto a plastic card as shown in FIG. . Reference numeral 180 denotes a sealing resin, 190 denotes a wire, 200 denotes a sealing resin / film, and 210 denotes a plastic card. In addition, the separation layer becomes a gettering site, and resistance to metal contamination during the process is increased.

（分離層）なお、分離層１００は、具体的には単結晶シリコンウエハ表面の陽極化成により形成される多孔質シリコン層や、単結晶シリコンウエハの所望の深さに水素、ヘリウム、希ガス等のイオンを注入して形成されるイオン注入層である。 (Separation layer) The separation layer 100 is specifically a porous silicon layer formed by anodization of the surface of a single crystal silicon wafer, hydrogen, helium, a rare gas, etc. at a desired depth of the single crystal silicon wafer. This is an ion implantation layer formed by implanting ions.

前者の場合には、部材１２０を形成するには、多孔質シリコン層上にＣＶＤ法等を用いて単結晶シリコンなどの非多孔質薄膜を成長させる。また、分離層１００を多孔度の異なる複数の層で構成することもできる。例えば、図２（ａ）に示すように、半導体領域１３０側から高多孔度層３１０、低多孔度層３００と２層の構成にしてもよいし、あるいは半導体領域１３０側から低多孔度層３２０、高多孔度層３３０、低多孔度層３４０と３層構成にすることもできる。高多孔度層の場合の多孔度は、１０％から９０％、低多孔度層の場合の多孔度は、０％から７０％の範囲で利用可能である。多孔度の異なる複数の層の形成は、陽極化成の際の電流密度を変えたり、化成溶液の種類あるいは濃度を変えることで実現できる。 In the former case, in order to form the member 120, a non-porous thin film such as single crystal silicon is grown on the porous silicon layer using a CVD method or the like. Further, the separation layer 100 can be composed of a plurality of layers having different porosities. For example, as shown in FIG. 2A, the semiconductor layer 130 may have a high-porosity layer 310 and a low-porosity layer 300, or the low-porosity layer 320 may be formed from the semiconductor region 130 side. Alternatively, a three-layer structure including a high-porosity layer 330 and a low-porosity layer 340 can be used. The porosity in the case of the high porosity layer can be used in the range of 10% to 90%, and the porosity in the case of the low porosity layer can be used in the range of 0% to 70%. Formation of a plurality of layers having different porosities can be realized by changing the current density at the time of anodizing or changing the type or concentration of the conversion solution.

陽極化成により多孔質層を形成した場合には、該多孔質層上へ半導体膜１１０を成長させるに先だって、多孔質の孔の内壁に窒化膜あるいは酸化膜などの保護膜を設ける保護膜形成工程、や水素を含む雰囲気中での熱処理工程を行うのがよい。勿論、上記保護膜形成工程後、前記熱処理工程を行うことも好ましい。 When the porous layer is formed by anodization, a protective film forming step of providing a protective film such as a nitride film or an oxide film on the inner wall of the porous hole before growing the semiconductor film 110 on the porous layer It is preferable to perform the heat treatment step in an atmosphere containing hydrogen. Of course, it is also preferable to perform the heat treatment step after the protective film forming step.

更に、ＣＶＤ法により半導体膜１１０を成長させる場合には、所定の厚み（例えば１０ｎｍ）までは、２０ｎｍ／ｍｉｎ．以下の低成長速度で行うのがよい。 Further, when the semiconductor film 110 is grown by the CVD method, the film thickness is 20 nm / min. Up to a predetermined thickness (for example, 10 nm). The following low growth rate is preferable.

（半導体膜）また、半導体膜１１０としては、非多孔質単結晶シリコン薄膜や、ＧａＡｓ、ＩｎＰ、ＧａＮ等の化合物半導体膜を用いることができる。半導体膜が単結晶シリコンの場合に原料ガスとして、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＨ４、あるいはＨＣｌガスを添加しても良い。形成方法はＣＶＤ法に限らず、ＭＢＥ法、スパッター法等も可能である。 (Semiconductor Film) As the semiconductor film 110, a non-porous single crystal silicon thin film or a compound semiconductor film such as GaAs, InP, or GaN can be used. When the semiconductor film is single crystal silicon, SiH 2 Cl 2, SiHCl 3, SiCl 4, SiH 4, or HCl gas may be added as a source gas. The formation method is not limited to the CVD method, and an MBE method, a sputtering method, or the like is also possible.

なお、多孔質層を水素を含む雰囲気中で第１の熱処理した後、薄膜を成長させるに先だって当該第１の熱処理温度よりも高い温度で第２の熱処理することも好ましいものである。第１の熱処理温度としては、８００℃〜１０００℃、第２の熱処理温度として、９００℃〜融点の範囲で利用できる。これにより多孔質層表面の孔の封止が十分行われるのである。例えば、第１の熱処理温度を９５０℃で行い、第２の熱処理を１１００℃で行うことができる。 Note that it is also preferable that after the first heat treatment of the porous layer in an atmosphere containing hydrogen, the second heat treatment is performed at a temperature higher than the first heat treatment temperature before the thin film is grown. The first heat treatment temperature may be 800 ° C. to 1000 ° C., and the second heat treatment temperature may be 900 ° C. to the melting point. As a result, the pores on the surface of the porous layer are sufficiently sealed. For example, the first heat treatment temperature can be performed at 950 ° C., and the second heat treatment can be performed at 1100 ° C.

（部材）また、部材１２０としては、ＣＺ法、ＭＣＺ法、あるいはＦＺ法などで作製された単結晶シリコンウエハのみならず、基板表面が水素アニール処理されたウエハ、あるいはエピタキシャルシリコンウエハなどを用いることができる。勿論、シリコンに限らずＧａＡｓ基板やＩｎＰ基板等の化合物半導体基板も用いることができる。 (Member) Further, as the member 120, not only a single crystal silicon wafer manufactured by the CZ method, the MCZ method, or the FZ method, but also a wafer whose substrate surface is subjected to a hydrogen annealing process, an epitaxial silicon wafer, or the like is used. Can do. Of course, not only silicon but also a compound semiconductor substrate such as a GaAs substrate or an InP substrate can be used.

（半導体素子及び／又は半導体集積回路）また、半導体素子及び／又は半導体集積回路１４０としては、ＣＭＯＳ、バイポーラトランジスタ、ダイオード、コイル、キャパシタ等の素子、ＤＲＡＭ、マイクロプロセッサー、ロジックＩＣ、メモリ等の半導体集積回路を作製することができる。素子や回路の用途としては、電子回路、発振回路、受・発光素子、光導波路、各種センサーなどを含む。 (Semiconductor element and / or semiconductor integrated circuit) Further, as the semiconductor element and / or semiconductor integrated circuit 140, semiconductors such as CMOS, bipolar transistors, diodes, coils, capacitors, etc., DRAMs, microprocessors, logic ICs, memories, etc. An integrated circuit can be fabricated. Applications of elements and circuits include electronic circuits, oscillation circuits, light receiving / emitting elements, optical waveguides, various sensors, and the like.

（切り込み溝）また、切り込み溝１５０は、通常用いられるダイシング装置を用いることができる他、エッチングやレーザーアブレーション、超音波カッター、高圧ジェット（例えば、ウォータージェット）、超音波カッターなども用いることができる。エッチングにより行う場合は、ＨＦ＋Ｈ２Ｏ２、ＨＦ＋ＨＮＯ３、アルカリ溶液などのエッチング液を用いることができる。レーザーとしては、ＹＡＧレーザー、ＣＯ２レーザー、エキシマレーザー等である。 (Cut Groove) In addition, the cut groove 150 can use a dicing apparatus that is usually used, and can also use etching, laser ablation, an ultrasonic cutter, a high-pressure jet (for example, a water jet), an ultrasonic cutter, or the like. . When etching is performed, an etchant such as HF + H 2 O 2, HF + HNO 3, or an alkaline solution can be used. Examples of the laser include a YAG laser, a CO2 laser, and an excimer laser.

切り込み溝の先端は、半導体領域１３０に達しても構わないが、好ましくは分離層１００の内部、あるいは半導体膜１１０と分離層１００との界面付近に達することが好ましい。分離層が高多孔度層と低多孔度層を含み形成される場合には、高多孔度層の内部あるいはその界面付近に切り込み溝の先端が達するのが好ましい。 The tip of the cut groove may reach the semiconductor region 130, but preferably reaches the inside of the separation layer 100 or near the interface between the semiconductor film 110 and the separation layer 100. When the separation layer is formed to include a high porosity layer and a low porosity layer, it is preferable that the tip of the cut groove reaches the inside of the high porosity layer or the vicinity thereof.

なお、切り込み溝を形成する先だって、分離後は個々のチップになる当該チップ間を、ＬＯＣＯＳ（局所酸化）あるいはメサエッチングし、チップ間には半導体膜が存在しないようにしておいてもよい。 Prior to the formation of the cut groove, LOCOS (local oxidation) or mesa etching may be performed between the chips that become individual chips after separation so that no semiconductor film exists between the chips.

（分離）また、分離方法としては、分離したい箇所、すなわち複数のチップ化された部分の所望のチップを取り囲む切り込み溝１５０の少なくとも一部に液体や気体等の流体を注入することにより行うことができる。ここでいう、流体を注入するとは、高圧の流体ジェットを噴きつける場合や、静圧下での分離をも含むものである。各チップの周囲の切り込み溝に流体を噴きつける場合は、所望のチップ毎に分離できるし、静圧下の場合は、複数のチップをまとめて、即ち複数個を一度に分離することも可能である。かかる場合には、分離に先だって各チップを支持する支持部材にあらかじめ貼り合わせておくことも好ましいものである。なお、流体に超音波を印加しておくことも可能である。流体としては、液体として水、エッチング液、アルコールなど、気体としては空気、窒素ガス、アルゴンガス等である。 (Separation) Further, as a separation method, it is performed by injecting a fluid such as a liquid or a gas into at least a part of a cut groove 150 surrounding a desired chip in a part to be separated, that is, a plurality of chips. it can. The term “injecting fluid” as used herein includes the case where a high-pressure fluid jet is sprayed and separation under static pressure. When the fluid is sprayed into the cut grooves around each chip, it can be separated for each desired chip, and when under static pressure, a plurality of chips can be combined, that is, a plurality can be separated at once. . In such a case, it is also preferable to attach them in advance to a support member that supports each chip prior to separation. It is also possible to apply ultrasonic waves to the fluid. Examples of the fluid include water, an etching solution, and alcohol as a liquid, and examples of the gas include air, nitrogen gas, and argon gas.

流体を切り込み溝に吹きつけて分離する場合の一例について、具体的に説明する。なお、ノズルを２つ用いて分離する場合について説明するが、流体の圧力等を制御して分離できさえすれば、以下の分離方法に限定されるものではない。 An example of the case where the fluid is blown into the cut groove and separated will be specifically described. In addition, although the case where it isolate | separates using two nozzles is demonstrated, it will not be limited to the following separation methods, as long as it can separate by controlling the pressure of fluid, etc.

図３（ａ）は、半導体領域４３０上に分離層としての多孔質層４００を介して半導体膜４１０が形成され、更に当該半導体膜に半導体素子又は半導体集積回路４４０が形成されている場合を示している。ここで、４４１は、絶縁キャップ層である。図３（ｂ）に示すように切り込み溝４５０を形成する。同図においては切り込み溝４４９、４５０の先端が多孔質層の内部に位置する場合を示している。チップ４６０を半導体領域４３０から剥離する場合、チップ保持手段４５２で保持しつつ、ノズル４５１及び４５４から流体４５３、４５５を切り込み溝に向けて噴射する。流体は切り込み溝の先端まで達した後、横方向に拡がろうとするので（４５６〜４５９は流体の流れを模式的に示すものである。）それぞれの切り込み溝４４９、４５０から進入した流体４５７、４５８が重なるとチップ４６０は半導体領域４３０から剥離する（図３（ｄ））。多孔質層内で多孔度の変化がある場合には、より剥離しやすくする為に切り込み溝の先端部付近を境に多孔度が変わるように分離層を形成しておくのがよい。そして、チップ保持手段４５２で保持したまま半導体領域４３０上から移設する（図３（ｅ））。次にチップ４７０を剥離したい場合は、ノズル４５４からは流体を噴きつけず、ノズル４５１のみから切り込み溝４７１に流体を吹きつけることのみにより剥離を行ってもよい（図３（ｆ））。 FIG. 3A shows a case where a semiconductor film 410 is formed on a semiconductor region 430 through a porous layer 400 as a separation layer, and a semiconductor element or a semiconductor integrated circuit 440 is further formed on the semiconductor film. ing. Here, reference numeral 441 denotes an insulating cap layer. A cut groove 450 is formed as shown in FIG. In the same figure, the case where the front-end | tip of the notch grooves 449 and 450 is located inside a porous layer is shown. When the chip 460 is peeled from the semiconductor region 430, fluids 453 and 455 are ejected from the nozzles 451 and 454 toward the cut groove while being held by the chip holding means 452. Since the fluid reaches the tip of the cut groove and then spreads in the lateral direction (456 to 459 schematically show the flow of the fluid), the fluid 457 entered from the respective cut grooves 449 and 450, When 458 overlaps, the chip 460 is separated from the semiconductor region 430 (FIG. 3D). When there is a change in porosity in the porous layer, it is preferable to form a separation layer so that the porosity changes with the vicinity of the tip of the cut groove as a boundary in order to make it easier to peel. Then, it is moved from above the semiconductor region 430 while being held by the chip holding means 452 (FIG. 3E). Next, when the chip 470 is to be peeled off, the fluid may not be sprayed from the nozzle 454 but may be peeled only by spraying the fluid into the cut groove 471 from only the nozzle 451 (FIG. 3 (f)).

なお、チップ保持手段４５２として、真空チャック、切り込み溝で挟み込むようにして保持することができる。さらに、分離するチップを真空チャック等で保持した後、そのチップに超音波振動を印加して分離する。 The chip holding means 452 can be held by being sandwiched between a vacuum chuck and a cut groove. Furthermore, after the chip to be separated is held by a vacuum chuck or the like, the chip is separated by applying ultrasonic vibration.

流体を切り込み溝に噴きつける場合は、チップの周囲を取り囲む切り込み溝のうち、相対向する溝の２箇所に噴きつけてもよいし、チップのコーナー部分の１箇所に噴きつけることもできる。 In the case of spraying the fluid into the cut groove, it may be sprayed to two locations of the opposed grooves among the cut grooves surrounding the periphery of the chip, or may be sprayed to one corner portion of the chip.

また、切り込み溝の形成により微小領域に区分けされた所望領域を真空チャック等で保持した後その領域に超音波振動を印加したり、あるいは局所的に熱を印加することで分離することができる。とりわけ分離層を水素、窒素、Ｈｅ、希ガス等のイオン注入により作製した場合には、４００℃から６００℃程度の熱処理を施すことで、イオン注入により形成される微小気泡層が凝集するので斯かる現象を利用して分離することもできる。ＣＯ２レーザー等により加熱することもできる。あるいは、切り込み溝により微小領域に区分けされているので、所望領域を真空チャック等で保持したまま、引っ張り力、圧縮力、剪断力を加えることで分離することもできる。このように、分離前に微小領域に区分けしておくことで、外力により分離する際にも不必要な応力集中を避けることができる。微小領域としては、１０ｃｍ×１０ｃｍ以下、好ましくは５ｃｍ×５ｃｍ以下、更に好ましくは２ｃｍ×２ｃｍ以下が望ましい。 Further, after a desired area divided into minute areas by holding a cut groove is held by a vacuum chuck or the like, it can be separated by applying ultrasonic vibration to the area or applying heat locally. In particular, when the separation layer is produced by ion implantation of hydrogen, nitrogen, He, a rare gas, or the like, the microbubble layer formed by the ion implantation is aggregated by performing a heat treatment at about 400 ° C. to 600 ° C. Separation can also be performed using this phenomenon. It can also be heated with a CO2 laser or the like. Alternatively, since it is divided into minute regions by the cut grooves, it can be separated by applying a tensile force, a compressive force, and a shearing force while holding the desired region with a vacuum chuck or the like. As described above, by dividing into small regions before separation, unnecessary stress concentration can be avoided even when separation is performed by an external force. The minute region is 10 cm × 10 cm or less, preferably 5 cm × 5 cm or less, more preferably 2 cm × 2 cm or less.

（実施例１）
比抵抗０．０１Ω・ｃｍのＰ型の単結晶Ｓｉ基板を用意し、ＨＦ溶液中において基板表面の陽極化成を行った。陽極化成条件は以下の通りであった。
電流密度：７（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１時間：１１（分）
多孔質Ｓｉ層の厚み：１２（μｍ）
多孔質Ｓｉ層は、当該多孔質Ｓｉ層上に高品質エピタキシャルＳｉ層を形成させることができ、さらに分離層として用いることができるよう多孔度を調整した。具体的には、２０％であった。なお、多孔質Ｓｉ層の厚さは、上記厚さに限らず、数百μｍから０．１μｍ程度まで使用できる。 Example 1
A P-type single crystal Si substrate having a specific resistance of 0.01 Ω · cm was prepared, and the substrate surface was anodized in an HF solution. The anodizing conditions were as follows.
Current density: 7 (mA · cm−2)
Anodizing solution: HF: H2O: C2H5OH = 1: 1: 1 hour: 11 (min)
Thickness of porous Si layer: 12 (μm)
The porosity of the porous Si layer was adjusted so that a high-quality epitaxial Si layer could be formed on the porous Si layer and used as a separation layer. Specifically, it was 20%. In addition, the thickness of the porous Si layer is not limited to the above-mentioned thickness, and it can be used from several hundred μm to about 0.1 μm.

この単結晶Ｓｉ基板を４００℃の酸素雰囲気中で１時間酸化した。これにより多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。その後、この多孔質Ｓｉ層の表面をフッ酸に浸漬し、孔の内壁の酸化膜を残して、多孔質Ｓｉ層の表面の酸化膜のみ除去した。次に多孔質Ｓｉ層上にＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉ層を３μｍエピタキシャル成長した。成長条件は以下の通りである。
ソースガス：ＳｉＨ２Ｃｌ２／Ｈ２
ガス流量：０．５／１８０ｌ／ｍｉｎ
ガス圧力：８０Ｔｏｒｒ
温度：９５０℃
成長速度：０．３μｍ／ｍｉｎ
エピタキシャル成長に先立って、水素含有雰囲気中の熱処理を行った。これは、表面孔を封止するためである。この熱処理に加えて、微小なＳｉ原子を原料ガスなどにより添加し、その表面孔封止用の原子を補っても良い。 This single crystal Si substrate was oxidized in an oxygen atmosphere at 400 ° C. for 1 hour. As a result, the inner walls of the porous Si holes were covered with the thermal oxide film. Thereafter, the surface of the porous Si layer was immersed in hydrofluoric acid, and only the oxide film on the surface of the porous Si layer was removed leaving the oxide film on the inner wall of the hole. Next, a single crystal Si layer was epitaxially grown by 3 μm on the porous Si layer by CVD (Chemical Vapor Deposition). The growth conditions are as follows.
Source gas: SiH2Cl2 / H2
Gas flow rate: 0.5 / 180 l / min
Gas pressure: 80 Torr
Temperature: 950 ° C
Growth rate: 0.3 μm / min
Prior to the epitaxial growth, a heat treatment in a hydrogen-containing atmosphere was performed. This is to seal the surface holes. In addition to this heat treatment, fine Si atoms may be added by a source gas or the like to supplement the atoms for sealing the surface holes.

こうして得られる部材は、通常用いられているエピウエハと同一のウエハとして扱うことが出来る。異なるのは、エピ層の下に多孔質Ｓｉ層が形成されていることのみである。このエピ層に、マイクロプロセッサー、ロジックＩＣ、メモリ、等の回路を作製した。ＬＳＩの作製は、通常と全く同じ工程を通すことにより、従来と同一の性能を持つＬＳＩを作製できた。なお、エピ層にデバイスを形成するに先立って、エピ層を水素雰囲気中で熱処理することも好ましいものである。 The member thus obtained can be handled as the same wafer as a commonly used epi-wafer. The only difference is that a porous Si layer is formed under the epi layer. Circuits such as a microprocessor, a logic IC, and a memory were produced on this epi layer. An LSI having the same performance as the conventional one can be produced by passing through the same process as usual. It is also preferable to heat the epi layer in a hydrogen atmosphere prior to forming the device on the epi layer.

多孔質Ｓｉの残留Ｓｉ領域は空乏化しており、高抵抗化されている。これにより一種ＳＯＩ的なデバイスの高速化、低消費電力化が実現される。 The residual Si region of the porous Si is depleted and has a high resistance. As a result, high speed and low power consumption of a kind of SOI device can be realized.

なお、素子分離としてトレンチを用いることにより、チップ面積の縮小が達成されウエハ内の取れ数も増大する。また、トレンチあるいはＬＯＣＯＳを多孔質Ｓｉ層まで達するようにすることにより、多孔質Ｓｉ層の高抵抗性と合わせて、素子間絶縁性を達成することが出来た。 By using trenches for element isolation, the chip area can be reduced and the number of wafers in the wafer can be increased. Further, by allowing the trench or LOCOS to reach the porous Si layer, it was possible to achieve inter-element insulation in combination with the high resistance of the porous Si layer.

次に、複数のチップに分ける為に、デバイス形成層側からダイシングを行い、切り込み溝を形成した。溝の先端は多孔質Ｓｉ層の内部に位置していた。 Next, in order to divide into a plurality of chips, dicing was performed from the device forming layer side to form cut grooves. The tip of the groove was located inside the porous Si layer.

そして、流体として水を切り込み溝から吹きつけた。流体ジェットはチップの周囲の切り込み溝の２箇所から吹きつけた。こうして、チップが部材から分離された。既に周囲のチップが剥離されている場合には、一つのノズルから噴射される流体のみで分離できた。 Then, water was cut as a fluid and sprayed from the groove. The fluid jet was sprayed from two locations in the cut groove around the chip. Thus, the chip was separated from the member. When the surrounding chip was already peeled off, it could be separated only by the fluid ejected from one nozzle.

なお、流体には、気体、液体、あるいは、それらに固体の粒体・粉体を含有したものがある。この実施例では、ウォータージェット（以下「ＷＪ」と記述する）を記述するが、エアージェット、窒素ガスジェット、その他気体ジェット、水以外の液体ジェット、氷やプラスチック片、研磨材の混ざった流体ジェット、あるいはこれらの静圧をかけることも可能である。流体は非常に微小な隙間へも流入し内部の圧力を上げることが可能で、外圧を分散して印加できることが特徴である。また、一部に極端に圧力がかからないことから、もっとも分離しやすい個所を選択的に分離させるという特徴がある。 The fluid includes gas, liquid, or those containing solid particles / powder. In this embodiment, a water jet (hereinafter referred to as “WJ”) is described, but an air jet, a nitrogen gas jet, other gas jets, a liquid jet other than water, ice and plastic pieces, a fluid jet mixed with abrasives. Alternatively, these static pressures can be applied. A feature of the fluid is that it can flow into a very small gap to increase the internal pressure, and the external pressure can be distributed and applied. In addition, there is a feature that a part that is most easily separated is selectively separated because a part of the pressure is not extremely applied.

分離の際には、チップ表面を支持部材等で支持するのが好ましい。デバイス層側に残留した多孔質Ｓｉは、除去してもしなくても良い。 In the separation, the chip surface is preferably supported by a support member or the like. The porous Si remaining on the device layer side may or may not be removed.

その後、それぞれのチップをパッケージした。分離面をパッケージ台に乗せて、表面側からワイアーボンディングしても良いし、表面を伏せてパッケージしてもよい。なお、プラスチックカードに直接パッケージすることで、ＩＣカードを作製することもできる。 Then, each chip was packaged. The separation surface may be placed on a package base and wire-bonded from the surface side or may be packaged with the surface down. Note that an IC card can also be manufactured by packaging directly on a plastic card.

パッケージ台をヒートシンクとして用いれば、従来のバックグラインダー方式に比較して格段の熱放散性を有する。バックグラインダーによる裏面の薄層化は、通常数百ミクロンである。本発明では、表面のエピ層の厚さと多孔質Ｓｉの残留部の厚さ合計、即ち１０μｍ程度以下しか残留しないため、デバイスの熱発生源とヒートシンクの距離が狭まり、熱放散性が格段に向上する。ＯＥＩＣ（ＯｐｔｏｅｌｅｃｔｒｏｎｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔｓ）をのエピ層に作製して、光透過性基板あるいは光導波路にパッケージすることもできる。 If the package base is used as a heat sink, the heat dissipation is much higher than that of the conventional back grinder system. The backside thinning with a back grinder is usually a few hundred microns. In the present invention, since the total thickness of the epi layer on the surface and the remaining thickness of the porous Si, that is, about 10 μm or less remains, the distance between the heat generation source of the device and the heat sink is narrowed, and the heat dissipation is remarkably improved. To do. An OEIC (Optoelectronic Integrated Circuits) can be formed on an epi layer and packaged on a light-transmitting substrate or an optical waveguide.

なお、分離して残った単結晶Ｓｉ基板は、必要に応じて表面再研磨、エッチング等を行い、再度同じ工程に投入できた。あるいは、別目的の基板として利用することもできる。 The single crystal Si substrate remaining after separation was subjected to surface repolishing, etching and the like as needed, and could be put into the same process again. Alternatively, it can be used as a substrate for another purpose.

（実施例２）
実施例１においては、多孔質層は１層であったが、本実施例においては、多孔度の異なる２層構成の多孔質層とした。 (Example 2)
In Example 1, there was one porous layer, but in this example, a porous layer having a two-layer structure with different porosities was used.

まず、シリコン基板表面の陽極化成を以下の条件で行った。
電流密度：８（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間：５（分）
多孔質Ｓｉ層の厚み：６（μｍ）
その後、以下の条件で陽極化成を行った。
電流密度：３３（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間：８０（秒）
多孔質Ｓｉの厚み：３（μｍ）
こうして、単結晶シリコン基板側から多孔度４５％の高多孔度層、更にその上に２０％の低多孔度層が形成された。その後、実施例１と同じ条件によりエピタキシャルシリコン層を低多孔度層上に形成し、更に集積回路等を形成した。次に、チップ化のためにエピタキシャル層側からダイシングを行った。切り込み溝の先端が前記高多孔度層と低多高度層の界面付近に位置するように制御した。そして、当該溝に水を噴射してチップを剥離することができた。分離は、上述の２層の多孔質層の界面付近で生じた。その他の要件は、実施例１と同様とした。 First, anodization of the silicon substrate surface was performed under the following conditions.
Current density: 8 (mA · cm−2)
Anodizing solution: HF: H2O: C2H5OH = 1: 1: 1
Time: 5 (minutes)
Thickness of porous Si layer: 6 (μm)
Thereafter, anodization was performed under the following conditions.
Current density: 33 (mA · cm−2)
Anodizing solution: HF: H2O: C2H5OH = 1: 1: 1
Time: 80 (seconds)
Porous Si thickness: 3 (μm)
Thus, a high-porosity layer having a porosity of 45% was formed from the single crystal silicon substrate side, and a 20% low-porosity layer was further formed thereon. Thereafter, an epitaxial silicon layer was formed on the low porosity layer under the same conditions as in Example 1, and an integrated circuit and the like were further formed. Next, dicing was performed from the epitaxial layer side for chip formation. The tip of the cut groove was controlled to be located in the vicinity of the interface between the high porosity layer and the low multi-altitude layer. Then, the chip could be peeled off by spraying water into the groove. Separation occurred near the interface between the two porous layers described above. Other requirements were the same as in Example 1.

なお、２層の多孔質層の厚さは、６μｍ／３μｍの構成でなくてもよく、陽極化成条件を変えることによって、厚さを可変させることができる。また陽極化成液は、ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１でなくても良い。また、エタノールの代わりにＩＰＡ（イソプロピルアルコール）等の他のアルコールを用いても良い。アルコールは界面活性剤として反応泡のウエハ表面付着を防止することを目的としているので、アルコールでなくて他の界面活性剤でもよいし、界面活性剤を添加せずに超音波で表面付着泡を除去してもよい。 Note that the thickness of the two porous layers may not be 6 μm / 3 μm, and the thickness can be varied by changing the anodizing conditions. The anodizing liquid may not be HF: H2O: C2H5OH = 1: 1: 1. Further, other alcohols such as IPA (isopropyl alcohol) may be used instead of ethanol. Alcohol is used as a surfactant to prevent the reaction foam from adhering to the wafer surface, so other surfactants may be used instead of alcohol, and the surface-adhered foam may be ultrasonically added without adding a surfactant. It may be removed.

なお、切り込み溝を形成した後、上記集積回路等のデバイス層を形成してもよい。 Note that a device layer such as the integrated circuit may be formed after the cut groove is formed.

（実施例３）
抵抗率１４Ω・ｃｍのＰ型の単結晶Ｓｉ基板を用意した。面方位は＜１００＞であった。この単結晶Ｓｉ基板表面に、マイクロプロセッサー、ロジックＩＣ、メモリ等の回路形成層を作製した。 (Example 3)
A P-type single crystal Si substrate having a resistivity of 14 Ω · cm was prepared. The plane orientation was <100>. Circuit formation layers such as a microprocessor, a logic IC, and a memory were formed on the surface of the single crystal Si substrate.

その後、回路形成層側から、所定の深さ（本実施例では、表面側から３μｍの深さ）に水素イオンを注入してイオン注入層を形成した。注入量は、数Ｅ１６からＥ１７／ｃｍ２であった。注入に際して、最表面にＳｉＯ_２などの保護膜を形成しておいてもよい。 Thereafter, hydrogen ions were implanted from the circuit forming layer side to a predetermined depth (in this example, 3 μm deep from the surface side) to form an ion implanted layer. The injection amount was several E16 to E17 / cm 2. At the time of implantation, a protective film such as SiO ₂ may be formed on the outermost surface.

次に、ダイシングを行い所望領域に区分けされるよう切り込み溝を作製した。溝の先端はイオン注入層の内部に位置していた。その後、該切り込み溝からウォータージェットを噴きつけたところ複数のチップに分離することができた。 Next, dicing was performed to produce cut grooves so as to be divided into desired regions. The tip of the groove was located inside the ion implantation layer. Thereafter, when a water jet was sprayed from the cut groove, it could be separated into a plurality of chips.

また、切り込み溝にウォータージェットを噴きつけることなく、分離してチップ化したい領域に局所的にレーザー加熱を行うことでも分離できる。また、イオン注入層を形成する前に、切り込み溝を形成しておくことも可能である。 Further, separation can also be performed by locally performing laser heating on a region desired to be separated into chips without spraying water jets into the cut grooves. It is also possible to form a cut groove before forming the ion implantation layer.

なお、分離層をイオン注入により形成している場合は、４００℃から６００℃程度の加熱でイオン注入による微小空隙（マイクロキャビティ−）が凝集し分離が生じるので、通常８００℃程度以上のプロセス温度が必要な集積回路等の形成は困難であるが、本実施例のようにイオン注入層の形成に先だって、デバイス層を形成しておくことで上記問題点が解消できる。 In the case where the separation layer is formed by ion implantation, since the minute voids (microcavities) formed by ion implantation are aggregated and separated by heating at about 400 ° C. to 600 ° C., the process temperature is usually about 800 ° C. or higher. However, it is difficult to form an integrated circuit or the like that requires a device layer, but the above-mentioned problems can be solved by forming a device layer prior to the formation of an ion implantation layer as in this embodiment.

（実施例４）
比抵抗０．０１Ω・ｃｍのＰ型の単結晶Ｓｉ基板を用意し、ＨＦ溶液中において基板表面の陽極化成を行った。陽極化成条件は以下の通りであった。
電流密度：８（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間：５（分）
多孔質Ｓｉ層の厚み：６（μｍ）
その後、以下の条件で陽極化成を行った。
電流密度：３３（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間：８０（秒）
多孔質Ｓｉの厚み：３（μｍ）
こうして、単結晶シリコン基板側から多孔度４５％の高多孔度層、更にその上に２０％の低多孔度層が形成された。その後、実施例１と同じ条件によりエピタキシャルシリコン層を低多孔度層上に形成し、更に集積回路等を形成した。次に、チップ化のためにエピタキシャル層側からダイシングを行い、微小領域に区分けした。切り込み溝の先端が前記高多孔度層と低多高度層の界面付近に位置するように制御した。 Example 4
A P-type single crystal Si substrate having a specific resistance of 0.01 Ω · cm was prepared, and the substrate surface was anodized in an HF solution. The anodizing conditions were as follows.
Current density: 8 (mA · cm−2)
Anodizing solution: HF: H2O: C2H5OH = 1: 1: 1
Time: 5 (minutes)
Thickness of porous Si layer: 6 (μm)
Thereafter, anodization was performed under the following conditions.
Current density: 33 (mA · cm−2)
Anodizing solution: HF: H2O: C2H5OH = 1: 1: 1
Time: 80 (seconds)
Porous Si thickness: 3 (μm)
Thus, a high-porosity layer having a porosity of 45% was formed from the single crystal silicon substrate side, and a 20% low-porosity layer was further formed thereon. Thereafter, an epitaxial silicon layer was formed on the low porosity layer under the same conditions as in Example 1, and an integrated circuit and the like were further formed. Next, dicing was performed from the epitaxial layer side for chip formation to divide into small regions. The tip of the cut groove was controlled to be located in the vicinity of the interface between the high porosity layer and the low multi-altitude layer.

次に、チップ化を図りたい所望の領域の一部を真空ピンセット等の保持手段で保持しつつ、外力（本実施例においては、引っ張り力）により分離した。 Next, a part of a desired region to be formed into chips was held by holding means such as vacuum tweezers and separated by external force (in this example, tensile force).

なお、分離の際に、圧縮力を加えた後、引っ張り力により剥がすなど、種々の外力を組み合わせたり、外力と流体とを組み合わせて分離を行うこともできる。 In the separation, after applying a compressive force, separation can be performed by combining various external forces such as peeling by a pulling force, or by combining an external force and a fluid.

１００分離層
１０１残留分離層
１１０半導体膜
１２０部材
１３０半導体領域
１４０半導体素子又は半導体集積回路
１５０切り込み溝
１６０薄膜半導体装置 DESCRIPTION OF SYMBOLS 100 Separation layer 101 Residual separation layer 110 Semiconductor film 120 Member 130 Semiconductor region 140 Semiconductor element or semiconductor integrated circuit 150 Cut groove 160 Thin film semiconductor device

Claims

半導体装置を製造する方法であって、
半導体基板に陽極処理を行うことにより、前記半導体基板上に多孔質層からなる分離層を形成する工程と、
前記分離層の上に半導体膜を形成する工程と、
前記半導体膜に半導体素子及び／又は半導体集積回路を形成する工程と、
前記半導体膜に前記半導体膜の表面側から切り込み溝を、前記切り込み溝の先端が、前記半導体基板、前記分離層内部あるいは前記半導体膜と前記分離層との界面に位置するように形成する工程と、
前記溝形成工程後、前記分離層に熱、振動、又は外力を加えることにより、前記分離層において前記半導体素子及び／又は半導体集積回路の領域の一部を前記半導体基板から分離する分離工程と、
を含むことを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device, comprising:
Forming a separation layer composed of a porous layer on the semiconductor substrate by anodizing the semiconductor substrate;
Forming a semiconductor film on the separation layer;
Forming a semiconductor element and / or a semiconductor integrated circuit on the semiconductor film;
Forming a cut groove in the semiconductor film from the surface side of the semiconductor film so that a tip of the cut groove is located in the semiconductor substrate, in the separation layer or at an interface between the semiconductor film and the separation layer; ,
A separation step of separating a part of the region of the semiconductor element and / or the semiconductor integrated circuit in the separation layer from the semiconductor substrate by applying heat, vibration, or external force to the separation layer after the groove forming step;
A method for manufacturing a semiconductor device, comprising:

前記分離工程は、前記切り込み溝に流体を注入することにより行われることを特徴とする請求項１記載の薄膜半導体装置の製造方法。 2. The method of manufacturing a thin film semiconductor device according to claim 1, wherein the separation step is performed by injecting a fluid into the cut groove.