JP2011097322A - 連続時間型多ビットδσadc回路 - Google Patents
連続時間型多ビットδσadc回路 Download PDFInfo
- Publication number
- JP2011097322A JP2011097322A JP2009248623A JP2009248623A JP2011097322A JP 2011097322 A JP2011097322 A JP 2011097322A JP 2009248623 A JP2009248623 A JP 2009248623A JP 2009248623 A JP2009248623 A JP 2009248623A JP 2011097322 A JP2011097322 A JP 2011097322A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bit
- pwm
- feedback
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 18
- 230000003111 delayed effect Effects 0.000 claims abstract description 18
- 238000005070 sampling Methods 0.000 claims abstract description 15
- 230000001934 delay Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 10
- 230000000630 rising effect Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 3
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
【解決手段】加算器1と、加算器1から出力する信号を積分する積分器2と、積分器2の出力をを3ビットの出力デジタル信号に量子化する量子化器3と、量子化器3から出力する3ビットのデジタル信号を1サンプリングクロックだけ遅延させる遅延回路4と、遅延回路4から出力する3ビットの遅延デジタル信号をパラレル/シリアル変換およびPWM変調して2本の帰還PWM信号を生成するPWM回路5と、PWM回路5から出力する2本の帰還PWM信号を抵抗加算することで帰還アナログ信号に変換して加算器1に入力させる抵抗R2,R3とを備える。さらに、抵抗R2,R3と加算器1との間にグリッジキャンセル回路6を挿入し、抵抗R2,R3から出力する帰還アナログ信号に対してリタイミング処理を行う。
【選択図】図1
Description
図1に本発明の第1の実施例の連続時間型多ビットΔΣADC回路を示す。1は入力アナログ信号Vinと帰還アナログ信号Vfbを加算(減算)する加算器、2は加算器2の出力電圧を時間積分する積分器、3は積分器の出力電圧を3ビットのデータ(4通りのパターン“LLL”,“LLH”,“LHH”,“HHH”のデータのいずれか)に量子化する多ビット量子化器、4は量子化器3の3ビットの出力デジタル信号Doutの1サンプリングタイムの遅延を行う遅延回路、5は遅延回路4から出力する遅延デジタル信号Di1,Di2,Di3を入力してパラレル/シリアル変換およびPWM変調を行い2本の帰還PWM信号Do1,Do2を生成するPWM回路、6は帰還PWM信号Do1,Do2から生成した帰還アナログ信号Vfb’のリタイミングを行って帰還アナログ信号Vfbを生成するグリッジキャンセル回路である。R1,R2,R3は抵抗であり、その内、R2,R3が帰還PWM信号Do1,Do2を抵抗加算して帰還アナログ信号Vfb’を生成する抵抗加算回路を構成する。
図6に本発明の第2の実施例の連続時間型多ビットΔΣADC回路を示す。本実施例では、PWM回路5の出力側と抵抗R2,R3との間に、スイッチ手段SW2,SW3を挿入し、制御回路61から出力する遅延クロックSKでこのスイッチ手段SW2,SW3を制御するグリッジキャンセル回路6Aを設けた点が、第1の実施例と異なる。
<その他の実施例>
Claims (5)
- 入力アナログ信号と出力デジタル信号の1サンプリングクロック前の信号をアナログ信号に変換した帰還アナログ信号との差分を生成する加算器と、該加算器で得られた差分信号を時間積分する積分器と、該積分器から出力する積分信号をN(N:2以上の正の整数)ビットの出力デジタル信号に量子化する量子化器と、該量子化器で得られたNビットの出力デジタル信号を1サンプリングクロックだけ遅延させる遅延回路と、該遅延回路から出力するNビットの遅延デジタル信号をパラレル/シリアル変換およびPWM変調してM(M≦N)本の帰還PWM信号を生成するPWM回路と、該PWM回路から出力するM本の帰還PWM信号を前記帰還アナログ信号に変換する抵抗加算手段と、を備える連続時間型多ビットΔΣADC回路において、
前記抵抗加算手段と前記加算器との間にグリッジキャンセル回路を挿入し、該グリッジキャンセル回路によって、前記抵抗加算手段から出力する前記帰還アナログ信号に対してリタイミング処理を行うことを特徴とする連続時間型多ビットΔΣADC回路。 - 入力アナログ信号と出力デジタル信号の1サンプリングクロック前の信号をアナログ信号に変換した帰還アナログ信号との差分を生成する加算器と、該加算器で得られた差分信号を時間積分する積分器と、該積分器から出力する積分信号をN(N:2以上の正の整数)ビットの出力デジタル信号に量子化する量子化器と、該量子化器で得られたNビットの出力デジタル信号を1サンプリングクロックだけ遅延させる遅延回路と、該遅延回路から出力するNビットの遅延デジタル信号をパラレル/シリアル変換およびPWM変調してM(M≦N)本の帰還PWM信号を生成するPWM回路と、該PWM回路から出力するM本の帰還PWM信号を前記帰還アナログ信号に変換する抵抗加算手段と、を備える連続時間型多ビットΔΣADC回路において、
前記PWM回路と前記抵抗加算手段との間にグリッジキャンセル回路を挿入し、該グリッジキャンセル回路によって、前記PWM回路から出力する前記M本の帰還PWM信号に対してそれぞれ同一のリタイミング処理を行うことを特徴とする連続時間型多ビットΔΣADC回路。 - 請求項1に記載の連続時間型多ビットΔΣADC回路において、
前記グリッジキャンセル回路は、前記PWM回路におけるパラレル/シリアル変換用のクロックと同相又は逆相のクロックを入力して所定時間だけ遅延した遅延クロックを生成する制御回路と、該制御回路から出力する遅延クロックによって前記帰還アナログ信号に対してリタイミング処理を行うスイッチ手段とからなることを特徴とする連続時間型多ビットΔΣADC回路。 - 請求項2に記載の連続時間型多ビットΔΣADC回路において、
前記グリッジキャンセル回路は、前記PWM回路におけるパラレル/シリアル変換用のクロックと同相又は逆相のクロックを入力して所定時間だけ遅延した遅延クロックを生成する制御回路と、該制御回路から出力する遅延クロックによって前記M本の帰還PWM信号に対してそれぞれリタイミング処理を行うM個のスイッチ手段とからなることを特徴とする連続時間型多ビットΔΣADC回路。 - 請求項1、2、3又は4に記載の連続時間型多ビットΔΣADC回路において、
前記グリッジキャンセル回路により前記リタイミング処理を行う時点は、前記PWM回路におけるパラレル/シリアル変換用のクロックの有効エッジから外れた時点であることを特徴とする連続時間型多ビットΔΣADC回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009248623A JP5451317B2 (ja) | 2009-10-29 | 2009-10-29 | 連続時間型多ビットδσadc回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009248623A JP5451317B2 (ja) | 2009-10-29 | 2009-10-29 | 連続時間型多ビットδσadc回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011097322A true JP2011097322A (ja) | 2011-05-12 |
JP5451317B2 JP5451317B2 (ja) | 2014-03-26 |
Family
ID=44113777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009248623A Active JP5451317B2 (ja) | 2009-10-29 | 2009-10-29 | 連続時間型多ビットδσadc回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5451317B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6753330B2 (ja) | 2017-02-15 | 2020-09-09 | 株式会社デンソー | Δς変調器、δσa/d変換器およびインクリメンタルδσa/d変換器 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60167442U (ja) * | 1984-04-16 | 1985-11-07 | 日本コロムビア株式会社 | デジタル−アナログ変換回路 |
JPS63176020A (ja) * | 1987-01-16 | 1988-07-20 | Nippon Telegr & Teleph Corp <Ntt> | D/a変換方式 |
JPH08125540A (ja) * | 1994-10-21 | 1996-05-17 | Chikyu Kagaku Sogo Kenkyusho:Kk | A/d変換器 |
JPH10209875A (ja) * | 1997-01-28 | 1998-08-07 | Nippon Telegr & Teleph Corp <Ntt> | A/d変換器 |
JP2001069008A (ja) * | 1999-08-30 | 2001-03-16 | Seiko Epson Corp | デジタルアナログ変換装置 |
JP2002043901A (ja) * | 2000-07-21 | 2002-02-08 | Nec Miyagi Ltd | デコード回路、デコード方法およびタイミングパルス生成回路 |
JP2004336772A (ja) * | 2003-04-30 | 2004-11-25 | Agilent Technol Inc | デジタル・アナログ・コンバータ用の素子単位のリサンプリング |
JP2007043757A (ja) * | 2006-11-17 | 2007-02-15 | Sony Corp | マルチビットd/a変換器及びマルチビットd/a変換方法 |
JP2007509583A (ja) * | 2003-10-22 | 2007-04-12 | ノースロップ グルムマン コーポレイション | デルタシグマ・アナログデジタル変換器 |
-
2009
- 2009-10-29 JP JP2009248623A patent/JP5451317B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60167442U (ja) * | 1984-04-16 | 1985-11-07 | 日本コロムビア株式会社 | デジタル−アナログ変換回路 |
JPS63176020A (ja) * | 1987-01-16 | 1988-07-20 | Nippon Telegr & Teleph Corp <Ntt> | D/a変換方式 |
JPH08125540A (ja) * | 1994-10-21 | 1996-05-17 | Chikyu Kagaku Sogo Kenkyusho:Kk | A/d変換器 |
JPH10209875A (ja) * | 1997-01-28 | 1998-08-07 | Nippon Telegr & Teleph Corp <Ntt> | A/d変換器 |
JP2001069008A (ja) * | 1999-08-30 | 2001-03-16 | Seiko Epson Corp | デジタルアナログ変換装置 |
JP2002043901A (ja) * | 2000-07-21 | 2002-02-08 | Nec Miyagi Ltd | デコード回路、デコード方法およびタイミングパルス生成回路 |
JP2004336772A (ja) * | 2003-04-30 | 2004-11-25 | Agilent Technol Inc | デジタル・アナログ・コンバータ用の素子単位のリサンプリング |
JP2007509583A (ja) * | 2003-10-22 | 2007-04-12 | ノースロップ グルムマン コーポレイション | デルタシグマ・アナログデジタル変換器 |
JP2007043757A (ja) * | 2006-11-17 | 2007-02-15 | Sony Corp | マルチビットd/a変換器及びマルチビットd/a変換方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5451317B2 (ja) | 2014-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Taylor et al. | A reconfigurable mostly-digital delta-sigma ADC with a worst-case FOM of 160 dB | |
US7994957B2 (en) | Current steering digital-to-analog converter | |
JP5431577B2 (ja) | シグマ−デルタ変換器及びアナログ−デジタル変換の方法 | |
US8471743B2 (en) | Quantization circuit having VCO-based quantizer compensated in phase domain and related quantization method and continuous-time delta-sigma analog-to-digital converter | |
JP2008252520A (ja) | ディザ回路及びディザ回路を備えたアナログデジタル変換器 | |
JPH1051312A (ja) | D/aコンバータ回路 | |
US7403151B2 (en) | Switch control circuit, ΔΣ modulation circuit, and ΔΣ modulation AD converter | |
Ziabakhsh et al. | A Second-Order Bandpass $\Delta\Sigma $ Time-to-Digital Converter With Negative Time-Mode Feedback | |
CN106899301B (zh) | 用于在连续输入adc处的可调电阻的保护电路 | |
Kong et al. | Adaptive cancellation of static and dynamic mismatch error in continuous-time DACs | |
JP5451317B2 (ja) | 連続時間型多ビットδσadc回路 | |
JP2006333053A (ja) | アナログデジタル変換器 | |
JP5788292B2 (ja) | デルタシグマ変調器および半導体装置 | |
JP5219722B2 (ja) | 変調方法、変調器およびa/d変換器 | |
US10601439B2 (en) | Sigma-delta converters and corresponding methods | |
Hamoui et al. | A 1.8-V 3-MS/s 13-bit/spl Delta//spl Sigma/A/D converter with pseudo data-weighted-averaging in 0.18-/spl mu/m digital CMOS | |
JP2008300012A (ja) | チャージポンプ回路及びスライスレベルコントロール回路 | |
Kwon et al. | A 0.4-mW, 4.7-ps Resolution Single-Loop $\Delta\Sigma $ TDC Using a Half-Delay Time Integrator | |
CN104796153B (zh) | 信号调制电路 | |
Basak et al. | An automatic on-chip calibration technique for static and dynamic dac error correction in high-speed continuous-time delta-sigma modulators | |
US11152951B2 (en) | Quad switched multibit digital to analog converter and continuous time sigma-delta modulator | |
JP5821901B2 (ja) | パルス合成回路 | |
KR101807990B1 (ko) | 외부 클록에 관계없이 우수한 성능을 실현하는 디지털 아날로그 컨버터 및 이를 제어하는 방법 | |
Sooryanarayana et al. | A First Order Sigma Delta Modulator | |
TWI420824B (zh) | 類比數位轉換裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131226 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5451317 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |