JP2011096952A - 回路装置およびその製造方法 - Google Patents
回路装置およびその製造方法 Download PDFInfo
- Publication number
- JP2011096952A JP2011096952A JP2009251467A JP2009251467A JP2011096952A JP 2011096952 A JP2011096952 A JP 2011096952A JP 2009251467 A JP2009251467 A JP 2009251467A JP 2009251467 A JP2009251467 A JP 2009251467A JP 2011096952 A JP2011096952 A JP 2011096952A
- Authority
- JP
- Japan
- Prior art keywords
- circuit module
- insulating resin
- circuit
- resin layer
- electrode portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】積層された回路モジュール間に絶縁樹脂部材が充填された構造の回路装置において、絶縁樹脂部材による接合強度の向上を図る。
【解決手段】回路装置10は、第1の回路モジュール100の上にはんだボール270を介して第2の回路モジュール200が搭載され、第1の回路モジュール100と第2の回路モジュール200の間にアンダーフィル300が充填された構造を有する。このような構造の回路装置10は、第1の回路モジュール100の端面、アンダーフィル300の露出面および第2の回路モジュール200の端面が同一平面上となるような側面を有する。
【選択図】図2
【解決手段】回路装置10は、第1の回路モジュール100の上にはんだボール270を介して第2の回路モジュール200が搭載され、第1の回路モジュール100と第2の回路モジュール200の間にアンダーフィル300が充填された構造を有する。このような構造の回路装置10は、第1の回路モジュール100の端面、アンダーフィル300の露出面および第2の回路モジュール200の端面が同一平面上となるような側面を有する。
【選択図】図2
Description
本発明は、回路装置およびその製造方法に関する。
近年、電子機器の小型化、高機能化に伴い、電子機器に使用される回路装置のさらなる小型化、高密度化が求められている。このような要求に応えるべく、回路モジュールの上に回路モジュールを搭載した三次元搭載技術が広く知られている。
このような三次元搭載技術の一例として、特許文献1には、回路モジュールとしての半導体パッケージの上に他の半導体パッケージを積層したパッケージオンパッケージ(PoP)構造が開示されている(特許文献1、図7参照)。特許文献1では、個片化された2つの半導体パッケージを積層した後、上下の半導体パッケージの間にアンダーフィル樹脂を充填することにより、半導体パッケージ間の接合強度の向上が図られている。
従来の三次元搭載技術により回路モジュールを積層する場合には、上下の回路モジュールの間に注入されたアンダーフィル樹脂は、表面張力により露出部分が膨らんだ状態となる。この状態でアンダーフィル樹脂が硬化することにより、上下の回路モジュール間においてアンダーフィル樹脂の露出部分が曲面状となる。このため、上下の回路モジュールの端面とアンダーフィル樹脂の露出部分とで段差が生じ、上下の回路モジュールの端面近傍において上下の回路モジュールの間の隙間がアンダーフィル樹脂により充填されずに残ったままとなる。すなわち、アンダーフィル樹脂による回路モジュール間の充填が十分ではないため、回路モジュール間の接合強度の向上については改良の余地があった。
本発明はこうした課題に鑑みてなされたものであり、その目的は、積層された回路モジュール間に絶縁樹脂部材が充填された構造の回路装置において、絶縁樹脂部材による接合強度の向上を図ることのできる技術の提供にある。
本発明のある態様は、回路装置である。当該回路装置は、第1の回路モジュールと、第1の回路モジュールの上に積層された第2の回路モジュールと、第1の回路モジュールと第2の回路モジュールとの間に充填されている絶縁樹脂部材と、を備え、第1の回路モジュールの端面、絶縁樹脂部材の露出面および第2の回路モジュールの端面が同一平面上となる側面を有することを特徴とする。
上記態様の回路装置によれば、第1の回路モジュールおよび第2の回路モジュールの端面近傍において、第1の回路モジュールと第2の回路モジュールとの間に隙間が生じることなく絶縁樹脂部材が介在する。これにより、絶縁樹脂部材と第1の回路モジュールとの接触面積および、絶縁樹脂部材と第2の回路モジュールとの接触面積が増大するとともに、第1の回路モジュールと第2の回路モジュールとの間に介在する絶縁樹脂部材の体積の増大が図られる。この結果、絶縁樹脂部材と第1の回路モジュールとの接合強度、および絶縁樹脂部材と第2の回路モジュールとの接合強度をより高くすることができる。
上記態様の回路装置において、各側面において、それぞれ、第1の回路モジュールの端面、絶縁樹脂部材の露出面および第2の回路モジュールの端面が同一平面上であってもよい。また、第1の回路モジュールは、第1の回路モジュールと第2の回路モジュールとを電気的に接続する接合部材が接合される電極部と、電極部が露出するような開口部を有する絶縁樹脂層と、を有し、絶縁樹脂部材の露出面および第2の回路モジュールの端面と同一平面上となる第1の回路モジュールの端面の一部が絶縁樹脂層の端面であってもよい。
また、上記態様の回路装置において、第2の回路モジュールは、第2の回路モジュールと第1の回路モジュールとを電気的に接続する接合部材が接合される電極部と、電極部が露出するような開口部を有する絶縁樹脂層と、を有し、絶縁樹脂部材の露出面および第1の回路モジュールの端面と同一平面上となる第2の回路モジュールの端面の一部が絶縁樹脂層の端面であってもよい。また、第1の回路モジュールは、第1の回路モジュールと第2の回路モジュールとを電気的に接続する接合部材が接合される第1の電極部と、第1の電極部が露出するような開口部を有する第1の絶縁樹脂層と、を有し、かつ、第2の回路モジュールは、第1の回路モジュールと第2の回路モジュールとを電気的に接続する接合部材が接合される第2の電極部と、第2の電極部が露出するような開口部を有する第2の絶縁樹脂層と、を有し、絶縁樹脂部材の露出面と同一平面上となる第1の回路モジュールおよび第2の回路モジュールの端面の一部が第1の絶縁樹脂層および第2の絶縁樹脂層の端面であってもよい。
本発明の他の態様は、回路装置の製造方法である。当該回路装置の製造方法は、第1の回路モジュールの上に第2の回路モジュールを搭載する工程(1)と、第1の回路モジュールと第2の回路モジュールとの間に絶縁樹脂部材を注入する工程(2)と、所定の切断線に沿って第1の回路モジュール、絶縁樹脂部材および第2の回路モジュールを切断することにより、第1の回路モジュールの端面、絶縁樹脂部材の露出面および第2の回路モジュールの端面が同一平面上となる側面を形成する工程(3)と、を備えることを特徴とする。
上記態様の回路装置の製造方法において、複数の第1の回路モジュールが平面状に連結した状態で、工程(1)および工程(2)を行い、工程(3)において、各第1の回路モジュールが個片化されてもよい。
本発明によれば、積層された回路モジュール間に絶縁樹脂部材が充填された構造の回路装置において、絶縁樹脂部材による接合強度の向上を図ることができる。
以下、本発明の実施の形態を図面を参照して説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
(実施の形態)
図1は、実施の形態に係る回路装置10の構成を示す概略断面図である。図2は、回路装置10が有する第1の電極部160とその周囲の構造を示す部分拡大図である。本実施の形態に係る回路装置10は、デジタルスチルカメラ、デジタルビデオカメラ、携帯電話搭載のカメラなどの撮像装置に用いられるカメラモジュールである。
図1は、実施の形態に係る回路装置10の構成を示す概略断面図である。図2は、回路装置10が有する第1の電極部160とその周囲の構造を示す部分拡大図である。本実施の形態に係る回路装置10は、デジタルスチルカメラ、デジタルビデオカメラ、携帯電話搭載のカメラなどの撮像装置に用いられるカメラモジュールである。
実施の形態に係る回路装置10は、第1の回路モジュール100と、第1の回路モジュール100の上に搭載された第2の回路モジュール200と、第1の回路モジュール100と第2の回路モジュール200との隙間を充填するアンダーフィル300とを備える。
第1の回路モジュール100は、主な構成として第1の素子搭載用基板110と第1の素子搭載用基板110に実装された第1の半導体素子120を備える。
第1の素子搭載用基板110は、第1の絶縁樹脂層130と金属層132とを含む。
第1の絶縁樹脂層130は、たとえば、BTレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、PPE樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂で形成することができる。
第1の絶縁樹脂層130には熱伝導性が高い金属層132が埋め込まれている。金属層132は、たとえば銅板により形成することができる。第1の絶縁樹脂層130に埋め込まれた金属層132により、第1の素子搭載用基板110の放熱性の向上が図られている。
第1の絶縁樹脂層130の一方の主表面(本実施の形態では、回路素子搭載面)に所定パターンの第1の配線層140が設けられている。また、第1の絶縁樹脂層130の一方の主表面には、回路モジュール搭載用のはんだを接合するための第1の電極部160が設けられている。第1の電極部160の詳細については後述する。第1の配線層140を構成する材料としては銅が挙げられる。第1の配線層140の厚さは、たとえば20μmである。
第1の絶縁樹脂層130の一方の主表面に第2の絶縁樹脂層150が設けられている。第2の絶縁樹脂層150は、第1の電極部160の周囲および第1の電極部160を構成する第1の導体部162の上面周縁部を被覆している。言い換えると、第2の絶縁樹脂層150には、第1の導体部162の中央領域が露出するような開口が設けられている。なお、第2の絶縁樹脂層150は、たとえば、フォトソルダーレジストにより形成される。第2の絶縁樹脂層150の厚さは、たとえば20〜30μmである。第2の絶縁樹脂層150は、第1の電極部160の周囲のみならず、第1の絶縁樹脂層130の周縁に沿って堤防状に設けられている。すなわち、第2の絶縁樹脂層150で囲まれた領域が凹部(キャビティ)となっている。
第1の電極部160は、第1の導体部162、第2の導体部164および金めっき層166を含む。
第1の導体部162は、第1の配線層140と同層であり、第1の絶縁樹脂層130の一方の主表面に形成されている。さらに、第1の導体部162は、第1の配線層140と同等の厚さ(たとえば20μm)を有する。第1の導体部162の径は、たとえば350μmである。
第2の導体部164は、第1の導体部162の上面、第2の絶縁樹脂層150の側壁により形成された空間内に充填されている。すなわち、第2の導体部164の上面は、第2の絶縁樹脂層150に設けられた開口内に位置している。第2の導体部164の厚さは、たとえば40μmである。
また、第2の導体部164の上面にNi/Au層などの金めっき層166が形成されている。金めっき層166により第2の導体部164の酸化が抑制される。金めっき層166としてNi/Au層を形成する場合には、第2の導体部164側に設けられるNi層の厚さは、たとえば1〜15μmであり、Ni層の上に設けられるAu層の厚さは、たとえば0.03〜1μmである。
以上説明した第1の素子搭載用基板110に第1の半導体素子120が搭載されている。具体的には、第2の絶縁樹脂層150で囲まれたキャビティに第1の半導体素子120が実装されている。第1の半導体素子120に設けられた素子電極(図示せず)と所定領域の第1の配線層140とが金線121によりワイヤボンディング接続されている。また、ワイヤボンディングが接続される第1の配線層140の上面にNi/Au層などの金めっき層166が形成されていてもよい(図示せず)。
本実施の形態の回路装置10では、第1の半導体素子120はCMOS型イメージセンサ等の受光素子である。第1の半導体素子120には、フォトダイオードがマトリクス状に形成されており、各フォトダイオードは、受光量に応じて光を電荷量に光電変換し、画素信号として出力する。
第2の回路モジュール200は、第2の素子搭載用基板210に第2の半導体素子220が搭載された構成を有する。
第2の素子搭載用基板210は、基材となる第3の絶縁樹脂層230と、第3の絶縁樹脂層230の一方の主表面(本実施の形態では、半導体素子搭載面)に形成された第2の配線層240と、第3の絶縁樹脂層230の他方の主表面に形成された第2の電極部242と、第3の絶縁樹脂層230の一方の主表面に形成された第4の絶縁樹脂層250と、第3の絶縁樹脂層230の他方の主表面に形成された第5の絶縁樹脂層252とを含む。
第3の絶縁樹脂層230は、たとえば、BTレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、PPE樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂で形成することができる。
第3の絶縁樹脂層230の一方の主表面に所定パターンの第2の配線層240が設けられている。図示しないが、第2の配線層240の上にNi/Au層などの金めっき層が形成されていてもよい。また、第3の絶縁樹脂層230の他方の主表面に第2の電極部242が設けられている。図示しないが、第2の電極部242の上にNi/Au層などの金めっき層が形成されていてもよい。第2の配線層240および第2の電極部242を構成する材料としては銅が挙げられる。第2の配線層240および第2の電極部242とは、第3の絶縁樹脂層230の所定位置において第3の絶縁樹脂層230を貫通するビア導体(図示せず)により電気的に接続されている。なお、特に図示していないが、第3の絶縁樹脂層230の他方の主表面には、第2の電極部242と同層で、かつ、同じ高さの配線層が設けられている。
第3の絶縁樹脂層230の一方の主表面にフォトソルダーレジストなどからなる第4の絶縁樹脂層250が設けられている。また、第3の絶縁樹脂層230の他方の主表面にフォトソルダーレジストなどからなる第5の絶縁樹脂層252が設けられている。第5の絶縁樹脂層252には、第2の電極部242にはんだボール270を搭載するための開口が設けられている。はんだボール270は、第5の絶縁樹脂層252に設けられた開口内において第2の電極部242に接続されている。
以上説明した第2の素子搭載用基板210に第2の半導体素子220が搭載されている。具体的には、第4の絶縁樹脂層250の半導体素子搭載領域の上に第2の半導体素子220が搭載されている。第2の半導体素子220に設けられた素子電極(図示せず)と所定領域の第2の配線層240とが金線221によりワイヤボンディング接続されている。
本実施の形態では、第2の素子搭載用基板210に搭載された第2の半導体素子220はドライバICであり、第1の半導体素子120の各撮像素子の露光タイミング、画素信号の出力タイミング等を制御する機能を有する。また、第2の素子搭載用基板210には、コンデンサ、抵抗などのチップ部品292が搭載されている。
第2の素子搭載用基板210には、第1の半導体素子120の受光領域に合わせて開口部294が設けられている。第1の半導体素子120の各撮像素子は、開口部294から入射した光を受光し、画素信号を出力する。また、第2の素子搭載用基板210には、開口部294を塞ぐように光学フィルタ290が搭載されている。光学フィルタ290により、赤外線などの特定の波長の光が遮断される。
第1の回路モジュール100の第1の電極部160と、第2の回路モジュール200の第2の電極部242とが、はんだボール270に接合されることにより、第2の回路モジュール200が第1の回路モジュール100の上方に搭載されたモジュール積層構造が実現されている。
はんだボール270の周囲において、第2の絶縁樹脂層150aの上面と第5の絶縁樹脂層252の下面とが離間しており、この間隙部分に絶縁樹脂部材としてのアンダーフィル300が充填されている。アンダーフィル300は、たとえば熱硬化性のエポキシ樹脂である。アンダーフィル300により第1の回路モジュール100と第2の回路モジュール200とを接続するはんだボール270に加わる応力が緩和される。
より詳しくは、第1の回路モジュール100の端面、アンダーフィル300の露出面および第2の回路モジュール200の端面が同一平面上となる側面が形成されている。本実施の形態では、回路装置10は矩形状であり、回路装置10の各側面において、第1の回路モジュール100の端面、アンダーフィル300の露出面および第2の回路モジュール200の端面が同一平面上に位置している。
本実施の形態に係る回路装置10によれば以下のような効果が得られる。第1の回路モジュール100および第2の回路モジュール200の端面近傍において、第1の回路モジュール100と第2の回路モジュール200との間に隙間が生じることなくアンダーフィル300が介在している。これにより、アンダーフィル300と第1の回路モジュール100との接触面積および、アンダーフィル300と第2の回路モジュール200との接触面積が増大するとともに、第1の回路モジュール100と第2の回路モジュール200との間に介在するアンダーフィル300の体積の増大が図られている。この結果、アンダーフィル300と第1の回路モジュール100との接合強度、およびアンダーフィル300と第2の回路モジュール200との接合強度がより高くなる。
また、図3に示すように、回路装置10をソケット400に嵌め込んだ場合に、以下に述べる効果が得られる。ソケット400の形状は、回路装置10の周側面形状に合わせた被嵌め込み部を有していればよく、特に限定されない。また、図3に示すソケット400の例では、ソケット400の内側壁上部に板バネ410が設けられている。回路装置10をソケット400に嵌め込んだ状態で、板バネ410が回路装置10をソケット400の内側に向けて弾性的に付勢することにより、ソケット400内で回路装置10が固定されているが、回路装置10の固定方法はこれに限定されない。また、本実施の形態では、回路装置10は、回路装置10における第1の素子搭載用基板110に形成された外部接続端子(図示せず)とソケット400に形成されたばね状の金属電極420が接触することによってソケット400との電気的接続が行われるが、回路装置10とソケット400との電気的接続方法はこれに限定されない。
回路装置10の側面において、第1の回路モジュール100の端面、アンダーフィル300の露出面および第2の回路モジュール200の端面が同一平面上にあるため、 回路装置10をソケット400に嵌め込んだ場合に、アンダーフィル300の露出面全体をソケット400の内側壁に密着させることができる。これにより、ソケット400の内側壁とアンダーフィル300との接触面積が増大するため、アンダーフィル300からソケット400への伝熱性を高め、ひいては回路装置10の放熱性を向上させることができる。
また、アンダーフィル300の露出面全体がソケット400の内側壁によって固定されることにより、熱応力によってアンダーフィル300が変形することが抑制される。この結果、第1の回路モジュール100と第2の回路モジュール200との接続信頼性を向上させ、ひいては回路装置10の動作信頼性を向上させることができる。
(回路装置の製造方法)
実施の形態に係る回路装置10の製造方法について図4を参照して説明する。まず、図4(A)に示すように、複数の第1の回路モジュール100が連結された状態の回路モジュール集合体を用意する。また、第2の回路モジュール200の第2の電極部242にはんだボール270を予め搭載する。
実施の形態に係る回路装置10の製造方法について図4を参照して説明する。まず、図4(A)に示すように、複数の第1の回路モジュール100が連結された状態の回路モジュール集合体を用意する。また、第2の回路モジュール200の第2の電極部242にはんだボール270を予め搭載する。
複数の第1の回路モジュール100が連結された状態の回路モジュール集合体では、隣接する第1の回路モジュール100間が第1の素子搭載用基板110により連結されている。第1の素子搭載用基板110による連結部分は、スクライブライン500に対応している。また、各第1の回路モジュール100の周縁に設けられた第2の絶縁樹脂層150は、スクライブライン500内に延在している。
次に、図4(B)に示すように、はんだボール270と第1の電極部160とを位置合わせしながら、各第1の回路モジュール100の上にそれぞれ第2の回路モジュール200を搭載する。続いて、リフロー処理によりはんだボール270を溶融させ、第1の回路モジュール100の第1の電極部160と、第2の回路モジュール200の第2の電極部242とをはんだボール270により接合する。これにより、第1の回路モジュール100の第1の電極部160と、第2の回路モジュール200の第2の電極部242とが電気的に接続される。なお、本実施の形態では、はんだボール270を予め第2の回路モジュール200の第2の電極部242に搭載し、第1の回路モジュール100の第1の電極部160と接合を行っているが第1の回路モジュール100の第1の電極部160と、第2の回路モジュール200の第2の電極部242を接続する方法はこれに限定されない。たとえば、第1の回路モジュール100の第1の電極部160に予めはんだボール270を搭載し、はんだボール270と第2の回路モジュール200の第2の電極部242とを接続してもよい。
次に、図4(C)に示すように、アンダーフィル300を第1の回路モジュール100と第2の回路モジュール200との間に注入する。アンダーフィル300を注入する領域は、はんだボール270の周囲の第1の回路モジュール100と第2の回路モジュール200との空隙部分のみならず、スクライブライン500内の第1の回路モジュール100の上の領域を含む。アンダーフィル300の注入完了後、アンダーフィル300を熱硬化させる。
次に、図4(D)に示すように、ダイシング装置を用いて、スクライブライン500に沿って、第1の回路モジュール100、アンダーフィル300および第2の回路モジュール200を切断することにより、第1の回路モジュール100の端面、アンダーフィル300の露出面および第2の回路モジュール200の端面が同一平面上になるような側面を形成する。
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
たとえば、上述の実施の形態では、上述の実施の形態では、第1の素子搭載用基板110は、第1の絶縁樹脂層130と金属層132とを含むが、金属層132を含まない、たとえばガラス繊維にエポキシ樹脂を含浸させた絶縁樹脂をコアとする樹脂基板であってもよい。また、配線層数が1層、もしくはそれ以上であってもよい。同様に、上述の実施の形態では、第2の素子搭載用基板210の配線層数が2層であるが、1層、もしくはそれ以上であっても良い。
また、上述の実施の形態では、第1の素子搭載用基板110の一方の主表面にのみ第1の電極部160と第2の絶縁樹脂層150で囲まれた領域からなる凹部(キャビティ)が形成されるが、第2の素子搭載用基板210の第1の素子搭載用基板110と向かい合う側の主表面にのみ、もしくは、第1の素子搭載用基板110の一方の主表面と、それに向かい合う第2の素子搭載用基板210の両面に第1の電極部160と第2の絶縁樹脂層150で囲まれた領域からなる凹部と同様の凹部を形成してもよい。
さらに、第1の半導体素子120および第2の半導体素子220がベアチップ実装されたカメラモジュールとして回路装置10が例示されているが、回路装置10は、第1の半導体素子120および第2の半導体素子220をそれぞれ封止樹脂によりパッケージングしたPOP構造であってもよい。
また、上述の実施の形態では、第1の回路モジュール100において、第1の素子搭載用基板110に第1の半導体素子120が搭載された構成が示されているが、第1の素子搭載用基板110に抵抗、キャパシタ等の受動部品が搭載されていてもよい。第2の回路モジュール200において、第2の素子搭載用基板210に第2の半導体素子220が搭載されず、コンデンサ、抵抗などのチップ部品(受動部品)292のみが搭載されていてもよい。
10 回路装置、100 第1の回路モジュール、110 第1の素子搭載用基板、120 第1の半導体素子、130 第1の絶縁樹脂層、132 金属層、150 第2の絶縁樹脂層、160 第1の電極部、200 第2の回路モジュール、210 第2の素子搭載用基板、220 第2の半導体素子、230 第3の絶縁樹脂層、250 第4の絶縁樹脂層、252 第5の絶縁樹脂層
Claims (7)
- 第1の回路モジュールと、
前記第1の回路モジュールの上に積層された第2の回路モジュールと、
前記第1の回路モジュールと前記第2の回路モジュールとの間に充填されている絶縁樹脂部材と、
を備え、
前記第1の回路モジュールの端面、前記絶縁樹脂部材の露出面および前記第2の回路モジュールの端面が同一平面上となる側面を有することを特徴とする回路装置。 - 各側面において、それぞれ、前記第1の回路モジュールの端面、前記絶縁樹脂部材の露出面および前記第2の回路モジュールの端面が同一平面上である請求項1に記載の回路装置。
- 前記第1の回路モジュールは、前記第1の回路モジュールと前記第2の回路モジュールとを電気的に接続する接合部材が接合される電極部と、
前記電極部が露出するような開口部を有する絶縁樹脂層と、
を有し、
前記絶縁樹脂部材の露出面および前記第2の回路モジュールの端面と同一平面上となる前記第1の回路モジュールの端面の一部が前記絶縁樹脂層の端面である請求項1または2に記載の回路装置。 - 前記第2の回路モジュールは、前記第2の回路モジュールと前記第1の回路モジュールとを電気的に接続する接合部材が接合される電極部と、
前記電極部が露出するような開口部を有する絶縁樹脂層と、
を有し、
前記絶縁樹脂部材の露出面および前記第1の回路モジュールの端面と同一平面上となる前記第2の回路モジュールの端面の一部が前記絶縁樹脂層の端面である請求項1または2に記載の回路装置。 - 前記第1の回路モジュールは、前記第1の回路モジュールと前記第2の回路モジュールとを電気的に接続する接合部材が接合される第1の電極部と、
前記第1の電極部が露出するような開口部を有する第1の絶縁樹脂層と、
を有し、
かつ、前記第2の回路モジュールは、前記第1の回路モジュールと前記第2の回路モジュールとを電気的に接続する接合部材が接合される第2の電極部と、
前記第2の電極部が露出するような開口部を有する第2の絶縁樹脂層と、
を有し、
前記絶縁樹脂部材の露出面と同一平面上となる前記第1の回路モジュールおよび前記第2の回路モジュールの端面の一部が前記第1の絶縁樹脂層および前記第2の絶縁樹脂層の端面である請求項1または2に記載の回路装置。 - 第1の回路モジュールの上に第2の回路モジュールを搭載する工程(1)と、
第1の回路モジュールと第2の回路モジュールとの間に絶縁樹脂部材を注入する工程(2)と、
所定の切断線に沿って前記第1の回路モジュール、前記絶縁樹脂部材および前記第2の回路モジュールを切断することにより、前記第1の回路モジュールの端面、前記絶縁樹脂部材の露出面および前記第2の回路モジュールの端面が同一平面上となる側面を形成する工程(3)と、
を備えることを特徴とする回路装置の製造方法。 - 複数の第1の回路モジュールが平面状に連結した状態で、前記工程(1)および前記工程(2)を行い、
前記工程(3)において、各第1の回路モジュールが個片化される請求項6に記載の回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009251467A JP2011096952A (ja) | 2009-10-30 | 2009-10-30 | 回路装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009251467A JP2011096952A (ja) | 2009-10-30 | 2009-10-30 | 回路装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011096952A true JP2011096952A (ja) | 2011-05-12 |
Family
ID=44113548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009251467A Withdrawn JP2011096952A (ja) | 2009-10-30 | 2009-10-30 | 回路装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011096952A (ja) |
-
2009
- 2009-10-30 JP JP2009251467A patent/JP2011096952A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11508776B2 (en) | Image sensor semiconductor packages and related methods | |
US7443028B2 (en) | Imaging module and method for forming the same | |
US10008533B2 (en) | Semiconductor package | |
US8791536B2 (en) | Stacked sensor packaging structure and method | |
US20050258502A1 (en) | Chip package, image sensor module including chip package, and manufacturing method thereof | |
WO2013084553A1 (ja) | 撮像モジュールおよび撮像ユニット | |
US8194162B2 (en) | Imaging device | |
JP2013004534A (ja) | 半導体パッケージ | |
US20130292786A1 (en) | Integrated optical sensor module | |
US10566369B2 (en) | Image sensor with processor package | |
JP2011054805A (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP6939561B2 (ja) | 撮像素子パッケージ、撮像装置及び撮像素子パッケージの製造方法 | |
JP2008277593A (ja) | 回路基板、それを用いた光学デバイス、カメラモジュール、およびその製造方法 | |
WO2011052746A1 (ja) | 素子搭載用基板、半導体モジュール、および携帯機器 | |
US20070206455A1 (en) | Optical device and method for manufacturing the same | |
CN114695145A (zh) | 板级***级封装方法及封装结构 | |
JP2010040721A (ja) | 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法 | |
US10109660B2 (en) | Laminated semiconductor device | |
CN114823372A (zh) | 板级***级封装方法及封装结构 | |
JP2011096952A (ja) | 回路装置およびその製造方法 | |
WO2019077980A1 (ja) | 固体撮像装置 | |
KR102396489B1 (ko) | 카메라 패키징 장치 | |
JP2011096896A (ja) | 素子搭載用基板、半導体モジュール、および携帯機器 | |
JP2005159136A (ja) | Cob実装用の枠体、パッケージ実装用の枠体、及び半導体装置 | |
JP2013051222A (ja) | 素子搭載用基板および半導体モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120928 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20121116 |