JP2011092327A - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP2011092327A JP2011092327A JP2009247635A JP2009247635A JP2011092327A JP 2011092327 A JP2011092327 A JP 2011092327A JP 2009247635 A JP2009247635 A JP 2009247635A JP 2009247635 A JP2009247635 A JP 2009247635A JP 2011092327 A JP2011092327 A JP 2011092327A
- Authority
- JP
- Japan
- Prior art keywords
- input
- rtc
- signal
- unit
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 26
- 238000012360 testing method Methods 0.000 claims description 8
- 238000007689 inspection Methods 0.000 description 32
- 230000006870 function Effects 0.000 description 30
- 238000012545 processing Methods 0.000 description 22
- 238000004891 communication Methods 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 230000002159 abnormal effect Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- 230000005856 abnormality Effects 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 3
- 238000010248 power generation Methods 0.000 description 3
- 238000005034 decoration Methods 0.000 description 2
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Pinball Game Machines (AREA)
Abstract
Description
本発明はパチンコ遊技機等の遊技機に関する。 The present invention relates to a gaming machine such as a pachinko gaming machine.
従来、パチンコ遊技機等の遊技機には、時刻や日付に応じて音声や画像等を変化させて遊技内容に面白味を持たせたり、大当たりの発生時刻を容易に確認できるようにするために、時計ＩＣが搭載されている。 Conventionally, in order to make it easy to check the occurrence time of a jackpot on a gaming machine such as a pachinko gaming machine, by changing the sound and image etc. according to the time and date, to make the game content interesting, A watch IC is installed.
上記遊技機の場合、時計ＩＣの時刻を現実の時刻（正規の時刻）と合致させる必要があるため、工場での製造工程で時計ＩＣに参照用の時計ＩＣの時刻つまり正規の時刻が書き込まれる。時計ＩＣに対する書込みの際は、時計ＩＣが設けられている制御基板上で時計ＩＣと接続されているＣＰＵの入出力部は、ＣＰＵの入出力部の状態を制御するための手段（例えば、制御ＲＯＭ等）が設けられていない場合には、入力状態か出力状態かわからない不安定な状態となっている。ＣＰＵの入出力部が出力状態となっている場合に、時計ＩＣに対して書込みを行うと、時計ＩＣへの信号が出力状態のＣＰＵの入出力部に入力されてＣＰＵが破損する虞がある。このため、ＣＰＵに制御プログラムを格納したＲＯＭ（制御ＲＯＭ）を接続してＣＰＵに入出力部を入力状態に切り替えるためのコマンドを送信し、ＣＰＵの入出力部を入力状態に切り替えてから時計ＩＣに対して信号入力を行っていた。しかしながら、ＣＰＵに制御ＲＯＭを接続してコマンドを送信する方法は、製造工程において手間が掛かかり、大量生産するには製造効率が悪くなるという問題があった。 In the case of the above gaming machine, it is necessary to make the time of the clock IC coincide with the actual time (regular time). Therefore, the time of the reference clock IC, that is, the regular time is written in the clock IC in the manufacturing process at the factory. . When writing to the timepiece IC, the CPU input / output unit connected to the timepiece IC on the control board on which the timepiece IC is provided is a means for controlling the state of the CPU input / output unit (for example, control When the ROM or the like is not provided, the input state or the output state is not known. If the input / output unit of the CPU is in the output state, writing to the timepiece IC may cause a signal to the clock IC to be input to the input / output unit of the CPU in the output state and damage the CPU. . For this reason, a ROM (control ROM) storing a control program is connected to the CPU, a command for switching the input / output unit to the input state is transmitted to the CPU, and the clock IC is switched after the input / output unit of the CPU is switched to the input state. Signal input. However, the method of connecting the control ROM to the CPU and transmitting the command has a problem in that it takes time in the manufacturing process and the manufacturing efficiency deteriorates for mass production.
本発明は、上記問題点に鑑みてなされたもので、製造工程において、時計ＩＣであるＲＴＣ（リアルタイムクロック）が設けられている制御基板上で、ＲＴＣに接続されているＣＰＵに対して制御ＲＯＭを実装してコマンドを送信し、前記ＣＰＵの入出力部を入力状態に切り替えるような手間を掛けなくとも、前記ＣＰＵを破損することなく、前記ＲＴＣへの時刻の書込みや前記ＲＴＣの機能検査を行うことができるように構成した制御基板を備え、効率よく大量生産可能な遊技機、及び前記ＲＴＣへの書込みや前記ＲＴＣの機能を検査するための書込み装置、さらには前記制御基板を備えるとともに前記書き込み装置が一体的に設けられた遊技機を提供することを目的とするものである。 The present invention has been made in view of the above-described problems. In a manufacturing process, a control ROM for a CPU connected to an RTC is provided on a control board on which an RTC (real time clock) which is a clock IC is provided. The time is written to the RTC and the function of the RTC is checked without damaging the CPU without taking the trouble of switching the input / output unit of the CPU to the input state. A control board configured to be able to perform, a gaming machine capable of efficiently mass-producing, a writing device for inspecting the writing to the RTC and the function of the RTC, and further including the control board and the above-mentioned It is an object of the present invention to provide a gaming machine in which a writing device is integrally provided.
上記課題を解決するために、本発明遊技機は、請求項１に記載のように、遊技の制御を行うための制御基板にＲＴＣを備えた遊技機において、前記制御基板には、第一のＣＰＵと前記ＲＴＣが信号制御部を介して接続されるように設けられるとともに、前記信号制御部に第一信号を入力するための第一入力部と、前記信号制御部と前記ＲＴＣを接続する信号ラインに接続されるように前記ＲＴＣに第二信号を入力するための第二入力部が設けられ、前記第一のＣＰＵは、起動の際にＣＰＵ入出力部状態制御プログラムが接続作動状態とされている場合には入出力部の入出力状態が予め定められた状態に設定される一方、前記ＣＰＵ入出力部状態制御プログラムが接続作動状態でない場合には予め定められた状態に固定されない不安定な状態となり、前記ＲＴＣは、前記第二信号が入力されたことを契機に時刻の設定が可能に構成され、前記信号制御部は、所定の前記第一信号が入力されない場合に前記ＲＴＣから出力された信号が前記第一のＣＰＵに入力されることを可能とする一方、所定の前記第一信号が入力された場合に前記第二入力部から入力された前記第二信号が前記第一のＣＰＵに入力されることを阻止することを要旨とするものである。 In order to solve the above-mentioned problems, the gaming machine according to the present invention is a gaming machine having an RTC on a control board for controlling a game as described in claim 1, wherein the control board includes a first A CPU and the RTC are provided so as to be connected via a signal control unit, a first input unit for inputting a first signal to the signal control unit, and a signal for connecting the signal control unit and the RTC A second input unit for inputting a second signal to the RTC is provided so as to be connected to a line. When the first CPU is started, a CPU input / output unit state control program is set to a connection operation state. The input / output state of the input / output unit is set to a predetermined state, while the CPU input / output unit state control program is not fixed in the predetermined state when the CPU input / output unit state control program is not in the connection operation state. State and The RTC is configured to be able to set the time when the second signal is input, and the signal control unit is output from the RTC when the predetermined first signal is not input. While the signal can be input to the first CPU, the second signal input from the second input unit when the predetermined first signal is input is input to the first CPU. The gist is to prevent input.
また本発明遊技機は、請求項２に記載のように、請求項１に係り、前記信号制御部は、所定の前記第一信号が前記第一入力部に入力された場合にハイインピーダンス状態となるように構成され、前記第二信号は、前記信号制御部が前記ハイインピーダンス状態となった後で前記第二入力部に入力されることを要旨とするものである。 In addition, according to a second aspect of the present invention, the gaming machine according to the first aspect, wherein the signal control unit is in a high impedance state when a predetermined first signal is input to the first input unit. The second signal is input to the second input unit after the signal control unit enters the high impedance state.
また本発明遊技機は、請求項３に記載のように、請求項２に係り、前記信号制御部は、前記第一入力部に入力された第一信号の種別に応じて、前記信号制御部に対して入力された前記第一信号以外の信号をそのまま出力する状態と前記ハイインピーダンス状態のいずれかの状態となるように構成されたスリーステートバッファＩＣであることを要旨とするものである。 The gaming machine according to the present invention is also related to claim 2 according to claim 3, wherein the signal control unit is configured to control the signal control unit according to the type of the first signal input to the first input unit. The three-state buffer IC is configured to be in either a state in which a signal other than the first signal input to is output as it is or a state in the high impedance state.
また本発明遊技機は、請求項４に記載のように、請求項１〜３のいずれか１項に係り、前記第二入力部は、複数の信号入力部からなる信号入力部群として構成され、前記信号入力部群のそれぞれの信号入力部には信号の入力順が予め設定されていることを要旨とするものである。 According to a fourth aspect of the present invention, there is provided the gaming machine according to any one of the first to third aspects, wherein the second input unit is configured as a signal input unit group including a plurality of signal input units. The gist of the invention is that the input order of signals is preset in each signal input section of the signal input section group.
また本発明遊技機は、請求項５に記載のように、請求項１〜４のいずれか１項に係り、前記第二信号の前記第二入力部への入力は、前記第一のＣＰＵに対してリセット信号が入力されている状態で行われることを要旨とするものである。 Moreover, this invention gaming machine concerns on any one of Claims 1-4 as described in Claim 5, The input to said 2nd input part of said 2nd signal is said 1st CPU. On the other hand, it is performed in a state where a reset signal is input.
また本発明書込み装置は、請求項６に記載のように、また本発明遊技機は、請求項１１に記載のように請求項１〜５のいずれか１項に係り、前記第一入力部及び第二入力部と接続可能な接続部と、前記第一信号を入力した後に前記第二信号を入力するように制御する制御部とが設けられていることを要旨とするものである。 Further, the writing device of the present invention is as described in claim 6, and the gaming machine of the present invention is according to any one of claims 1 to 5, as in claim 11, the first input unit and The gist of the invention is that a connection portion connectable to the second input portion and a control portion that controls to input the second signal after inputting the first signal are provided.
また本発明書込み装置は、請求項７に記載のように、請求項６に係り、また本発明遊技機は請求項１２に記載のように、請求項１１に係り、前記制御部に接続された電波時計が設けられているとともに、前記制御部は、第二のＣＰＵと、該第二のＣＰＵの制御手段が格納された制御ＲＯＭと、ＲＡＭと、電源とを備え、前記接続部は、前記第一入力部及び第二入力部と接続可能な入出力ピンを備えていることを要旨とするものである。 The writing device of the present invention is related to claim 6 as described in claim 7, and the gaming machine of the present invention is connected to the control unit according to claim 11 as described in claim 12. A radio timepiece is provided, and the control unit includes a second CPU, a control ROM storing a control unit of the second CPU, a RAM, and a power source. The gist of the invention is that it includes an input / output pin connectable to the first input unit and the second input unit.
また本発明書込み装置及は、請求項８に記載のように、請求項６又は７に係り、また本発明遊技機は、請求項１３に記載のように請求項１１又は１２に係り、前記制御部は、前記ＲＴＣのチップイネーブル端子と接続された入力部と、前記ＲＴＣのクロック端子と接続された入力部と、前記ＲＴＣのデータインプット端子と接続された入力部とを少なくとも備えた前記第二入力部に対して、前記チップイネーブル端子、前記クロック端子、前記データインプット端子の順に信号入力を行うように予め設定された制御手順にもとづいて制御するように構成されていることを要旨とするものである。 Further, the writing device of the present invention relates to claim 6 or 7 as described in claim 8, and the gaming machine of the present invention relates to claim 11 or 12 as described in claim 13 of the control. The second section includes at least an input section connected to the chip enable terminal of the RTC, an input section connected to the clock terminal of the RTC, and an input section connected to the data input terminal of the RTC. The gist of the invention is that the input unit is controlled based on a control procedure set in advance so as to input signals in the order of the chip enable terminal, the clock terminal, and the data input terminal. It is.
また本発明書込み装置は、請求項９に記載のように、請求項６〜８のいずれか１項に係り、また本発明遊技機は、請求項１４に記載のように請求項１１〜１３のいずれか１項に係り、前記接続部と前記第一入力部、前記第二入力部及び第三入力部とが接続されることにより、前記ＲＴＣへの時刻の書き込みと、前記ＲＴＣに書き込まれた時刻の読み出しと、前記制御基板の機能検査として少なくとも前記ＲＴＣに書き込まれた時刻と前記電波時計の時刻との照合が可能に構成されていることを要旨とするものである。 Further, the writing device of the present invention is related to any one of claims 6 to 8 as described in claim 9, and the gaming machine of the present invention is based on claims 11 to 13 as described in claim 14. According to any one of the above items, when the connection unit is connected to the first input unit, the second input unit, and the third input unit, time writing to the RTC and writing to the RTC are performed. The gist of the invention is that it is possible to collate at least the time written in the RTC and the time of the radio timepiece as a function test of the control board.
また本発明書込み装置及は、請求項１０に記載のように、請求項６〜９のいずれか１項に係り、また本発明遊技機は、請求項１５に記載のように請求項１１〜１４のいずれか１項に係り、前記制御ＲＯＭには、前記ＲＴＣへの時刻の書き込みが正常に行われたか否かを判断する手順及び、バックアップ電源使用中に前記ＲＴＣに書き込まれた時刻が正常に進行していたか否かを判断する手順が格納されていることを要旨とするものである。 Further, the writing device of the present invention is related to any one of claims 6 to 9 as described in claim 10, and the gaming machine of the present invention is based on claims 11 to 14 as described in claim 15. According to any one of the above, in the control ROM, the procedure for determining whether or not the writing of the time to the RTC has been normally performed, and the time that the writing to the RTC during the use of the backup power source is normal The gist is that a procedure for determining whether or not it has progressed is stored.
請求項１の本発明遊技機は、前記第一のＣＰＵと前記ＲＴＣが前記信号制御部を介して接続されるように設けられ、前記信号制御部により前記第一のＣＰＵへの入力が阻止されることにより、前記第一のＣＰＵの入出力部の入出力状態が不安定なところに電圧がかかる虞がなくなる。それゆえ、前記ＲＴＣの時刻を設定する際に入力される前記第二信号の電圧が、入出力状態が不安定な前記第一のＣＰＵにかかって前記第一のＣＰＵが破損することを防止できる。 The gaming machine of the present invention according to claim 1 is provided such that the first CPU and the RTC are connected via the signal control unit, and the signal control unit prevents input to the first CPU. This eliminates the possibility of voltage being applied where the input / output state of the input / output unit of the first CPU is unstable. Therefore, it is possible to prevent the voltage of the second signal input when setting the RTC time from being applied to the first CPU whose input / output state is unstable and damaging the first CPU. .
請求項２の本発明遊技機は、所定の前記第一の信号が入力された場合、前記信号制御部がハイインピーダンス状態となるため、前記第一のＣＰＵと前記ＲＴＣの双方に向かう前記第二の信号が前記第一のＣＰＵに入力されることをより確実に防止することができる。 In the gaming machine according to the second aspect of the present invention, when the predetermined first signal is input, the signal control unit enters a high impedance state, and therefore the second CPU heading to both the first CPU and the RTC. Can be reliably prevented from being input to the first CPU.
請求項３の本発明遊技機は、前記信号制御部として市販のスリーステートバッファＩＣを用いることができる。このため、本発明遊技機を安価で簡単に製造することができる。 In the gaming machine of the third aspect of the present invention, a commercially available three-state buffer IC can be used as the signal control unit. For this reason, the gaming machine of the present invention can be easily manufactured at low cost.
請求項４の本発明遊技機は、複数の信号入力部からなる信号入力部群として構成される第二信号入力部に対して、信号の入力順が予め設定されていることにより、前記ＲＴＣに対する前記第二信号の入力を確実にすることができる。 In the gaming machine of the present invention according to claim 4, the signal input order is set in advance for the second signal input unit configured as a signal input unit group including a plurality of signal input units. The input of the second signal can be ensured.
請求項５の本発明遊技機は、前記第一のＣＰＵが確実に機能を停止した状態で前記第二信号が前記第二入力部に入力されるため、前記ＣＰＵ入出力部状態制御プログラムが前記第一のＣＰＵに接続されている状態であったとしても、前記ＣＰＵ入出力部状態制御プログラムが前記第一のＣＰＵに不必要な動作をさせる虞はなく、前記第二信号を前記ＲＴＣへ安定して入力させることが可能となる。 In the gaming machine of the present invention according to claim 5, since the second signal is input to the second input unit in a state where the function of the first CPU is reliably stopped, the CPU input / output unit state control program is Even if the CPU is connected to the first CPU, the CPU input / output unit state control program does not cause the first CPU to perform unnecessary operations, and the second signal is stable to the RTC. Can be input.
請求項６の本発明書込み装置及び請求項１１の本発明遊技機は、前記制御部と前記第一入力部、前記第二入力部及び前記第三入力部とを接続すると、前記制御部により所定の手順で信号入力が行われるため、信号入力を容易に行うことができる。また、前記第一のＣＰＵの入出力部の入出力状態が不安定な状態での前記第一のＣＰＵへの信号入力を阻止することができる。 The writing device of the present invention of claim 6 and the gaming machine of the present invention of claim 11 are connected by the control unit when the control unit and the first input unit, the second input unit, and the third input unit are connected. Since signal input is performed according to the above procedure, signal input can be performed easily. Further, it is possible to prevent signal input to the first CPU when the input / output state of the input / output unit of the first CPU is unstable.
請求項７の本発明書込み装置及び請求項１２の本発明遊技機は、書込み装置を一体的に構成することができる。 The writing device of the present invention according to claim 7 and the gaming machine of the present invention according to claim 12 can integrally form the writing device.
請求項８の本発明書込み装置及び請求項１３の本発明遊技機は、前記制御部が、複数の入力部を備えた前記第二入力部に対して、特定の順序で信号入力を行うように予め設定された制御手順にもとづいて制御するように構成されていることにより、前記ＲＴＣに対する前記第二信号の入力を確実に行うことができる。 In the writing device of the present invention of claim 8 and the gaming machine of the present invention of claim 13, the control unit inputs signals in a specific order to the second input unit having a plurality of input units. By being configured to control based on a preset control procedure, the second signal can be reliably input to the RTC.
請求項９の本発明書込み装置及び請求項１４の本発明遊技機は、同一の接続部を用いて、前記ＲＴＣへの書込みと読み出し及び前記ＲＴＣの機能検査を行うだけではなく、前記制御基板の他の機能検査も行うことが可能となり、接続部を複数用意することによる製造工程での負担が軽減される。 The writing device of the present invention according to claim 9 and the gaming machine of the present invention according to claim 14 not only perform writing and reading to the RTC and functional inspection of the RTC, but also the function board of the control board using the same connection portion. Other functional inspections can also be performed, and the burden on the manufacturing process due to the provision of a plurality of connection portions is reduced.
請求項１０の本発明書込み装置及び請求項１５の本発明遊技機は、前記制御ＲＯＭに、前記ＲＴＣへの時刻の書き込みが正常に行われたか否かを判断する手順及び、バックアップ電源使用中に前記ＲＴＣに書き込まれた時刻が正常に進行していたか否かを判断する手順が格納されていることにより、前記ＲＴＣが不良である場合に確実に発見することが可能となる。 The writing device of the present invention according to claim 10 and the gaming machine of the present invention according to claim 15 are configured to determine whether or not time writing to the RTC has been normally performed in the control ROM, and while using a backup power source. Since a procedure for determining whether or not the time written in the RTC has progressed normally is stored, it is possible to surely find out when the RTC is defective.
以下に本発明の実施の形態について図面を用いて詳細に説明する。図１は、ＲＴＣ（リアルタイムクロック）書込み装置１と遊技機のサブ制御基板６の機能を表すブロック図である。サブ制御基板６が本発明遊技機の制御基板であり、ＲＴＣ書込み装置１が本発明書込み装置又は本発明遊技機の書き込み装置である。ＲＴＣ書込み装置１は遊技機とは別個に設けてもよいし、遊技機内部に遊技機と一体的に設けてもよい。サブ制御基板６は、電源生成回路部、時計ＩＣであるＲＴＣからなるＲＴＣ回路部、遊技状況に応じて音声を出す音声回路部、遊技状況に応じて電飾を点灯させたり駆動役物を動作させたりするために用いられる電飾用・駆動用シリアルバス通信インターフェース部、主制御基板からの命令の受信等に用いられる主基板コマンドシリアル通信インターフェース部、演出制御基板との命令の送受信等に用いられる演出制御基板コマンドシリアル通信インターフェース部と各部の処理を行う中央演算処理装置を備えている。ＲＴＣ回路部が、音声回路部や電飾用・駆動用シリアルバス通信インターフェース部等が接続されている中央演算処理装置に接続されていることにより、日時に応じた音声を出す等の演出を行うことが可能となる。なお、ＲＴＣ回路部は、サブ制御基板と接続されておりＲＴＣを搭載可能な制御基板であれば、主制御基板や演出基板等の他の制御基板に設けてもよい。 Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a block diagram showing functions of an RTC (real time clock) writing device 1 and a sub-control board 6 of a gaming machine. The sub-control board 6 is a control board of the gaming machine of the present invention, and the RTC writing device 1 is the writing apparatus of the present invention or the writing apparatus of the gaming machine of the present invention. The RTC writing device 1 may be provided separately from the gaming machine, or may be provided integrally with the gaming machine inside the gaming machine. The sub-control board 6 is a power generation circuit unit, an RTC circuit unit composed of an RTC that is a clock IC, an audio circuit unit that emits a sound according to a game situation, and lights up an electric decoration or operates a driving agent according to the game situation Used for lighting / driving serial bus communication interface part used to control, main board command serial communication interface part used for receiving commands from the main control board, etc. A production control board command serial communication interface unit and a central processing unit for processing each unit. The RTC circuit unit is connected to the central processing unit to which the audio circuit unit, the lighting / driving serial bus communication interface unit, etc. are connected, thereby producing effects such as producing sound according to the date and time. It becomes possible. The RTC circuit unit may be provided on another control board such as a main control board or a production board as long as it is connected to the sub-control board and can mount the RTC.
一方、ＲＴＣ書込み装置１は、検査用電源生成部、サブ制御基板生成電源検査部、ＲＴＣ書込み装置部、基準時間発生部、音声回路検査部、電飾用・駆動用シリアルバス通信検査部、主基板コマンドシリアル通信検査部、演出制御基板コマンドシリアル通信検査部と、各部の処理を行う中央演算処理装置と、サブ制御基板生成電源検査部、ＲＴＣ書込み装置部、音声回路検査部、電飾用・駆動用シリアルバス通信検査部、主基板コマンドシリアル通信検査部、演出制御基板コマンドシリアル通信検査部の各部に書込み又は検査を行わせる検査操作部と、各部の検査結果を報知する検査結果報知部とを備えている。ＲＴＣ書込み装置部は、本発明書込み装置の主要部分で、電波時計である基準時間発生部が接続されており、電波時計時刻をサブ制御基板６のＲＴＣに書き込むとともに、ＲＴＣに時刻が正常に書き込まれたかどうか及びサブ制御基板６のバックアップ電源時にＲＴＣの時刻が正常に進行しているかどうかを検査する部である。また、サブ制御基板生成電源検査部、音声回路検査部、電飾用・駆動用シリアルバス通信検査部、主基板コマンドシリアル通信検査部、演出制御基板コマンドシリアル通信検査部は、それぞれ、サブ制御基板６に設けられた、電源生成回路部、音声回路部、電飾用・駆動用シリアルバス通信インターフェース部、主基板コマンドシリアル通信インターフェース部、演出制御基板コマンドシリアル通信インターフェース部の機能検査を行う部である。 On the other hand, the RTC writing device 1 includes an inspection power generation unit, a sub-control board generation power supply inspection unit, an RTC writing unit, a reference time generation unit, an audio circuit inspection unit, an electrical decoration / drive serial bus communication inspection unit, Substrate command serial communication inspection unit, production control substrate command serial communication inspection unit, central processing unit for processing each unit, sub-control board generation power supply inspection unit, RTC writing device unit, voice circuit inspection unit, An inspection operation unit for writing or inspecting each part of the driving serial bus communication inspection unit, the main board command serial communication inspection part, and the production control board command serial communication inspection part, and an inspection result notification part for informing the inspection result of each part; It has. The RTC writing unit is a main part of the writing device of the present invention, and is connected to a reference time generating unit that is a radio clock. The radio clock time is written to the RTC of the sub-control board 6 and the time is normally written to the RTC. This is a unit for inspecting whether or not the RTC time is proceeding normally at the time of backup power supply of the sub-control board 6. In addition, the sub-control board generation power supply inspection section, the audio circuit inspection section, the lighting / drive serial bus communication inspection section, the main board command serial communication inspection section, and the production control board command serial communication inspection section are respectively sub-control boards. 6 is a unit that performs a function test of the power generation circuit unit, the audio circuit unit, the lighting / drive serial bus communication interface unit, the main board command serial communication interface unit, and the production control board command serial communication interface unit. is there.
本実施例では、１つのＲＴＣ書込み装置１に、サブ制御基板６に設けられたＲＴＣに書き込む機能とＲＴＣの機能を検査する機能及びサブ制御基板に設けられたその他の各部を検査する機能を持たせているが、必ずしもＲＴＣ書込み装置をこのように構成する必要はない。ＲＴＣ書込み装置１には、ＲＴＣに書き込む機能だけを持たせるようにし、検査する装置は別個に設けてもよい。また、ＲＴＣ書込み装置１を、図５に示すようにＲＴＣに書き込む機能とＲＴＣの機能を検査する機能に特化させて構成し、サブ制御基板６に設けられた各部を検査する装置は別個に設けるようにしてもよい。ＲＴＣ書込み装置１の構成をいかにするかは、例えばサブ制御基板の製造工程において、できるだけ作業上の手間がかからないように適宜選択される。 In this embodiment, one RTC writing device 1 has a function of writing to the RTC provided on the sub-control board 6, a function of checking the function of the RTC, and a function of checking other parts provided on the sub-control board. However, it is not always necessary to configure the RTC writing device in this way. The RTC writing device 1 may have only a function of writing to the RTC, and a device for inspecting may be provided separately. In addition, the RTC writing device 1 is configured to specialize in the function of writing to the RTC and the function of inspecting the function of the RTC as shown in FIG. 5, and the device for inspecting each part provided in the sub-control board 6 is separately provided. You may make it provide. The configuration of the RTC writing device 1 is appropriately selected so that, for example, in the manufacturing process of the sub control board, as little work as possible is required.
図２は、ＲＴＣ書込み装置が遊技機と別個に設けられている場合における、ＲＴＣ書込み装置１の外観図である。図３は、ＲＴＣ書込み装置に遊技機のサブ制御基板６を接続する様子を示した図である。ＲＴＣ書込み装置１は、図２に示すように、ピン台１１の上面に基板固定部１３、前面にパネル操作部１２、左側面にレバー１４、後面に電力供給用プラグを備えている。電力供給用プラグをＡＣ１００Ｖコンセントに接続することでＲＴＣ書込み装置１に電力が供給される。また、パネル操作部１２には、右下側にＲＴＣ書込み装置１を作動開始させるためのスタートスイッチ１９と作動停止させるためのストップスイッチ２０が設けられ、上側にはピン台１１内部の電波時計５が計測する時間等を示す液晶表示部１５が設けられ、左下側には、ＲＴＣ６５への書込み処理が正常に終了したことを示す正常終了報知ＬＥＤ１６とＲＴＣ６５への書込み処理が異常終了したことを示す異常終了１報知ＬＥＤ１７及びＲＴＣ６５の機能検査が異常終了したことを示す異常終了２報知ＬＥＤ１８が設けられている。 FIG. 2 is an external view of the RTC writing device 1 when the RTC writing device is provided separately from the gaming machine. FIG. 3 is a diagram showing a state in which the sub-control board 6 of the gaming machine is connected to the RTC writing device. As shown in FIG. 2, the RTC writing device 1 includes a substrate fixing unit 13 on the top surface of the pin base 11, a panel operation unit 12 on the front surface, a lever 14 on the left side surface, and a power supply plug on the rear surface. Power is supplied to the RTC writing device 1 by connecting the power supply plug to an AC 100V outlet. Further, the panel operation unit 12 is provided with a start switch 19 for starting the operation of the RTC writing device 1 and a stop switch 20 for stopping the operation on the lower right side, and on the upper side, a radio clock 5 inside the pin base 11. A liquid crystal display unit 15 indicating the time to measure is provided, and the lower left side indicates that the writing process to the RTC 65 has ended normally and the writing process to the RTC 65 has ended abnormally. An abnormal end 1 notification LED 17 and an abnormal end 2 notification LED 18 indicating that the function test of the RTC 65 has ended abnormally are provided.
ＲＴＣ書き込み装置１を用いてサブ制御基板６に設けられたＲＴＣ６５に時刻を書き込む際には、レバー１４を引くと基板固定部１３が開いて、図３に示すように、ピン台１１から突出している入出力ピン４が見える状態となるので、入出力ピン４にサブ制御基板６を近づけ、入出力ピン４に対してサブ制御基板６に設けられたスルーホール６３とコネクタ６６（後述する）の位置決めを行い、基板固定部１３にサブ制御基板６を固定する。その後、引いたレバー１４を戻すと、基板固定部１４の開いた部分が閉まり、基板固定部１の内部にサブ制御基板６が固定された状態となる。本実施例では、ＲＴＣ書込み装置１を固定した状態で、サブ制御基板６を近づけて基板固定部１３に固定しているが、サブ制御基板６を固定した状態で、ＲＴＣ書込み装置１の入出力ピン４を近づけるようにしてもよい。このようにすれば、外部から信号を入力等しても不正に利益を得ることができない、つまり、遊技に影響を与える度合いが低い役割の制御基板にＲＴＣ６５を設け、そのケースの一部に予め開口を形成しておき、その開口からＲＴＣ書込み装置１の入出力ピン４を近づけることで、制御基板の製造工程だけでなく、出荷後においてもＲＴＣ書込み装置１を用いてＲＴＣ６５に時刻を書き込むことが可能となる。なお、本発明において、ＲＴＣ書込み装置１の前面とは、パネル操作部側のことである。また、ＲＴＣ書込み装置１の左側面、右側面、上面、下面、後面とは、ＲＴＣ書込み装置を前面から見た場合の左側面、右側面、上面、下側、後面のことである。 When writing the time to the RTC 65 provided on the sub-control board 6 using the RTC writing device 1, the board fixing portion 13 is opened by pulling the lever 14, and as shown in FIG. Since the input / output pin 4 is visible, the sub control board 6 is brought close to the input / output pin 4, and a through hole 63 provided in the sub control board 6 and a connector 66 (described later) are provided to the input / output pin 4. Positioning is performed, and the sub-control board 6 is fixed to the board fixing portion 13. Thereafter, when the pulled lever 14 is returned, the opened portion of the substrate fixing portion 14 is closed, and the sub control substrate 6 is fixed inside the substrate fixing portion 1. In this embodiment, with the RTC writing device 1 fixed, the sub-control board 6 is approached and fixed to the board fixing unit 13. However, the input / output of the RTC writing apparatus 1 is fixed with the sub-control board 6 fixed. You may make it the pin 4 approach. In this way, even if a signal is input from the outside, the profit cannot be obtained illegally, that is, the RTC 65 is provided on the control board having a role that has a low influence on the game, and a part of the case is preliminarily provided. By forming an opening and bringing the input / output pin 4 of the RTC writing device 1 close to the opening, the time is written to the RTC 65 using the RTC writing device 1 not only in the manufacturing process of the control board but also after the shipment. Is possible. In the present invention, the front surface of the RTC writing device 1 is the panel operation unit side. The left side, right side, upper surface, lower surface, and rear surface of the RTC writing device 1 are the left side, right side, upper surface, lower side, and rear surface when the RTC writing device is viewed from the front.
図４はスリーステートバッファＩＣの端子配置図であり、ＯＥはＯＥ（アウトプットイネーブル）端子、Ａは信号入力端子、Ｙは信号出力端子である。スリーステートバッファＩＣは、本発明遊技機の信号制御部であり、サブ制御基板６において第一のＣＰＵ６１とＲＴＣ６５の間に設けられる。すなわち、サブ制御基板６には、第一のＣＰＵ６１とＲＴＣ６５がスリーステートバッファＩＣを介して接続されるように設けられる。本発明遊技機では、市販のスリーステートバッファＩＣを使用している。一般に、スリーステートバッファとは、ＯＥ端子と信号入力端子と出力端子を備え、ＯＥ端子には出力を制御する信号が入力される。スリーステートバッファの出力は、ＯＥ端子に入力される制御信号によって、信号入力端子に入力されたＨ（Ｈｉｇｈレベル）あるいはＬ（Ｌｏｗレベル）の信号がそのまま出力端子にＨあるいはＬの信号として出力される状態と、スリーステートバッファ内部がハイインピーダンス状態となり信号が出力されない状態とをとる。すなわち、スリーステートバッファの出力は、Ｈ、Ｌ、ハイインピーダンス（正確には、スリーステートバッファ内部がハイインピーダンス状態となり信号が出力されない状態であるが、便宜上、この場合の出力をハイインピーダンスという。）の三つの状態のいずれかとなる。 FIG. 4 is a terminal layout diagram of the three-state buffer IC, where OE is an OE (output enable) terminal, A is a signal input terminal, and Y is a signal output terminal. The three-state buffer IC is a signal control unit of the gaming machine of the present invention, and is provided between the first CPU 61 and the RTC 65 in the sub-control board 6. In other words, the sub-control board 6 is provided such that the first CPU 61 and the RTC 65 are connected via the three-state buffer IC. In the gaming machine of the present invention, a commercially available three-state buffer IC is used. In general, a three-state buffer includes an OE terminal, a signal input terminal, and an output terminal, and a signal for controlling output is input to the OE terminal. As for the output of the three-state buffer, an H (High level) or L (Low level) signal input to the signal input terminal is directly output as an H or L signal to the output terminal according to a control signal input to the OE terminal. And a state in which the inside of the three-state buffer is in a high impedance state and no signal is output. That is, the output of the three-state buffer is H, L, and high impedance (precisely, the inside of the three-state buffer is in a high impedance state and no signal is output, but for convenience, the output in this case is referred to as high impedance). One of the three states.
ここで、本発明の信号制御部は、第一入力部から入力された第一信号に応じて出力信号を切り替え可能な信号切り替え手段に相当すると共に、第一のＣＰＵ６１（サブ制御基板のＣＰＵ）に対する信号の入力を制御する信号入力制御部（換言すれば、第一のＣＰＵ６１に対する信号の出力を制御する信号出力制御部に相当する）に相当し、ＲＴＣ６５及び第一のＣＰＵ６１からの信号入力は許可する一方でＲＴＣ書き込み装置１から印可された信号が第一のＣＰＵ６１に対して入力されるのを阻止するための信号入力阻止手段として構成されている。また、本実施例では後述するＲＴＣ６５の４つの端子に合わせてスリーステートバッファＩＣが１つずつ計４つ設けられてバッファ部６２を構成している。尚、これら４つのスリーステートバッファＩＣに対するＯＥ信号の印可は後述するスルーホール６３１を介して同時に行われる。これにより各スリーステートバッファＩＣが一斉に後述するハイインピーダンス状態となる。また、ＲＴＣ６５のＤＯ端子と接続されるスリーステートバッファＩＣのみ入出力の向きが他とは逆に配置されている。なお、これら４つのスリーステートバッファＩＣはワンパッケージで構成してもよい。 Here, the signal control unit of the present invention corresponds to a signal switching unit capable of switching an output signal according to the first signal input from the first input unit, and the first CPU 61 (CPU of the sub control board). Corresponds to a signal input control unit (in other words, corresponds to a signal output control unit that controls output of a signal to the first CPU 61), and signal inputs from the RTC 65 and the first CPU 61 are While permitting, it is configured as signal input blocking means for blocking the signal applied from the RTC writing device 1 from being input to the first CPU 61. Further, in this embodiment, a total of four three-state buffer ICs are provided in accordance with four terminals of the RTC 65 described later to constitute the buffer unit 62. The application of the OE signal to these four three-state buffer ICs is simultaneously performed through a through hole 631 described later. As a result, the three-state buffer ICs simultaneously enter a high-impedance state described later. Also, only the three-state buffer IC connected to the DO terminal of the RTC 65 is arranged in the opposite direction of input / output. Note that these four three-state buffer ICs may be configured in one package.
表１は本発明遊技機におけるスリーステートバッファＩＣの機能表である。ＨはＨｉｇｈレベル、ＬはＬｏｗレベル、ＸはＨまたはＬのどちらか、Ｚはハイインピーダンスを表す。図４に示すように、ＯＥ端子は負論理となっているので、ＯＥ端子にＬ信号が入力されると、スリーステートバッファＩＣは出力可能な状態となる。すなわち、ＯＥ端子にＬ信号が入力された後に、Ａ端子にＨ信号が入力されるとＹ端子の出力はＨ信号となり、Ａ端子にＬ信号が入力されるとＹ端子の出力はＬ信号となる。一方、ＯＥ端子にＨ信号が入力されると、スリーステートバッファＩＣは出力不可能なハイインピーダンス状態となる。すなわち、ＯＥ端子にＨ信号が入力された後に、Ａ端子にＨまたはＬ信号を入力しても、Ｙ端子の出力はハイインピーダンスとなる。本発明遊技機は、上記スリーステートバッファＩＣをハイインピーダンス状態にした後に、ＲＴＣ６５への書込みを行うことにより、ＲＴＣ６５への書込み信号が第一のＣＰＵ６１に対して入力されることを阻止する。 Table 1 is a function table of the three-state buffer IC in the gaming machine of the present invention. H represents a high level, L represents a low level, X represents either H or L, and Z represents a high impedance. As shown in FIG. 4, since the OE terminal has negative logic, when an L signal is input to the OE terminal, the three-state buffer IC is ready for output. That is, when an H signal is input to the A terminal after the L signal is input to the OE terminal, the output of the Y terminal becomes the H signal, and when the L signal is input to the A terminal, the output of the Y terminal becomes the L signal. Become. On the other hand, when the H signal is input to the OE terminal, the three-state buffer IC enters a high impedance state where output is impossible. That is, even if the H or L signal is input to the A terminal after the H signal is input to the OE terminal, the output of the Y terminal becomes high impedance. The gaming machine of the present invention prevents the write signal to the RTC 65 from being input to the first CPU 61 by writing to the RTC 65 after setting the three-state buffer IC to the high impedance state.
図５は、ＲＴＣ書込み装置１をＲＴＣへの書込み、ＲＴＣからの読み出し、ＲＴＣの機能検査に特化して、図１に示す他の機能検査部を省いた構成、あるいは、図１に示すＲＴＣ書き込み装置部の構成と、遊技機のサブ制御基板６の構成を表すブロック図である。ＲＴＣ書込み装置１には、書込み制御基板３と電波時計５及び入出力ピン４が設けられている。電波時計５は、正確な現在時刻を取得するためのものであり、電波時計から取得した時刻が、ＲＴＣ６５に時刻を書き込む際及びＲＴＣ６５の機能を検査する際の基準時刻となる。電波時計５は、書込み制御基板３に接続されている。書込み制御基板３は、本発明書込み装置及び本発明遊技機の制御部であり、電源３１と第二のＣＰＵ３２とＧＰＩＯ３３と制御ＲＯＭ３４とＲＡＭ３５を備える。電源３１は、ＲＴＣ書込み装置１と遊技機の制御基板６に電力を供給するためのものでる。また、ＧＰＩＯ３３は入出力ポート、制御ＲＯＭ３４は第二のＣＰＵ３２が行う制御手順が格納されたメモリ、ＲＡＭ３５は電波時計３５から取得した時刻データ等のデータを格納可能なメモリである。なお、制御ＲＯＭ３４とＲＡＭ３５及び入出力ポートＧＰＩＯ３３は第二のＣＰＵ３２と一体的に構成してもよい。 FIG. 5 shows a configuration in which the RTC writing apparatus 1 is specialized for writing to the RTC, reading from the RTC, and RTC function inspection, omitting the other function inspection units shown in FIG. 1, or the RTC writing shown in FIG. It is a block diagram showing the structure of an apparatus part, and the structure of the sub control board 6 of a game machine. The RTC writing device 1 is provided with a writing control board 3, a radio timepiece 5 and an input / output pin 4. The radio timepiece 5 is for obtaining an accurate current time, and the time obtained from the radio timepiece is used as a reference time when writing the time into the RTC 65 and inspecting the function of the RTC 65. The radio timepiece 5 is connected to the write control board 3. The writing control board 3 is a control unit of the writing device of the present invention and the gaming machine of the present invention, and includes a power supply 31, a second CPU 32, a GPIO 33, a control ROM 34, and a RAM 35. The power supply 31 is for supplying power to the RTC writing device 1 and the control board 6 of the gaming machine. The GPIO 33 is an input / output port, the control ROM 34 is a memory storing a control procedure performed by the second CPU 32, and the RAM 35 is a memory capable of storing data such as time data acquired from the radio clock 35. The control ROM 34, the RAM 35, and the input / output port GPIO 33 may be configured integrally with the second CPU 32.
入出力ピン４は７本設けられており、７本の入出力ピン４により本発明書込み装置及び本発明遊技機の接続部が構成される。７本の入出力ピン４のうちの一本の入出力ピン４１は、片側が電源３１に接続されており、反対側がサブ制御基板６のコネクタ６６に接続可能となっていて、サブ制御基板６に電力を供給するために使用される。残りの６本の入出力ピン４２、４３、４４、４５、４６、４７は片側がＧＰＩＯ３３に接続されている。片側がＧＰＩＯ３３に接続されている６本の入出力ピンのうちの１本の入出力ピン４２は、反対側がサブ制御基板６のコネクタ６６に接続可能となっていて、書込み制御基板３からサブ制御基板６へ、第一のＣＰＵ６１をリセットするためのリセット信号を送信するために使用される。片側がＧＰＩＯ３３に接続されている残り５本の入出力ピン４３、４４、４５、４６、４７の反対側は、それぞれサブ制御基板６上のスルーホール６３１、６３２、６３３、６３４、６３５と接続可能となっていて、ＲＴＣ６５への時刻の書き込みや読み出し等に使われる。なお、入出力ピン４１と４２の代わりにハーネスを用いてコネクタ６６と接続してもよい。また、サブ制御基板６への電力供給は、必ずしもＲＴＣ書込み装置１に搭載された電源から行う必要はなく、ＲＴＣ書込み装置１とは別個に設けた電源装置から行ってもよい。 Seven input / output pins 4 are provided, and the seven input / output pins 4 constitute a connecting portion of the writing device of the present invention and the gaming machine of the present invention. One of the seven input / output pins 4 has one input / output pin 41 connected to the power supply 31 and the other side connected to the connector 66 of the sub-control board 6. Used to supply power. The remaining six input / output pins 42, 43, 44, 45, 46, 47 are connected to the GPIO 33 on one side. One input / output pin 42 out of the six input / output pins connected to the GPIO 33 on one side can be connected to the connector 66 of the sub-control board 6, and the sub-control can be controlled from the write control board 3. It is used for transmitting a reset signal for resetting the first CPU 61 to the substrate 6. Opposite sides of the remaining five input / output pins 43, 44, 45, 46, 47 whose one side is connected to the GPIO 33 can be connected to through holes 631, 632, 633, 634, 635 on the sub-control board 6, respectively. It is used for writing and reading time to and from the RTC 65. Note that a harness may be used instead of the input / output pins 41 and 42 to connect to the connector 66. Further, the power supply to the sub-control board 6 is not necessarily performed from the power supply mounted on the RTC writing device 1, and may be performed from a power supply device provided separately from the RTC writing device 1.
一方、サブ制御基板６には、第一のＣＰＵ６１と４つのスリーステートバッファＩＣからなるバッファ部６２とスルーホール６３と時計ＩＣであるＲＴＣ６５とコネクタ６６が設けられている。後述するＲＴＣ６５の端子のうちＤＯ端子と接続されたスリーステートバッファＩＣの出力側及びＲＴＣ６５の端子のうちＣＥ端子、ＤＩ端子、ＣＬＫ端子と接続されたスリーステートバッファＩＣの入力側と第一のＣＰＵ６１とが４本の信号ラインで接続されている一方、ＲＴＣ６５の端子のうちＤＯ端子と接続されたスリーステートバッファＩＣの入力側及びＲＴＣ６５の端子のうちＣＥ端子、ＤＩ端子、ＣＬＫ端子と接続されたスリーステートバッファＩＣの出力側とＲＴＣ６５とが４本の本発明遊技機の信号ラインで接続されている。なお、４本の信号ラインのうち、ＣＥ端子と接続される信号ラインを除いた３本の信号ラインはシリアルラインとなっている。また、コネクタ６６には、ＲＴＣ書込み装置１に設けられている入出力ピン４１と４２が接続可能となっている。コネクタ６６は、図示されていないが、第一のＣＰＵ６１と接続されており、コネクタ６６に入出力ピン４１が接続されることで第一のＣＰＵ６１に電源が供給され、コネクタ６６に入出力ピン４２が接続されることで第一のＣＰＵ６１にリセット信号を送信可能となる。第一のＣＰＵ６１にリセット信号を送信可能に構成したことにより、仮に第一のＣＰＵ６１に制御ＲＯＭが接続された状態であったとしても、リセット信号により第一のＣＰＵ６１を完全に停止させることができるため、ＲＴＣ書き込み装置１がＲＴＣ６５に対して書込みを行っている間に第一のＣＰＵ６１が処理を行うことを防止でき、ＲＴＣ書込み装置１からＲＴＣ６５へ安定して信号を入力することが可能となる。これにより、ＲＴＣ書込み装置１から出力された信号が、第一のＣＰＵ６１に対して入力されることなく、ＲＴＣ６５にのみ入力されることが可能となる。 On the other hand, the sub control board 6 is provided with a first CPU 61, a buffer section 62 including four three-state buffer ICs, a through hole 63, an RTC 65 which is a clock IC, and a connector 66. The output side of the three-state buffer IC connected to the DO terminal among the terminals of the RTC 65 described later, and the input side of the three-state buffer IC connected to the CE terminal, the DI terminal, and the CLK terminal among the terminals of the RTC 65 and the first CPU 61. Are connected by four signal lines, while the RTC 65 terminal is connected to the input side of the three-state buffer IC connected to the DO terminal and the RTC 65 terminal is connected to the CE terminal, DI terminal, and CLK terminal. The output side of the three-state buffer IC and the RTC 65 are connected by four signal lines of the gaming machine of the present invention. Of the four signal lines, the three signal lines excluding the signal line connected to the CE terminal are serial lines. The connector 66 can be connected to input / output pins 41 and 42 provided in the RTC writing device 1. Although not shown, the connector 66 is connected to the first CPU 61. When the input / output pin 41 is connected to the connector 66, power is supplied to the first CPU 61, and the input / output pin 42 is connected to the connector 66. Is connected, the reset signal can be transmitted to the first CPU 61. Since the reset signal can be transmitted to the first CPU 61, even if the control ROM is connected to the first CPU 61, the first CPU 61 can be completely stopped by the reset signal. Therefore, it is possible to prevent the first CPU 61 from performing processing while the RTC writing device 1 is writing to the RTC 65, and it is possible to stably input signals from the RTC writing device 1 to the RTC 65. . Thereby, the signal output from the RTC writing device 1 can be input only to the RTC 65 without being input to the first CPU 61.
スルーホール６３は、５つのスルーホールから構成される。そのうちの一つのスルーホール６３１はスリーステートバッファＩＣのＯＥ端子と接続されており、本発明遊技機の第一の入力部となっている。第一の入力部であるスルーホール６３１には、ＲＴＣ書込み装置１の入出力ピン４３が接続され、バッファ部６２の入出力を制御する信号が入力される。一方、残りのスルーホール６３２、６３３、６３４は本発明遊技機の第二の入力部を構成し、スルーホール６３５は本発明遊技機の第二入力部には相当しないが、第三入力部を構成している。スルーホール６３２、６３３、６３４、６３５は、バッファ部６２とＲＴＣ６５を接続する信号ラインに割り込むように接続されている。本発明の第二入力部及び第三入力部に入力（印可）された信号は、電気の性質上、第二入力部及び第三入力部と接続されている信号ラインを伝わり、第一のＣＰＵ６１及びＲＴＣ６５の双方向へ流れる。しかしながら、本発明を適用してＲＴＣ６５の書込みを行うため、第二入力部及び第三入力部に入力（印可）された信号は第一のＣＰＵ６１に流れ込むことを防止することが可能となる。 The through hole 63 is composed of five through holes. One of the through holes 631 is connected to the OE terminal of the three-state buffer IC and serves as the first input section of the gaming machine of the present invention. The input / output pin 43 of the RTC writing device 1 is connected to the through hole 631 as the first input unit, and a signal for controlling the input / output of the buffer unit 62 is input. On the other hand, the remaining through holes 632, 633, and 634 constitute the second input part of the gaming machine of the present invention, and the through hole 635 does not correspond to the second input part of the gaming machine of the present invention, but the third input part. It is composed. The through holes 632, 633, 634, 635 are connected so as to interrupt a signal line connecting the buffer unit 62 and the RTC 65. The signal input (applied) to the second input unit and the third input unit of the present invention is transmitted through a signal line connected to the second input unit and the third input unit due to the nature of electricity, and the first CPU 61. And flows in both directions of the RTC 65. However, since the RTC 65 is written by applying the present invention, it is possible to prevent the signals input (applied) to the second input unit and the third input unit from flowing into the first CPU 61.
スルーホール６３２は、ＲＴＣ６５のＣＬＫ端子及びスリーステートバッファＩＣの出力端子と接続されている。また、スルーホール６３２は、ＲＴＣ書込み装置１の入出力ピン４４が接続可能となっており、ＲＴＣ書込み装置１からＲＴＣ６５へクロック信号を送信するために使用される。スルーホール６３３は、ＲＴＣ６５のＤＩ端子及びスリーステートバッファＩＣの出力端子と接続されている。また、スルーホール６３３は、ＲＴＣ書込み装置１の入出力ピン４５が接続可能となっており、ＲＴＣ書込み装置１からＲＴＣ６５へデータを送信するために使用される。スルーホール６３４はＲＴＣ６５のＣＥ端子及びスリーステートバッファＩＣの出力端子と接続されている。また、スルーホール６３４は、ＲＴＣ書込み装置１の入出力ピン４６が接続可能となっており、ＲＴＣ書込み装置１からＲＴＣ６５へ選択信号を送信するために使用される。スルーホール６３５は、ＲＴＣ６５のＤＯ端子及びスリーステートバッファＩＣの入力端子と接続されている。また、スルーホール６３５は、ＲＴＣ書込み装置１の入出力ピン４７が接続可能となっており、ＲＴＣ６５から出力されたデータをＲＴＣ書き込み装置１が読み込むために使用される。 The through hole 632 is connected to the CLK terminal of the RTC 65 and the output terminal of the three-state buffer IC. The through hole 632 can be connected to the input / output pin 44 of the RTC writing device 1 and is used to transmit a clock signal from the RTC writing device 1 to the RTC 65. The through hole 633 is connected to the DI terminal of the RTC 65 and the output terminal of the three-state buffer IC. The through hole 633 can be connected to the input / output pin 45 of the RTC writing device 1 and is used to transmit data from the RTC writing device 1 to the RTC 65. The through hole 634 is connected to the CE terminal of the RTC 65 and the output terminal of the three-state buffer IC. The through hole 634 can be connected to the input / output pin 46 of the RTC writing device 1 and is used to transmit a selection signal from the RTC writing device 1 to the RTC 65. The through hole 635 is connected to the DO terminal of the RTC 65 and the input terminal of the three-state buffer IC. The through hole 635 can be connected to the input / output pin 47 of the RTC writing device 1 and is used for the RTC writing device 1 to read data output from the RTC 65.
図８は、本発明遊技機８の一例を示す正面図である。図６は、ＲＴＣ書込み装置と遊技機８を別個に設けた場合における遊技機内部の構成を表すブロック図である。一方、図７は、ＲＴＣ書込み装置を遊技機内部に設け、ＲＴＣ書込み装置と遊技機８を一体的に構成した場合における遊技機内部の構成を表すブロック図である。図６及び図７に示すサブ制御基板６は、図示されていないがＲＴＣ６５及びバッファ部６２を備えている。図７の構成では、ＲＴＣ書込み装置は、本発明遊技機の接続部により、常にサブ制御基板６と接続された状態になっている。図６のようにＲＴＣ書込み装置と遊技機を別個に設けた構成と、図７のようにＲＴＣ書込み装置と遊技機を一体的に設けた構成のどちらの構成としてもよいが、どちらの構成にしても、以下に説明するＲＴＣ６５への時刻の書込み処理及びＲＴＣ６５の機能検査の処理の流れは同じである。 FIG. 8 is a front view showing an example of the gaming machine 8 of the present invention. FIG. 6 is a block diagram showing an internal configuration of the gaming machine when the RTC writing device and the gaming machine 8 are provided separately. On the other hand, FIG. 7 is a block diagram showing an internal configuration of the gaming machine when the RTC writing device is provided inside the gaming machine and the RTC writing device and the gaming machine 8 are integrally configured. Although not shown, the sub-control board 6 shown in FIGS. 6 and 7 includes an RTC 65 and a buffer unit 62. In the configuration of FIG. 7, the RTC writing device is always connected to the sub-control board 6 by the connecting portion of the gaming machine of the present invention. Either the configuration in which the RTC writing device and the gaming machine are separately provided as shown in FIG. 6 or the configuration in which the RTC writing device and the gaming machine are provided integrally as shown in FIG. 7 may be used. However, the flow of the time writing process to the RTC 65 and the function checking process of the RTC 65 described below is the same.
次に、ＲＴＣ書込み装置１によるＲＴＣ６５への時刻の書込み及びＲＴＣ６５の機能検査の処理の流れを図５及び図９を用いて具体的に説明する。図９は、ＲＴＣ書込み装置１によるＲＴＣ６５への時刻書込みとＲＴＣ６５の機能検査の処理の流れを示すフローチャートである。まず、ＲＴＣ書込み装置１のプラグをコンセントに接続し、ＲＴＣ書込み装置１の入出力ピン４をサブ制御基板６のコネクタ６６とスルーホール６３に接続する。そして、ＲＴＣ書込み装置１のスタートスイッチ１９を押すと、ＲＴＣ書き込み装置１及びサブ制御基板６に電力が供給されるとともに、サブ制御基板６上の第一のＣＰＵ６１にリセット信号が送信され、第一のＣＰＵ６１は完全に停止状態となる。完全な停止状態となった後、ＲＴＣ６５への時刻の書込み処理が開始される。よって、仮に第一のＣＰＵ６１に制御ＲＯＭが接続された状態であったとしても、ＲＴＣ書込み装置１からＲＴＣ６５へ安定して信号を入力することが可能となる。なお、書込み及び機能検査の処理手順、すなわちプログラムは書込み制御基板３上の制御ＲＯＭ３４内に格納されている。 Next, the flow of the time writing to the RTC 65 and the function test of the RTC 65 by the RTC writing device 1 will be specifically described with reference to FIGS. FIG. 9 is a flowchart showing a flow of processing of time writing to the RTC 65 and function checking of the RTC 65 by the RTC writing device 1. First, the plug of the RTC writing device 1 is connected to an outlet, and the input / output pin 4 of the RTC writing device 1 is connected to the connector 66 and the through hole 63 of the sub-control board 6. When the start switch 19 of the RTC writing device 1 is pressed, power is supplied to the RTC writing device 1 and the sub control board 6, and a reset signal is transmitted to the first CPU 61 on the sub control board 6. The CPU 61 is completely stopped. After the complete stop state, the time writing process to the RTC 65 is started. Therefore, even if the control ROM is connected to the first CPU 61, a signal can be stably input from the RTC writing device 1 to the RTC 65. Note that the writing and functional inspection processing procedures, that is, the programs are stored in the control ROM 34 on the writing control board 3.
ＲＴＣ書込み装置１によるＲＴＣ６５への時刻の書込みが開始されると、まず、サブ制御基板６上のバッファ部６２の出力停止処理が行われる（Ｓ１）。具体的には、第二のＣＰＵ３２が、ＧＰＩＯ３３を介して、第一入力部であるスルーホール６３１に接続される入出力ピン４３に対してＨ（Ｈｉｇｈレベル）信号を出力する。出力されたＨ信号は、スルーホール６３１に入力され、バッファ部６２のＯＥ端子にＨ信号が入力される。この場合、上述したように、バッファ部６２の出力はハイインピーダンス状態となり、第二入力部であるスルーホール６３２、６３３、６３４にどのような信号が入力されたとしても、入力された信号がバッファ部６２から出力され、第一のＰＣＵ６１に対して入力されることはない。つまり、バッファ部６２の出力は停止状態となる。よって、この後第二入力部にＲＴＣ６５へ時刻データを書き込むための信号が入力されても、入力された信号が第一のＣＰＵ６１に対して入力され、第一のＣＰＵ６１を破損させるという虞がない。なお、第三入力部であるスルーホール６３５は、ＲＴＣ書き込み装置１から信号が印可されず、ＲＴＣ６５に対して信号を入力するための入力部として構成されていない。第三入力部であるスルーホール６３５は、ＲＴＣ６５のＤＯ端子から出力されたデータ（第三入力部に入力される第三信号に相当する）をスルーホール６３５に接続された入出力ピン４７を介してＲＴＣ書き込み装置１に入力させるための入力部として構成されている。このとき、ＲＴＣ６５のＤＯ端子から出力された出力データ（第三信号）は第一のＣＰＵ６１に向かって流れるが、第二入力部に入力された第二信号同様にバッファ部６２によって第一のＣＰＵ６１への入力が阻止される。 When writing of the time to the RTC 65 by the RTC writing device 1 is started, first, output stop processing of the buffer unit 62 on the sub-control board 6 is performed (S1). Specifically, the second CPU 32 outputs an H (High level) signal to the input / output pin 43 connected to the through hole 631 that is the first input unit via the GPIO 33. The output H signal is input to the through hole 631, and the H signal is input to the OE terminal of the buffer unit 62. In this case, as described above, the output of the buffer unit 62 is in a high impedance state, and whatever signal is input to the through holes 632, 633, and 634, which are the second input units, It is output from the unit 62 and is not input to the first PCU 61. That is, the output of the buffer unit 62 is stopped. Therefore, even if a signal for writing time data to the RTC 65 is input to the second input unit thereafter, the input signal is input to the first CPU 61 and there is no possibility that the first CPU 61 is damaged. . The through hole 635 as the third input unit is not configured as an input unit for inputting a signal to the RTC 65 because no signal is applied from the RTC writing device 1. The through hole 635 which is the third input section is connected to the data output from the DO terminal of the RTC 65 (corresponding to the third signal input to the third input section) via the input / output pin 47 connected to the through hole 635. The RTC writing device 1 is configured as an input unit for input. At this time, output data (third signal) output from the DO terminal of the RTC 65 flows toward the first CPU 61, but the first CPU 61 is used by the buffer unit 62 in the same manner as the second signal input to the second input unit. Input to is blocked.
次に、第二のＣＰＵ３２が、ＲＴＣ書込み装置１に搭載されている電波時計５の正秒時刻（基準時刻）データを取得してＲＡＭ３５へ格納する（Ｓ２）。ここで、正秒時刻とは、丁度〜時〜分〜秒となった時刻のことである。Ｓ２の１秒後に、電波時計が正常に動作しているかどうかを確認するために、電波時計５から基準時刻を再度取得し、先に取得した正秒時刻データから正秒変化（1秒変化）しているかどうか調べる（Ｓ３）。Ｓ３で正秒変化していない場合（ＮＯ）は、再度Ｓ３を繰り返す。 Next, the second CPU 32 acquires the second time (reference time) data of the radio clock 5 mounted on the RTC writing device 1 and stores it in the RAM 35 (S2). Here, the true second time is a time that is exactly in the range of-hour-minute-second. One second after S2, in order to check whether the radio timepiece is operating normally, the reference time is obtained again from the radio timepiece 5, and the change in the second (1 second change) from the previously acquired second time data. It is checked whether or not (S3). If there is no change in the second in S3 (NO), S3 is repeated again.
Ｓ３で正秒変化している場合（ＹＥＳ）は、さらに１秒後、第二のＣＰＵ３２は、電波時計５から正秒時刻データを取得してＲＡＭ３５へ格納し、このタイミングでＲＴＣ６５に対して取得した正秒時刻データを書き込む（Ｓ４）。具体的には、第二のＣＰＵ３２が、ＧＰＩＯ３３を介して、第二入力部の一つであるスルーホール６３４に接続される入出力ピン４６に対してＨ信号を出力する。出力されたＨ信号は、ＲＴＣ６５のＣＥ端子に入力され、ＲＴＣ６５へのアクセスが可能な状態となる。次いで、第二のＣＰＵ３２は、ＧＰＩＯ３３を介して、第二入力部のうちのスルーホール６３２と６３３に接続される入出力ピン４４と４５に対してＨ信号を出力する。これにより、ＲＴＣ６５のＣＬＫ端子に、第二のＣＰＵ３２の内部クロック信号から生成したシリアル通信用のクロック信号が入力され、当該クロック信号に同期してＲＴＣ６５のＤＩ端子にコマンドが入力されて、ＲＴＣ６５へ時刻を書き込むためのレジスタが指定される。その後、第二のＣＰＵ３２は、入出力ピン４４と４５に対してＨ信号を出力する。これにより、ＲＴＣ６５のＣＬＫ端子に前記クロックが入力され、当該クロック信号に同期して、ＲＴＣ６５のＤＩ端子にＲＡＭ３５に格納された正秒時刻データがデータ信号として入力され、指定されたレジスタに書き込まれる。なお、ＣＥ端子は後述するT５の処理が終わるまでの間H信号が入力された状態となる。 If there is a change in the true second in S3 (YES), after another one second, the second CPU 32 obtains the true second time data from the radio clock 5 and stores it in the RAM 35, and obtains it for the RTC 65 at this timing. The second time data thus written is written (S4). Specifically, the second CPU 32 outputs an H signal to the input / output pin 46 connected to the through-hole 634 that is one of the second input units via the GPIO 33. The output H signal is input to the CE terminal of the RTC 65, and the RTC 65 can be accessed. Next, the second CPU 32 outputs an H signal to the input / output pins 44 and 45 connected to the through holes 632 and 633 in the second input unit via the GPIO 33. As a result, the serial communication clock signal generated from the internal clock signal of the second CPU 32 is input to the CLK terminal of the RTC 65, and a command is input to the DI terminal of the RTC 65 in synchronization with the clock signal. A register for writing the time is specified. Thereafter, the second CPU 32 outputs an H signal to the input / output pins 44 and 45. As a result, the clock is input to the CLK terminal of the RTC 65, and in synchronization with the clock signal, the correct second time data stored in the RAM 35 is input to the DI terminal of the RTC 65 as a data signal and written to the designated register. . The CE terminal is in a state where the H signal is input until the processing of T5 described later is completed.
ＲＴＣ６５への時刻データの書込みが終了すると、正常にＲＴＣ６５へ時刻データが書き込まれたかどうかを判定するため、ＲＴＣ６５から時刻データを読み出す（Ｓ５）。具体的には、第二のＣＰＵ３２は、入出力ピン４４と４５に対してＨ信号を出力する。これにより、ＲＴＣ６５のＣＬＫ端子に第二のＣＰＵ３２の内部クロック信号から生成したシリアル通信用のクロック信号が入力され、当該クロック信号に同期してＲＴＣ６５のＤＩ端子にコマンドが入力されて、時刻を読み出すためのＲＴＣ６５のレジスタ、すなわち現在時刻が格納されているレジスタが指定される。その後、第二のＣＰＵ３２は、入出力ピン４４と４７に対してＨ信号を出力する。これにより、ＲＴＣ６５のＣＬＫ端子に前記クロック信号が入力され、当該クロック信号に同期して、ＲＴＣ６５のＤＯ端子からＲＴＣ書込み装置１に対して時刻データが出力される。この時刻データはＲＴＣ書込み装置１のＲＡＭ３５に格納される。 When the writing of the time data to the RTC 65 is completed, the time data is read from the RTC 65 in order to determine whether the time data has been normally written to the RTC 65 (S5). Specifically, the second CPU 32 outputs an H signal to the input / output pins 44 and 45. As a result, a clock signal for serial communication generated from the internal clock signal of the second CPU 32 is input to the CLK terminal of the RTC 65, and a command is input to the DI terminal of the RTC 65 in synchronization with the clock signal to read the time. The register of the RTC 65 for that, that is, the register storing the current time is designated. Thereafter, the second CPU 32 outputs an H signal to the input / output pins 44 and 47. Thus, the clock signal is input to the CLK terminal of the RTC 65, and time data is output from the DO terminal of the RTC 65 to the RTC writing device 1 in synchronization with the clock signal. This time data is stored in the RAM 35 of the RTC writing device 1.
ＲＴＣ６５からの時刻データの読み出しが終了すると、第二のＣＰＵ３２は、ＲＡＭ３５に格納されているＲＴＣ６５から読み出した時刻データと、電波時計５から取得した基準時刻データとが一致するかどうか比較する（Ｓ６）。ＲＴＣ６５から読み出した時刻データと電波時計５から取得した基準時刻データが不一致であった場合は、次に、Ｓ３〜Ｓ６の処理を行った回数（リトライ回数）が予め設定されている所定のリトライ回数を超えているかどうかを判定する（Ｓ７）。Ｓ６での時刻の比較を厳格に行うと、ＲＴＣ６５からの時刻データの読み出しタイミングと電波時計５からの基準時刻データの取得タイミングが僅かにずれ、時刻データが僅かに違った場合でも不一致と判定されてしまう。よって、不一致と判定された場合にＳ３〜Ｓ６の処理を１回だけにすると、正常に時刻データが書き込まれているにもかかわらず異常と判定されてしまうことがあるので、不一致と判定された場合には、Ｓ３〜Ｓ６の処理を予め設定した所定のリトライ回数まで繰り返し行うようにし、正常にＲＴＣ６５へ時刻データが書き込まれているにもかかわらず異常と判定されないようにしている。Ｓ７で、リトライ回数が所定のリトライ回数を超えていない場合（ＮＯ）は、Ｓ３からの処理を再度行う（リトライ）。Ｓ７で、リトライ回数が所定のリトライ回数を超えている場合（ＹＥＳ）は、正常にＲＴＣ６５に時刻データが書き込まれなかった（異常）と判定されて異常終了１となる。この場合、ＲＴＣ書込み装置１の異常終了１報知ＬＥＤ１７を点灯させて、ＲＴＣ６５への書込み処理を終了させる（Ｓ８）。なお、このときの異常の内容としては、ＲＴＣ書き込み装置１に設けられた電波時計５の異常やＲＴＣ６５の不良が考えられる。 When the reading of the time data from the RTC 65 is completed, the second CPU 32 compares whether the time data read from the RTC 65 stored in the RAM 35 matches the reference time data acquired from the radio clock 5 (S6). ). If the time data read from the RTC 65 and the reference time data acquired from the radio timepiece 5 do not match, next, the number of times of performing the processing of S3 to S6 (the number of retries) is set in advance. Is determined (S7). If the time comparison in S6 is strictly performed, it is determined that the timing for reading the time data from the RTC 65 is slightly different from the timing for acquiring the reference time data from the radio timepiece 5 and the time data is slightly different. End up. Therefore, when it is determined that there is a mismatch, if the processing of S3 to S6 is performed only once, it may be determined that there is an abnormality even though the time data is normally written. In this case, the processes of S3 to S6 are repeated until a predetermined number of retries, so that it is not determined to be abnormal although the time data is normally written to the RTC 65. In S7, when the number of retries does not exceed the predetermined number of retries (NO), the processing from S3 is performed again (retry). In S7, when the number of retries exceeds the predetermined number of retries (YES), it is determined that the time data has not been normally written to the RTC 65 (abnormal) and the abnormal end 1 is obtained. In this case, the abnormal termination 1 notification LED 17 of the RTC writing device 1 is turned on, and the writing process to the RTC 65 is terminated (S8). Note that the contents of the abnormality at this time may be an abnormality of the radio timepiece 5 provided in the RTC writing device 1 or a failure of the RTC 65.
一方、Ｓ６で、ＲＴＣ６５から読み出した時刻データと電波時計５から取得した基準時刻データが一致した場合は、第二のＣＰＵ３２は、正常にＲＴＣ６５へ時刻データが書き込まれたと判定し、次に、バックアップ電源時でのＲＴＣ６５の機能検査を行う。すなわち、サブ制御基板６をバックアップ電源で作動させた場合に、ＲＴＣ６５の時刻が正常に進行するかどうかの検査を行う。なお、図示されていないが、サブ制御基板６には、バックアップ電源として電池が備えられている。本実施例では、バックアップ電源として電池を用いているが、工場でのＲＴＣ６５に対する時刻データ書込み終了から、遊技機の出荷までの期間が短い場合はキャパシタを用いてもよい。バックアップ電源時でのＲＴＣ６５の機能検査は、まず、サブ制御基板６の電源をＯＦＦにして、サブ制御基板６への電力の供給を停止する（Ｔ１）。その後、一定期間待機する（Ｔ２）。ここで一定期間とは、サブ制御基板６の電源をＯＦＦにした後にサブ制御基板６に供給される電圧が一定値以下となり、サブ制御基板６がバックアップ電源で作動するバックアップ状態となるまでの期間に設定されている。すなわち、Ｔ２において、ＲＴＣ６５はバックアップ電源で作動することになる。一定期間待機した後、再びサブ制御基板６の電源をＯＮにする（Ｔ３）と、サブ制御基板６には再び電力供給が開始され、ＲＴＣ６５は供給電力で作動するようになる。 On the other hand, if the time data read from the RTC 65 matches the reference time data acquired from the radio timepiece 5 in S6, the second CPU 32 determines that the time data has been normally written to the RTC 65, and then backs up. RTC65 function test at power supply. That is, when the sub-control board 6 is operated with the backup power source, it is inspected whether the time of the RTC 65 proceeds normally. Although not shown, the sub control board 6 includes a battery as a backup power source. In this embodiment, a battery is used as a backup power source, but a capacitor may be used when the period from the completion of time data writing to the RTC 65 in the factory until the gaming machine is shipped is short. In the function inspection of the RTC 65 at the time of backup power supply, first, the power supply of the sub-control board 6 is turned off, and the supply of power to the sub-control board 6 is stopped (T1). Then, it waits for a certain period (T2). Here, the fixed period is a period until the voltage supplied to the sub-control board 6 after turning off the power supply of the sub-control board 6 becomes a predetermined value or less and the sub-control board 6 enters a backup state in which it operates with a backup power source. Is set to That is, at T2, the RTC 65 operates with a backup power source. After waiting for a certain period of time, when the power of the sub control board 6 is turned on again (T3), power supply to the sub control board 6 is started again, and the RTC 65 operates with the supplied power.
次いで、バックアップ電源での作動時にＲＴＣ６５の時刻が正常に進行していたかどうか判定するため、ＲＴＣ６５から時刻データを読み出す（Ｔ４）。ＲＴＣ６５からの時刻のデータの読み出しは、Ｓ５の処理と同様に行われる。ＲＴＣ６５からの時刻データの読み出しが終了すると、Ｓ６の処理と同様にして、ＲＴＣ６５から読み出した時刻データと、電波時計５から取得した基準時刻データとを比較する（Ｔ５）。Ｔ５で、ＲＴＣ６５から読み込んだ時刻データと、電波時計５から取得した基準時刻データが不一致であった場合は、次に、Ｓ３〜Ｓ６及びＴ１〜Ｔ５の処理を行った回数（リトライ回数）が、予め設定されている所定のリトライ回数を超えているかどうかを判定する（Ｔ６）。Ｔ５での時刻の比較を厳格に行うと、Ｓ６での時刻の比較の場合と同様に、僅かな違いでも不一致と判定されてしまうため、不一致と判定された場合は、Ｓ３〜Ｓ６及びＴ１〜Ｔ５の処理を予め設定した所定のリトライ回数まで繰り返し行うようにし、正常にＲＴＣ６５の時刻が進行しているにもかかわらず異常と判定されないようにしている。Ｔ６で、リトライ回数が所定のリトライ回数を超えていない場合（ＮＯ）は、Ｓ３からの処理を再度行う。Ｔ６で、リトライ回数が所定のリトライ回数を超えている場合（ＹＥＳ）は、 バックアップ電源時に正常にＲＴＣ６５の時刻が進行しなかった（異常）と判定し、異常終了２となる。この場合、ＲＴＣ書込み装置１の異常終了２報知ＬＥＤ１８を点灯させて、ＲＴＣ６５への書込み及びＲＴＣ６５の機能検査の処理を終了させる（Ｔ７）。なお、このときの異常の内容としては、バックアップ回路の異常が考えられる。 Next, time data is read from the RTC 65 to determine whether the time of the RTC 65 has normally progressed when operating with the backup power supply (T4). Reading of time data from the RTC 65 is performed in the same manner as the processing of S5. When the reading of the time data from the RTC 65 is completed, the time data read from the RTC 65 and the reference time data acquired from the radio clock 5 are compared in the same manner as the process of S6 (T5). If the time data read from the RTC 65 and the reference time data acquired from the radio timepiece 5 do not match at T5, then the number of times (retry times) the processing of S3 to S6 and T1 to T5 is performed. It is determined whether or not a predetermined number of retries has been exceeded (T6). If the time comparison at T5 is strictly performed, as in the case of the time comparison at S6, even a slight difference is determined to be inconsistent. Therefore, when it is determined that there is a mismatch, S3 to S6 and T1 to T1. The process of T5 is repeatedly performed up to a predetermined number of retries, so that it is not determined to be abnormal even though the time of the RTC 65 is proceeding normally. When the number of retries does not exceed the predetermined number of retries at T6 (NO), the processing from S3 is performed again. If the number of retries exceeds the predetermined number of retries at T6 (YES), it is determined that the time of the RTC 65 has not normally progressed (abnormal) at the time of backup power supply, and the abnormal end 2 occurs. In this case, the abnormal termination 2 notification LED 18 of the RTC writing device 1 is turned on, and the processing of writing to the RTC 65 and the function inspection of the RTC 65 is terminated (T7). Note that the content of the abnormality at this time may be an abnormality of the backup circuit.
一方、Ｔ５で、ＲＴＣ６５から読み出した時刻データと電波時計５から取得した基準時刻データが一致した場合は、第二のＣＰＵ３２は、バックアップ電源時にＲＴＣ６５の時刻が正常に進行していたと判定し、ＣＥ端子にＬ信号を入力した後、サブ制御基板６上のバッファ部６２の出力を許可する（Ｔ８）。具体的には、第二のＣＰＵ３２が、第一入力部であるスルーホール６３１に接続される入出力ピン４３に対してＨ信号の出力を停止する（入出力ピン４３に対してＬ信号を出力する）。これにより、上述したように、バッファ部６２のハイインピーダンス状態が解除され、第二入力部に入力された信号がそのまま出力されるようになる。よって、ＲＴＣ６５への書込み及びＲＴＣ６５の機能検査の処理修了後は、ＲＴＣ６５から第一のＣＰＵ６１に対して信号を入力することが可能となる。この後、ＲＴＣ書込み装置１の正常終了報知ＬＥＤ１６を点灯させて、正常終了となる（Ｔ９）。 On the other hand, when the time data read from the RTC 65 coincides with the reference time data acquired from the radio timepiece 5 at T5, the second CPU 32 determines that the time of the RTC 65 is proceeding normally at the time of backup power supply, and CE After inputting the L signal to the terminal, the output of the buffer unit 62 on the sub-control board 6 is permitted (T8). Specifically, the second CPU 32 stops outputting the H signal to the input / output pin 43 connected to the through hole 631 that is the first input unit (outputs the L signal to the input / output pin 43). To do). Thereby, as described above, the high impedance state of the buffer unit 62 is released, and the signal input to the second input unit is output as it is. Therefore, after completion of the writing to the RTC 65 and the processing of the function inspection of the RTC 65, a signal can be input from the RTC 65 to the first CPU 61. Thereafter, the normal end notification LED 16 of the RTC writing device 1 is turned on to complete the normal end (T9).
以上、本発明の実施の形態について詳細に説明したが、本発明は上記実施の形態に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の改変が可能である。例えば、本実施例では、サブ制御基板６上の第一のＣＰＵに対する信号入力を阻止するための信号制御部として、スリーステートバッファＩＣを採用しているが、代わりにリレー回路を採用してもよい。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the present invention. For example, in this embodiment, a three-state buffer IC is employed as a signal control unit for blocking signal input to the first CPU on the sub-control board 6, but a relay circuit may be employed instead. Good.
さらに、ＲＴＣ書込み装置を書き込み装置と、検査装置に分けて構成し、それぞれに電波時計を搭載した構成としてもよい。これにより、例えば、書込み装置と検査機能が一体的に構成されていると、書込み装置の電波時計に異常がありS４の処理で不正確な時刻が書き込まれていてもS６の処理において一致と判定された場合に、書き込み処理と検査処理で電波時計を共有するためT５の処理でも一致と判定される可能性が高くなり、ＲＴＣの書込みが行われたものの正確な時刻を示すことができないという不都合が生じるが、このような不都合が生じる虞がなくなる。すなわち、書込み装置と検査装置に分けて構成し、それぞれに電波時計を搭載した構成とすることでS６の処理において不正確な時刻が書き込まれていたとしても、T５の処理において異常を発見することができる。 Further, the RTC writing device may be divided into a writing device and an inspection device, and each may be equipped with a radio timepiece. Thereby, for example, if the writing device and the inspection function are integrally configured, even if there is an abnormality in the radio timepiece of the writing device and an incorrect time is written in the processing of S4, it is determined that they match in the processing of S6. In this case, since the radio clock is shared between the writing process and the inspection process, there is a high possibility that the T5 process is determined to match, and the RTC writing is not performed but the exact time cannot be indicated. However, there is no risk of such inconvenience. In other words, the writing device and the inspection device are configured separately, and each is equipped with a radio clock, so that even if an incorrect time is written in the processing of S6, an abnormality is detected in the processing of T5. Can do.
また、通常、制御基板に設けられたＣＰＵの入出力部は、起動時の入出力部の入出力状態が入力状態あるいは出力状態の何れとなるかが、ＣＰＵの制御を行うためのプログラム（ＣＰＵの入出力部の入出力状態を制御するための手段）内に予め設定されている。本実施形態の遊技機では、制御ＲＯＭを実装していない状態（本発明にいうＣＰＵ入出力部状態制御プログラムが接続作動状態でない）でＲＴＣの書込みを行い、ＲＴＣの書込みが終わってから制御基板に制御プログラムが格納された制御ＲＯＭが実装されるようにし、遊技機として機能している状態においては、制御基板に設けられたＣＰＵの入出力部は予め出力状態となるように設定されているが、ＲＴＣの書込みを行う前に制御ＲＯＭを実装し、制御基板に電源を投入した際（起動の際）にＣＰＵの入出力部状態が入力状態となるように設定された制御プログラムによって制御した状態でＲＴＣの書込みを行う構成としてもよい。 In general, the CPU input / output unit provided on the control board is a program (CPU for controlling the CPU to determine whether the input / output state of the input / output unit at the time of startup is the input state or the output state. (Means for controlling the input / output state of the input / output unit). In the gaming machine of the present embodiment, the RTC is written in a state in which the control ROM is not mounted (the CPU input / output unit state control program in the present invention is not in the connection operation state), and the control board is written after the RTC has been written. A control ROM storing a control program is mounted on the CPU, and in the state of functioning as a gaming machine, the input / output unit of the CPU provided on the control board is set to be in an output state in advance. However, the control ROM was installed before writing the RTC, and control was performed by a control program set so that the input / output unit state of the CPU was in the input state when the control board was powered on (at startup) The RTC may be written in the state.
１ ＲＴＣ書込み装置
１３ 基板固定部
３ 書込み制御基板
３１ 電源
３２ 第二のＣＰＵ
３３ ＧＰＩＯ
３４ ＲＯＭ
３５ ＲＡＭ
４ 入出力ピン
５ 電波時計
６ サブ制御基板
６１ 第一のＣＰＵ
６２ バッファ部
６３ スルーホール
６５ ＲＴＣ
６６ コネクタ
８ 遊技機
DESCRIPTION OF SYMBOLS 1 RTC writer 13 Board | substrate fixing | fixed part 3 Write control board 31 Power supply 32 2nd CPU
33 GPIO
34 ROM
35 RAM
4 Input / output pin 5 Radio clock 6 Sub control board 61 First CPU
62 Buffer part 63 Through hole 65 RTC
66 connector 8 gaming machine
Claims (15)
前記制御基板には、第一のＣＰＵと前記ＲＴＣが信号制御部を介して接続されるように設けられるとともに、前記信号制御部に第一信号を入力するための第一入力部と、前記信号制御部と前記ＲＴＣを接続する信号ラインに接続されるように前記ＲＴＣに第二信号を入力するための第二入力部が設けられ、
前記第一のＣＰＵは、起動の際にＣＰＵ入出力部状態制御プログラムが接続作動状態とされている場合には入出力部の入出力状態が予め定められた状態に設定される一方、前記ＣＰＵ入出力部状態制御プログラムが接続作動状態でない場合には予め定められた状態に固定されない不安定な状態となり、
前記ＲＴＣは、前記第二信号が入力されたことを契機に時刻の設定が可能に構成され、
前記信号制御部は、所定の前記第一信号が入力されない場合に前記ＲＴＣから出力された信号が前記第一のＣＰＵに入力されることを可能とする一方、所定の前記第一信号が入力された場合に前記第二入力部から入力された前記第二信号が前記第一のＣＰＵに入力されることを阻止することを特徴とする遊技機。 In a gaming machine equipped with an RTC on a control board for controlling a game,
The control board is provided so that the first CPU and the RTC are connected via a signal control unit, and a first input unit for inputting a first signal to the signal control unit, and the signal A second input unit for inputting a second signal to the RTC so as to be connected to a signal line connecting the control unit and the RTC;
The first CPU sets the input / output state of the input / output unit to a predetermined state when the CPU input / output unit state control program is in the connection operation state at the time of startup. When the input / output unit state control program is not in the connection operation state, it becomes an unstable state that is not fixed to a predetermined state,
The RTC is configured to be able to set the time when the second signal is input,
The signal control unit enables a signal output from the RTC to be input to the first CPU when the predetermined first signal is not input, while the predetermined first signal is input. In this case, the gaming machine is characterized in that the second signal input from the second input unit is prevented from being input to the first CPU.
前記第二信号は、前記信号制御部が前記ハイインピーダンス状態となった後で前記第二入力部に入力されることを特徴とする請求項１に記載の遊技機。 The signal control unit is configured to be in a high impedance state when the predetermined first signal is input to the first input unit,
The gaming machine according to claim 1, wherein the second signal is input to the second input unit after the signal control unit enters the high impedance state.
前記第一信号を入力した後に前記第二信号を入力するように制御する制御部とが設けられていることを特徴とする書込み装置。 A connection portion connectable to the first input portion and the second input portion;
And a controller that controls to input the second signal after inputting the first signal.
前記制御部は、第二のＣＰＵと、該第二のＣＰＵの制御手段が格納された制御ＲＯＭと、ＲＡＭと、電源とを備え、
前記接続部は、前記第一入力部及び第二入力部と接続可能な入出力ピンを備えていることを特徴とする請求項６に記載の書込み装置。 A radio timepiece connected to the control unit is provided,
The control unit includes a second CPU, a control ROM storing a control unit of the second CPU, a RAM, and a power source.
The writing device according to claim 6, wherein the connection unit includes an input / output pin connectable to the first input unit and the second input unit.
前記接続部と前記第一入力部、前記第二入力部及び前記第三入力部とが接続されることにより、前記ＲＴＣへの時刻の書き込みと、前記ＲＴＣに書き込まれた時刻の読み出しと、前記制御基板の機能検査として少なくとも前記ＲＴＣに書き込まれた時刻と前記電波時計の時刻との照合が可能に構成されていることを特徴とする請求項６〜８のいずれか１項に記載の書込み装置。 The said connection part was provided with the 3rd input part for reading the data output from the said RTC connected to the signal line which connects the said signal control part and the said RTC. An input / output pin connectable to the third input unit of the gaming machine according to claim 1,
The connection unit and the first input unit, the second input unit, and the third input unit are connected to write the time to the RTC, read the time written to the RTC, and 9. The writing apparatus according to claim 6, wherein at least a time written in the RTC and a time of the radio timepiece can be collated as a function test of the control board. .
前記第一信号を入力した後に前記第二信号を入力するように制御する制御部とが設けられていることを特徴とする請求項１〜５のいずれか１項に記載の遊技機。 A connection portion connectable to the first input portion and the second input portion;
The gaming machine according to claim 1, further comprising a control unit that controls to input the second signal after inputting the first signal.
前記制御部は、第二のＣＰＵと、該第二のＣＰＵの制御手段が格納された制御ＲＯＭと、ＲＡＭと、電源とを備え、
前記接続部は、前記第一入力部及び第二入力部と接続可能な入出力ピンを備えていることを特徴とする請求項１１に記載の遊技機。 A radio timepiece connected to the control unit is provided,
The control unit includes a second CPU, a control ROM storing a control unit of the second CPU, a RAM, and a power source.
The gaming machine according to claim 11, wherein the connection unit includes an input / output pin connectable to the first input unit and the second input unit.
前記接続部は、前記第三入力部と接続可能な入出力ピンをさらに備え、
前記接続部と前記第一入力部、前記第二入力部及び前記第三入力部とが接続されることにより、前記ＲＴＣへの時刻の書き込みと、前記ＲＴＣに書き込まれた時刻の読み出しと、前記制御基板の機能検査として少なくとも前記ＲＴＣに書き込まれた時刻と前記電波時計の時刻との照合が可能に構成されていることを特徴とする請求項１１〜１３のいずれか１項に記載の遊技機。 A third input unit connected to a signal line connecting the signal control unit and the RTC, and for reading data output from the RTC;
The connection part further includes an input / output pin connectable with the third input part,
The connection unit and the first input unit, the second input unit, and the third input unit are connected to write the time to the RTC, read the time written to the RTC, and The gaming machine according to any one of claims 11 to 13, wherein at least a time written in the RTC and a time of the radio clock are collated as a function test of the control board. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009247635A JP4940283B2 (en) | 2009-10-28 | 2009-10-28 | Game machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009247635A JP4940283B2 (en) | 2009-10-28 | 2009-10-28 | Game machine |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011092327A true JP2011092327A (en) | 2011-05-12 |
| JP4940283B2 JP4940283B2 (en) | 2012-05-30 |
Family
ID=44109981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009247635A Expired - Fee Related JP4940283B2 (en) | 2009-10-28 | 2009-10-28 | Game machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4940283B2 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6487450A (en) * | 1987-09-08 | 1989-03-31 | Xerox Corp | Sheet-infeed mechanism of printer |
| JPH09182844A (en) * | 1995-12-28 | 1997-07-15 | Sankyo Kk | Game machine |
| JP2001202235A (en) * | 2000-01-17 | 2001-07-27 | Hitachi Ltd | Cpu start program writing device |
| JP2005046389A (en) * | 2003-07-29 | 2005-02-24 | Sanyo Product Co Ltd | Game machine |
| JP2005189188A (en) * | 2003-12-26 | 2005-07-14 | Jeco Co Ltd | Clocking device and its correcting method |
| JP2008167986A (en) * | 2007-01-12 | 2008-07-24 | Sankyo Kk | Game machine |
-
2009
- 2009-10-28 JP JP2009247635A patent/JP4940283B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6487450A (en) * | 1987-09-08 | 1989-03-31 | Xerox Corp | Sheet-infeed mechanism of printer |
| JPH09182844A (en) * | 1995-12-28 | 1997-07-15 | Sankyo Kk | Game machine |
| JP2001202235A (en) * | 2000-01-17 | 2001-07-27 | Hitachi Ltd | Cpu start program writing device |
| JP2005046389A (en) * | 2003-07-29 | 2005-02-24 | Sanyo Product Co Ltd | Game machine |
| JP2005189188A (en) * | 2003-12-26 | 2005-07-14 | Jeco Co Ltd | Clocking device and its correcting method |
| JP2008167986A (en) * | 2007-01-12 | 2008-07-24 | Sankyo Kk | Game machine |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4940283B2 (en) | 2012-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11854654B2 (en) | Two pin serial bus communication interface and process | |
| CN107797050B (en) | Method for positioning abnormal power-on time sequence state of server mainboard | |
| JP4648354B2 (en) | Programming device, buffer circuit and method | |
| EP0242255A2 (en) | Circuit testing system | |
| CN107291509A (en) | A kind of code method for burn-recording and cd-rom recorder applied to T CON plates | |
| US20130162273A1 (en) | Testing device | |
| CN108121842B (en) | Method and device for verifying low-power-consumption working mode of multiprocessor system chip | |
| TW201316342A (en) | Method for testing parameters of memory bank and testing device | |
| CN106936496B (en) | Hot plug device for multiple IIC communication devices | |
| JPH05288807A (en) | Integrated circuit containing check circuit | |
| JP4940283B2 (en) | Game machine | |
| CN110118925B (en) | Core board testing method and system | |
| JP4791891B2 (en) | Game machine | |
| RU2344431C2 (en) | Device for controlling installations | |
| WO2021043239A1 (en) | Detection apparatus, detection system, and detection method | |
| JPWO2008053526A1 (en) | Printed board connection test apparatus and method | |
| JP4938296B2 (en) | Image forming apparatus | |
| KR101091550B1 (en) | Distributed programming system | |
| TWI774116B (en) | Automatic detection circuit for integrated circuit and automatic detection method for the same | |
| KR100612576B1 (en) | Self-Test Possible ASIC | |
| JP2008152501A (en) | Interface for system bus | |
| JP4817646B2 (en) | Custom IC verification apparatus and verification method | |
| JPH0470579A (en) | Testing device for electronic circuit unit | |
| JP5136044B2 (en) | Electronic component mounting board | |
| CN117666744A (en) | Automatic power-on method for CPU and peripheral circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20111018 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111101 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4940283 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |