JP2011091888A - スイッチング制御回路及びこれを用いたスイッチング電源装置 - Google Patents
スイッチング制御回路及びこれを用いたスイッチング電源装置 Download PDFInfo
- Publication number
- JP2011091888A JP2011091888A JP2009241336A JP2009241336A JP2011091888A JP 2011091888 A JP2011091888 A JP 2011091888A JP 2009241336 A JP2009241336 A JP 2009241336A JP 2009241336 A JP2009241336 A JP 2009241336A JP 2011091888 A JP2011091888 A JP 2011091888A
- Authority
- JP
- Japan
- Prior art keywords
- current
- slope
- value
- output
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】負荷変動時における出力電流の追従性がよく、電圧変換効率の向上を図ることができ、動作条件によらず安定して動作するスイッチング制御回路及びスイッチング電源装置を提供する。
【解決手段】本発明のスイッチング制御回路15は、スロープ補償回路151と、スロープ補償回路151からのスロープ補償信号の電流値の中間値を生成する中間値生成回路155と、スロープ補償信号の電流値の中間値が目標電流値と略一致するように、スロープ補償信号が持つ電流波形を調整し、その調整結果である電流波形を持つスロープ信号を生成するスロープレベル調整回路152及び加算器154と、スロープ信号の電流値に対して、スイッチング素子16に流れる1次電流の電流値の大小を比較するコンパレータ156と、1次電流の電流値がスロープ信号の電流値を超えたとの比較結果からスイッチング素子16のオン期間を決定する時間調整回路157とを備えている。
【選択図】図1
【解決手段】本発明のスイッチング制御回路15は、スロープ補償回路151と、スロープ補償回路151からのスロープ補償信号の電流値の中間値を生成する中間値生成回路155と、スロープ補償信号の電流値の中間値が目標電流値と略一致するように、スロープ補償信号が持つ電流波形を調整し、その調整結果である電流波形を持つスロープ信号を生成するスロープレベル調整回路152及び加算器154と、スロープ信号の電流値に対して、スイッチング素子16に流れる1次電流の電流値の大小を比較するコンパレータ156と、1次電流の電流値がスロープ信号の電流値を超えたとの比較結果からスイッチング素子16のオン期間を決定する時間調整回路157とを備えている。
【選択図】図1
Description
本発明は、LED照明やACアダプタ等の商用交流電源またはバッテリ等の直流電源から直流定電流を生成する必要があるシステムに好適なスイッチング制御回路及びこれを用いたスイッチング電源装置に関する。
従来、スイッチングによって直流定電流を生成するスイッチング電源装置が利用されている。この種のスイッチング電源装置として、例えば、特許文献1に記載されたスイッチング電源装置が知られている。このスイッチング電源装置は、スイッチング素子のON期間にトランスに磁気エネルギーを蓄積し、スイッチング素子のOFF期間に、蓄積されたエネルギーを負荷に供給するフライバック回路方式を採用するものである。
図17に、この特許文献1に記載されたスイッチング電源装置の構成を示す。この特許文献1に記載されたスイッチング電源装置では、トランス210は、1次巻線(巻数np)210Aと、2次巻線(巻数ns)210Bと、補助巻線210Cと、を有している。1次巻線210Aと2次巻線210Bの極性は逆になっており、このスイッチング電源装置はフライバック回路方式を採用している。
また、スイッチング電源装置制御用の半導体装置200は、パワーMOSFETからなるスイッチング素子201と、このスイッチング素子201のスイッチング動作を制御するために各種の回路により構成された制御回路と、を有している。この半導体装置200内のスイッチング素子201がスイッチング動作することにより、トランス210の1次巻線210Aに断続的な電流が流れる。
スイッチング素子201がONすると、1次巻線210Aに電流が流れる。その結果、トランス210内部に磁界が発生し、2次巻線210Bのマーキングのない側の端子に正の電位が発生する。この時、2次側ダイオード230には逆方向電圧が印加されるため、2次巻線210Bには電流が流れない。
このため、スイッチング素子201がONすることによりトランス210に注入されるエネルギーは、トランス210内部に磁気エネルギーとして一時的に蓄えられる。
次に、スイッチング素子201がOFFすると、1次巻線210Aに流れる電流は遮断される。2次巻線210Bには、ダイオード230とコンデンサ231とで構成される整流平滑化回路が接続されており、この整流平滑化回路が2次巻線210Bに発生する交流電圧を整流し、且つ、平滑化して、出力電圧VOを生成し、負荷232へ印加する。
すなわち、このスイッチング電源装置では、スイッチング素子201のON期間にトランス210の1次巻線210に電流が流れてトランス210に磁気エネルギーが蓄えられ、スイッチング素子201のOFF期間にトランス210に蓄えられたエネルギーが放出されてトランス210の2次巻線210Bに電流が流れる。
一方、補助巻線210Cには、ダイオード220とコンデンサ221とで構成される整流平滑化回路が接続されており、この整流平滑化回路が半導体装置200のVCC端子に接続されている。補助巻線210Cは2次巻線210Bと同じ極性になっており、この整流平滑化回路は、スイッチング素子201のスイッチング動作によって補助巻線210Cに発生する交流電圧を整流し、且つ、平滑化して、出力電圧VOに比例する補助電源電圧VCCを生成し、VCC端子へ印加する。
また、補助巻線210Cにはダイオード222を介して抵抗223、224が接続されており、この抵抗223、224の接続点が半導体装置200のTR端子に接続されている。このTR端子に印加される電圧VTRは、後述するように、スイッチング素子201のスイッチング動作によって2次巻線210Bに流れる2次電流が流れ終わったタイミングを検出するために用いられる。
次に、図18(a)〜(c)を用いて、このスイッチング電源装置の半導体装置200の動作について説明する。
図18(a)は、1次巻線210Aに流れる1次電流I11の波形である。スイッチング素子201のON期間では、時間の経過と共に電流値が直線的に上昇する1次電流I11が流れる。そして、スイッチング素子201のON期間Ton終了後、再び、電流値はゼロとなり、1次巻線210Aに流れる1次電流I11は遮断される。1次巻線210Aでは、このような1次電流I11の振る舞いが、スイッチング素子201のスイッチング周期Tで繰り返し行なわれる。
図18(b)は、2次巻線210Bに流れる2次電流I12の波形である。スイッチング素子201のON期間Ton終了後の所定期間Treset内で、時間の経過と共に電流値が直線的に減少する2次電流I12が流れる。2次巻線210Bでは、このような2次電流I12の振る舞いが、スイッチング素子201のスイッチング周期Tで繰り返し行なわれる。
図18(c)は、半導体装置200のTR端子に印加される電圧VTRの波形である。この電圧VTRは、抵抗223と抵抗224との接続点の電圧であり、補助巻線210Cに流れる電流が抵抗223と抵抗224に流れることにより生成される。補助巻線210Cの極性は2次巻線210Bと同一であるので、2次巻線210Bに2次電流I12が流れる期間と補助巻線210Cに電流が流れる期間とは同じである。この電圧VTRは、補助巻線210Cに接続された抵抗223と抵抗224の接続点の電圧であることから、2次巻線210Bに流れる2次電流I12が流れ終わったタイミングは電圧VTRが立ち下がったタイミングと一致する。
ここで、2次巻線210Bに流れる2次電流I12のスイッチング素子201のスイッチング周期Tにおける平均電流値Ioavは、次の式で表わすことができる。
Ioav=(1/2)×(np/ns)×(Treset/T)×Ipk1…(1)
半導体装置200は、この(1)式に従う2次電流I12を一定値に維持すべく、スイッチング素子201のスイッチング動作を制御している。
半導体装置200は、この(1)式に従う2次電流I12を一定値に維持すべく、スイッチング素子201のスイッチング動作を制御している。
具体的には、半導体装置200は、上記の(1)式の(Treset/T)を一定値に維持することにより、出力電流である2次電流I12を一定値に維持する。
このため、半導体装置200は、抵抗223、224で補助巻線210Cの電圧が分圧調整された電圧を、TR端子を介して常時取得している。そして、半導体装置200は、スイッチング素子201のON期間Ton終了後に、補助巻線210Cの電圧波形に現れる立ち下がりを検出して、2次電流I12が流れ終わったタイミングを検出する。
そして、半導体装置200は、この2次電流I12が流れ終わったタイミングを用いて期間Tresetを算出し、(Treset/T)が一定値になるように、スイッチング素子201のON時間Tonの長さを調整する。
このようにして、上記の特許文献1に記載されたスイッチング電源装置では、半導体装置200がスイッチング素子201のON時間Tonを増減させることにより、出力電流である2次電流I12を一定値に維持することを可能としている。
特許文献2には、ある周波数でスイッチングさせた電流を検出する場合、抵抗素子R1に発生する電圧に、ノイズ等によりサージ電圧が発生する可能性があるから、そのサージ電圧が発生する期間をマスクするマスク回路を設け、RCフィルタ回路をなくす構成について開示されている。
しかしながら、上記の特許文献1に記載されたスイッチング電源装置では、スイッチング素子201のON期間Tonの終了後に2次巻線210B側に2次電流I12が流れるので、時間Tresetを算出するためには、過去のスイッチング素子201のスイッチング動作を参照してON時間Tonの増減を試行しなければならず、(Treset/T)を目標値に収束させるまでに数サイクルの試行を行なう必要があった。
このため、負荷変動時における出力電流の追従性が悪く、その結果、急な負荷変動があった場合、異常な電流が流れてしまい、負荷を破壊してしまうといった課題があった。
また、時間Tresetを算出するため、トランス210に補助巻線210Cが必要であり、トランス210の体積の増加やそれに伴う重量増加といった課題もあった。
さらに、1次側(入力)から2次側(出力)へのエネルギー伝達に直接関わらない補助巻線210Cを挿入しているため、1次巻線210Aや2次巻線210Bと、補助巻線210Cとの結合容量や漏れインダクタンスが増加し、トランス210の損失増加を招いてしまうといった課題もあった。
上記課題に鑑み、本発明の目的は、負荷変動時における出力電流の追従性がよく、且つ、電圧変換効率の向上を図ることができ、動作条件によらず安定して動作するスイッチング制御回路及びこれを用いたスイッチング電源装置を提供することである。
上記目的を達成するために、本発明におけるスイッチング制御回路は、スイッチング素子のオン期間に電圧変換器の1次側から2次側に電力を供給するフォワード型スイッチング電源装置に用いられ、前記スイッチング素子のオン/オフ動作を制御するためのスイッチング制御回路であって、前記スイッチング素子のオン/オフ動作におけるサブハーモニック発振を抑えるための、所定の電流波形を持つスロープ補償信号を生成するスロープ補償部と、前記スロープ補償部により生成されるスロープ補償信号の電流値の中間値を生成する中間値生成部と、前記中間値生成部により生成される前記スロープ補償信号の電流値の中間値が予め設定されている目標電流値と略一致するように、前記スロープ補償部により生成される前記スロープ補償信号が持つ電流波形を調整することで、その調整結果である電流波形を持つスロープ信号を生成するスロープ信号生成部と、前記スロープ信号生成部により生成されるスロープ信号の電流値に対して、前記電圧変換器の1次側から前記スイッチング素子に流れる1次電流の電流値の大小を比較する比較部と、前記比較部による、前記1次電流の電流値が前記スロープ信号の電流値を超えたとの比較結果に基づいて、前記スイッチング素子がオンすべき期間を決定する決定部とを備えている。
上記のスイッチング制御回路では、スイッチング素子のオン期間にスイッチング素子に流れる1次電流の平均電流値が予め設定されている目標電流値と略一致するようにスイッチング素子のオン期間が決定されているので、電圧変変換器の2次側に流れる2次電流である出力電流を略一定にすることができる。
しかしながら、ON期間のデューティが50%以上で発生するサブハーモニック発振と呼ばれる不安定動作を抑えるために、スロープ補償が追加された場合、目標出力電流値と異なる出力電流が出力されてしまうといった新たな課題が想定し得る。
上記のスイッチング制御回路では、中間値生成部により生成されるスロープ補償信号の電流値の中間値が予め設定されている目標電流値と略一致するように、スロープ補償信号が持つ電流波形が調整される。
このため、予め設定されている目標電流値と略一致するように調整されたスロープ信号の電流値に対して、スイッチング素子に流れる1次電流の電流値の大小を比較し、1次電流の電流値がスロープ信号の電流値を超えたとの比較結果に基づいて、スイッチング素子がオンすべき期間を決定することができる。
したがって、スイッチング素子のオン/オフ動作におけるサブハーモニック発振を抑えるためにスロープ補償信号を用いた場合において、スイッチング素子のオン/オフ動作のデューティ比がそのスロープ補償の効果により大きく変化しても、スイッチング素子のオン/オフ動作を安定して行なうことができる。
前記スロープ信号生成部は、2つの入力端子及び1つの出力端子を有し、一方の入力端子に前記予め設定されている目標電流値が入力され、他方の入力端子に前記中間値生成部により生成される前記スロープ補償信号の電流値の中間値が入力されており、前記他方の入力端子に入力される前記スロープ補償信号の電流値の中間値を帰還させることにより、前記2つの入力端子に入力される前記目標電流値と前記中間値と略一致させる帰還増幅回路を有することが好ましい。
この場合、他方の入力端子に入力されるスロープ補償信号の電流値の中間値が帰還されているので、2つの入力端子に入力される目標電流値と中間値と略一致させることができる。
前記中間値生成部は、前記スロープ信号生成部により生成されるスロープ信号の電流値の下限値を保持しつつ出力する保持回路と、前記保持回路の出力と前記帰還増幅回路の出力との間に直列接続された2つの抵抗素子とを有し、前記2つの接続素子の接続点における出力値を前記中間値として用いることが好ましい。
この場合、スロープ補償部により生成されるスロープ補償信号の電流値の中間値を精度良く生成することができる。
前記中間値生成部は、前記スロープ信号生成部により生成されるスロープ信号の電流値の中間値を出力すべく伝達関数が設定されているローパスフィルタと、前記決定部により決定された前記スイッチング素子のオンすべき期間において、前記スロープ信号生成部により生成されるスロープ信号を前記ローパスフィルタに入力するスイッチとを有することが好ましい。
この場合、ローパスフィルタの出力がスロープ信号の電流値の中間値となり、その中間値がスロープ信号生成部に入力される。
このため、スロープ信号生成部による負帰還がかかり、スロープ信号の中間値が目標電流値に略一致するように動作させることができる。
前記中間値生成部は、前記電圧変換器の1次側から前記スイッチング素子に流れる1次電流の電流値の中間値を出力すべく伝達関数が設定されているローパスフィルタと、前記決定部により決定された前記スイッチング素子のオンすべき期間において、前記スイッチング素子に流れる1次電流を前記ローパスフィルタに入力するスイッチとを有することが好ましい。
この場合、スロープ信号生成部にはスイッチング素子に流れる1次電流の電流値の中間値と目標電流値とが入力されるため、スロープ信号生成部による負帰還がかかり、スイッチング素子に流れる1次電流の電流値の中間値が目標電流値に略一致するようにスロープ信号を調整することができる。
前記スイッチング電源装置の出力値を前記スイッチング制御回路に帰還させるためのエラーアンプを更に備え、前記エラーアンプの出力値を前記予め設定されている目標電流値として用いることにより、前記スイッチング電源装置の出力制御を行なうことが好ましい。
この場合、エラーアンプの出力値を予め設定されている目標電流値として用いることにより、スイッチング電源装置の出力制御を行なうことができる。
前記エラーアンプの出力値を予め定められたリミット値を越えないように制限する保護回路を更に備えていることが好ましい。
前記決定部により決定された前記スイッチング素子のオンすべき期間に応じて、前記スイッチング素子のオン期間及びオフ期間を調整する調整部を更に備え、前記調整部は、前記保護回路による前記エラーアンプの出力値の制限がかけられた場合において、前記スイッチング電源装置の出力値が予め定められた閾値を下回ったときに前記スイッチング素子のオン期間を短縮することが好ましい。
この場合、保護回路によるエラーアンプの出力値の制限がかけられた場合において、スイッチング素子のオン期間を絞れる範囲が広がることによって、低出力電圧時に過電流保護値が延びてしまう効果を低減することができる。
前記決定部により決定された前記スイッチング素子のオンすべき期間に応じて、前記スイッチング素子のオン期間及びオフ期間を調整する調整部を更に備え、前記調整部は、前記保護回路による前記エラーアンプの出力値の制限がかけられた場合において、前記スイッチング電源装置の出力値の低下に合わせて前記スイッチング素子のオン期間を短縮することが好ましい。
この場合、保護回路によるエラーアンプの出力値の制限がかけられた場合において、スイッチング素子のオン期間を絞れる範囲が広がることによって、低出力電圧時に過電流保護値が延びてしまう効果を低減できる。
また、スイッチング素子のオン期間を出力電圧にそってスムーズに低下させることができ、出力電圧のばたつきを低減できる。
前記スロープ補償部、前記中間値生成部、前記スロープ信号生成部、前記比較部及び前記決定部は、同一基板上に配置されていることが好ましい。
この場合、スイッチング制御回路の1チップ化を図ることができる。このため、汎用のフォワード型スイッチング電源装置に適用することができる。
本発明におけるスイッチング電源装置は、1次側から2次側に電力を供給するための電圧変換器と、前記電圧変換器の1次側に直列接続され、前記電圧変換器の入力電圧をスイッチングするスイッチング素子と、前記スイッチング素子のオン/オフ動作を制御するためのスイッチング制御回路とを備え、前記スイッチング素子のオン期間に前記電圧変換器の1次側から2次側に電力を供給するフォワード型のスイッチング電源装置であって、前記スイッチング制御回路は、上記のスイッチング制御回路からなる。
上記のスイッチング電源装置では、上記のスイッチング制御回路を備えているスイッチング電源装置が実現される。
本発明のスイッチング制御回路は、以上のように、前記スイッチング素子のオン/オフ動作におけるサブハーモニック発振を抑えるための所定の電流波形を持つスロープ補償信号を生成するスロープ補償部と、前記スロープ補償部により生成されるスロープ補償信号の電流値の中間値を生成する中間値生成部と、前記中間値生成部により生成される前記スロープ補償信号の電流値の中間値が予め設定されている目標電流値と略一致するように、前記スロープ補償部により生成される前記スロープ補償信号が持つ電流波形を調整することで、その調整結果である電流波形を持つスロープ信号を生成するスロープ信号生成部と、前記スロープ信号生成部により生成されるスロープ信号の電流値に対して、前記電圧変換器の1次側から前記スイッチング素子に流れる1次電流の電流値の大小を比較する比較部と、前記比較部による、前記1次電流の電流値が前記スロープ信号の電流値を超えたとの比較結果に基づいて、前記スイッチング素子がオンすべき期間を決定する決定部とを備えているものである。
それゆえ、負荷変動時における出力電流の追従性がよく、且つ、電圧変換効率の向上を図ることができ、動作条件によらず安定して動作するスイッチング制御回路を提供するという効果を奏する。
以下、図面を参照しつつ本発明の実施の形態について説明する。なお、以下の説明に用いる図面では、同一の部分には同一の符号を付してある。それらの名称及び機能も同一である。したがって、それらについての詳細な説明は繰り返さない。
(実施の形態1)
本発明の実施の形態1におけるスイッチング電源装置は、スイッチング素子のON期間にトランスを通して電力を出力側へ供給するフォワード回路方式を採用するものである。
本発明の実施の形態1におけるスイッチング電源装置は、スイッチング素子のON期間にトランスを通して電力を出力側へ供給するフォワード回路方式を採用するものである。
図2は、本発明の実施の形態1におけるスイッチング電源装置10の概略構成を示す回路図である。
本実施の形態におけるスイッチング電源装置10は、図2に示すように、一対の入力端子11A、11Bと、トランス(電圧変換器)12と、整流平滑部13と、一対の出力端子14A、14Bと、スイッチング制御回路15と、FET(スイッチング素子)16と、抵抗素子(スイッチング電流検出部)17と、を備えている。
入力端子11Aは、トランス12の1次側に配置された1次巻線12Aの巻き始め側端子に接続されている。一方、入力端子11Bは、FET16を介して、トランス12の1次巻線12Aの巻き終わり側端子に接続されている。
なお、1次巻線12Aの巻き始め側端子は、図中の黒点(・)が付された端子である。一方、1次巻線12Aの巻き終わり側端子は、図中の黒点(・)が付されていない端子であり、FET16のON期間において1次巻線12Aに電圧が誘起された場合、巻き始め側端子に対して負電圧となる端子である。
また、入力端子11Aは、例えば直流電圧源の高電位側の電位が印加されており、一方、入力端子11Bは、その直流電圧源の低電位側の電位(ここでは、接地電位)が印加されている。
トランス12は、トランス12の1次側に配置された1次巻線(巻数np)12Aと、トランス12の2次側に配置された2次巻線(巻数ns)12Bと、を有している。そして、このトランス12では、1次巻線12Aを流れる1次電流I1により発生する磁界を打ち消す方向に、2次巻線12Bに2次電流I2が流れる。
整流平滑部13は、整流用ダイオード13A及びフライホイールダイオード13Bから構成された整流回路と、チョークコイル13C及び平滑用コンデンサ13Dから構成された平滑回路と、を有している。
整流回路では、整流用ダイオード13Aとフライホイールダイオード13Bとが直列に接続されている。整流用ダイオード13Aとフライホイールダイオード13Bとは、FET16のON期間に、2次巻線12Bに誘起される電圧で整流用ダイオード13Aが導通し、フライホイールダイオード13Bが遮断するよう方向付けられ、2次巻線12Bの両端子間に接続されている。
なお、整流回路は、整流用ダイオード13A及びフライホイールダイオード13Bに代えて、バイポーラトランジスタや電界効果トランジスタ等の制御極付整流素子を用いることができる。制御極付整流素子を用いれば損失の少ない回路構成を実現できる。
平滑回路では、チョークコイル13Cと平滑用コンデンサ13Dとが直列に接続されている。そして、平滑回路はフライホイールダイオード13Bと並列に接続され、平滑用コンデンサ13Dの両端子が出力端子14A、14Bに接続されている。
出力端子14A、14Bには、LED照明やACアダプタといった電子機器等である負荷(図示省略)が接続されている。トランス12の2次巻線12Bに2次電流I2が発生すると、その2次電流I2は、2次巻線12Bの巻き始め側端子から、整流用ダイオード13A、チョークコイル13C、出力端子14A、負荷及び出力端子14Bを経由して、2次巻線12Bの巻き終わり側端子に流れ込むことになる。
一方、その後、トランス12の2次巻線12Bによる2次電流I2の発生が終了すると、今度は、チョークコイル13Cが引き続き、2次電流I2を流し続けることになる。すなわち、チョークコイル13Cの一方の端子から流れ出す2次電流I2は、出力端子14A、負荷、出力端子14B、フライホイールダイオード13Bを経由して、チョークコイル13Cの他方の端子に流れ込む。
スイッチング制御回路15は、FET16のゲート端子、FET16のソース端子と抵抗素子17の一方の端子との接続点、及び、入力端子11B、に接続されている。スイッチング制御回路15は、FET16と抵抗素子17との接続点の電圧値を取得し、その電圧値を用いてFET16のゲート端子に出力すべき駆動信号を生成する。
FET16は、例えばn型FETで構成されており、そのゲート端子はスイッチング制御回路15の駆動信号出力端子に接続され、そのドレイン端子はトランス12の1次巻線12Aの巻き終わり側端子に接続され、そのソース端子は接地電位が入力される入力端子11Bに接続されている。
そして、FET16は、スイッチング制御回路15により生成され、ゲート端子に入力される駆動信号に基づき、ソース端子とトレイン端子間のON期間/OFF期間を切り替える。例えば、FET16は、スイッチング制御回路15の駆動信号がHIGHレベルであれば、ソース端子とドレイン端子間を導通させる。一方、スイッチング制御回路15からの駆動信号がLOWレベルであれば、ソース端子とドレイン端子間を遮断する。
FET16のON期間では、トランス12の1次巻線12Aの巻き終わり側端子と入力端子11Bとが、FET16及び抵抗素子17を介して接続される。このため、トランス12の1次巻線12Aにより発生する1次電流I1がFET16、抵抗素子17を通って、入力端子11Bに流れ込むことになる。
一方、FET16のOFF期間では、トランス12の1次巻線12Aの巻き終わり側端子と入力端子11Bとが遮断される。このため、トランス12の1次巻線12Aにより発生する1次電流I1がFET16、抵抗素子17を通って、入力端子11Bに流れ込むことはない。
なお、FET素子16は、FETに代えて、バイポーラトランジスタ、IGBT(絶縁ゲート型バイポーラトランジスタ)、J-FET(接合型電界効果トランジスタ)、サイリスタ等を用いても構わない。
抵抗素子17は、FET16のソース端子に直列に接続されており、FET16のソース端子とドレイン端子間に流れる電流、つまり、1次電流I1を検出するためのものである。
具体的には、1次巻線12Aから入力端子11Bに1次電流I1が流れたとき、FET16と抵抗素子17との接続点には、抵抗素子17による電圧降下に見合った電圧値が現れることになる。したがって、その接続点に現れる電圧値と抵抗素子17の抵抗値とを用いて1次電流I1の電流値を検出可能である。
次に、図2のスイッチング電源装置10の動作について説明する。なお、ここでは、スイッチング電源装置10は、一定の入力電圧Vinが入力端子11A、11Bを介して入力され、一定の出力電圧Vout及び一定の出力電流Ioutを出力端子14A、14Bを介して出力している状態にあるとする。
図3(a)は、トランス12の1次巻線12Aに流れる1次電流I1の電流波形である。図3(b)は、トランス12の2次巻線12Bに流れる2次巻線I2の電流波形である。図3(c)は、整流平滑部13のチョークコイル13Cに流れるチョークコイル電流I3の電流波形である。
スイッチング制御回路15がFET16のゲート端子に駆動信号を所定のデューティ比で出力し、FET16が、この駆動信号に同期して、ON状態とOFF状態とを繰り返す。
この場合、先ず、スイッチング制御回路15がHIGHレベルの駆動信号をFET16のゲート端子に入力すると、その駆動信号の入力に基づいてFET16がONし、FET16のON期間Tonが開始する。
FET16のON期間Tonが開始すると、入力端子11Aに接続された直流電圧電源の高電位側の電位から、入力端子11A、トランス12の1次巻線12A、FET16、抵抗素子17、及び、入力端子11Bを通って、入力端子11Bに接続された直流電圧電源の低電位側の電位に1次電流I1が流れる。この1次電流I1は、図3(a)に示すように、時間tの経過とともに増加する電流波形を持つ。
そして、1次巻線12Aに1次電流I1が流れると、それと同時に、2次巻線12Bの両端子間に電圧が誘起される。2次巻線12Bに誘起される電圧の方向は、2次巻線12Bの巻き始め側端子が正の電位となり、整流用ダイオード13Aに順方向電圧を印加する方向となる。
したがって、2次巻線12Bの巻き始め側端子から出力された2次電流I2は、整流用ダイオード13A、チョークコイル13C、出力端子14A、負荷、出力端子14Bを通った後、2次巻線12Bの巻き終わり側端子に流れ込む。この2次電流I2は、図3(b)に示すように、1次電流I1と同様、時間tの経過とともに増加する電流波形を持つ。このとき、平滑用コンデンサ13Dは、電流リップルを抑えるように機能する。
また、FET16のON期間Tonでは、チョークコイル13Cを流れるチョークコイル電流I3は、図3(c)に示すように、2次電流I2と同様、時間tの経過とともに増加する電流波形を持つ。なお、このチョークコイル電流I3は、2次巻線12Bに流れる2次電流I2と等しいことは言うまでもない。
ここで、整流平滑部13のチョークコイル13Cを流れるチョークコイル電流I3は、FET16のON期間Tonにおいては、整流用ダイオード13Aの順方向電圧降下を無視すると、次の式を用いて表わすことができる。
I3=((V12B−Vout)/L)×(t−(Ton/2))+Iout…(2)
ここで、V12Bは、2次巻線12Bに誘起される電圧、Lは、チョークコイル13Cのインダクタンス、tは、Ton期間開始時点からの経過時間、Ioutは、平均出力電流である。
ここで、V12Bは、2次巻線12Bに誘起される電圧、Lは、チョークコイル13Cのインダクタンス、tは、Ton期間開始時点からの経過時間、Ioutは、平均出力電流である。
上記の(2)式において、入力端子11A、11B間に接続された直流電圧源からの入力電圧Vinの電圧変動時間に比較してFET16のスイッチング周期Tが十分短く、且つ、出力電流Ioutが安定した定電流となっている場合であれば、V12B、Voutの変動が無視できるため、チョークコイル電流I3はtの一次関数と近似でき、直線とみなすことができる。
次に、スイッチング制御回路15がLOWレベルの駆動信号をFET16のゲート端子に入力すると、その駆動信号の入力に基づいてFET16がOFFし、FET16のOFF期間Toffが開始する。
FET16のOFF期間Toffが開始すると、図3(a)に示すように、トランス12の1次巻線12Aの1次電流I1の流れは停止し、その結果、2次巻線12Bに誘起される電圧の方向は、FET16のON期間Tonの場合とは逆方向となる。すなわち、2次巻線12Bの巻き始め側端子が負の電位となり、整流用ダイオード13Aに逆方向電圧を印加する方向となる。このため、図3(b)に示すように、2次巻線12Bに2次電流I2は流れない。
一方、チョークコイル13Cには磁気エネルギーが蓄積されていることから、そのエネルギーに起因してチョークコイル13Cにはチョークコイル電流I3が流れ続ける。したがって、チョークコイル13Cの一方の端子から出力されたチョークコイル電流I3は、出力端子14A、負荷、出力端子14B、フライホイールダイオード13Bを通った後、チョークコイル13Cの他方の端子に流れ込む。このチョークコイル電流I3は、チョークコイル13Cに蓄積された磁気エネルギーに依存するため、図3(c)に示すように、時間tの経過とともに減少する電流波形を持つ。このとき、平滑用コンデンサ13Dは、電流リップルを抑えるように機能する。
ここで、整流平滑部13のチョークコイル13Cを流れるチョークコイル電流I3は、FET16のOFF期間Toffにおいては、フライホイールダイオード13Bの順方向電圧降下を無視すると、次の式を用いて表わすことができる。
I3=−(Vout/L)×(t−(Toff/2))+Iout…(3)
ここで、tは、Toff期間開始時点からの経過時間である。
ここで、tは、Toff期間開始時点からの経過時間である。
上記の(3)式において、入力端子11A、11B間に接続された直流電圧源からの入力電圧Vinの電圧変動時間に比較してFET16のスイッチング周期Tが十分短く、且つ、出力電流Ioutが安定した定電流となっている場合であれば、Voutの変動が無視できるため、チョークコイル電流I3はtの一次関数と近似でき、直線とみなすことができる。
このように、図3(c)、上記の(2)及び(3)式からわかるように、チョークコイル電流I3の電流波形は、FET16のON期間Ton及びOFF期間Toffを通して、三角波形状を持つことになる。また、このチョークコイル電流I3の三角波形状は、FET16のON期間Tonの1/2の時点、及び、OFF期間Toffの1/2の時点において、出力電流Ioutと等しくなる形状である。
次に、このチョークコイル電流I3の三角波形状についてさらに詳しく説明する。
図4は、FET(スイッチング素子)16のON期間Ton及びOFF期間Toffにおける、1次電流I1及び2次電流I2の電流波形図である。なお、FET16のON期間Tonでは、2次電流I2とチョークコイル電流I3とは等しいものである。
出力電流Ioutが一定である定電流動作時においては、FET16がONしてから、チョークコイル13Cに流れるチョークコイル電流I3、すなわち、2次巻線12Bに流れる2次電流I2と出力電流Ioutとが一致する時刻Tcまでの時間Δtと、時刻TcからFET16がOFFするまでの時間Δtとは等しくなる。
また、FET16のON期間Tonでは、チョークコイル電流I3の電流波形が直線であることから、出力電流IoutとFET16がON直後の2次電流I2との差ΔI2は、FET16がOFF直前の2次電流I2と出力電流Ioutとの差ΔI2に等しくなる。
さらに、FET16のON期間Tonでは、チョークコイル電流I3の電流波形が直線であることから、FET16がON直後の2次電流I2sとFET16がOFF直前の2次電流I2eとを加算し、その加算値を2で割った値が出力電流Ioutに等しくなる。
なお、上述した内容は、チョークコイル13Cに蓄積された磁気エネルギーに起因して流れる、FET16のOFF期間Offでのチョークコイル電流I3についても、直線の傾きが逆であること以外、同様に言えることである。
ここで、トランス12の1次巻線12Aと2次巻線12Bとの巻数比は(ns/np)であることから、1次巻線12Aに流れる1次電流I1と2次巻線12Bに流れる2次電流I2との関係は以下の式で表わされる。
I1=(ns/np)×I2…(4)
したがって、上記の(4)式から、2次電流I2の平均値が出力電流Ioutと一致するためには、FET16がONしてから1次電流I1がIout×(ns/np)になるまでの時間Δtと、その一致時刻からFET16がOFFするまでの時間Δtとを等しくすればよいことがわかる。
したがって、上記の(4)式から、2次電流I2の平均値が出力電流Ioutと一致するためには、FET16がONしてから1次電流I1がIout×(ns/np)になるまでの時間Δtと、その一致時刻からFET16がOFFするまでの時間Δtとを等しくすればよいことがわかる。
このため、本発明の実施の形態におけるスイッチング電源装置10では、FET16がONしてから1次電流I1がIout×(ns/np)になるまでの時間Δtを測定し、その一致時刻Tcから更に時間Δt経過後に、FET16をOFFするように動作させる。
この場合、FET16のON期間Tonにおける1次電流I1の平均値がIout×(ns/np)となり、その結果、2次電流I2の平均値が出力電流Ioutに一致する。
次に、本発明の実施の形態におけるスイッチング電源装置10のスイッチング制御回路15について説明する。
なお、未公開の特許出願にて提案したスイッチング制御回路に関する技術があるので、それについて最初に(参考形態)として説明する。
(参考形態)
図16は、本発明の参考形態におけるスイッチング制御回路の概略構成を示す回路図である。
図16は、本発明の参考形態におけるスイッチング制御回路の概略構成を示す回路図である。
図16に示すように、スイッチング制御回路15Aは、スイッチング信号発生回路31と、ラッチ回路32と、バッファ回路33と、演算回路34と、コンパレータ35と、目標電流値記憶部36と、を備えている。
スイッチング信号発生回路31は、FET16を駆動するタイミングを生成する。具体的には、スイッチング信号発生回路31は、FET16がONすべきタイミングにSet信号を演算回路34及びラッチ回路32に出力する。
ラッチ回路32は、自身の出力を、スイッチング信号発生回路31からのSet信号でセットし、演算回路34からのReset信号でリセットするように動作する。例えば、ラッチ回路32は、スイッチング信号発生回路31からSet信号が入力されているときに、演算回路34からReset信号が入力されると、自身の出力をリセットする。
バッファ回路33は、ラッチ回路32の出力レベルを、FET16を駆動するのに最適なレベルに調整する。
演算回路34は、FET16がONしてからコンパレータ35の判定信号が出た時刻までの時間Δtを測定し、その一致時刻Tcから更に時間Δt経過後に、FET16がOFFするように、Reset信号を生成し、ラッチ回路32に出力する。
コンパレータ35は、抵抗素子17により検出された検出電流値と目標電流値記憶部36に記憶された目標電流値とを比較して、検出電流値が目標電流値を超えると演算回路34に判定信号を送る。
目標電流値記憶部36は、目標電流値であるIout×(ns/np)を記憶する。
次に、このスイッチング制御回路15Aの動作について説明する。
先ず、スイッチング信号発生回路31がSet信号を出力すると、このSet信号はラッチ回路32及び演算回路34に入力される。
ラッチ回路32は、Set信号が入力されると、自身の出力をセットし、バッファ回路33を介して、FET16のゲート端子にHIGHレベルの駆動信号を出力する。
FET16は、自身のゲート端子にHIGHレベルの駆動信号が入力されると、ソース端子とドレイン端子間を導通させる。このため、トランス12の1次巻線12Aには1次電流I1が流れ始める。
FET16に1次電流I1が流れ始めると、抵抗素子17の両端子間における電圧降下に起因する電圧値がFET16と抵抗素子17との接続点に現れる。したがって、その接続点に現れる電圧値と抵抗素子17の抵抗値を用いて電流DIを検出することができる。つまり、検出電流DIは、1次電流I1を監視するためのものである。
コンパレータ35は、検出電流DIが表わす1次電流I1が目標電流値記憶部36に記憶されている目標電流値以上になると、演算回路34に判定信号を出力する。
一方、演算回路34は、FET16がONしてからコンパレータ35の判定信号が出た時刻までの時間Δtを測定し、その一致時刻Tcから更に時間Δt経過後に、Reset信号を生成し、ラッチ回路32に出力する。
ラッチ回路32は、Reset信号を入力し、スイッチング信号発生回路31からSet信号が入力されている場合でも、自身の出力をリセットし、バッファ回路33を介して、FET16のゲート端子にLOWレベルの駆動信号を出力する。
FET16は、自身のゲート端子にLOWレベルの駆動信号が入力されると、ソース端子とドレイン端子間を遮断する。このため、トランス12の1次巻線12Aには1次電流I1が流れなくなる。
このようにして、FET16のON期間Tonにおける1次電流I1の平均値がIout×(ns/np)となり、その結果、2次電流I2が出力電流Ioutに一致する。
以上のようにスイッチング素子のON期間における1次電流の平均電流を一定に保つことにより、2次電流である出力電流を一定に保つものである。検出された1次電流と目標電流値を比較してスイッチングするため、負荷変動における追従性が良い。また、制御が1次電流のみの検出となっているため、部品数が少なく、効率が良い。
しかしながら、上記参考形態におけるスイッチング制御回路15Aは、次に述べるような課題が有している。
まず、スイッチング制御回路15Aには、出力電流Ioutを動作条件によらず一定にするためのスロープ補償が追加されていない。そのため、FET16を50%以上のONデューティ比で連続動作させた場合、サブハーモニック発振が起こりやすい状態になるという課題がある。
そこで、ONデューティが50%以上で発生するサブハーモニック発振と呼ばれる不安定動作を抑えるために、スロープ補償が追加されるのが通常である。
しかしながら、そのようなサブハーモニック発振を抑制するために、スイッチング制御回路15Aにスロープ補償を単純に追加してしまうと、チョークコイル13Cの定数や出力端子14A及び14B間に接続された負荷の電圧や、その発振周波数に依存して、目標出力電流値と異なる出力電流が出力されてしまうといった新たな課題を招いてしまう。
そこで、例えば、図4のON期間後半のΔtを短くすることによって、安定する条件は作ることは可能である。
しかしながら、このような条件の下では、ONデューティ比が数%〜50%以下、例えば、Δt×0.5とすると、ONデューティ比は25%以下でしか、動作が安定しない。また、出力電流を動作条件によらず一定にするという、本来の目的も達成することができなくなってしまう。
以下に示す本発明の実施の形態1におけるスイッチング制御回路は、このような課題を解決するものであって、出力電流Ioutを動作条件によらず一定に保ちながら、ONデューティ比を広い条件で安定動作させることができる。
(スイッチング制御回路15)
上述したように、スイッチング制御回路15は、FET16のスイッチング動作、つまり、FET16のON/OFFを制御するものである。
上述したように、スイッチング制御回路15は、FET16のスイッチング動作、つまり、FET16のON/OFFを制御するものである。
図1は、本実施形態1におけるスイッチング制御回路15の概略構成を示すブロック図である。
図1に示すように、スイッチング制御回路15は、スロープ補償回路(スロープ補償部)151と、スロープレベル調整回路(スロープ信号生成部)152と、目標電流値記憶部153と、加算器(スロープ信号生成部)154と、中間値生成回路(中間値生成部)155と、コンパレータ(比較部)156と、時間調整回路(決定部、調整部)157と、を有している。
スロープ補償回路151は、FET16のON期間には一定の傾きで低下するスロープ補償信号を生成する一方、FET16のOFF期間にはON期間の初期値に当たる一定のスロープ補償信号を生成する。
具体的には、スロープ補償回路151は、FET16のON期間においては、その開始時点では所定の高レベルのスロープ補償信号を出力し、その後、一定の傾きでスロープ補償信号のレベルを低下させていく。そして、スロープ補償回路151は、FET16のON期間の終了時点で所定の低レベルのスロープ補償信号を出力する。
また、スロープ補償回路151は、FET16のON期間終了し、OFF期間が開始すると、そのOFF期間中、上記の所定の高レベルのスロープ補償信号を出力し続ける。
また、スロープ補償回路151は、このようにしてそのレベルが変化するスロープ補償信号を加算器154に出力する。
スロープレベル調整回路152は、その入力側に中間値生成回路155及び目標電流値記憶部153が接続される一方、その出力側に加算器154が接続されている。そして、スロープレベル調整回路152は、中間値生成回路155から出力される中間値mと、目標電流値記憶部153から出力される目標電流値refとを基に、スロープ補償回路151から出力されるスロープ補償信号のレベルを調整するための調整値hを生成し、その調整値hを信号加算器154に出力する。
目標電流値記憶部153は、目標電流値refであるIout×(ns/np)を予め記憶しており、その目標電流値refをスロープレベル調整回路152に出力する。
加算器154は、その入力側にスロープ補償回路151及びスロープレベル調整回路152が接続されると共に、その出力側に中間値生成回路155及びコンパレータ156が接続されている。そして、加算器154は、スロープ補償回路151により生成されるスロープ補償信号と、スロープレベル調整回路152により生成される調整値hとを加算する。
加算器154は、それらを加算することで、スロープ補償回路151からのスロープ補償信号のレベルを調整値hに基づき調整し、その調整結果であるスロープ信号SLOPEを生成する。
また、加算器154は、このようなスロープ信号SLOPEを中間値生成回路155及びコンパレータ156に出力する。
中間値生成回路155は、加算器154から出力されるスロープ信号SLOPEが入力されると、そのスロープ信号SLOPEから中間値mを生成し、その中間値mをスロープレベル調整回路152に出力する。
コンパレータ156は、FET16に1次電流I1が流れ始めると、FET16と抵抗素子17との接続点に現れる電圧値と、抵抗素子17の抵抗値とから算出される検出電流CSを取得する。そして、コンパレータ156は、この検出電流CSに基づいて、FET16を流れる1次電流I1を監視する。
具体的には、コンパレータ156は、その入力側からスロープ信号SLOPEと検出電流CSとが入力されており、スロープ信号SLOPEのレベルと、検出電流CSの電流値レベルとを大小比較する。そして、コンパレータ156は、検出電流CSの電流値レベルがスロープ信号SLOPEのレベルを超えたとの判定結果に基づき、時間調整回路157に判定信号を出力する。
時間調整回路157は、FET16がONすると、そのON期間の開始時点から、コンパレータ156から判定信号が入力されるまでに要する時間Δtの測定を開始する。そして、時間調整回路157は、その時間Δt経過後、更に同一の時間Δtの経過後、FET16がOFFするように、FET16のゲート端子にLOWレベルの駆動信号を出力する。
また、時間調整回路157は、FET16のゲート端子にLOWレベルの駆動信号を出力してFET16をOFFさせると、FET16のOFF期間として予め決められた時間Toff経過した後、再びFET16がONするように、そのゲート端子にHIGHレベルの駆動信号を出力する。
(スロープレベル調整回路152及び中間値生成回路155)
次に、図1のスロープレベル調整回路152及び中間値生成回路155の具体的な構成例について説明する。図5は、スロープレベル調整回路152及び中間値生成回路155の第1の構成例を示すブロック図である。
次に、図1のスロープレベル調整回路152及び中間値生成回路155の具体的な構成例について説明する。図5は、スロープレベル調整回路152及び中間値生成回路155の第1の構成例を示すブロック図である。
図5に示す第1の構成例では、スロープレベル調整回路152は、スロープレベル調整用アンプ152Aを用いている。このスロープレベル調整用アンプ152Aは、その非反転入力端子には目標電流値記憶部153に予め設定されている目標電流値refが入力される一方、反転入力端子には中間値生成回路155が生成する中間値mが入力されている。
また、中間値生成回路155は、図5に示すように、ピークホールド回路(保持回路)155Aと、抵抗素子155Bと、抵抗素子155Cとを用いている。
ピークホールド回路155Aは、加算器154から出力されるスロープ信号SLOPEが入力されており、スロープ信号SLOPEが持つレベルの下限値lを記憶する。スロープ信号SLOPEのレベルは、スロープ補償回路により生成されるスロープ補償信号と同様、所定の高レベルと所定の低レベルとの間を変化する。そして、その低レベルが上記の下限値lに相当する。
抵抗素子155B及び抵抗素子155Cは、スロープレベル調整用アンプ152Aの出力である調整値hと、ピークホールド回路155Aの出力である下限値lとを抵抗分割して得られた中間値mを、スロープレベル調整用アンプ152Aに出力する。
ここで、抵抗素子155Bと抵抗素子155Cとは、1:1の抵抗比を持つことが好ましい。そうすることにより、中間値mの精度を高めることができるからである。
但し、スロープレベル調整用アンプ152Aのオフセットやピークホールド回路155Aのピーク値のオフセットがある場合には、抵抗素子155B及び抵抗素子155Cをトリミングし、中間値mがスロープ信号SLOPEのちょうど中間になるように、それらの抵抗比を調整すればよい。
スロープレベル調整回路152の出力である調整値hは、上述したように、加算器154に入力されている。加算器154は、スロープ補償回路151により生成されるスロープ補償信号に、この調整値hを加算することで、スロープ信号SLOPEを生成する。
このようにして、スロープレベル調整回路152及び加算器154は帰還増幅回路を構成しており、スロープ信号SLOPEには負帰還がかけられている。したがって、スロープレベル調整用アンプ152Aの非反転入力端子と反転入力端子との入力値がほぼ一致するように、調整値hが調整される。すなわち、中間値mと目標電流値refとがほぼ一致するように、調整値hが調整されることになる。
次に、図5に示したスイッチング制御回路15の動作について説明する。図6に、スロープ信号SLOPEの波形と検出電流CSの波形との関係を示す。
図6に示すように、先ず、時間調整回路157は、FET16のゲート端子にHIGHレベルの駆動信号を出力する。
FET16は、自身のゲート端子にHIGHレベルの駆動信号が入力されると、ソース端子とドレイン端子間を導通させる。このため、トランス12の1次巻線12Aには1次電流I1が流れ始める。
FET16に1次電流I1が流れ始めると、抵抗素子17の両端子間における電圧降下に起因する電圧がFET16と抵抗素子17との接続点に現れる。
コンパレータ156は、この接続点に現れる電圧値と抵抗素子17を用いて検出電流CSを取得し、この検出電流CSに基づいて、1次電流I1を監視する。この検出電流CSは、図6に示すように、FET16のON期間においては、時間tの経過とともに増加する電流波形を持つ。
スロープ補償回路151から出力されるスロープ補償信号と、スロープレベル調整回路152から出力される調整値hとが、加算器154により加算されることで得られる、スロープ信号SLOPEは、FET16のON期間においては、一定の傾きで低下する波形を持つ。
なお、スロープ信号SLOPEのON期間の初期値は、調整値hと一致する。そして、中間値mは、目標電流値refとほぼ一致する。すなわち、スロープ信号SLOPEの平均値は、目標電流値refとほぼ一致する。
コンパレータ156は、検出電流CSの電流値レベルがスロープ信号SLOPEのレベルを超えると、時間調整回路157に判定信号を出力する。
一方、時間調整回路157は、FET16のON期間が開始した時点からコンパレータ156からの判定信号が入力されるまでの時間Δtを測定し、その時間Δt経過後、更に同一の時間Δtの経過後、FET16のゲート端子にLOWレベルの駆動信号を出力する。
FET16は、自身のゲート端子にLOWレベルの駆動信号が入力されると、ソース端子とドレイン端子間を遮断する。このため、トランス12の1次巻線12Aには1次電流I1が流れなくなる。
スロープ信号SLOPEは、FET16のON期間の初期値である調整値hに戻る。
FET16がOFFしてから予め決められた時間Toff経過後、再びスイッチング素子16がONするように、時間調整回路157はゲート端子にHIGHレベルの駆動信号を出力する。
このようにして、FET16のON期間Tonにおける1次電流I1の平均値がIout×(ns/np)となり、その結果、2次電流I2が出力電流Ioutに一致する。
これにより実際のチョークコイル電流I3の平均値を、Iout×(ns/np)である目標電流値refとほぼ一致させることができる。
(スロープ信号の傾きに依存する安定条件)
次に、スロープ信号SLOPEの傾きに依存する安定条件について、図7を用いて説明する。
次に、スロープ信号SLOPEの傾きに依存する安定条件について、図7を用いて説明する。
図7の破線は、スロープ信号SLOPEの波形を示す。図7に示すように、スロープ信号SLOPEは、Ton期間には一定の傾きで低下し、Toff期間では、Ton期間の初期値に戻り、一定値をとる。
図7の実線は、定常動作時のチョークコイル電流I3の波形、その二点鎖線は、何らかの外乱によりチョークコイル電流I3が定常動作からずれた場合の波形を示す。
また、msは、スロープ信号SLOPEの傾き、m1は、FET16のON期間Tonでのチョークコイル電流I3の傾き、m2は、FET16のOFF期間Toffでのチョークコイル電流I3の傾きを示し、ms≧0、m1>0、m2>0とする。さらに、スロープ信号SLOPEのTon期間の初期値、すなわち、Toff期間の値をisとする。
チョークコイル電流I3のある周期での初期電流値をi(n)とすると、i(n)を次の式を用いて表わすことができる。
i(n)=is−(ms+m1)×Δt(n)…(5)
よって、
Δt(n)=is/(ms+m1)−i(n)/(ms+m1)…(6)
また、i(n)の次の周期の初期電流値をi(n+1)とすると、i(n+1)を次の式を用いて表わすことができる。
よって、
Δt(n)=is/(ms+m1)−i(n)/(ms+m1)…(6)
また、i(n)の次の周期の初期電流値をi(n+1)とすると、i(n+1)を次の式を用いて表わすことができる。
i(n+1)=2×m1×Δt(n)+i(n)−m2×(T−2×Δt(n))
=2×(m1+m2)×Δt(n)+i(n)−m2×T…(7)
式(6)、式(7)よりΔt(n)を消去すると、
i(n+1)={−2×(m1+m2)/(m1+ms)+1}×i(n)+2×(m1+m2)/(m1+ms)×is−m2×T…(8)
式(8)は等比数列となっているため、その収束条件は、
−1<−2×(m1+m2)/(m1+ms)+1<1
となり、スロープ信号SLOPEの傾きmsをms>m2と設定しておけば安定することになる。
=2×(m1+m2)×Δt(n)+i(n)−m2×T…(7)
式(6)、式(7)よりΔt(n)を消去すると、
i(n+1)={−2×(m1+m2)/(m1+ms)+1}×i(n)+2×(m1+m2)/(m1+ms)×is−m2×T…(8)
式(8)は等比数列となっているため、その収束条件は、
−1<−2×(m1+m2)/(m1+ms)+1<1
となり、スロープ信号SLOPEの傾きmsをms>m2と設定しておけば安定することになる。
以上説明したように、本発明の実施形態1によれば、チョークコイル電流I3の平均値を目標出力電流refと一致させながら、広い範囲で安定動作させることができる。
(実施の形態2)
次に、本発明の実施形態2について説明する。本実施の形態は、上記の実施の形態1における中間値生成回路155の別の構成にかかる形態である。したがって、以下では、この点についてのみ説明するものとし、その他の構成については説明を省略する。
次に、本発明の実施形態2について説明する。本実施の形態は、上記の実施の形態1における中間値生成回路155の別の構成にかかる形態である。したがって、以下では、この点についてのみ説明するものとし、その他の構成については説明を省略する。
図8に示すように、本発明の実施の形態2において、中間値生成回路155は、スイッチ155Dと、ローパスフィルタ155Eと、を用いている。
スイッチ155Dは、FET16のON期間TonのみONする。スイッチ155Dは、例えば、時間調整回路157からFET16のON時間Tonの開始時点及び終了時点を取得し、それらに基づきスイッチ155DのON/OFFを切り替えるスイッチ制御回路155Fを有している。
ローパスフィルタ155Eは、スイッチ155DがONすると、スイッチ155Dを介してスロープ信号SLOPEが入力される。このローパスフィルタ155Eは、図5に示した実施形態1の中間値生成回路155から出力される中間値mとほぼ同様の波形を持つ中間値mを出力する。ローパスフィルタ155Eは、このような中間値mを出力可能となるように、その伝達関数が予め設定されている。
スロープレベル調整用アンプ152Aの非反転入力端子には、目標電流値記憶部153に予め設定されている目標電流値refが入力され、反転入力端子にはローパスフィルタ155Eから中間値mが入力される。
スロープレベル調整回路152の出力である調整値hは、上述したように、加算器154に入力されている。加算器154は、スロープ補償回路151により生成されるスロープ補償信号に、この調整値hを加算することで、スロープ信号SLOPEを生成する。
このようにして、スロープレベル調整回路152及び加算器154は帰還増幅回路を構成しており、スロープ信号SLOPEには負帰還がかけられている。したがって、スロープレベル調整用アンプ152Aの非反転入力端子と反転入力端子との入力値がほぼ一致するように、調整値hが調整される。すなわち、中間値mと目標電流値refとがほぼ一致するように、調整値hが調整されることになる。
すなわち、実施の形態2においても、中間値mの波形は実施の形態1とほぼ同様な波形となる。
次に、実施の形態2において、スイッチング制御回路15の動作について説明する。
先ず、時間調整回路157は、FET16のゲート端子にHIGHレベルの駆動信号を出力する。
FET16は、自身のゲート端子にHIGHレベルの駆動信号が入力されると、ソース端子とドレイン端子間を導通させる。このため、トランス12の1次巻線12Aには1次電流I1が流れ始める。
FET16に1次電流I1が流れ始めると、抵抗素子17の両端子間における電圧降下に起因する電圧がFET16と抵抗素子17との接続点に現れる。
コンパレータ156は、この接続点に現れる電圧値と抵抗素子17を用いて検出電流CSを取得し、この検出電流CSに基づいて、1次電流I1を監視する。
一方、スイッチ155Dは、時間調整回路157がFET16のゲート端子にHIGHレベルの駆動信号を出力すると、その出力にあわせてONされる。例えば、時間調整回路157がFET16のゲート端子にHIGHレベルの駆動信号の出力すると、スイッチ制御回路155Fがその出力にあわせてスイッチ155DをONする。
スイッチ155DがONすると、加算器154から出力されるスロープ信号SLOPEがローパスフィルタ155Eに入力される。
その結果、スロープレベル調整用アンプ152Aの非反転入力端子には、目標電流値記憶部153に予め設定されている目標電流値refが入力され、反転入力端子には中間値生成回路155から中間値mが入力される。なお、目標電流値refと中間値mはほぼ一致するように調整値hが調整される。
コンパレータ156は、検出電流CSの電流値レベルがスロープ信号SLOPEのレベルを超えると、時間調整回路157に判定信号を出力する。
一方、時間調整回路157は、FET16のON期間が開始した時点からコンパレータ156からの判定信号が入力されるまでの時間Δtを測定し、その時間Δt経過後、更に同一の時間Δtの経過後、FET16のゲート端子にLOWレベルの駆動信号を出力する。
FET16は、自身のゲート端子にLOWレベルの駆動信号が入力されると、ソース端子とドレイン端子間を遮断する。このため、トランス12の1次巻線12Aには1次電流I1が流れなくなる。
一方、スイッチ155Dは、時間調整回路157がFET16のゲート端子にLOWレベルの駆動信号を出力すると、その出力にあわせてOFFされる。例えば、時間調整回路157がFET16のゲート端子にLOWレベルの駆動信号の出力すると、スイッチ制御回路155Fがその出力にあわせてスイッチ155DをOFFする。
その結果、Toff期間中、スロープ信号SLOPEは一定となる。すなわち、スロープ信号SLOPEは、FET16のON期間の初期値である調整値hに戻る。
FET16がOFFしてから予め決められた時間Toff経過後、再びスイッチング素子16がONするように、時間調整回路157はゲート端子にHIGHレベルの駆動信号を出力する。
このようにして、FET16のON期間Tonにおける1次電流I1の平均値がIout×(ns/np)となり、その結果、2次電流I2が出力電流Ioutに一致する。
これにより実際のチョークコイル電流I3の平均値を目標電流値refとほぼ一致させながら、広い範囲で安定動作させることができる。
(実施の形態3)
次に、本発明の実施の形態3について説明する。本実施の形態は、上記の実施の形態1における中間値生成回路155及び時間調整回路157の別の構成にかかる形態である。したがって、以下では、この点についてのみ説明するものとし、その他の構成については説明を省略する。
次に、本発明の実施の形態3について説明する。本実施の形態は、上記の実施の形態1における中間値生成回路155及び時間調整回路157の別の構成にかかる形態である。したがって、以下では、この点についてのみ説明するものとし、その他の構成については説明を省略する。
図9に示すように、本発明の実施の形態3においては、上記の実施の形態1とは異なり、中間値生成回路155の入力側には検出電流CSが入力されている。なお、ここでは、中間値生成回路155は、図8に示した構成と同様、スイッチ155Dと、ローパスフィルタ155Eと、を有している。
スイッチ155Dは、FET16のON期間のみONする。
ローパスフィルタ155Eは、スイッチ155DがONすると、スイッチ155Dを介して、検出電流CSを入力する。そして、ローパスフィルタ155Eから出力する中間値mは検出電流CSの平均値を表わすことになる。
次に、スイッチング制御回路15の動作について説明する。
先ず、時間調整回路157は、FET16のゲート端子にHIGHレベルの駆動信号を出力する。
FET16は、自身のゲート端子にHIGHレベルの駆動信号が入力されると、ソース端子とドレイン端子間を導通させる。このため、トランス12の1次巻線12Aには1次電流I1が流れ始める。
FET16に1次電流I1が流れ始めると、抵抗素子17の両端子間における電圧降下に起因する電圧がFET16と抵抗素子17との接続点に現れる。
コンパレータ156は、この接続点に現れる電圧値と抵抗素子17を用いて検出電流CSを取得し、この検出電流CSに基づいて、1次電流I1を監視する。
一方、スイッチ155Dは、時間調整回路157がFET16のゲート端子にHIGHレベルの駆動信号を出力すると、その出力にあわせてONされる。例えば、時間調整回路157がFET16のゲート端子にHIGHレベルの駆動信号の出力すると、スイッチ制御回路155Fがその出力にあわせてスイッチ155DをONする。
スイッチ155DがONすると、検出電流CSがローパスフィルタ155Eに入力される。
コンパレータ156は、検出電流CSの電流値レベルがスロープ信号SLOPEのレベルを超えると、時間調整回路157に判定信号を出力する。
一方、時間調整回路157は、FET16のON期間が開始した時点からコンパレータ156からの判定信号が入力されるまでの時間Δtを測定し、その時間Δt経過後、更に同一の時間Δtの経過後、FET16のゲート端子にLOWレベルの駆動信号を出力する。
また、時間調整回路157は、判定信号が出た時刻から任意に遅らせてLOWレベルの駆動信号を出力してもよい。なお、ここでは、スロープ信号の傾きmsを小さくするために、上記の更なる時間Δt経過後すぐに、LOWレベルの駆動信号を出力するようにする。
FET16は、自身のゲート端子にLOWレベルの駆動信号が入力されると、ソース端子とドレイン端子間を遮断する。このため、トランス12の1次巻線12Aには1次電流I1が流れなくなる。
一方、スイッチ155Dは、時間調整回路157がFET16のゲート端子にLOWレベルの駆動信号を出力すると、その出力にあわせてOFFされる。例えば、時間調整回路157がFET16のゲート端子にLOWレベルの駆動信号の出力すると、スイッチ制御回路155Fがその出力にあわせてスイッチ155DをOFFする。
その結果、Toff期間中、スロープ信号SLOPEは一定となる。すなわち、スロープ信号SLOPEは、FET16のON期間の初期値である調整値hに戻る。
FET16がOFFしてから予め決められた時間Toff経過後、再びスイッチング素子16がONするように、時間調整回路157はゲート端子にHIGHレベルの駆動信号を出力する。
このようにして、FET16のON期間Tonにおける1次電流I1の平均値がIout×(ns/np)となり、その結果、2次電流I2が出力電流Ioutに一致する。
これにより実際のチョークコイル電流I3の平均値を目標電流値refとほぼ一致させながら、広い範囲で安定動作させることができる。
次に、本実施の形態におけるスロープ信号SLOPEの傾きに依存する安定条件について、図10を用いて説明する。
図10の破線は、スロープ信号SLOPEの波形を示す。図10に示すように、スロープ信号SLOPEは、Ton期間には一定の傾きで低下し、Toff期間では、Ton期間の初期値に戻り、一定値をとる。
図10の実線は、定常動作時のチョークコイル電流I3の波形、その二点鎖線は、何らかの外乱によりチョークコイル電流I3が定常動作からずれた場合の波形を示す。
また、msは、スロープ信号SLOPEの傾き、m1は、FET16のON期間Tonでのチョークコイル電流I3の傾き、m2は、FET16のOFF期間Toffでのチョークコイル電流I3の傾きを示し、ms≧0、m1>0、m2>0とする。さらに、スロープ信号SLOPEのTon期間の初期値、すなわち、Toff期間の値をisとする。
チョークコイル電流I3のある周期での初期電流値をi(n)とすると、i(n)を次の式を用いて表わすことができる。
i(n)=is−(ms+m1)×Δt(n)…(9)
よって、
Δt(n)=is/(ms+m1)−i(n)/(ms+m1)…(10)
また、i(n)の次の周期の初期電流値をi(n+1)とすると、i(n+1)を次の式を用いて表わすことができる。
よって、
Δt(n)=is/(ms+m1)−i(n)/(ms+m1)…(10)
また、i(n)の次の周期の初期電流値をi(n+1)とすると、i(n+1)を次の式を用いて表わすことができる。
i(n+1)=m1×Δt(n)+i(n)−m2×(T−Δt(n))
=(m1+m2)×Δt(n)+i(n)−m2×T…(11)
式(10)、式(11)よりΔt(n)を消去すると、
i(n+1)={−(m1+m2)/(m1+ms)+1}×i(n)+(m1+m2)/(m1+ms)×is−m2×T…(12)
式(12)は等比数列となっているため、その収束条件は、
−1<−(m1+m2)/(m1+ms)+1<1
となり、スロープ信号の傾きはms>(m2−m1)/2と設定しておけば安定することになる。
=(m1+m2)×Δt(n)+i(n)−m2×T…(11)
式(10)、式(11)よりΔt(n)を消去すると、
i(n+1)={−(m1+m2)/(m1+ms)+1}×i(n)+(m1+m2)/(m1+ms)×is−m2×T…(12)
式(12)は等比数列となっているため、その収束条件は、
−1<−(m1+m2)/(m1+ms)+1<1
となり、スロープ信号の傾きはms>(m2−m1)/2と設定しておけば安定することになる。
以上説明したように、本発明の実施によれば、チョークコイルI3の平均値を設定された目標電流refと一致させながら、広い範囲で安定動作させることができる。
(実施の形態4)
次に、本発明の実施の形態4について説明する。本発明の実施の形態4におけるスイッチング電源装置は、上記の実施の形態1〜4のトランス12及び整流平滑部13に代えて、チョークコイル方式の非絶縁型の降圧DCDCコンバータを利用する形態である。したがって、以下では、この点についてのみ説明するものとし、その他の構成については説明を省略する。図11は、本発明の実施の形態4におけるスイッチング電源装置の概略構成を示す回路図である。
次に、本発明の実施の形態4について説明する。本発明の実施の形態4におけるスイッチング電源装置は、上記の実施の形態1〜4のトランス12及び整流平滑部13に代えて、チョークコイル方式の非絶縁型の降圧DCDCコンバータを利用する形態である。したがって、以下では、この点についてのみ説明するものとし、その他の構成については説明を省略する。図11は、本発明の実施の形態4におけるスイッチング電源装置の概略構成を示す回路図である。
図11に示すように、スイッチング電源装置100は、入力端子25と、降圧DCDCコンバータ21と、スイッチング制御回路15と、スイッチング素子16と、エラーアンプ22と、参照電圧記憶部23と、出力端子24と、を備えている。
エラーアンプ22の非反転入力端子には参照電圧記憶部23から参照電圧Vrefが入力され、反転入力端子には出力端子24からの出力電圧Voutが入力される。エラーアンプ22の出力は、スロープレベル調整回路152と過電流保護回路(保護回路)158に入力される。
エラーアンプ22の出力値は、上記の実施の形態1〜3のような効果でチョークコイル電流I3の平均値に略一致するように制御される。なお、このエラーアンプ22の出力値が上記の実施の形態1〜3の目標電流値記憶部153から出力される目標電流値refに相当する。
ここで、降圧DCDCコンバータ21及びエラーアンプ22について説明する。
エラーアンプ22は、公知の差動増幅器やオペアンプを用いることができる。降圧DCDCコンバータ21の降圧は、PWM制御の電流モード制御により実現される。
スイッチング素子16は、後述するように、時間調整回路157内のオシレータにより一定の周期でONする。コンパレータ156は、スイッチング素子16の電流を検出しており、その波形は、図6の検出電流CSとほぼ同じ波形となる。その波形CSはコンパレータ156に入力されており、SLOPE信号の波形が検出電流CSの波形と一致するとコンパレータ156の出力が時間調整回路157に入力され、スイッチング素子16のOFF時間が決定される。
スイッチング素子16がOFFすると、コイル電流がGNDから出力端子24にダイオードを介して電流が流れる。SLOPE信号の波形レベルは、エラーアンプ22により決まり、Vo=Vrefになるように負帰還がかけられている。
また、スロープレベル調整回路152と中間値生成回路155により、エラーアンプ22の出力は、出力端子24の出力電流、または、コイル電流の平均値に対応した値となる。例えば、出力端子24の電流が増加した場合、出力端子24の電圧が下がることにより、エラーアンプ22の出力が高くなり、SLOPE信号の波形レベルも高くなる。その結果、出力端子24の出力電流に対応した電流がコイルに流れることになる。
したがって、過電流保護回路158で入力のリミットを制限することで垂下特性の過電流保護機能をつけることができる。なお、過電流保護回路158は、上記の実施の形態1〜3においても同様に用いることができる。
ここで、電流保護回路158について説明する。
上述したように、エラーアンプ22の出力は出力端子24の出力電流に対応しているため、その出力の上限を決めれば、出力端子24の出力電流もその上限以上、上昇することがない。出力端子24の出力電流を増やそうとしても、その電流は設定した上限の電流が流れるだけであり、出力端子24はその電流を維持したまま下がっていく。つまり、垂下特性が実現される。
電流保護回路158は、例えば、図14に示すように、電圧源158aと、FET158bと、から構成すればよい。この場合、電圧源158aの電圧により過電流の値を設定することになるが、FET158bのスレッシュ電圧と実効電圧分リミットが高くなることから、その分を加味して、電圧源158の電圧を設定すればよい。
また、図15に示すように、オペアンプ158cを挿入すれば、電圧源158aの電圧とエラーアンプ22の出力のリミットを略一致させることができる。
(実施の形態5)
次に、本発明の実施の形態5について説明する。本実施の形態は、上記の実施の形態4における時間調整回路157の別の構成にかかる形態である。したがって、以下では、この点についてのみ説明するものとし、その他の構成については説明を省略する。図12は、本発明の実施の形態5におけるスイッチング電源装置の概略構成を示す回路図である。
次に、本発明の実施の形態5について説明する。本実施の形態は、上記の実施の形態4における時間調整回路157の別の構成にかかる形態である。したがって、以下では、この点についてのみ説明するものとし、その他の構成については説明を省略する。図12は、本発明の実施の形態5におけるスイッチング電源装置の概略構成を示す回路図である。
図12に示すように、本実施形態におけるスイッチング電源装置101においては、時間調整回路157は、過電流保護回路158の出力及び出力端子24の出力電圧Voutが入力されている。
図13に、時間調整回路157の具体的な構成例を示す。図13に示すように、時間調整回路157は、記憶部157Aと、遅延回路157Bと、ラッチ回路157Cと、バッファ回路157Dと、オシレータ157Eと、を備えている。
オシレータ157Eは、一定の周波数で矩形波生成する。具体的には、オシレータ157Eは、FET16がONすべきタイミングにSet信号を記憶部157A及びラッチ回路157Cに出力する。
ラッチ回路157Cは、自身の出力をオシレータ157EからのSet信号でセットし、後述の遅延回路157BからのReset信号でリセットするように動作する。
記憶部157Aは、オシレータ157EのSet信号が出力してから検出電流CSがスロープ信号SLOPEを超えた時刻までの時間Δtを記憶する。
遅延回路157Bは、時間Δtに依存した遅延時間(ここでは更なる時間Δtの遅延)を作ったあとに、FET16がOFFするように、Reset信号を生成し、ラッチ回路157Cに出力する。
バッファ回路157Dは、ラッチ回路157Cの出力レベルを、FET16を駆動するのに最適なレベルに調整する。
以下、通常動作時の時間調整回路157の動作について説明する。
オシレータ157Eは、一定の周波数で矩形波を出しており、ラッチ回路157CにSet信号を出力する。
ラッチ回路157Cは、遅延回路157BからのReset信号が入力するまではバッファ回路157Dを通してFET16をONさせる。
記憶部157Aは、オシレータ157EのSet信号が出力してから検出電流CSがスロープ信号SLOPEを超えた時刻までの時間Δtを記憶し、遅延回路157Bに出力する。
遅延回路157Bは、時間Δtに依存した遅延時間(更なる時間Δtの遅延)を作ったあとに、FET16がOFFするように、Reset信号を生成し、ラッチ回路157Cに出力する。
ラッチ回路157Cは、オシレータ157EからのSet信号が入力するまではバッファ回路157Dを通してFET16をOFFさせる。
ここで、過電流保護回路158から過電流保護信号が遅延回路157Bに入力された場合について説明する。
過電流保護信号が遅延回路157Bに入力されると、出力電圧Voutのレベルを受け取り、出力電圧Voutがある閾値以下になった場合に遅延時間を短縮する(例えば、0に切り替える)。
このようにすると、過電流により出力電圧Voutが低下してデューティ比が限界まで低下した場合でも遅延時間を短縮する(0に切り替える)ことによってパルス幅を限界まで小さくすることができる。
このため、パルス幅が絞れなくなることによる過電流値の伸びを防ぐことができる。
(実施の形態6)
次に、本発明の実施の形態6について説明する。本実施の形態は、上記の実施の形態5における遅延回路157Bの別の構成にかかる形態である。したがって、以下では、この点についてのみ説明するものとし、その他の構成については説明を省略する。
次に、本発明の実施の形態6について説明する。本実施の形態は、上記の実施の形態5における遅延回路157Bの別の構成にかかる形態である。したがって、以下では、この点についてのみ説明するものとし、その他の構成については説明を省略する。
上記の実施の形態5では、遅延回路157Bが過電流保護信号を受け取った場合、出力電圧Voutのレベルを受け取り、出力電圧Voutがある閾値以下になった場合に遅延時間を0に切り替えていた。
それに対し、本実施の形態では、出力電圧Voutが設定値からある低い電圧まで低下する場合、遅延時間を時間Δt〜0の範囲で出力電圧Voutに比例して低下させることとする。
このようにすると、上記の実施の形態5のように、急激なパルス幅の低下が無くなり、過電流時には出力電圧Voutの低下でなめらかに過電流値を落とすことができる。
なお、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
なお、本発明は、以下のようにも表現することができる。すなわち、本発明におけるスイッチング制御回路は、チョークコイルの平均電流値が出力電流の平均に一致するスイッチング電源装置に用いられ、スイッチング素子のオンオフ動作を制御するためのスイッチング制御回路であって、スロープ補償波形発生回路と、中間値生成回路と、スロープ補償波形レベルを動的に調整するレベル調整回路と、前記スイッチング素子の電流を検出する電流検出回路と、前記スイッチング素子の電流検出値と調整されたスロープ補償波形とを比較し前記スイッチング素子がオンすべき期間を決定する決定部を備えている。
前記レベル調整回路は演算部を有し、前記中間値生成回路と目標出力電流を演算することによって調整されたスロープ補償波形を生成し、前記中間生成回路は調整されたスロープ補償波形を入力したピークホールド回路を有し、ピークホールド回路の出力と前記レベル調整回路の出力に応じた値をレベル調整回路に入力し、前記決定部により決定された前記スイッチング素子のオン期間及びオフ期間を調整する調整部とを備えていることが好ましい。
前記レベル調整回路は演算部を有し、前記中間値生成回路と目標出力電流を演算することによって調整されたスロープ補償波形を生成し、前記中間値生成回路はローパスフィルタと前記スイッチング素子のオン時間に応じた時間オンするスイッチを有し、そのスイッチは前記ローパスフィルタと調整されたスロープ補償波形を繋ぎ、ローパスフィルタの出力は前記レベル調整回路に入力し、前記決定部により決定された前記スイッチング素子のオン期間及びオフ期間を調整する調整部とを備えていることが好ましい。
前記レベル調整回路は演算部を有し、前記中間値生成回路と目標出力電流を演算することによって調整されたスロープ補償波形を生成し、前記中間値生成回路はローパスフィルタと前記スイッチング素子のオン時間に応じた時間オンするスイッチを有し、そのスイッチは前記ローパスフィルタと前記スイッチング素子の電流検出値を繋ぎ、ローパスフィルタの出力は前記レベル調整回路に入力することが好ましい。
目標出力電流値が入力される前記レベル調整回路の入力部分に出力電圧からのフィードバック信号とリファレンス電圧を入力に持つエラーアンプの出力に接続し、エラーアンプ出力信号にリミットを設けることにより出力電圧制御と過電流保護を付加することが好ましい。
過電流保護がかかっている時に出力電圧のフィードバック信号がある閾値を下回った場合に前記オン期間及びオフ期間を調整する調整部においてオン期間を正常動作時より短くすることが好ましい。
過電流保護がかかっている時に出力電圧のフィードバック信号の低下にほぼ比例して前記オン期間及びオフ期間を調整する調整部においてオン期間を短くする機能を持つことが好ましい。
前記スロープ補償波形発生回路、レベル調整回路、中間値生成回路、電流検出回路、決定部、調整部は、同一基板上に配置されていることが好ましい。
本発明におけるスイッチング電源装置は、1次巻線及び2次巻線を有する電圧変換器と、 前記1次巻線に直列接続され、入力電圧をスイッチングするスイッチング素子と、前記2次巻線の両端間に接続された整流平滑部と、前記スイッチング素子のオン/オフ動作を制御するためのスイッチング制御回路とを備え、前記スイッチング素子のオン期間に前記電圧変換器の1次巻線側から2次巻線側に電力を供給するフォワード型のスイッチング電源装置であって、前記スイッチング制御回路は、上記のスイッチング制御回路からなる。
本発明におけるスイッチング電源装置は、チョークコイルと、前記チョークコイルと入力電圧をスイッチングするスイッチング素子と、前記チョークコイルとGNDをスイッチングするスイッチング素子またはダイオードとを備え、前記スイッチング制御回路は、上記のスイッチング制御回路からなる。
本発明のスイッチング電源装置は、非絶縁型、絶縁型電圧変換回路に利用可能であり、LED照明やACアダプタ等の商用交流電源やバッテリ等の直流電源から直流定電流を生成する必要のあるシステムに適用できる。
10、100、101 スイッチング電源装置
11A、11B、25 入力端子
12 トランス(電圧変換器)
13 整流平滑部
14A、14B、24 出力端子
15 スイッチング制御回路
15A スイッチング制御回路
16 FET(スイッチング素子)
17 抵抗素子
21 降圧DCDCコンバータ
22 エラーアンプ
23 参照電圧記憶部
25 入力端子
151 スロープ補償回路(スロープ補償部)
152 スロープレベル調整回路(スロープ信号生成部)
152A スロープレベル調整用アンプ(帰還増幅回路)
153 目標電流値記憶部
154 加算器(スロープ信号生成部)
155 中間値生成回路(中間値生成部)
155A ピークホールド回路(保持部)
155B 抵抗素子
155C 抵抗素子
155D スイッチ
155E ローパスフィルタ
155F スイッチ制御回路
156 コンパレータ(比較部)
157 時間調整回路(決定部、調整部)
157A 記憶部
157B 遅延回路
157C ラッチ回路
157D バッファ回路
157E オシレータ
158 過電流保護回路(保護回路)
11A、11B、25 入力端子
12 トランス(電圧変換器)
13 整流平滑部
14A、14B、24 出力端子
15 スイッチング制御回路
15A スイッチング制御回路
16 FET(スイッチング素子)
17 抵抗素子
21 降圧DCDCコンバータ
22 エラーアンプ
23 参照電圧記憶部
25 入力端子
151 スロープ補償回路(スロープ補償部)
152 スロープレベル調整回路(スロープ信号生成部)
152A スロープレベル調整用アンプ(帰還増幅回路)
153 目標電流値記憶部
154 加算器(スロープ信号生成部)
155 中間値生成回路(中間値生成部)
155A ピークホールド回路(保持部)
155B 抵抗素子
155C 抵抗素子
155D スイッチ
155E ローパスフィルタ
155F スイッチ制御回路
156 コンパレータ(比較部)
157 時間調整回路(決定部、調整部)
157A 記憶部
157B 遅延回路
157C ラッチ回路
157D バッファ回路
157E オシレータ
158 過電流保護回路(保護回路)
Claims (11)
- スイッチング素子のオン期間に電圧変換器の1次側から2次側に電力を供給するフォワード型スイッチング電源装置に用いられ、前記スイッチング素子のオン/オフ動作を制御するためのスイッチング制御回路であって、
前記スイッチング素子のオン/オフ動作におけるサブハーモニック発振を抑えるための、所定の電流波形を持つスロープ補償信号を生成するスロープ補償部と、
前記スロープ補償部により生成されるスロープ補償信号の電流値の中間値を生成する中間値生成部と、
前記中間値生成部により生成される前記スロープ補償信号の電流値の中間値が予め設定されている目標電流値と略一致するように、前記スロープ補償部により生成される前記スロープ補償信号が持つ電流波形を調整することで、その調整結果である電流波形を持つスロープ信号を生成するスロープ信号生成部と、
前記スロープ信号生成部により生成されるスロープ信号の電流値に対して、前記電圧変換器の1次側から前記スイッチング素子に流れる1次電流の電流値の大小を比較する比較部と、
前記比較部による、前記1次電流の電流値が前記スロープ信号の電流値を超えたとの比較結果に基づいて、前記スイッチング素子がオンすべき期間を決定する決定部と
を備えていることを特徴とするスイッチング制御回路。 - 前記スロープ信号生成部は、2つの入力端子及び1つの出力端子を有し、一方の入力端子に前記予め設定されている目標電流値が入力され、他方の入力端子に前記中間値生成部により生成される前記スロープ補償信号の電流値の中間値が入力されており、前記他方の入力端子に入力される前記スロープ補償信号の電流値の中間値を帰還させることにより、前記2つの入力端子に入力される前記目標電流値と前記中間値と略一致させる帰還増幅回路を有することを特徴とする請求項1に記載のスイッチング制御回路。
- 前記中間値生成部は、
前記スロープ信号生成部により生成されるスロープ信号の電流値の下限値を保持しつつ出力する保持回路と、
前記保持回路の出力と前記帰還増幅回路の出力との間に直列接続された2つの抵抗素子と
を有し、前記2つの抵抗素子の接続点における出力値を前記中間値として用いることを特徴とする請求項2に記載のスイッチング制御回路。 - 前記中間値生成部は、
前記スロープ信号生成部により生成されるスロープ信号の電流値の中間値を出力すべく伝達関数が設定されているローパスフィルタと、
前記決定部により決定された前記スイッチング素子のオンすべき期間において、前記スロープ信号生成部により生成されるスロープ信号を前記ローパスフィルタに入力するスイッチと
を有することを特徴とする請求項1または2に記載のスイッチング制御回路。 - 前記中間値生成部は、
前記電圧変換器の1次側から前記スイッチング素子に流れる1次電流の電流値の中間値を出力すべく伝達関数が設定されているローパスフィルタと、
前記決定部により決定された前記スイッチング素子のオンすべき期間において、前記スイッチング素子に流れる1次電流を前記ローパスフィルタに入力するスイッチと
を有することを特徴とする請求項1または2に記載のスイッチング制御回路。 - 前記スイッチング電源装置の出力値を前記スイッチング制御回路に帰還させるためのエラーアンプを更に備え、
前記エラーアンプの出力値を前記予め設定されている目標電流値として用いることにより、前記スイッチング電源装置の出力制御を行なうことを特徴とする請求項1〜5のいずれか1項に記載のスイッチング制御回路。 - 前記エラーアンプの出力値を予め定められたリミット値を越えないように制限する保護回路を更に備えていることを特徴とする請求項6に記載のスイッチング制御回路。
- 前記決定部により決定された前記スイッチング素子のオンすべき期間に応じて、前記スイッチング素子のオン期間及びオフ期間を調整する調整部を更に備え、
前記調整部は、前記保護回路による前記エラーアンプの出力値の制限がかけられた場合において、前記スイッチング電源装置の出力値が予め定められた閾値を下回ったときに前記スイッチング素子のオン期間を短縮することを特徴とする請求項7に記載のスイッチング制御回路。 - 前記決定部により決定された前記スイッチング素子のオンすべき期間に応じて、前記スイッチング素子のオン期間及びオフ期間を調整する調整部を更に備え、
前記調整部は、前記保護回路による前記エラーアンプの出力値の制限がかけられた場合において、前記スイッチング電源装置の出力値の低下に合わせて前記スイッチング素子のオン期間を短縮することを特徴とする請求項7に記載のスイッチング制御回路。 - 前記スロープ補償部、前記中間値生成部、前記スロープ信号生成部、前記比較部及び前記決定部は、同一基板上に配置されていることを特徴とする請求項1〜9のいずれか1項に記載のスイッチング制御回路。
- 1次側から2次側に電力を供給するための電圧変換器と、前記電圧変換器の1次側に直列接続され、前記電圧変換器の入力電圧をスイッチングするスイッチング素子と、前記スイッチング素子のオン/オフ動作を制御するためのスイッチング制御回路とを備え、前記スイッチング素子のオン期間に前記電圧変換器の1次側から2次側に電力を供給するフォワード型のスイッチング電源装置であって、
前記スイッチング制御回路は、請求項1〜10のいずれか1項に記載のスイッチング制御回路からなることを特徴とするスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009241336A JP2011091888A (ja) | 2009-10-20 | 2009-10-20 | スイッチング制御回路及びこれを用いたスイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009241336A JP2011091888A (ja) | 2009-10-20 | 2009-10-20 | スイッチング制御回路及びこれを用いたスイッチング電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011091888A true JP2011091888A (ja) | 2011-05-06 |
Family
ID=44109614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009241336A Pending JP2011091888A (ja) | 2009-10-20 | 2009-10-20 | スイッチング制御回路及びこれを用いたスイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011091888A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013008537A1 (ja) * | 2011-07-12 | 2013-01-17 | 富士電機株式会社 | スイッチング電源装置の制御回路およびスイッチング電源 |
JP2014131442A (ja) * | 2012-12-28 | 2014-07-10 | Auto Network Gijutsu Kenkyusho:Kk | 短縮装置及び変換装置 |
US9178416B2 (en) | 2012-09-19 | 2015-11-03 | Cypress Semiconductor Corporation | Adjusting apparatus and adjustment method |
WO2017054479A1 (zh) * | 2015-09-30 | 2017-04-06 | 中兴通讯股份有限公司 | 一种斜率补偿电路及方法 |
JP2017158011A (ja) * | 2016-03-01 | 2017-09-07 | 株式会社デンソー | 信号出力回路 |
CN110994951A (zh) * | 2019-11-22 | 2020-04-10 | 深圳市德赛微电子技术有限公司 | 一种分段斜坡补偿电路及其方法 |
CN112448586A (zh) * | 2019-09-05 | 2021-03-05 | 半导体组件工业公司 | Llc谐振电源转换器以及用于控制其的方法和控制器 |
WO2023220922A1 (zh) * | 2022-05-17 | 2023-11-23 | Msj***有限责任公司 | 一种反激式变换器限流电路及反激式变换器 |
-
2009
- 2009-10-20 JP JP2009241336A patent/JP2011091888A/ja active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013008537A1 (ja) * | 2011-07-12 | 2013-01-17 | 富士電機株式会社 | スイッチング電源装置の制御回路およびスイッチング電源 |
CN103477548A (zh) * | 2011-07-12 | 2013-12-25 | 富士电机株式会社 | 开关电源器件控制电路以及开关电源 |
JP5641140B2 (ja) * | 2011-07-12 | 2014-12-17 | 富士電機株式会社 | スイッチング電源装置の制御回路およびスイッチング電源 |
US9240727B2 (en) | 2011-07-12 | 2016-01-19 | Fuji Electric Co., Ltd. | Switching power supply device control circuit having an overcurrent protection control circuit |
US9178416B2 (en) | 2012-09-19 | 2015-11-03 | Cypress Semiconductor Corporation | Adjusting apparatus and adjustment method |
JP2014131442A (ja) * | 2012-12-28 | 2014-07-10 | Auto Network Gijutsu Kenkyusho:Kk | 短縮装置及び変換装置 |
WO2017054479A1 (zh) * | 2015-09-30 | 2017-04-06 | 中兴通讯股份有限公司 | 一种斜率补偿电路及方法 |
CN106560986A (zh) * | 2015-09-30 | 2017-04-12 | 中兴通讯股份有限公司 | 一种斜率补偿电路及方法 |
JP2017158011A (ja) * | 2016-03-01 | 2017-09-07 | 株式会社デンソー | 信号出力回路 |
WO2017149957A1 (ja) * | 2016-03-01 | 2017-09-08 | 株式会社デンソー | 信号出力回路 |
CN112448586A (zh) * | 2019-09-05 | 2021-03-05 | 半导体组件工业公司 | Llc谐振电源转换器以及用于控制其的方法和控制器 |
CN112448586B (zh) * | 2019-09-05 | 2024-06-21 | 半导体组件工业公司 | Llc谐振电源转换器以及用于控制其的方法和控制器 |
CN110994951A (zh) * | 2019-11-22 | 2020-04-10 | 深圳市德赛微电子技术有限公司 | 一种分段斜坡补偿电路及其方法 |
WO2023220922A1 (zh) * | 2022-05-17 | 2023-11-23 | Msj***有限责任公司 | 一种反激式变换器限流电路及反激式变换器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9812856B2 (en) | Modulation mode control circuit, switch control circuit including the modulation mode control circuit and power supply device including the switch control circuit | |
US8971061B2 (en) | Off time control method for switching regulator | |
JP4985003B2 (ja) | Dc−dcコンバータ | |
US8611106B2 (en) | Systems and methods for adjusting current consumption of control chips to reduce standby power consumption of power converters | |
JP6471550B2 (ja) | スナバ回路 | |
JP4481879B2 (ja) | スイッチング電源装置 | |
TWI475786B (zh) | System controller and method for power conversion system | |
JP2011091888A (ja) | スイッチング制御回路及びこれを用いたスイッチング電源装置 | |
US8754617B2 (en) | Reverse shunt regulator | |
US8310845B2 (en) | Power supply circuit with a control terminal for different functional modes of operation | |
JP5424442B2 (ja) | ダイオード導通デューティ・サイクルを調節する装置 | |
US8787039B2 (en) | Hybrid adaptive power factor correction schemes for switching power converters | |
US20090201705A1 (en) | Energy converting apparatus, and semiconductor device and switching control method used therein | |
US8335092B2 (en) | Isolated switching power supply apparatus | |
KR101739552B1 (ko) | 홀드-업 타임 확장 회로 및 이를 포함하는 컨버터 | |
JPWO2016139745A1 (ja) | 電力変換器 | |
JP2013158231A (ja) | 効率的軽負荷動作を有する分離フライバックコンバータ | |
US10630187B2 (en) | Switching power supply device and semiconductor device | |
JP2009153234A (ja) | スイッチング電源装置 | |
US20110194316A1 (en) | Switching power supply device | |
JP2014099948A (ja) | スイッチング電源装置 | |
JP6381963B2 (ja) | スイッチング電源回路 | |
JP5112258B2 (ja) | スイッチング制御回路及びこれを用いたスイッチング電源装置 | |
JP2010161855A (ja) | Dc−dcコンバータ | |
JP5974549B2 (ja) | スイッチング電源装置 |