JP2011087388A - フライバック式のスイッチング電源回路 - Google Patents
フライバック式のスイッチング電源回路 Download PDFInfo
- Publication number
- JP2011087388A JP2011087388A JP2009237574A JP2009237574A JP2011087388A JP 2011087388 A JP2011087388 A JP 2011087388A JP 2009237574 A JP2009237574 A JP 2009237574A JP 2009237574 A JP2009237574 A JP 2009237574A JP 2011087388 A JP2011087388 A JP 2011087388A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- voltage
- circuit
- winding
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】安価な構成でサージ電流に対処できるスイッチング電源回路を提供する。
【解決手段】このスイッチング電源回路1は、入力巻線3aおよび出力巻線3bを有するトランス3と、前記入力巻線の一端に接続された第1端と第2端を有する電源Bと、前記入力巻線の他端と前記電源の前記第2端との間に接続されたスイッチ素子T1と、前記スイッチ素子をオンオフ制御する制御回路5と、前記スイッチ素子に並列接続されたコンデンサC1と、抵抗R1およびコンデンサC2が互いに並列接続されて構成され、その並列接続の一端が前記入力巻線の前記一端に接続された並列回路7と、前記電源に対して順方向を向いた定電圧ダイオードD1および前記電源に対して逆方向を向いた整流用ダイオードD2が互いに直列接続されて構成され、その直列接続の一端が前記並列回路の他端に接続され、その直列接続の他端が前記入力巻線の他端に接続されたサージ吸収回路9とを備える。
【選択図】図1
【解決手段】このスイッチング電源回路1は、入力巻線3aおよび出力巻線3bを有するトランス3と、前記入力巻線の一端に接続された第1端と第2端を有する電源Bと、前記入力巻線の他端と前記電源の前記第2端との間に接続されたスイッチ素子T1と、前記スイッチ素子をオンオフ制御する制御回路5と、前記スイッチ素子に並列接続されたコンデンサC1と、抵抗R1およびコンデンサC2が互いに並列接続されて構成され、その並列接続の一端が前記入力巻線の前記一端に接続された並列回路7と、前記電源に対して順方向を向いた定電圧ダイオードD1および前記電源に対して逆方向を向いた整流用ダイオードD2が互いに直列接続されて構成され、その直列接続の一端が前記並列回路の他端に接続され、その直列接続の他端が前記入力巻線の他端に接続されたサージ吸収回路9とを備える。
【選択図】図1
Description
本発明は、フライバック式のスイッチング電源回路に関し、特にトランスの漏れインダクタンスにより入力巻線に発生するフライバック電圧に加算されるサージ電圧に対処する技術に関する。
従来のスイッチング電源回路(従来技術1)では、図5の様に、トランス101の漏れインダクタンスにより入力巻線101aに発生するフライバック電圧に加算されるサージ電圧に対処するために、DRCクランプスナバ回路103が設けられている。従来技術1では、2次負荷が軽負荷の場合の様に出力巻線101aに発生するサージ電圧が小さく問題ない場合でも、クランプスナバ回路103において、入力巻線101aに発生するフライバック電圧により大きな損失が発生するという問題がある。
この問題を解決するために、図6のスイッチング電源回路(従来技術2)が提案されている(特許文献1)。従来技術2では、クランプスナバ回路103Bにおいて、図5の整流用ダイオードD100の代わりに、フライバック電圧よりも少し高い降伏電圧を有するサージ吸収回路105を用いている。尚、サージ吸収回路105は、整流用ダイオードD100と定電圧ダイオードD101とから構成されている。
これにより2次負荷が軽負荷の場合は、定電圧ダイオードD101により、入力巻線101aに発生するフライバック電圧による損失が発生しない様にしている。また2次負荷が過負荷の場合は、当該フライバック電圧に加算されるサージ電圧を引き起こすサージ電流がサージ吸収回路105に流れても、サージ吸収回路105および抵抗R100で損失が分散して発生するので、サージ吸収回路105での損失を抑制できる。しかし、従来技術2でも、損失の大半はサージ吸収回路105で発生するので、耐熱性に優れた高価なサージ吸収回路105が必要である。
他方、図7のスイッチング電源回路(従来技術3)は、従来技術1において、スイッチ素子T100に並列にダンパ用コンデンサC100を追加し、且つスイッチ素子T100をゼロ電圧スイッチングする様にしたものである。これにより、サージ吸収ダイオードD101を用いずに、スイッチ素子T100のスイッチング時のノイズおよび損失の低減と共に入力巻線101aに発生するサージ電圧を抑制している。
一方、トランス101のボビンのサイズの制約やスイッチング周波数の制約などにより、トランス101の巻数比を、完全にゼロ電圧スイッチングできる様に設定できない場合がある。この場合は、ダンパ用コンデンサC100だけで入力巻線101aに発生するサージ電圧を抑制するには、ダンパ用コンデンサC100の容量を大きくする必要がある。しかしこの場合は、スイッチ素子T100をゼロ電圧スイッチングできないので、ダンパ用コンデンサC100の容量の増加に伴いスイッチ素子T100のスイッチング損失が大きくなる。よって、図7にDRCクランプスナバ回路103を備えている。しかしDRCクランプスナバ回路103は、スイッチング損失増加よりも小さい損失ではあるが、従来技術1と同様に軽負荷時にフライバック電圧による損失が発生する。
この発明は、上記のような問題点を解決するためになされたものであり、ダンパ用コンデンサの容量を大きくすること無く、且つ他のデバイスも高価なものを使うこと無く、サージ電圧に対処することで、安価な構成でサージ電圧に対処できるフライバック式のスイッチング電源回路を提供することを目的としている。
上記課題を解決する為に、本発明の第1の形態は、入力巻線(3a)および出力巻線(3b)を有するトランス(3)と、前記入力巻線の一端に接続された第1端と、第2端とを有する電源(B)と、前記入力巻線の他端と前記電源の前記第2端との間に接続されたスイッチ素子(T1)と、前記スイッチ素子をオンオフ制御する制御回路(5)と、前記スイッチ素子に並列接続された第1のコンデンサ(C1)と、抵抗(R1)および第2のコンデンサ(C2)が互いに並列接続されて構成され、その並列接続の一端が前記入力巻線の前記一端に接続された並列回路(7)と、前記電源に対して順方向を向いた定電圧ダイオード(D1)および前記電源に対して逆方向を向いた整流用ダイオード(D2)が互いに直列接続されて構成され、その直列接続の一端が前記並列回路の他端に接続され、その直列接続の他端が前記入力巻線の他端に接続されたサージ吸収回路(9)と、を備えるものである。
本発明の第2の形態は、第1の態様に記載のスイッチング電源回路であって、前記トランス(3)は、更に帰還巻線(3c)を有し、前記制御回路(5)は、前記帰還巻線の出力電圧に基づき前記スイッチ素子をソフトスイッチング制御するものである。
本発明の第3の形態は、第1の態様に記載のスイッチング電源回路であって、前記トランス(3)は、更に、前記スイッチ素子の制御電極に接続された第1端および前記電源の前記第2端に接続された第2端とを有する帰還巻線(3c)を有し、前記制御回路(5)は、前記帰還巻線の前記第1端と前記スイッチ素子の制御電極との間に設けられた可飽和インダクタ(11)を有するものである。
本発明の第4の形態は、第1〜3の態様の何れかに記載のスイッチング電源回路であって、前記出力巻線(3b)により得られる出力電圧が所定電圧以下の場合は、前記スイッチ素子T1を第1タイミングでターンオフさせる様に制御回路(5)を制御し、前記出力巻線(3b)により得られる出力電圧が所定電圧よりも大きい場合は、前記スイッチ素子を前記第1タイミングよりも早い第2タイミングでターンオフさせる様に前記制御回路(5)を制御する定電圧制御回路(12)を更に備えるものである。
本発明の第1の形態によれば、スイッチ素子(T1)のターンオフにより入力巻線(3a)に発生する漏れインダクタンスによるサージ電圧が、第1のコンデンサ(C1)とサージ吸収回路(9)と並列回路(7)とで抑制されるので、第1のコンデンサ(C1)の容量を小さくできると共にサージ吸収回路(9)の耐熱性能を小さくできる。これによりコンデンサ(C1)の容量を大きくすること無く、且つサージ吸収回路(9)も高価なものを使うこと無く、サージ電圧に対処でき、安価な構成でサージ電圧に対処できる。
本発明の第2の形態によれば、スイッチ素子(T1)をソフトスイッチング制御するので、スイッチ素子(T1)のスイッチングの際のノイズおよび損失を低減できる。
本発明の第3の形態によれば、可飽和インダクタ(11)を用いるので、簡単な構成でスイッチ素子(T1)のソフトスイッチング制御を行える。
本発明の第4の形態によれば、スイッチ素子(T1)のターンオフのタイミングが第1のタイミングから第2のタイミングに早まる事で、スイッチ素子(T1)のオン期間が短くなり、これにより出力巻線(3b)により得られる出力電圧が所定電圧よりも大きくなる事を防止できて、出力電圧が定電圧に保たれる。
<第1実施形態>
この実施形態に係るフライバック式のスイッチング電源回路1は、図1の様に、トランス3と、電源Bと、スイッチ素子T1と、制御回路5と、コンデンサC1,C3と、並列回路7と、サージ吸収回路9と、整流平滑回路11と、定電圧制御回路12とを備えている。
この実施形態に係るフライバック式のスイッチング電源回路1は、図1の様に、トランス3と、電源Bと、スイッチ素子T1と、制御回路5と、コンデンサC1,C3と、並列回路7と、サージ吸収回路9と、整流平滑回路11と、定電圧制御回路12とを備えている。
トランス3は、磁性コア3kと、入力巻線3aと、出力巻線3bと、帰還巻線3cとを有している。入力巻線3a、出力巻線3bおよび帰還巻線3cはそれぞれ、磁性コア3kに巻回されて相互に電磁結合されている。
電源Bは、その一端(陽極:第1端)が入力巻線3aの一端3a−1に接続され、その他端(陰極:第2端)が、帰還巻線3cの他端3c−2に接続されると共にスイッチ素子T1を介して入力巻線3aの他端3a−1に接続されて、配設されている。
コンデンサC3は、電源Bに並列接続されている。
スイッチ素子T1は、入力巻線3aの他端3a−2と電源Bの他端(陰極)との間に接続されている。より詳細には、スイッチ素子T1は、例えばNチャネルMOSFETであり、その一方電極(ドレイン)が入力巻線3aの他端3a−2に接続され、その他方電極(ソース)が電源Bの他端(陰極)に接続されている。尚、スイッチ素子T1の制御電極は、制御回路5に接続されている。
コンデンサC1(第1のコンデンサ)は、スイッチ素子T1に並列接続されている。
並列回路(スナバ回路)7は、抵抗R1およびコンデンサC2(第2のコンデンサ)が互いに並列接続されて構成されている。並列回路7は、その並列接続の一端が入力巻線3aの一端3a−1に接続され、その並列接続の他端がサージ吸収回路9を介して入力巻線3の他端3a−2に接続されて配設されている。
サージ吸収回路(クランプ回路)9は、定電圧ダイオードD1と整流用ダイオードD2とが互いに直列接続されて構成されている。定電圧ダイオードD1は、電源Bに対して順方向に向けられて接続されており、整流用ダイオードD2は、電源に対して逆方向に向けられて接続されている。また定電圧ダイオードD1は、電源Bに対して、例えば、整流用ダイオードD2よりも上流側に接続されている。サージ吸収回路9は、その直列接続の一端(即ち定電圧ダイオードD1のアノード)が並列回路7の他端に接続され、その直列接続の他端(即ち整流用ダイオードD2のアノード)が入力巻線3aの他端3a−2に接続されている。
このサージ吸収回路9の降伏電圧(即ち定電圧ダイオードD1の降伏電圧)は、例えば、入力巻線3aに流れる電流を遮断した際に入力巻線3aに発生するフライバック電圧よりも少し高い或いは同等程度の電圧になっている。
整流平滑回路11は、コンデンサC4と、整流用ダイオードD3とを有している。コンデンサC4は、出力巻線3bの両端3b−1,3b−2に並列接続されている。整流用ダイオードD3は、そのカソードをコンデンサC4側に向けて、出力巻線3bの一端3b−1とコンデンサC4の一端との間に接続されている。
定電圧制御回路12は、コンデンサC4に並列接続されている。定電圧制御回路12は、コンデンサC4の両端間電圧VC4の検出を行っている。定電圧制御回路12は、コンデンサC4の出力電圧が所定電圧よりも大きいか否かを検出し、当該出力電圧が前記所定電圧よりも大きくない場合は、スイッチ素子T1を所定の第1タイミングでターンオフさせる様に制御回路5を制御し、当該出力電圧が前記所定電圧よりも大きい場合は、スイッチ素子T1を前記第1タイミングよりも速い第2タイミングでターンオフさせる様に制御回路5を制御する。
ここでは例えば、定電圧制御回路12にフォトダイオードD4が備えられ、制御回路5にフォトトランジスタT2が備えられ、それらD4,T2によりフォトカプラ13が構成されている。そして定電圧制御回路12は、フォトダイオードD4の発光量を少なくしてフォトダイオードD4からフォトトランジスタT2への受光量を少なくすることで、スイッチ素子T1を第1タイミングでターンオフさせる様に制御回路5を制御する。また定電圧制御回路12は、フォトダイオードD4の発光量を多くしてフォトトランジスタT2への受光量を多くすることで、スイッチ素子T1を第2タイミングでターンオフさせる様に制御回路5を制御する。
制御回路5は、帰還巻線3cの両端3c−1,3c−2の間に接続されている。制御回路5は、帰還巻線3cの出力電圧(即ちスイッチ素子T1のターンオフにより帰還巻線3bに発生するフライバックによる逆電圧、および2次側へのトランス蓄積エネルギーの移動後に発生する共振電圧の検出を行い、例えば、帰還巻線3cでの当該共振電圧の発生時から第1の所定時間経過した時にスイッチ素子T1をターンオンする。尚、前記第1の所定時間は、入力巻線3aでの当該共振電圧の発生時からフライバック電圧および入力電圧VBによりコンデンサC1に充電された電荷の放電が完了するまでの時間と同程度に設定される。これにより、スイッチ素子T1がゼロ電圧スイッチングによりターンオンされる。
また制御回路5は、フォトトランジスタT2がフォトダイオードD4から受光量が少ない場合は、例えば、出力巻線3cでの当該共振電圧の発生時から前記第2の所定時間経過した時(第1タイミング)にスイッチ素子T1をターンオフする。また制御回路5は、フォトトランジスタT2がフォトダイオードD4からの受光量が多い場合は、例えば、出力巻線3cでの当該共振電圧の発生時から前記第2の所定時間経過する前の所定時刻(第2タイミング)にスイッチ素子T1をターンオフする。
この様に、スイッチ素子T1のターンオフのタイミングが第1のタイミングから第2のタイミングに早められることで、スイッチ素子T1のオン期間が短くなって電源Bからトランス3に蓄積される励磁エネルギーが減少して、出力巻線3aにより得られる出力電圧が低減される。これにより出力電圧が所定電圧を超えない様に定電圧に保たれる。
次に図1〜図3に基づきスイッチング電源回路1の動作を説明する。
制御回路5によりスイッチ素子T1が例えば時刻t0でターンオンされると、電源Bからの電流が電源Bの陽極→入力巻線3a→スイッチ素子T1→電源Bの陰極の順に流れて、トランス3に励磁エネルギーが蓄積される。この状態では、図3(A)〜(B)の領域0の様に、スイッチ素子T1のソースドレイン電圧Vdsはゼロとなり、またソースドレイン電圧Vdsが「入力電圧(電源Bの電圧)VB+コンデンサC2の両端間電圧VC2+定電圧ダイオードD1の降伏電圧VD1」まで上昇していないので、並列回路9には電流(クランプ回路電流)I2は流れず(従ってI2=0)、1次電流I1(ここではI1=I0)だけが流れる。
尚、1次電流I1は、分岐点N0においてスイッチ素子T1側を流れる電流であって、入力巻線3aの他端3a−2から出力された電流I0から、並列回路9を流れるクランプ回路電流I2を差し引いた残りの電流である。
そしてこの状態で、制御回路5によりスイッチ素子T1が例えば時刻t1でターンオフされると、入力巻線3aを流れる当該電流が遮断され、この遮断により、入力巻線3a、出力巻線3bおよび帰還巻線3cの各々にフライバック電圧が発生する。
そして出力巻線3bに発生した前記フライバック電圧によりコンデンサC4に静電エネルギーが蓄積され、この静電エネルギーがコンデンサC4から負荷15に直流電力として出力される。
尚、コンデンサC4の両端間電圧VC4は、定電圧制御回路12に出力されており、定電圧制御回路12において、電圧VC4の検出が行われている。そして電圧VC4が所定電圧よりも大きいほど、フォトダイオードD4の発光量が多くなることで、スイッチ素子T1のターンオフのタイミングが早められる様に制御回路5が制御される。
また入力巻線3aにフライバック電圧Vfが発生し、このフライバック電圧Vfおよび入力電圧VBによりコンデンサC1が充電されて、ソースドレイン電圧Vdsが上昇する(図3(A)の領域1)。またこの状態では、図3(B)(C)の領域1の様に、領域0の場合と同様に、クランプ回路電流I2は流れずに1次電流I1だけが流れる。
そして図3(A)の領域2の様に、ソースドレイン電圧Vdsが「入力電圧VB+フライバック電圧Vf」まで上昇すると、トランス3の漏れインダクタンスとコンデンサC1との共振によりコンデンサC1が更に充電されて、ソースドレイン電圧Vdsが更に上昇する。またこの状態でも、図3(B)(C)の領域2の様に、クランプ回路電流I2は流れずに1次電流I1だけが流れる。
そして図3(A)〜(C)の領域3の様に、ソースドレイン電圧Vdsが「入力電圧VB+コンデンサC2の両端間電圧VC2+定電圧ダイオードD1の降伏電圧VD1」まで上昇すると、定電圧ダイオードD1が逆方向に導通する。これにより、入力巻線3aに発生したフライバック電圧および漏れインダクタンスにより発生した電流I0の一部(即ちクランプ回路電流I2)がサージ吸収回路9および並列回路7を順に流れ、これにより1次電流I1が減少してコンデンサC1に流れる電流が減少する。尚、クランプ回路電流I2のエネルギーの大部分は、定電圧ダイオードD1および抵抗R1で消費される。この様に、入力巻線3aでのフライバック電圧および漏れインダクダンスにより発生する電流がコンデンサC1とサージ吸収回路9と並列回路7とに分流するので、コンデンサC1の容量およびサージ吸収回路9の耐熱性能を小さくできる。
そして図3(A)〜(C)の領域4の様に、例えば時刻t2で1次電流I1がゼロになるとコンデンサC1の充電が終了し、コンデンサC1の放電が開始する。即ちコンデンサC1の充電電荷がコンデンサC1→トランス3a→電源Bの陽極の順に流れる。そしてコンデンサC1のこの放電に伴って、ソースドレイン電圧Vdsが低下する。尚、この状態でも、クランプ回路電流I2は流れずに1次電流I1だけが流れる。
そして以降は、2次側へのトランス蓄積エネルギーの移動の間、トランス3aの漏れインダクタンスとコンデンサC1との共振により、入力電圧VB+フライバック電圧Vfを中心としてコンデンサC1の充放電が繰り返され、これにより図2の様に、ソースドレイン電圧Vdsが振動しながらその振幅を減衰させて行く。蓄積エネルギーの移動後、時刻t3から、トランス3aのインダクタンスとコンデンサC1との共振により、入力電圧VBを中心としてコンデンサC1の放電が開始され、これにより図2の様に、ソースドレイン電圧Vdsがt4で最も低い電圧(例えばゼロ)に低下する。
また帰還巻線3cに発生した前記共振電圧の発生時(時刻t3)から第1の所定時間経過した時(例えば時刻t4)に、制御回路5によりスイッチ素子T1がターンオンされる。時刻t4では、ソースドレイン電圧Vdsはほぼゼロなので、スイッチ素子T1の当該ターンオンはゼロ電圧スイッチングとなる。このターンオンにより、上述と同様に、トランス3に励磁エネルギーの蓄積が開始される。
そしてフォトランジスタT2の受光量が少ない場合は、帰還巻線3cに発生した前記共振電圧の発生時(時刻t3)から、前記第1の所定時間よりも長い第2の所定時間経過した時(例えば時刻t5)に、制御回路5によりスイッチ素子T1がターンオフされる。このターンオフにより、上述と同様に、入力巻線3a、出力巻線3bおよび帰還巻線3cの各々にフライバック電圧が発生し、上述と同様の動作が繰り返される。
他方、フォトランジスタT2がフォトダイオードD4から受光量が少ない場合は、帰還巻線3cに発生した前記共振電圧の発生時(時刻t3)から、前記第2の所定時間経過する前の所定時刻(例えば時刻t6)に、制御回路5によりスイッチ素子T1がターンオフされる。これにより、第2の所定時間経過する前の所定時刻(例えば時刻t6)にスイッチ素子T1がターンオフされた場合のスイッチ素子T1のオン期間Ton1は、第2の所定時間経過した時(例えば時刻t5)にスイッチ素子T1がターンオフされた場合のスイッチ素子T1のオン期間Ton2よりも短くなる。これにより電源Bからトランス3に蓄積される励磁エネルギーが減少して出力巻線3aにより得られる出力電圧が低減され、これにより出力電圧が所定電圧を超えない様に定電圧に保たれる。そして以上の動作が繰り返される。
以上の様に構成されたスイッチング電源回路1によれば、スイッチ素子T1のターンオフにより入力巻線3aに発生するフライバック電圧および漏れインダクタンスにより発生する電流(サージ電流)が、コンデンサC1とサージ吸収回路9とで吸収されるので、コンデンサC1の容量を小さくできると共にサージ吸収回路9の耐熱性能を小さくできる。これによりコンデンサC1の容量を大きくすること無く、且つサージ吸収回路9も高価なものを使うこと無く、サージ電圧に対処でき、安価な構成でサージ電圧に対処できる。
またスイッチ素子T1はソフトスイッチング制御されるので、スイッチ素子T1のスイッチングの際のノイズおよび損失を低減できる。
また出力巻線3bにより得られる出力電圧が所定電圧よりも大きい場合は、スイッチ素子T1が、出力巻線3bにより得られる出力電圧が所定電圧よりも大きくない場合のタイミング(第1のタイミング)よりも早いタイミング(第2のタイミング)でターンオフされるので、スイッチ素子T1のオン期間が短くなり、これにより出力巻線3bにより得られる出力電圧が所定電圧よりも大きくなる事を防止できて、出力電圧が定電圧に保たれる。
<第2実施形態>
この実施形態は、第1実施形態の制御回路5および定電圧制御回路9の各々の回路構成の一例を示したものである。
この実施形態は、第1実施形態の制御回路5および定電圧制御回路9の各々の回路構成の一例を示したものである。
この実施形態の制御回路5は、図4の様に、抵抗R2〜R8と、ダイオードD5〜D8と、コンデンサC7〜C8と、スイッチ素子T2,T3と、可飽和インダクタ11とを備えている。図4中の符号h1は、電源Bの陽極と入力巻線3aの一端3a−1とを繋ぐ配線であり、符号h2は、電源Bの陰極と帰還巻線3cの他端3c−2とを繋ぐ配線である。
コンデンサC5、抵抗R5および可飽和インダクタ11は、スイッチ素子T1側からこの順序で、スイッチ素子T1の制御電極と帰還巻線3cの一端3c−1との間に直列接続されている。
抵抗R6、コンデンサC6および抵抗R7は、帰還巻線3cの一端3c−1側からその順序で、帰還巻線3cの一端3c−1と配線h2との間に直列接続されている。
スイッチ素子T3は、例えばNチャネルMOSFETであり、その主電極間がスイッチ素子T1の制御電極と配線h2との間に接続され、その制御電極が抵抗R6とコンデンサC6との間に接続されて、配設されている。
ダイオードD6は、そのカソード側を抵抗R6側に向けて、コンデンサC6に並列接続されている。またダイオードD6のアノードは、フォトトランジスタT2の下流側電極(エミッタ)にも接続されている。
ダイオードD7,D8および抵抗R8は、帰還巻線3cの他端3c−2側からその順序で、帰還巻線3cの他端3c−2とフォトトランジスタT2の上流側電極(コレクタ)との間に直列接続されている。その際、各ダイオードD7,D8はそれぞれ、それらのアノード側を帰還巻線3cの他端3c−2側に向けて接続されている。
コンデンサC7は、配線h2とフォトトランジスタT2の下流側電極との間に接続されている。コンデンサC8は、各ダイオードD7,D8との間の接続点N1と帰還巻線3cの一端3c−1との間に接続されている。
各抵抗R2,R3は、配線h1とスイッチ素子T1の制御電極との間に直列接続されている。抵抗R4は、スイッチ素子T1の制御電極と配線h2との間に接続されている。ダイオードD5は、例えば定電圧ダイオードであり、電源Bに対して逆方向に向けられて、各抵抗R2,R3間の接続点N2と配線h2との間に接続されている。
この制御回路5は下記の様に動作する。
電源Bが投入されると、電源Bからの電流が電源Bの陽極→抵抗R2,R3→スイッチ素子T1の制御電極に流れる。これにより、スイッチ素子T1の制御電極の電圧が上昇してスイッチ素子T1がターンオンする。
他方、スイッチ素子T1の後述のターンオフにより帰還巻線3cにフライバックによる逆電圧が発生し、2次側へのトランス蓄積エネルギーの移動が完了すると、巻線3aとコンデンサC1による共振周波数に従い、ゼロボルトを中心に減衰振動開始する。その振動電圧により発生した電流が、帰還巻線3cの一端3c−1→可飽和インタクタ11→抵抗R5→コンデンサC5→スイッチ素子T1の制御電極に流れる。これによりスイッチ素子T1の制御電極が充電されて、スイッチ素子T1がターンオンする。その際、可飽和インダクタ11はそれが飽和するまでは高いインピーダンスを持つので、スイッチ素子T1の制御電極への充電に時間が掛かり、スイッチ素子T1のターンオンのタイミングが遅くなる。これによりスイッチ素子T1は、コンデンサC1の放電が完了後に(即ちスイッチ素子T1のソースドレイン電圧Vdsがゼロ電圧のときに)ターンオンする。この様にしてスイッチ素子T1がゼロ電圧ソフトスイッチングされる。
またスイッチ素子T1のターンオンにより帰還巻線3cに、電源Bと巻線3aおよび巻線3bによる巻数比による電圧が発生すると、上述のスイッチ素子T1の制御電極への充電に併行して、その電圧により発生した電流が、帰還巻線3cの一端3c−1→抵抗R6→コンデンサC6→コンデンサC7→帰還巻線3cの一端3c−2に流れる。これによりスイッチ素子T3の制御電極が充電されて行き、上述の様にスイッチ素子T1のターンオンした後暫くして、スイッチ素子T3がターンオンする。これによりスイッチ素子T1の制御電極に充電された電荷がスイッチ素子T3を介して配線h2に放電されて、スイッチ素子T1がターンオフする。
その際、フォトトランジスタT2がフォトダイオードD4からの受光量が多い場合は、フォトトランジスタT2がターンオンし、これにより帰還巻線3cに発生した当該電圧により発生した電流は、帰還巻線3cの一端3c−1→コンデンサC8→ダイオードD8→抵抗R8→フォトトランジスタT2→コンデンサC7→帰還巻線3cの一端3c−2の経路によって、コンデンサC7の平均電圧を大きくする。これによりスイッチ素子T3のターンオンのタイミングが早まる(従ってスイッチ素子T1のターンオフのタイミングが早まる)。これによりスイッチ素子T1のオン期間が短くなり、出力巻線3bにより得られる出力電圧が所定電圧よりも大きくなる事が防止されて、出力電圧が定電圧に保たれる。
またこの実施形態の定電圧制御回路12は、図4の様に、リアクトルL1と、抵抗R9〜R13と、コンデンサC4と、シャントレギュレータD9とを備えている。尚、図4中の符号h3は、出力巻線3bの一端3b−1と負荷15とを繋ぐ配線であり、符号h4は、出力巻線3bの他端3b−2と負荷15とを繋ぐ配線である。
リアクトルL1は、配線h3において、ダイオードD3とコンデンサC4との間の接続点N3と負荷15との間に接続されている。抵抗R13は、接続点N3とリアクトルL1との間の接続点N4と、フォトダイオードD4のアノードとの間に接続されている。シャントレギュレータD9は、フォトダイオードD4と逆向きに、フォトダイオードD4のカソードと配線h4との間に接続されており、リファレンス端子が接続点N7に接続されている。各抵抗R9,R10は、シャントレギュレータD9のアノードと、リアクトルL1と負荷15との間の接続点N5との間に直列接続されている。抵抗R12は、フォトダイオードD4に並列接続されている。抵抗R11およびコンデンサC9は、フォトダイオードD4とシャントレギュレータD9との間の接続点N6側からその順序で、接続点N6と各抵抗R9,R10間の接続点N7との間に直列接続されている。
この定電圧制御回路12は下記の様に動作する。
接続点N5の電圧と比例関係にある接続点N7の電圧が所定電圧以下の場合は、シャントレギュレータD9は逆方向に導通しない。よってこの場合は、フォトダイオードD4には電流が流れず、フォトダイオードD4は発光しない。他方、接続点N7の電圧が前記所定電圧より大きくなると、定電圧ダイオードD9が逆方向に導通して、出力巻線3bの一端3b−1からの電流がダイオードD3→接続点N4→抵抗R3→フォトダイオードD4→シャントレギュレータD9→接続点N8→出力巻線3bの他端3b−2に流れる。これによりフォトダイオードD4が発光し、その光がフォトトランジスタT2に受光される。
以上の様に構成されたスイッチング電源回路1Bによれば、制御回路5および定電圧制御回路12がそれぞれマイコンを使用せずに構成されるので、安価に構成できる。
特に帰還巻線3cの一端(第1端)3c−1とスイッチ素子T1の制御電極との間に可飽和インダクタ11が配設されているので、簡単な構成でスイッチ素子T1のソフトスイッチング制御を行える。
1,1B スイッチング電源回路
3 トランス
3a 入力巻線
3b 出力巻線
3c 帰還巻線
5 制御回路
7 並列回路
9 サージ吸収回路
B 電源
C1,C2 コンデンサ
D1 定電圧ダイオード
D2 整流用ダイオード
T1 スイッチ素子
3 トランス
3a 入力巻線
3b 出力巻線
3c 帰還巻線
5 制御回路
7 並列回路
9 サージ吸収回路
B 電源
C1,C2 コンデンサ
D1 定電圧ダイオード
D2 整流用ダイオード
T1 スイッチ素子
Claims (4)
- 入力巻線(3a)および出力巻線(3b)を有するトランス(3)と、
前記入力巻線の一端に接続された第1端と、第2端とを有する電源(B)と、
前記入力巻線の他端と前記電源の前記第2端との間に接続されたスイッチ素子(T1)と、
前記スイッチ素子をオンオフ制御する制御回路(5)と、
前記スイッチ素子に並列接続された第1のコンデンサ(C1)と、
抵抗(R1)および第2のコンデンサ(C2)が互いに並列接続されて構成され、その並列接続の一端が前記入力巻線の前記一端に接続された並列回路(7)と、
前記電源に対して順方向を向いた定電圧ダイオード(D1)および前記電源に対して逆方向を向いた整流用ダイオード(D2)が互いに直列接続されて構成され、その直列接続の一端が前記並列回路の他端に接続され、その直列接続の他端が前記入力巻線の他端に接続されたサージ吸収回路(9)と、
を備えることを特徴とするフライバック式のスイッチング電源回路。 - 請求項1に記載のスイッチング電源回路であって、
前記トランス(3)は、更に帰還巻線(3c)を有し、
前記制御回路(5)は、前記帰還巻線の出力電圧に基づき前記スイッチ素子をソフトスイッチング制御することを特徴とするフライバック式のスイッチング電源回路。 - 請求項1に記載のスイッチング電源回路であって、
前記トランス(3)は、更に、前記スイッチ素子の制御電極に接続された第1端および前記電源の前記第2端に接続された第2端とを有する帰還巻線(3c)を有し、
前記制御回路(5)は、前記帰還巻線の前記第1端と前記スイッチ素子の制御電極との間に設けられた可飽和インダクタ(11)を有することを特徴とするフライバック式のスイッチング電源回路。 - 請求項1〜3の何れかに記載のスイッチング電源回路であって、
前記出力巻線(3b)により得られる出力電圧が所定電圧以下の場合は、前記スイッチ素子T1を第1タイミングでターンオフさせる様に制御回路(5)を制御し、前記出力巻線(3b)により得られる出力電圧が所定電圧よりも大きい場合は、前記スイッチ素子を前記第1タイミングよりも早い第2タイミングでターンオフさせる様に前記制御回路(5)を制御する定電圧制御回路(12)を更に備えることを特徴とするフライバック式のスイッチング電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009237574A JP2011087388A (ja) | 2009-10-14 | 2009-10-14 | フライバック式のスイッチング電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009237574A JP2011087388A (ja) | 2009-10-14 | 2009-10-14 | フライバック式のスイッチング電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011087388A true JP2011087388A (ja) | 2011-04-28 |
Family
ID=44079940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009237574A Pending JP2011087388A (ja) | 2009-10-14 | 2009-10-14 | フライバック式のスイッチング電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011087388A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015122933A (ja) * | 2013-12-20 | 2015-07-02 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 電源供給装置及び複合電子部品並びにその実装基板 |
WO2016054102A1 (en) * | 2014-10-02 | 2016-04-07 | Navitias Semiconductor, Inc. | Zero voltage soft switching scheme for power converters |
CN105896991A (zh) * | 2016-05-25 | 2016-08-24 | 广州金升阳科技有限公司 | 一种双向变换器 |
JP2016174471A (ja) * | 2015-03-17 | 2016-09-29 | サンケン電気株式会社 | スナバ回路 |
CN107968574A (zh) * | 2017-12-21 | 2018-04-27 | 广东省广播电视网络股份有限公司 | 一种家庭网络终端设备电源适配***及电源适配器 |
-
2009
- 2009-10-14 JP JP2009237574A patent/JP2011087388A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015122933A (ja) * | 2013-12-20 | 2015-07-02 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 電源供給装置及び複合電子部品並びにその実装基板 |
WO2016054102A1 (en) * | 2014-10-02 | 2016-04-07 | Navitias Semiconductor, Inc. | Zero voltage soft switching scheme for power converters |
US9379620B2 (en) | 2014-10-02 | 2016-06-28 | Navitas Semiconductor Inc. | Zero voltage soft switching scheme for power converters |
US9621044B2 (en) | 2014-10-02 | 2017-04-11 | Navitas Semiconductor Inc. | Zero voltage soft switching scheme for power converters |
TWI627825B (zh) * | 2014-10-02 | 2018-06-21 | 美商納維達斯半導體公司 | 電源轉換電路及其操作方法 |
JP2016174471A (ja) * | 2015-03-17 | 2016-09-29 | サンケン電気株式会社 | スナバ回路 |
CN105896991A (zh) * | 2016-05-25 | 2016-08-24 | 广州金升阳科技有限公司 | 一种双向变换器 |
CN105896991B (zh) * | 2016-05-25 | 2018-05-29 | 广州金升阳科技有限公司 | 一种双向变换器 |
CN107968574A (zh) * | 2017-12-21 | 2018-04-27 | 广东省广播电视网络股份有限公司 | 一种家庭网络终端设备电源适配***及电源适配器 |
CN107968574B (zh) * | 2017-12-21 | 2023-08-29 | 广东省广播电视网络股份有限公司 | 一种家庭网络终端设备电源适配***及电源适配器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3707409B2 (ja) | スイッチング電源装置 | |
JP4735072B2 (ja) | スイッチング電源装置 | |
JP4320787B2 (ja) | スイッチング電源装置 | |
JP4844674B2 (ja) | スイッチング電源装置 | |
US20140043863A1 (en) | Novel control method to reduce switching loss on mosfet | |
US9780642B2 (en) | Energy recovery snubber | |
KR20030064316A (ko) | 스위칭 전원 장치 | |
JP5790563B2 (ja) | スイッチング電源装置 | |
JP3475892B2 (ja) | スイッチング電源装置 | |
JP2002101655A (ja) | スイッチング電源装置 | |
JP2011087388A (ja) | フライバック式のスイッチング電源回路 | |
JP5391486B2 (ja) | 自励式スイッチング電源 | |
JP6464794B2 (ja) | スイッチング電源装置 | |
JP4830408B2 (ja) | 電力変換装置 | |
JP2015042080A (ja) | スイッチング電源装置 | |
WO2011048680A1 (ja) | スイッチング電源装置 | |
JP5713171B2 (ja) | Ac−dcコンバータ | |
JPH07284271A (ja) | スイッチング電源装置 | |
JP2002084756A (ja) | スイッチング電源装置の同期整流回路 | |
JP7362965B1 (ja) | スイッチング電源装置 | |
JP5042880B2 (ja) | スイッチング電源装置 | |
JP2005117852A (ja) | スイッチング電源装置 | |
JP2004357495A (ja) | スイッチング電源回路及び該スイッチング電源回路に用いられる制御方法 | |
JP4110804B2 (ja) | 直流変換装置 | |
JP2004320916A (ja) | Dc−dcコンバータ |