JP2011086878A - 半導体装置の製造方法、リードフレームの製造方法、半導体装置、およびリードフレーム - Google Patents

半導体装置の製造方法、リードフレームの製造方法、半導体装置、およびリードフレーム Download PDF

Info

Publication number
JP2011086878A
JP2011086878A JP2009240619A JP2009240619A JP2011086878A JP 2011086878 A JP2011086878 A JP 2011086878A JP 2009240619 A JP2009240619 A JP 2009240619A JP 2009240619 A JP2009240619 A JP 2009240619A JP 2011086878 A JP2011086878 A JP 2011086878A
Authority
JP
Japan
Prior art keywords
island
region
lead frame
leads
film thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009240619A
Other languages
English (en)
Inventor
Takashi Hosono
剛史 細野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009240619A priority Critical patent/JP2011086878A/ja
Publication of JP2011086878A publication Critical patent/JP2011086878A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】リードフレームの強度を保つことができ、リードの微細化を可能とするとともに封止樹脂の未充填等の問題を防ぐ。
【解決手段】リードフレーム１００は、マトリクス状に配置され、それぞれ半導体チップが搭載される複数のアイランド１０２と、各アイランド１０２の周囲にアイランド１０２から間隔を隔てて配置され、アイランド１０２と同一部材により形成された複数のリード１０６と、を含む。リードフレーム１００は、隣接するアイランド１０２間の領域全体の膜厚がアイランド１０２の膜厚よりも薄く形成されている。
【選択図】図２

Description

本発明は、半導体装置の製造方法、リードフレームの製造方法、半導体装置、およびリードフレームに関する。
近年の半導体装置用のパッケージには、小型・低抵抗化および低価格化が求められている。このような要請に応えるため、近年、リードフレーム上に半導体チップを配置し、封止樹脂で半導体チップを封止したパッケージが用いられている。
ここで、リードフレームの平面形状は、金型を用いた打ち抜き加工やエッチャントを用いたエッチング法等により形成される。リード間のピッチやリードと外枠との境界部分のＲ寸法を縮小して微細加工を行うためには、リードフレームを形成するための金属板の膜厚を薄くする必要がある。一方、リードフレームの膜厚がある程度厚くないと、リードフレームの強度が保てないという問題がある。そのため、従来、ハーフエッチングにより、リードフレームの外枠部分の膜厚を選択的に薄くした構成のリードフレームが用いられている。
特許文献１（特開２００６−０３２７７２号公報）には、部品が搭載されるアイランドと、前記アイランドの周囲に位置するリード端子と、前記アイランドおよび前記リード端子を封止するモールド樹脂とを備え、前記アイランドおよび前記リード端子が同一側の面にて前記モールド樹脂から露出している電子装置において、前記アイランドと前記リード端子とが、別部材から作られたものであることを特徴とする電子装置、が記載されている。
特許文献２（特開２００４−２４７６１３号公報）には、リード部およびヘッダー部の表面は同一平面にあり、前記リード部の裏面はもとの平面にあり、前記ヘッダー部の裏面は前記もとの平面よりもくぼんだ平面にある金属よりなるフレームと、前記ヘッダー部に搭載される半導体素子と、少なくとも前記裏面のリード部を露出して前記フレームおよび前記半導体素子を被覆する樹脂層とを有する半導体装置において、前記半導体素子は、共晶により前記ヘッダー部の表面に固着され、前記ヘッダー部の厚みが裏面の前記リード部と前記ヘッダー部との段差よりも大きい、半導体装置が記載されている。
特開２００６−０３２７７２号公報 特開２００４−２４７６１３号公報
しかし、ハーフエッチングにより、リードフレームの外枠部分の膜厚を選択的に薄くした構成のリードフレームを用いた場合、樹脂封止工程においてハーフエッチングした部分に樹脂が充填されず、未充填が生じるという問題があった。図８を参照して説明する。図９は、リードフレーム１の構成の一例を示す平面図である。図８は、図９のＣ−Ｃ’断面に該当する。
図９に示すように、リードフレーム１は、マトリクス状に配置され、それぞれ半導体チップが搭載される複数のアイランド２（ダイパッド）と、各アイランド２の周囲に当該アイランド２から間隔を隔てて配置された複数のリード６とを含む。また、リードフレーム１は、各アイランド２の周囲に形成された複数のリード６の周囲に形成され、当該複数のリード６を接続する外枠８と、当該外枠８とアイランド２とを接続する吊りリード４とを含む。
図８（ａ）に示すように、リードフレーム１の外枠８の裏面には、ハーフエッチングされたハーフエッチ部１０が形成されている。これにより、外枠８の膜厚は、他の領域よりも膜厚が薄くなっている。このような構成とすることにより、リード６が外枠８と接続される部分のリードフレーム１の膜厚が薄くなり、リード６間のピッチやリード６と外枠８との境界部分のＲ寸法を縮小して微細加工を行うことができる。
このような構成のリードフレーム１を用いて、半導体装置は以下の手順で形成される。まず、リードフレーム１の裏面にテープ３０を貼り付けた状態で、アイランド２の表面に半導体チップ５０を搭載し、半導体チップ５０とリードフレーム１のリード６とをボンディングワイヤ５２で電気的に接続する（図８（ｂ）、図８（ｃ））。この後、リードフレーム１の表面側から、半導体チップ５０、アイランド２および複数のリード６を封止樹脂６０で樹脂封止する（図８（ｄ））。つづいて、テープ３０を剥がす（図８（ｅ））。次いで、リードフレーム１の外枠８上に沿ってダイシングして、半導体装置を個片化する（図８（ｆ））。しかし、リードフレーム１の裏面にハーフエッチ部１０が形成されていると、図８（ｄ）に示した工程で、ハーフエッチ部１０が封止樹脂６０で充填されず、未充填となってしまうことがある。このような未充填部分が存在すると、ボイドとなって、半導体装置の動作に悪影響が生じてしまう。
また、特許文献１に記載されたように、アイランドとリード端子とを独立して別部材で構成した場合、アイランドの位置決め精度が課題となる。また、特許文献２に記載された構成においては、半導体素子が配置されるヘッダー部のフレームの膜厚が薄く、強度が保てないおそれがある。また、フレームの裏面に窪みが形成されており、封止樹脂の未充填が生じる可能性もある。
本発明によれば、
一面に半導体チップが搭載されるアイランドと、当該アイランドの周囲に形成された複数のリードと、前記アイランドと前記複数のリードとを接続する吊りリードおよび外枠とを含むリードフレームを形成するための金属板の一方の面において、前記アイランドを形成する領域を保護した状態で前記アイランドを形成する領域以外の他の領域全体において前記金属板をエッチングして、前記他の領域全体の膜厚を前記アイランドを形成する領域の膜厚よりも薄くする工程と、
前記金属板をパターニングして、前記アイランドを形成する領域に前記アイランドを形成するとともに、前記他の領域に前記複数のリード、前記吊りリードおよび前記外枠を形成して前記リードフレームの平面形状を形成する工程と、
前記リードフレームの前記一面とは反対側の他面において、前記アイランドおよび前記複数のリードが同一平面となった状態で、前記アイランドの前記一面に半導体チップを搭載し、前記一面側から、前記半導体チップ、前記アイランドおよび前記複数のリードを樹脂封止する工程と、
を含む半導体装置の製造方法が提供される。
本発明によれば、
一面に半導体チップが搭載されるアイランドと、当該アイランドの周囲に形成された複数のリードと、前記アイランドと前記複数のリードとを接続する吊りリードおよび外枠とを含むリードフレームを形成するための金属板の一方の面において、前記アイランドを形成する領域を保護した状態で前記アイランドを形成する領域以外の他の領域全体において前記金属板をエッチングして、前記他の領域全体の膜厚を前記アイランドを形成する領域の膜厚よりも薄くする工程と、
前記金属板をパターニングして、前記アイランドを形成する領域に前記アイランドを形成するとともに、前記他の領域に前記複数のリード、前記吊りリードおよび前記外枠を形成して前記リードフレームの平面形状を形成する工程と、
を含み、
前記リードフレームは、前記一面とは反対側の他面において前記アイランドおよび前記複数のリードが同一平面となるように形成されるリードフレームの製造方法が提供される。
本発明によれば、
半導体チップが搭載されるアイランドと、
前記アイランドの周囲に当該アイランドから間隔を隔てて配置され、前記アイランドと同一部材により形成された複数のリードと、
前記アイランドの一面に搭載された半導体チップと、
前記一面側から、前記半導体チップ、前記アイランドおよび前記複数のリードを封止する封止樹脂と、
を含み、
前記複数のリード全体の膜厚が前記アイランドの膜厚よりも薄い半導体装置が提供される。
本発明によれば、
マトリクス状に配置され、それぞれ半導体チップが搭載される複数のアイランドと、
各前記アイランドの周囲に当該アイランドから間隔を隔てて配置され、前記アイランドと同一部材により形成された複数のリードと、
前記アイランドと前記複数のリードとを接続する吊りリードおよび外枠と、
を含むリードフレームであって、
当該リードフレームは、隣接する前記アイランド間の領域全体の膜厚が前記アイランドの膜厚よりも薄く形成されたリードフレームが提供される。
この構成によれば、半導体チップが搭載されるアイランドの膜厚を充分厚くすることができ、アイランドに半導体チップを搭載したときでも、リードフレームの強度を充分保つことができる。また、リードを形成する部分の膜厚を薄くすることにより、リードの微細化を可能とすることができる。さらに、リードを形成する部分が幅広い領域で薄く形成されるので、封止樹脂の未充填等の問題を防ぐことができる。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、リードフレームの強度を保つことができ、リードの微細化を可能とするとともに封止樹脂の未充填等の問題を防ぐことができる。
本発明の実施の形態におけるリードフレームの構成の一例を模式的に示す平面図である。 図１のＢ−Ｂ’断面図である。 本発明の実施の形態におけるリードフレームの製造手順の一例を示す工程断面図である。 本発明の実施の形態における金属板の構成の一例を示す平面図である。 本発明の実施の形態における金属板の構成の一例を示す平面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態におけるリードフレームの製造手順の他の例を示す工程断面図である。 従来の半導体装置の製造手順を示す工程断面図である。 従来のリードフレームの構成の一例を模式的に示す平面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様の構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施の形態）
図１は、本実施の形態におけるリードフレーム１００の構成の一例を模式的に示す平面図である。図２は、図１のＢ−Ｂ’断面図である。
リードフレーム１００は、マトリクス状に配置され、それぞれ半導体チップが搭載される複数のアイランド１０２（ダイパッド）と、各アイランド１０２の周囲に当該アイランド１０２から間隔を隔てて配置され、アイランド１０２と同一部材により形成された複数のリード１０６とを含む。また、リードフレーム１００は、各アイランド１０２の周囲に形成された複数のリード１０６の周囲に形成され、当該複数のリード１０６を接続する外枠１０８と、当該外枠１０８とアイランド１０２とを接続する吊りリード１０４とを含む。アイランド１０２は、平面視でたとえば矩形形状に形成することができる。吊りリード１０４は、アイランド１０２の四隅それぞれに接続された構成とすることができる。ここで、リードフレーム１００は、たとえばＱＦＮパッケージ用のリードフレームとすることができる。
図２に示すように、本実施の形態において、リードフレーム１００は、隣接するアイランド１０２間の領域全体の膜厚が、アイランド１０２の膜厚よりも薄く形成されている。ここで、領域全体とは、アイランド１０２以外の吊りリード１０４、リード１０６、および外枠１０８全部のことである。
次に、本実施の形態におけるリードフレーム１００の製造手順を説明する。図３は、本実施の形態におけるリードフレーム１００の製造手順を示す工程断面図である。
まず、リードフレーム１００を形成するための金属板１０１を準備する（図３（ａ））。金属板１０１は、一面１００ａと他面１００ｂとを有する。金属板１０１は、たとえば銅または銅合金により構成することができる。金属板１０１は、たとえば、銅とパラジウム（Ｐｄ）との合金とすることができる。図４は、金属板１０１の構成の一例を示す平面図である。金属板１０１は、後にそれぞれアイランド１０２を形成するための複数のアイランド形成領域１０２ａがマトリクス状に配置された構成を有する。金属板１０１は、各アイランド形成領域１０２ａの周囲に、吊りリード１０４、リード１０６、および外枠１０８をそれぞれ形成するための領域１０４ａ、領域１０６ａ、および領域１０８ａを有する。図３（ａ）は、図４のＡ−Ａ’断面図に該当する。
このような構成の金属板１０１の一方の面において、アイランド形成領域１０２ａを保護した状態でアイランド形成領域１０２ａ以外の他の領域全体において金属板１０１をエッチングして、他の領域全体の膜厚をアイランド形成領域１０２ａの膜厚よりも薄くする。本実施の形態において、金属板１０１の一面１００ａにおいて、アイランド形成領域１０２ａ上のみに選択的にレジスト膜１２０を形成する（図３（ｂ））。図５は、この状態を示す平面図である。図３（ｂ）は、図５のＡ−Ａ’断面図に該当する。なお、ここでは図示していないが、金属板１０１の他面１００ｂ全面もレジスト膜で保護しておくこともできる。
この状態で、たとえば塩化第二鉄をエッチャントとして用いたエッチング（ハーフエッチング）により、金属板１０１の一面１００ａにおいて、レジスト膜１２０で保護されていない部分の膜厚を薄くする。これにより、アイランド形成領域１０２ａ以外の領域全体の膜厚が薄くなる。つまり、金属板１０１のマトリクス状に配置された複数のアイランド形成領域１０２ａのうち、隣接するアイランド形成領域１０２ａ間の領域全体の膜厚をがアイランド形成領域１０２ａの膜厚よりも薄く形成される。この後、レジスト膜１２０を除去する（図３（ｃ））。ここで、金属板１０１の膜厚は、たとえば０．２ｍｍ程度とすることができ、エッチング後のアイランド形成領域１０２ａ以外の領域全体の膜厚は、たとえば０．１ｍｍ程度とすることができる。
つづいて、金属板１０１をパターニングして、アイランド形成領域１０２ａにアイランド１０２を形成するとともに、他の領域に吊りリード１０４、複数のリード１０６、および外枠１０８を形成してリードフレームの平面形状を形成する（図３（ｄ））。これにより、図１および図２に示した構成のリードフレーム１００が得られる。
次に、このようなリードフレーム１００に半導体チップ１５０を搭載して半導体装置２００を製造する手順を説明する。図６は、本実施の形態における半導体装置２００の製造手順を示す工程断面図である。
まず、リードフレーム１００の他面１００ｂにおいて、アイランド１０２および複数のリード１０６が同一平面となった状態で、リードフレーム１００の他面１００ｂにテープ１３０を貼り付ける（図６（ａ））。なお、本実施の形態において、リードフレーム１００の一面１００ａ側がエッチングにより薄く形成されるので、他面１００ｂでは、アイランド１０２および複数のリード１０６は同一平面となっている。つづいて、アイランド１０２の一面１００ａに半導体チップ１５０を搭載する（図６（ｂ））。次いで、半導体チップ１５０とリード１０６とをボンディングワイヤ１５２で電気的に接続する（図６（ｃ））。この後、リードフレーム１００の一面１００ａ側から、半導体チップ１５０、アイランド１０２および複数のリード１０６を封止樹脂１６０で樹脂封止する（図６（ｄ））。つづいて、テープ１３０を剥がす（図６（ｅ））。次いで、リードフレーム１００の外枠１０８上に沿ってダイシングして、半導体装置２００を個片化する（図６（ｆ））。
次に、本実施の形態におけるリードフレーム１００の効果を説明する。
この構成によれば、半導体チップ１５０が搭載されるアイランド１０２の膜厚を厚く保つことができるので、アイランド１０２上に半導体チップ１５０を搭載した後も、リードフレーム１００の強度を充分保つことができる。また、リード１０６を形成する部分の膜厚を薄くすることにより、リード１０６の微細化を可能とすることができる。さらに、リード１０６を形成する部分が幅広い領域で薄く形成されるので、封止樹脂１６０の未充填等の問題を防ぐことができる。
（第２の実施の形態）
第１の実施の形態においては、アイランド形成領域１０２ａ以外の他の領域全体の膜厚をアイランド形成領域１０２ａの膜厚よりも薄くする工程において、金属板１０１の一面１００ａからエッチングを行う手順を示したが、本実施の形態において、この処理を金属板１０１の他面１００ｂから行う例を説明する。
図７は、本実施の形態におけるリードフレーム１００の製造手順を説明する工程断面図である。本実施の形態においても、リードフレーム１００は、第１の実施の形態で説明したのと同様の平面形状を有する。
本実施の形態においては、金属板１０１の他面１００ｂにおいて、アイランド形成領域１０２ａ上のみに選択的にレジスト膜１２０を形成する（図７（ａ））。なお、ここでは図示していないが、金属板１０１の一面１００ａ全面もレジスト膜で保護しておくこともできる。
この状態で、たとえば塩化第二鉄をエッチャントとして用いたエッチング（ハーフエッチング）により、金属板１０１の他面１００ｂにおいて、レジスト膜１２０で保護されていない部分の膜厚を薄くする。これにより、アイランド形成領域１０２ａ以外の領域全体の膜厚が薄くなる。この後、レジスト膜１２０を除去する（図７（ｂ））。
つづいて、金属板１０１をパターニングして、アイランド形成領域１０２ａにアイランド１０２を形成するとともに、他の領域に吊りリード１０４、複数のリード１０６、および外枠１０８を形成してリードフレーム１００の平面形状を形成する。この後、リードフレーム１００の他面１００ｂにおいてアイランド１０２および複数のリード１０６が同一平面となるように、リードフレーム１００を膜厚方向に成形する。ここで、たとえばリードフレーム１００のアイランド１０２以外の領域を他面１００ｂの方向にプレスするか、またはアイランド１０２のみを一面１００ａの方向にプレスすることにより、複数のリード１０６とアイランド１０２の他面１００ｂが同一平面となるようにすることができる。これにより、第１の実施の形態において図１および図２に示した構成のリードフレーム１００が得られる。この後の手順は、第１の実施の形態において、図６を参照して説明した手順と同様とすることができる。
本実施の形態においても、第１の実施の形態と同様の効果が得られる。
さらに、以下のような効果も得られる。たとえば、リード１０６が形成される部分のエッチングを行う際には、表面に表面粗さが生じる可能性がある。しかし、本実施の形態において、リードフレーム１００のリード１０６を形成する部分の膜厚を薄くする際のエッチングがリードフレーム１００の他面１００ｂから行われる。そのため、一面１００ａ側において、リード１０６の表面の平坦性を良好に保つことができる。上述したように、半導体チップ１５０は、リードフレーム１００の一面１００ａ側に搭載されるので、半導体チップ１５０と電気的に接続するためのボンディングワイヤ１５２もリード１０６の一面１００ａ側に接続される。本実施の形態において、一面１００ａ側において、リード１０６の表面の平坦性を良好に保つことができるので、ボンディングワイヤ１５２とリード１０６との接続を良好に行うことができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
なお、金属板１０１は、他面１００ｂにおいて、ディンプル加工が施された形態とすることができる。たとえば、第１の実施の形態において、金属板１０１の他面１００ｂには、アイランド形成領域１０２ａ以外の領域をエッチングにより薄くする工程の前に、ディンプル加工が施された形態とすることができる。また、第２の実施の形態において、アイランド形成領域１０２ａ以外の領域をエッチングにより薄くする工程において、アイランド形成領域１０２ａ以外の領域をエッチングするのと同時に、金属板１０１の他面１００ｂに凹凸形状を形成するようにすることもできる。
１００ リードフレーム
１００ａ 一面
１００ｂ 他面
１０１ 金属板
１０２ アイランド
１０２ａ アイランド形成領域
１０４ 吊りリード
１０４ａ 領域
１０６ リード
１０６ａ 領域
１０８ 外枠
１０８ａ 領域
１２０ レジスト膜
１３０ テープ
１５０ 半導体チップ
１５２ ボンディングワイヤ
１６０ 封止樹脂
２００ 半導体装置

Claims (8)

  1. 一面に半導体チップが搭載されるアイランドと、当該アイランドの周囲に形成された複数のリードと、前記アイランドと前記複数のリードとを接続する吊りリードおよび外枠とを含むリードフレームを形成するための金属板の一方の面において、前記アイランドを形成する領域を保護した状態で前記アイランドを形成する領域以外の他の領域全体において前記金属板をエッチングして、前記他の領域全体の膜厚を前記アイランドを形成する領域の膜厚よりも薄くする工程と、
    前記金属板をパターニングして、前記アイランドを形成する領域に前記アイランドを形成するとともに、前記他の領域に前記複数のリード、前記吊りリードおよび前記外枠を形成して前記リードフレームの平面形状を形成する工程と、
    前記リードフレームの前記一面とは反対側の他面において、前記アイランドおよび前記複数のリードが同一平面となった状態で、前記アイランドの前記一面に半導体チップを搭載し、前記一面側から、前記半導体チップ、前記アイランドおよび前記複数のリードを樹脂封止する工程と、
    を含む半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記他の領域全体の膜厚を前記アイランドを形成する領域の膜厚よりも薄くする工程において、前記金属板の前記他面において、前記アイランドを形成する領域を保護した状態で前記アイランドを形成する領域以外の他の領域全体において前記金属板をエッチングし、
    前記リードフレームの形状を形成する工程の後に、前記リードフレームの前記他面において前記アイランドおよび前記複数のリードが同一平面となるように、前記リードフレームを膜厚方向に成形する工程をさらに含む半導体装置の製造方法。
  3. 請求項１または２に記載の半導体装置の製造方法において、
    前記他の領域全体の膜厚を前記アイランドを形成する領域の膜厚よりも薄くする工程において、前記金属板は、複数のアイランドを形成する領域がマトリクス状に配置された構成を有し、隣接する前記アイランドを形成する領域間の領域全体の膜厚を前記アイランドを形成する領域の膜厚よりも薄く形成する半導体装置の製造方法。
  4. 一面に半導体チップが搭載されるアイランドと、当該アイランドの周囲に形成された複数のリードと、前記アイランドと前記複数のリードとを接続する吊りリードおよび外枠とを含むリードフレームを形成するための金属板の一方の面において、前記アイランドを形成する領域を保護した状態で前記アイランドを形成する領域以外の他の領域全体において前記金属板をエッチングして、前記他の領域全体の膜厚を前記アイランドを形成する領域の膜厚よりも薄くする工程と、
    前記金属板をパターニングして、前記アイランドを形成する領域に前記アイランドを形成するとともに、前記他の領域に前記複数のリード、前記吊りリードおよび前記外枠を形成して前記リードフレームの平面形状を形成する工程と、
    を含み、
    前記リードフレームは、前記一面とは反対側の他面において前記アイランドおよび前記複数のリードが同一平面となるように形成されるリードフレームの製造方法。
  5. 請求項４に記載のリードフレームの製造方法において、
    前記他の領域全体の膜厚を前記アイランドを形成する領域の膜厚よりも薄くする工程において、前記金属板の前記他面において、前記アイランドを形成する領域を保護した状態で前記アイランドを形成する領域以外の他の領域全体において前記金属板をエッチングし、
    前記リードフレームの形状を形成する工程の後に、前記リードフレームの前記他面において前記アイランドおよび前記複数のリードが同一平面となるように、前記他の領域全体を膜厚方向に移動して成形する工程をさらに含むリードフレームの製造方法。
  6. 請求項４または５に記載のリードフレームの製造方法において、
    前記他の領域全体の膜厚を前記アイランドを形成する領域の膜厚よりも薄くする工程において、前記金属板は、複数のアイランドを形成する領域がマトリクス状に配置された構成を有し、隣接する前記アイランドを形成する領域間の領域全体の膜厚を前記アイランドを形成する領域の膜厚よりも薄く形成するリードフレームの製造方法。
  7. 半導体チップが搭載されるアイランドと、
    前記アイランドの周囲に当該アイランドから間隔を隔てて配置され、前記アイランドと同一部材により形成された複数のリードと、
    前記アイランドの一面に搭載された半導体チップと、
    前記一面側から、前記半導体チップ、前記アイランドおよび前記複数のリードを封止する封止樹脂と、
    を含み、
    前記複数のリード全体の膜厚が前記アイランドの膜厚よりも薄い半導体装置。
  8. マトリクス状に配置され、それぞれ半導体チップが搭載される複数のアイランドと、
    各前記アイランドの周囲に当該アイランドから間隔を隔てて配置され、前記アイランドと同一部材により形成された複数のリードと、
    前記アイランドと前記複数のリードとを接続する吊りリードおよび外枠と、
    を含むリードフレームであって、
    当該リードフレームは、隣接する前記アイランド間の領域全体の膜厚が前記アイランドの膜厚よりも薄く形成されたリードフレーム。
JP2009240619A 2009-10-19 2009-10-19 半導体装置の製造方法、リードフレームの製造方法、半導体装置、およびリードフレーム Pending JP2011086878A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009240619A JP2011086878A (ja) 2009-10-19 2009-10-19 半導体装置の製造方法、リードフレームの製造方法、半導体装置、およびリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009240619A JP2011086878A (ja) 2009-10-19 2009-10-19 半導体装置の製造方法、リードフレームの製造方法、半導体装置、およびリードフレーム

Publications (1)

Publication Number Publication Date
JP2011086878A true JP2011086878A (ja) 2011-04-28

Family

ID=44079595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009240619A Pending JP2011086878A (ja) 2009-10-19 2009-10-19 半導体装置の製造方法、リードフレームの製造方法、半導体装置、およびリードフレーム

Country Status (1)

Country Link
JP (1) JP2011086878A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016006650A1 (ja) * 2014-07-10 2016-01-14 大日本印刷株式会社 リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、半導体装置の多面付け体、樹脂付きリードフレームの多面付け体の製造方法、それに使用される射出成形用金型、成形装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016006650A1 (ja) * 2014-07-10 2016-01-14 大日本印刷株式会社 リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、半導体装置の多面付け体、樹脂付きリードフレームの多面付け体の製造方法、それに使用される射出成形用金型、成形装置

Similar Documents

Publication Publication Date Title
US8853836B1 (en) Integrated circuit package and method of making the same
EP2061080B1 (en) Semiconductor device, lead frame product used in the semiconductor device, and method for manufacturing the semiconductor device
US7972906B2 (en) Semiconductor die package including exposed connections
JP4091050B2 (ja) 半導体装置の製造方法
TWI337387B (en) Leadframe for leadless package, package structure and manufacturing method using the same
JP2006318996A (ja) リードフレームおよび樹脂封止型半導体装置
US20120181676A1 (en) Power semiconductor device packaging
US8772089B2 (en) Chip package structure and manufacturing method thereof
JP5544714B2 (ja) 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
JP2006100636A (ja) 半導体装置の製造方法
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
JP3999780B2 (ja) リードフレームの製造方法
JP2007294568A (ja) 半導体装置
JP2004247613A (ja) 半導体装置およびその製造方法
JP2003197846A (ja) リードフレームおよびこれを用いた半導体装置
JP2011086878A (ja) 半導体装置の製造方法、リードフレームの製造方法、半導体装置、およびリードフレーム
JP4400492B2 (ja) 電子装置
TWI334182B (en) Method of fabricating chip package structure
JP5217291B2 (ja) 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置
JPH11260989A (ja) 樹脂封止型半導体装置及びその製造方法
JP2005311099A (ja) 半導体装置及びその製造方法
JP2007109914A (ja) 半導体装置の製造方法
JP2009170454A (ja) モールドパッケージおよびその実装構造
JP2006216993A (ja) 樹脂封止型半導体装置