JP2011082329A - 固体撮像装置、撮像装置および固体撮像装置の製造方法 - Google Patents
固体撮像装置、撮像装置および固体撮像装置の製造方法 Download PDFInfo
- Publication number
- JP2011082329A JP2011082329A JP2009233222A JP2009233222A JP2011082329A JP 2011082329 A JP2011082329 A JP 2011082329A JP 2009233222 A JP2009233222 A JP 2009233222A JP 2009233222 A JP2009233222 A JP 2009233222A JP 2011082329 A JP2011082329 A JP 2011082329A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor substrate
- conductivity type
- concentration
- type region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】一般的に市販されているイオン注入装置を用いて、半導体基板の深い位置に形成される素子分離領域または光電変換素子の不純物濃度分布を改善する。
【解決手段】固体撮像装置は、半導体基板11と、半導体基板11に形成される複数の光電変換素子25と、半導体基板11に形成され、複数の光電変換素子25の少なくとも側面部分を互いに分離する側面分離部51とを有する。そして、側面分離部51は、半導体基板11の一面側から離間する所定の深さに形成された深層領域53と、深層領域53についての半導体基板11の一面側に形成された表面領域52とを有する。深層領域53の不純物の濃度は、全体的に表面領域52より低く、表面領域52に近い部分より表面領域52から離れた部分の濃度が低くなる濃度分布を有する。
【選択図】図5
【解決手段】固体撮像装置は、半導体基板11と、半導体基板11に形成される複数の光電変換素子25と、半導体基板11に形成され、複数の光電変換素子25の少なくとも側面部分を互いに分離する側面分離部51とを有する。そして、側面分離部51は、半導体基板11の一面側から離間する所定の深さに形成された深層領域53と、深層領域53についての半導体基板11の一面側に形成された表面領域52とを有する。深層領域53の不純物の濃度は、全体的に表面領域52より低く、表面領域52に近い部分より表面領域52から離れた部分の濃度が低くなる濃度分布を有する。
【選択図】図5
Description
本発明は、半導体基板にフォトダイオードなどの複数の光電変換素子を配列した固体撮像装置、撮像装置および固体撮像装置の製造方法に関する。
複数のフォトダイオードなどの光電変換素子を半導体基板に配列して形成する場合、複数のフォトダイオードを相互に分離する必要がある。
このため、半導体基板では、隣接するフォトダイオードの間に、素子分離領域を形成する。
そして、素子分離領域は、半導体基板に対して、たとえば多段打ちのイオン注入方法により不純物を打ち込むことにより形成する。
このため、半導体基板では、隣接するフォトダイオードの間に、素子分離領域を形成する。
そして、素子分離領域は、半導体基板に対して、たとえば多段打ちのイオン注入方法により不純物を打ち込むことにより形成する。
しかしながら、多段打ちのイオン注入方法により半導体基板の深い位置に素子分離領域を形成する場合、各段のイオン注入により注入される各段の不純物は、一般的にガウス分布になる。
そのため、深い位置に形成する素子分離領域は、多段打ちの各段毎に、平均飛程距離Rp位置にピークを持つ濃度分布(山)を有する。
また、各段の不純物濃度分布の間には、不純物濃度が低い領域(谷)が形成される。
この谷の領域の濃度と山の領域の濃度との濃度差が大きい場合、この谷の領域付近には、素子分離のためのポテンシャルバリアが小さくなる箇所が発生する。
素子分離領域において、ポテンシャルバリアが極端に小さな箇所が生じると、隣接画素との混色などの特性劣化が生じる。
そのため、深い位置に形成する素子分離領域は、多段打ちの各段毎に、平均飛程距離Rp位置にピークを持つ濃度分布(山)を有する。
また、各段の不純物濃度分布の間には、不純物濃度が低い領域(谷)が形成される。
この谷の領域の濃度と山の領域の濃度との濃度差が大きい場合、この谷の領域付近には、素子分離のためのポテンシャルバリアが小さくなる箇所が発生する。
素子分離領域において、ポテンシャルバリアが極端に小さな箇所が生じると、隣接画素との混色などの特性劣化が生じる。
この他にも、たとえば半導体基板の一面側から3マイクロメートル程度の深い場所までにフォトダイオードを形成する場合にも、素子分離領域と同様に一般的に多段打ちのイオン注入方法により不純物を注入して形成する。
フォトダイオードにおいて、不純物濃度が極端に低い谷領域が形成されると、電荷が深さ方向へ移動する場合のポテンシャルバリアになる。
このため、フォトダイオードにおいて、ポテンシャルバリアが極端に小さな個所が生じると、残像などの特性劣化が生じる。
フォトダイオードにおいて、不純物濃度が極端に低い谷領域が形成されると、電荷が深さ方向へ移動する場合のポテンシャルバリアになる。
このため、フォトダイオードにおいて、ポテンシャルバリアが極端に小さな個所が生じると、残像などの特性劣化が生じる。
多段打ちのイオン注入方法により、半導体基板の一面側から深い位置に素子分離領域またはフォトダイオードを形成する場合、このような特性劣化を引き起こす山谷のある不純物濃度分布の発生を完全に防止することは困難である。
この他にも、多段打ちのイオン注入方法により半導体基板の一面側から深い位置に素子分離領域を形成する場合、以下のような課題もある。
多段打ちのイオン注入方法により半導体基板の一面側から深い位置に素子分離領域を形成すると、イオン注入時に不純物が各段の平均飛程距離Rp付近を中心にして横方向へ広がる。
基板に注入された不純物は、レジストで覆われている本来不純物を入れたくない領域へ向かって広がる。
そのため、多段注入により形成されたP型の素子分離領域の幅は、レジスト膜の隙間より大きくなる。
その結果、P型の素子分離領域の幅が大きくなった分だけ相対的にフォトダイオードの横方向の面積が縮小する。そして、フォトダイオードの容積が減り、フォトダイオードの飽和電荷量が低下し、フォトダイオードのダイナミックレンジが縮小する。
多段打ちのイオン注入方法により半導体基板の一面側から深い位置に素子分離領域を形成すると、イオン注入時に不純物が各段の平均飛程距離Rp付近を中心にして横方向へ広がる。
基板に注入された不純物は、レジストで覆われている本来不純物を入れたくない領域へ向かって広がる。
そのため、多段注入により形成されたP型の素子分離領域の幅は、レジスト膜の隙間より大きくなる。
その結果、P型の素子分離領域の幅が大きくなった分だけ相対的にフォトダイオードの横方向の面積が縮小する。そして、フォトダイオードの容積が減り、フォトダイオードの飽和電荷量が低下し、フォトダイオードのダイナミックレンジが縮小する。
さらに他にも、多段打ちのイオン注入方法により半導体基板の一面側から深い位置に素子分離領域を形成する場合、以下のような課題もある。
多段打ちのイオン注入方法により半導体基板の一面側から深い位置に素子分離領域を形成するためには、不純物の打ち込みを複数回実行しなければならない。
その結果、従来の固体撮像装置を製造するためには、多くの製造工程が必要となる。
ところで、特許文献1は、不純物の打ち込みに用いるイオン注入装置を開示する。このイオン注入装置は、イオン注入時に、不純物イオンの加速エネルギーをスキャンできる。
特許文献1のイオン注入装置を用いることにより、素子分離領域は、スキャンを伴う1回の注入工程により形成することが可能である。
しかしながら、一般的に市販されているイオン注入装置は、不純物イオンの加速エネルギーをスキャンすることができない。そのため、特許文献1の技術を利用するためには、特殊なイオン注入装置が必要になる。
一般的なイオン注入装置であっても高価な装置であるため、特許文献1に対応した特注のイオン注入装置を使用することは、現実的な選択肢とはならない。
多段打ちのイオン注入方法により半導体基板の一面側から深い位置に素子分離領域を形成するためには、不純物の打ち込みを複数回実行しなければならない。
その結果、従来の固体撮像装置を製造するためには、多くの製造工程が必要となる。
ところで、特許文献1は、不純物の打ち込みに用いるイオン注入装置を開示する。このイオン注入装置は、イオン注入時に、不純物イオンの加速エネルギーをスキャンできる。
特許文献1のイオン注入装置を用いることにより、素子分離領域は、スキャンを伴う1回の注入工程により形成することが可能である。
しかしながら、一般的に市販されているイオン注入装置は、不純物イオンの加速エネルギーをスキャンすることができない。そのため、特許文献1の技術を利用するためには、特殊なイオン注入装置が必要になる。
一般的なイオン注入装置であっても高価な装置であるため、特許文献1に対応した特注のイオン注入装置を使用することは、現実的な選択肢とはならない。
このように固体撮像装置では、一般的に市販されているイオン注入装置を用いて、半導体基板の深い位置に形成される素子分離領域または光電変換素子の不純物濃度分布を改善することが求められている。
本発明の第1の観点の固体撮像装置は、半導体基板と、半導体基板に形成される複数の光電変換素子と、半導体基板に形成され、複数の光電変換素子の少なくとも側面部分を互いに分離する側面分離部とを有する。そして、光電変換素子および側面分離部の少なくとも一方は、半導体基板の一面側から離間する所定の深さに形成された深層領域と、深層領域についての半導体基板の一面側に形成された表面領域とを有し、深層領域の不純物の濃度は、全体的に表面領域より低く、表面領域に近い部分より表面領域から離れた部分の濃度が低くなる濃度分布を有する。
第1の観点では、光電変換素子および側面分離部の少なくとも一方は、半導体基板の一面側から離間する所定の深さに形成された深層領域と、半導体基板において深層領域についての一面側に形成された表面領域とを有する。
また、深層領域の不純物の濃度は、全体的に表面領域より低く、表面領域に近い部分より表面領域から離れた部分の濃度が低くなる濃度分布を有する。
このように第1の観点では、半導体基板の深い位置に形成される深層領域の不純物濃度分布は、表面領域に近い部分より表面領域から離れた部分の濃度が低くなる濃度分布となる。
よって、第1の観点では、深層領域の不純物濃度分布は、極端な山谷のない滑らかな濃度分布になる。
また、第1の観点では、隣接画素との混色などの特性劣化が小さくならないようにできる。または、第1の観点では、残像などの特性劣化を生じるほどにポテンシャルバリアが小さくならないようにできる。
また、深層領域の不純物の濃度は、全体的に表面領域より低く、表面領域に近い部分より表面領域から離れた部分の濃度が低くなる濃度分布を有する。
このように第1の観点では、半導体基板の深い位置に形成される深層領域の不純物濃度分布は、表面領域に近い部分より表面領域から離れた部分の濃度が低くなる濃度分布となる。
よって、第1の観点では、深層領域の不純物濃度分布は、極端な山谷のない滑らかな濃度分布になる。
また、第1の観点では、隣接画素との混色などの特性劣化が小さくならないようにできる。または、第1の観点では、残像などの特性劣化を生じるほどにポテンシャルバリアが小さくならないようにできる。
本発明の第2の観点の撮像装置は、固体撮像装置と、被写体を固体撮像装置に結像する光学系とを有する。また、固体撮像装置は、半導体基板と、半導体基板に形成される複数の光電変換素子と、半導体基板に形成され、複数の光電変換素子の少なくとも側面部分を互いに分離する側面分離部とを有する。そして、光電変換素子および側面分離部の少なくとも一方は、半導体基板の一面側から離間する所定の深さに形成された深層領域と、深層領域についての半導体基板の一面側に形成された表面領域とを有し、深層領域の不純物の濃度は、全体的に表面領域より低く、表面領域に近い部分より表面領域から離れた部分の濃度が低くなる濃度分布を有する。
本発明の第3の観点の固体撮像装置の製造方法は、半導体基板と、半導体基板に形成される複数の光電変換素子と、半導体基板に形成され、複数の光電変換素子の少なくとも側面部分を互いに分離する側面分離部とを有する固体撮像装置についての製造方法である。そして、この製造方法は、光電変換素子または側面分離部を形成するためのステップとして、半導体基板の一面側の上に所定のパターンの第1被覆膜を形成するステップと、半導体基板の一面側から不純物をイオン注入するステップと、半導体基板の一面側の上に、第1被覆膜より薄い第2被覆膜を形成するステップと、薄い第2被覆膜を用いて半導体基板の一面側から不純物を追加するステップとを有する。
そして、この一連のステップにより形成された光電変換素子または側面分離部は、イオン注入するステップにより、半導体基板の一面側から離間する所定の深さに形成された高濃度分離領域と、イオン注入するステップにより、高濃度分離領域より浅い深さの範囲に形成され、高濃度分離領域より不純物濃度が低い深層領域と、不純物を追加するステップにより、半導体基板の一面側から、深層領域までの範囲に形成され、深層領域より不純物濃度が高い表面領域とを有し、深層領域の不純物の濃度が、表面領域に近い部分より表面領域から離れた部分の濃度が低くなる濃度分布を有する。
そして、この一連のステップにより形成された光電変換素子または側面分離部は、イオン注入するステップにより、半導体基板の一面側から離間する所定の深さに形成された高濃度分離領域と、イオン注入するステップにより、高濃度分離領域より浅い深さの範囲に形成され、高濃度分離領域より不純物濃度が低い深層領域と、不純物を追加するステップにより、半導体基板の一面側から、深層領域までの範囲に形成され、深層領域より不純物濃度が高い表面領域とを有し、深層領域の不純物の濃度が、表面領域に近い部分より表面領域から離れた部分の濃度が低くなる濃度分布を有する。
本発明では、一般的に市販されているイオン注入装置を用いて、半導体基板の深い位置に形成される素子分離領域または光電変換素子の不純物濃度分布を改善できる。
以下、本発明の実施の形態を図面に関連付けて説明する。なお、説明は以下の順序で行う。
1.第1の実施形態(固体撮像装置の例。側面分離部を本発明の方法で形成する例。)
2.第2の実施形態(側面分離部およびフォトダイオードを本発明の方法で形成する例。)
3.第3の実施形態(フォトダイオードを本発明の方法で形成する例。)
4.第4の実施形態(底面分離部を組み合わせた例。)
5.第5の実施形態(裏面受光型の固体撮像装置の例。)
6.第6の実施形態(撮像装置の例。)
1.第1の実施形態(固体撮像装置の例。側面分離部を本発明の方法で形成する例。)
2.第2の実施形態(側面分離部およびフォトダイオードを本発明の方法で形成する例。)
3.第3の実施形態(フォトダイオードを本発明の方法で形成する例。)
4.第4の実施形態(底面分離部を組み合わせた例。)
5.第5の実施形態(裏面受光型の固体撮像装置の例。)
6.第6の実施形態(撮像装置の例。)
<1.第1の実施形態>
[CMOSイメージセンサ1の構成]
図1に、本発明の第1の実施形態に係る固体撮像装置を適用した、カラムAD(Analog to Digital)変換方式のCMOS(Complementary Metal Oxide Semiconductor)イメージセンサ1の概略レイアウトを示す。
CMOSイメージセンサ1は、半導体基板11を有する。
[CMOSイメージセンサ1の構成]
図1に、本発明の第1の実施形態に係る固体撮像装置を適用した、カラムAD(Analog to Digital)変換方式のCMOS(Complementary Metal Oxide Semiconductor)イメージセンサ1の概略レイアウトを示す。
CMOSイメージセンサ1は、半導体基板11を有する。
半導体基板11には、受光エリア21が設定される。
受光エリア21は、縦横比がたとえば3:4または9:16の長方形のエリアである。
そして、受光エリア21には、複数の画素回路22が形成される。
複数の画素回路22は、受光エリア21に行列状に二次元に配列される。
また、受光エリア21には、二次元配列された画素回路22の列数と同数の複数の列信号線(読出信号線)23と、二次元配列された画素回路22の行数と同数の複数の行信号線24とが配線される。
列信号線23は、図1の上下方向に延在し、一列に配列された複数の画素回路22に接続される。
行信号線24は、図1の左右方向に延在し、一行に配列された複数の画素回路22に接続される。
受光エリア21は、縦横比がたとえば3:4または9:16の長方形のエリアである。
そして、受光エリア21には、複数の画素回路22が形成される。
複数の画素回路22は、受光エリア21に行列状に二次元に配列される。
また、受光エリア21には、二次元配列された画素回路22の列数と同数の複数の列信号線(読出信号線)23と、二次元配列された画素回路22の行数と同数の複数の行信号線24とが配線される。
列信号線23は、図1の上下方向に延在し、一列に配列された複数の画素回路22に接続される。
行信号線24は、図1の左右方向に延在し、一行に配列された複数の画素回路22に接続される。
図2は、図1の画素回路22の一例の回路図である。
画素回路22は、フォトダイオード(光電変換素子)25、転送トランジスタ26、リセットトランジスタ27、増幅トランジスタ28、および選択トランジスタ29を有する。
画素回路22は、フォトダイオード(光電変換素子)25、転送トランジスタ26、リセットトランジスタ27、増幅トランジスタ28、および選択トランジスタ29を有する。
フォトダイオード25は、不図示の電源配線と、転送トランジスタ26のソース電極との間に接続される。フォトダイオード25は、光を受光すると、電荷を蓄積する。フォトダイオード25は、受光光量に応じた電荷量を蓄積する。
転送トランジスタ26のドレイン電極は、増幅トランジスタ28のゲート電極に接続される。この転送トランジスタ26と増幅トランジスタ28とを接続する配線は、フローティングディフュージョンFDと呼ばれる。
そして、転送トランジスタ26は、ゲート電極がたとえばハイレベルに制御されると、オン状態となり、フォトダイオード25をフローティングディフュージョンFDに接続する。
フローティングディフュージョンFDの電圧レベルは、フォトダイオード25に蓄積された電荷量に応じた電圧レベルになる。
増幅トランジスタ28のソース電極は、行信号線24に接続される。ドレイン電極は、選択トランジスタ29のソース電極に接続される。
そして、増幅トランジスタ28は、ゲート電極に接続されたフローティングディフュージョンFDの電圧レベルに応じた電流を、選択トランジスタ29へ流す。
選択トランジスタ29のドレイン電極は、列信号線23に接続される。
そして、選択トランジスタ29は、ゲート電極がたとえばハイレベルに制御されると、オン状態となり、増幅トランジスタ28を列信号線23に接続する。これにより、増幅トランジスタ28から列信号線23へ電流が流れる。
転送トランジスタ26のドレイン電極は、増幅トランジスタ28のゲート電極に接続される。この転送トランジスタ26と増幅トランジスタ28とを接続する配線は、フローティングディフュージョンFDと呼ばれる。
そして、転送トランジスタ26は、ゲート電極がたとえばハイレベルに制御されると、オン状態となり、フォトダイオード25をフローティングディフュージョンFDに接続する。
フローティングディフュージョンFDの電圧レベルは、フォトダイオード25に蓄積された電荷量に応じた電圧レベルになる。
増幅トランジスタ28のソース電極は、行信号線24に接続される。ドレイン電極は、選択トランジスタ29のソース電極に接続される。
そして、増幅トランジスタ28は、ゲート電極に接続されたフローティングディフュージョンFDの電圧レベルに応じた電流を、選択トランジスタ29へ流す。
選択トランジスタ29のドレイン電極は、列信号線23に接続される。
そして、選択トランジスタ29は、ゲート電極がたとえばハイレベルに制御されると、オン状態となり、増幅トランジスタ28を列信号線23に接続する。これにより、増幅トランジスタ28から列信号線23へ電流が流れる。
このような画素回路22は、フォトダイオード25に所定の時間電荷を蓄積させた後、たとえば転送トランジスタ26および選択トランジスタ29をオン状態に制御する。
この場合、フォトダイオード25に蓄積された電荷は、オン状態の転送トランジスタ26を通じてフローティングディフュージョンFDに流れる。
また、増幅トランジスタ28は、フローティングディフュージョンFDの電位に応じた電流を、オン状態の選択トランジスタ29を通じて列信号線23に流す。
これにより、列信号線23の電圧は、フォトダイオード25に蓄積された電荷量に応じた電圧レベルになる。
この場合、フォトダイオード25に蓄積された電荷は、オン状態の転送トランジスタ26を通じてフローティングディフュージョンFDに流れる。
また、増幅トランジスタ28は、フローティングディフュージョンFDの電位に応じた電流を、オン状態の選択トランジスタ29を通じて列信号線23に流す。
これにより、列信号線23の電圧は、フォトダイオード25に蓄積された電荷量に応じた電圧レベルになる。
また、画素回路22は、いわゆるkTCノイズなどを除去するために、リセットトランジスタ27および選択トランジスタ29をオン状態に制御する。
リセットトランジスタ27がオン状態になると、フローティングディフュージョンFDが行信号線24に接続される。
また、行信号線24に接続された状態でのフローティングディフュージョンFDの電位に応じた電流が、増幅トランジスタ28から列信号線23へ流れる。
これにより、列信号線23の電圧は、フローティングディフュージョンFDのリセット電位に応じた電圧レベルになる。
リセットトランジスタ27がオン状態になると、フローティングディフュージョンFDが行信号線24に接続される。
また、行信号線24に接続された状態でのフローティングディフュージョンFDの電位に応じた電流が、増幅トランジスタ28から列信号線23へ流れる。
これにより、列信号線23の電圧は、フローティングディフュージョンFDのリセット電位に応じた電圧レベルになる。
図1のCMOSイメージセンサ1の半導体基板11には、複数の画素回路22の他にも、行走査回路31、カラムAD変換回路32、列走査回路33、通信タイミング制御部34、および信号処理部35が形成される。
カラムAD変換回路32は、複数の画素回路22から読み出した受光光量に応じたカウント値を含む信号を生成し、出力信号線40へ出力する。
そのため、カラムAD変換回路32は、参照信号出力回路36、列信号線23と同数の複数の比較器37、および列信号線23と同数の複数のカウンタ38を有する。
参照信号出力回路36は、参照信号線39に接続される。
そして、参照信号出力回路36は、ランプ波形で変化する参照信号を、参照信号線39へ出力する。
各比較器37は、参照信号線39と、各列信号線23とに接続される。
そして、比較器37は、列信号線23の電圧より参照信号線39の参照信号の電圧が高い場合、出力端子からハイレベルの信号を出力する。また、列信号線23の電圧より参照信号の電圧が低い場合、比較器37は、出力端子からローレベルの信号を出力する。
各カウンタ38は、各比較器37と、出力信号線40に接続される。
そして、カウンタ38は、所定のタイミングからカウントを開始し、その後に比較器37の出力信号が所定のレベルに反転するまでカウントを継続する。
カウンタ38は、そのカウント期間において、たとえばアップカウントする。また、カウンタ38は、カウントしたカウント値を含む信号を、出力信号線40へ出力する。
そのため、カラムAD変換回路32は、参照信号出力回路36、列信号線23と同数の複数の比較器37、および列信号線23と同数の複数のカウンタ38を有する。
参照信号出力回路36は、参照信号線39に接続される。
そして、参照信号出力回路36は、ランプ波形で変化する参照信号を、参照信号線39へ出力する。
各比較器37は、参照信号線39と、各列信号線23とに接続される。
そして、比較器37は、列信号線23の電圧より参照信号線39の参照信号の電圧が高い場合、出力端子からハイレベルの信号を出力する。また、列信号線23の電圧より参照信号の電圧が低い場合、比較器37は、出力端子からローレベルの信号を出力する。
各カウンタ38は、各比較器37と、出力信号線40に接続される。
そして、カウンタ38は、所定のタイミングからカウントを開始し、その後に比較器37の出力信号が所定のレベルに反転するまでカウントを継続する。
カウンタ38は、そのカウント期間において、たとえばアップカウントする。また、カウンタ38は、カウントしたカウント値を含む信号を、出力信号線40へ出力する。
信号処理部35は、出力信号線40に接続される。
そして、信号処理部35は、後述するように、読取期間(D相)でのカウント値から、リセット期間(P相)でのカウント値を減算する。
この減算の演算結果が、各フォトダイオード25の受光量を示す値として利用される。
そして、信号処理部35は、後述するように、読取期間(D相)でのカウント値から、リセット期間(P相)でのカウント値を減算する。
この減算の演算結果が、各フォトダイオード25の受光量を示す値として利用される。
行走査回路31は、複数の行信号線24に接続される。
そして、行走査回路31は、画像を読みだす場合、複数の行信号線24を順番にたとえばハイレベルに制御する。これにより、複数の画素回路22は、一行毎に選択される。
そして、行走査回路31は、画像を読みだす場合、複数の行信号線24を順番にたとえばハイレベルに制御する。これにより、複数の画素回路22は、一行毎に選択される。
列走査回路33は、カラムAD変換回路32の複数のカウンタ38に接続される。
そして、列走査回路33は、複数のカウンタ38へ順番に出力タイミング信号を出力する。出力タイミング信号が入力されると、カウンタ38は、カウント値を含む信号を出力信号線40へ出力する。
これにより、複数のカウンタ38がカウントしたカウント値を含む複数の信号は、順番に出力信号線40へ出力される。
そして、列走査回路33は、複数のカウンタ38へ順番に出力タイミング信号を出力する。出力タイミング信号が入力されると、カウンタ38は、カウント値を含む信号を出力信号線40へ出力する。
これにより、複数のカウンタ38がカウントしたカウント値を含む複数の信号は、順番に出力信号線40へ出力される。
通信タイミング制御部34は、行走査回路31、列走査回路33、参照信号出力回路36などに接続される。
そして、通信タイミング制御部34は、複数の画素回路22からのデータ読み出しを制御するために、行走査回路31、列走査回路33、参照信号出力回路36などを制御する。
そして、通信タイミング制御部34は、複数の画素回路22からのデータ読み出しを制御するために、行走査回路31、列走査回路33、参照信号出力回路36などを制御する。
[CMOSイメージセンサ1の読み出し動作]
次に、図1のCMOSイメージセンサ1から撮像画像を読み出す動作について説明する。
CMOSイメージセンサ1は、光学系で集光された被写体の光を、複数のフォトダイオード25で受光する。
CMOSイメージセンサ1が生成する被写体の撮像画像は、複数のフォトダイオード25の受光光量で表される二次元の光量分布(輝度分布)に基づいて生成される。
1枚の画像を撮像する場合、通信タイミング制御部34の制御の下で、行走査回路31は、複数の行信号線24を1本ずつ順番にハイレベルに制御する。
また、たとえば列走査回路33は、ハイレベルに制御された行信号線24に接続される複数の画素回路22の複数の選択トランジスタ29を、オン状態に制御する。
これにより、複数の画素回路22は1行ずつ選択され、選択された1行の複数の画素回路22は、複数の列信号線23へたとえば受光光量に応じたレベルの電圧を出力する。
次に、図1のCMOSイメージセンサ1から撮像画像を読み出す動作について説明する。
CMOSイメージセンサ1は、光学系で集光された被写体の光を、複数のフォトダイオード25で受光する。
CMOSイメージセンサ1が生成する被写体の撮像画像は、複数のフォトダイオード25の受光光量で表される二次元の光量分布(輝度分布)に基づいて生成される。
1枚の画像を撮像する場合、通信タイミング制御部34の制御の下で、行走査回路31は、複数の行信号線24を1本ずつ順番にハイレベルに制御する。
また、たとえば列走査回路33は、ハイレベルに制御された行信号線24に接続される複数の画素回路22の複数の選択トランジスタ29を、オン状態に制御する。
これにより、複数の画素回路22は1行ずつ選択され、選択された1行の複数の画素回路22は、複数の列信号線23へたとえば受光光量に応じたレベルの電圧を出力する。
行走査回路31が各行信号線24をハイレベルに制御する期間毎に、参照信号出力回路36は、ハイレベルからローレベルへ変化するランプ波形の参照信号を2回出力する。
また、列走査回路33は、参照信号出力回路36が各参照信号を出力し始めるタイミングに同期して、複数のカウンタ38に対してカウント開始のタイミング信号を出力する。
図3は、一行分の読出期間での信号波形を示すタイミングチャートである。
図3(A)に、参照信号出力回路36が出力する参照信号のランプ波形と、画素信号(画素回路22が列信号線23へ出力する電圧レベルの信号)の波形とを示す。
図3(B)に、比較器37の出力信号の波形を示す。
図3に示すように、参照信号は、一行分の読出期間において2個のランプ波形に制御される。
1番目のランプ波形は、リセット期間(P相)に出力される。2番目のランプ波形は、読出期間(D相)に出力される。
また、列走査回路33は、参照信号出力回路36が各参照信号を出力し始めるタイミングに同期して、複数のカウンタ38に対してカウント開始のタイミング信号を出力する。
図3は、一行分の読出期間での信号波形を示すタイミングチャートである。
図3(A)に、参照信号出力回路36が出力する参照信号のランプ波形と、画素信号(画素回路22が列信号線23へ出力する電圧レベルの信号)の波形とを示す。
図3(B)に、比較器37の出力信号の波形を示す。
図3に示すように、参照信号は、一行分の読出期間において2個のランプ波形に制御される。
1番目のランプ波形は、リセット期間(P相)に出力される。2番目のランプ波形は、読出期間(D相)に出力される。
そして、P相およびD相の各期間において、参照信号の電圧レベルは、画素信号の電圧レベルと一致する。この一致タイミングにおいて、比較器37は、出力電圧をハイレベルからローレベルへ反転する。
また、カウンタ38は、たとえば参照信号がハイレベルに制御されたタイミングから、比較器37の出力が反転するまでの期間において、カウントアップ動作する。
カウンタ38は、一行分の読出期間毎に、P相のカウント値とD相のカウント値との2個のカウント値をカウントする。
また、カウンタ38は、たとえば参照信号がハイレベルに制御されたタイミングから、比較器37の出力が反転するまでの期間において、カウントアップ動作する。
カウンタ38は、一行分の読出期間毎に、P相のカウント値とD相のカウント値との2個のカウント値をカウントする。
また、P相のランプ波形を出力する期間では、選択された一行分の複数の画素回路22において、複数のリセットトランジスタ27がオン状態に制御される。
したがって、画素信号(列信号線23)の電圧レベルは、選択された一行中の画素回路22のフローティングディフュージョンFDのリセット電位に応じた電圧レベルになる。
また、このP相でのカウント処理において、カウンタ38は、フローティングディフュージョンFDによる列信号線23の電位と参照信号の電位とが一致するまでの期間を示すカウント値をカウントする。
したがって、画素信号(列信号線23)の電圧レベルは、選択された一行中の画素回路22のフローティングディフュージョンFDのリセット電位に応じた電圧レベルになる。
また、このP相でのカウント処理において、カウンタ38は、フローティングディフュージョンFDによる列信号線23の電位と参照信号の電位とが一致するまでの期間を示すカウント値をカウントする。
D相のランプ波形を出力する期間では、選択された一行分の複数の画素回路22において、複数の転送トランジスタ26がオン状態とされる。
したがって、画素信号(列信号線23)の電圧レベルは、選択された一行中の画素回路22のフォトダイオード25の受光光量に応じた電圧レベルとなる。
また、このD相でのカウント処理において、カウンタ38は、フォトダイオード25の受光光量に応じた列信号線23の電位と参照信号の電位とが一致するまでの期間を示すカウント値をカウントする。
複数のカウンタ38は、それぞれがカウントした2個のカウント値を、出力信号線40を通じて信号処理部35へ出力する。
したがって、画素信号(列信号線23)の電圧レベルは、選択された一行中の画素回路22のフォトダイオード25の受光光量に応じた電圧レベルとなる。
また、このD相でのカウント処理において、カウンタ38は、フォトダイオード25の受光光量に応じた列信号線23の電位と参照信号の電位とが一致するまでの期間を示すカウント値をカウントする。
複数のカウンタ38は、それぞれがカウントした2個のカウント値を、出力信号線40を通じて信号処理部35へ出力する。
信号処理部35は、各カウンタ38のD相のカウント値から、P相のカウント値を減算する。
これにより、各画素回路22での雑音成分を除去した、1行分の光量分布情報(輝度分布情報)が得られる。
そして、行走査回路31は複数の行信号線24を1本ずつ順番にハイレベルに制御し、その一行分の読出期間ごとに図3の制御を繰り返す。
これにより、1枚の画像についての光量分布情報(輝度分布情報)が得られる。
信号処理部35または信号処理部35の後段に接続される図示しない画像処理部は、この1枚の光量分布の画像から、図示しないカラーフィルタの色成分の不足分を補って、白黒画像またはフルカラー画像を生成する。
CMOSイメージセンサ1は、撮像画像として、光量分布の画像、白黒画像またはフルカラー画像を出力する。
これにより、各画素回路22での雑音成分を除去した、1行分の光量分布情報(輝度分布情報)が得られる。
そして、行走査回路31は複数の行信号線24を1本ずつ順番にハイレベルに制御し、その一行分の読出期間ごとに図3の制御を繰り返す。
これにより、1枚の画像についての光量分布情報(輝度分布情報)が得られる。
信号処理部35または信号処理部35の後段に接続される図示しない画像処理部は、この1枚の光量分布の画像から、図示しないカラーフィルタの色成分の不足分を補って、白黒画像またはフルカラー画像を生成する。
CMOSイメージセンサ1は、撮像画像として、光量分布の画像、白黒画像またはフルカラー画像を出力する。
[画素回路22の概略レイアウト]
次に、CMOSイメージセンサ1の画素回路22の構造について詳しく説明する。
図4は、半導体基板11についての、図1の画素回路の形成領域12の概略レイアウトを示す模式図である。
複数の画素回路22は、半導体基板11の受光エリア21に二次元的に配列される。
図4は、1個の画素回路22が形成される画素回路の形成領域12を、図1の半導体基板11の一面側から見た図である。
また、図1の画素回路22は、回路素子として、図2に示すように、フォトダイオード25、転送トランジスタ26、フローティングディフュージョンFD、リセットトランジスタ27、増幅トランジスタ28、および選択トランジスタ29を有する。
画素回路の形成領域12には、これら複数の回路素子と、複数の回路素子を電気的に接続する配線部とが形成される。
次に、CMOSイメージセンサ1の画素回路22の構造について詳しく説明する。
図4は、半導体基板11についての、図1の画素回路の形成領域12の概略レイアウトを示す模式図である。
複数の画素回路22は、半導体基板11の受光エリア21に二次元的に配列される。
図4は、1個の画素回路22が形成される画素回路の形成領域12を、図1の半導体基板11の一面側から見た図である。
また、図1の画素回路22は、回路素子として、図2に示すように、フォトダイオード25、転送トランジスタ26、フローティングディフュージョンFD、リセットトランジスタ27、増幅トランジスタ28、および選択トランジスタ29を有する。
画素回路の形成領域12には、これら複数の回路素子と、複数の回路素子を電気的に接続する配線部とが形成される。
図4の四角形の画素回路の形成領域12には、その右半分に、フォトダイオード25が形成される。
図4において、フォトダイオード25は、画素回路の形成領域12の幅の半分以上となる、約6割の幅に形成される。
また、図4の四角形の画素回路の形成領域12には、その上部に、フローティングディフュージョンFDが形成される。フローティングディフュージョンFDは、画素回路の形成領域12の左右方向の略全幅に渡って形成される。
フローティングディフュージョンFDと、フォトダイオード25との間には、転送トランジスタ26のゲート電極が形成される。
また、図4の四角形の画素回路の形成領域12には、その左半分に、リセットトランジスタ27のゲート電極、増幅トランジスタ28のゲート電極、選択トランジスタ29のゲート電極が形成される。
これらのトランジスタは、図4の上下方向に並べて、上から順番に形成される。
また、リセットトランジスタ27のゲート電極は、フローティングディフュージョンFDと隣接して形成される。
リセットトランジスタ27のゲート電極と増幅トランジスタ28のゲート電極との間には、配線部41が形成される。
増幅トランジスタ28のゲート電極と選択トランジスタ29のゲート電極との間には、配線部42が形成される。
選択トランジスタ29のゲート電極の図4の下側には、列信号線23に接続される配線部43が形成される。
図4において、フォトダイオード25は、画素回路の形成領域12の幅の半分以上となる、約6割の幅に形成される。
また、図4の四角形の画素回路の形成領域12には、その上部に、フローティングディフュージョンFDが形成される。フローティングディフュージョンFDは、画素回路の形成領域12の左右方向の略全幅に渡って形成される。
フローティングディフュージョンFDと、フォトダイオード25との間には、転送トランジスタ26のゲート電極が形成される。
また、図4の四角形の画素回路の形成領域12には、その左半分に、リセットトランジスタ27のゲート電極、増幅トランジスタ28のゲート電極、選択トランジスタ29のゲート電極が形成される。
これらのトランジスタは、図4の上下方向に並べて、上から順番に形成される。
また、リセットトランジスタ27のゲート電極は、フローティングディフュージョンFDと隣接して形成される。
リセットトランジスタ27のゲート電極と増幅トランジスタ28のゲート電極との間には、配線部41が形成される。
増幅トランジスタ28のゲート電極と選択トランジスタ29のゲート電極との間には、配線部42が形成される。
選択トランジスタ29のゲート電極の図4の下側には、列信号線23に接続される配線部43が形成される。
[画素回路22の積層構造]
図5は、図4の画素回路22の積層構造を示す半導体基板11の部分断面図である。
図5は、図4の画素回路22のA−A’断面図である。
図5は、図4の画素回路22の積層構造を示す半導体基板11の部分断面図である。
図5は、図4の画素回路22のA−A’断面図である。
図5の半導体基板11は、N型の半導体基板11である。
そして、半導体基板11の一面側(図5において上面側)から、当該一面側から約3マイクロメートルを超えた深さ位置までの範囲に、P型分離部51が形成される。
P型分離部51は、たとえば受光エリア21の全体に形成される。
図5のP型分離部51は、第1P型領域52、第2P型領域53、および第3P型領域54を有する。
第1P型領域52は、半導体基板11の一面側に設けられる。
第2P型領域53は、半導体基板11の一面からの深さ方向についての、第1P型領域52の下側に設けられる。
第3P型領域54は、半導体基板11の一面からの深さ方向についての、第2P型領域53の下側に設けられる。
なお、半導体基板11に対してこれらのP型領域52〜54は、インプラのダメージを避けるために、基本的には深い側から順番に、第3P型領域54、第2P型領域53、第1P型領域52の順番に形成するとよい。
受光エリア21の全体に形成されるP型分離部51は、複数の画素回路の形成領域12を互いに分離する。
各画素回路の形成領域12の一面側には、酸化膜72が形成される。
そして、半導体基板11の一面側(図5において上面側)から、当該一面側から約3マイクロメートルを超えた深さ位置までの範囲に、P型分離部51が形成される。
P型分離部51は、たとえば受光エリア21の全体に形成される。
図5のP型分離部51は、第1P型領域52、第2P型領域53、および第3P型領域54を有する。
第1P型領域52は、半導体基板11の一面側に設けられる。
第2P型領域53は、半導体基板11の一面からの深さ方向についての、第1P型領域52の下側に設けられる。
第3P型領域54は、半導体基板11の一面からの深さ方向についての、第2P型領域53の下側に設けられる。
なお、半導体基板11に対してこれらのP型領域52〜54は、インプラのダメージを避けるために、基本的には深い側から順番に、第3P型領域54、第2P型領域53、第1P型領域52の順番に形成するとよい。
受光エリア21の全体に形成されるP型分離部51は、複数の画素回路の形成領域12を互いに分離する。
各画素回路の形成領域12の一面側には、酸化膜72が形成される。
半導体基板11の一面側(図5において上面側)から、当該一面側から約1マイクロメートルまでの深さの範囲の表面部14は、図2の回路素子を形成するための素子形成領域として使用される。
図5には、表面部14に形成された回路素子として、フローティングディフュージョンFDと、転送トランジスタ26のゲート電極と、フォトダイオード25とが図示されている。
素子形成領域として用いられる表面部14は、その領域内に回路素子を形成するための不純物を注入する。また、表面部14には、フォトダイオード25の後述する第1N型領域62が形成される。
第1N型領域62は、飽和電荷量を確保し、且つフォトダイオード25からフローティングディフュージョンFDへの電荷の転送を行いやすくするために、後述する深層側の第2N型領域63〜65の不純物濃度より高濃度に形成する必要がある。
この高濃度の第1N型領域62を分離するために、表面部14の第1P型領域52の不純物濃度も、高くする必要がある。図5では、第1P型領域52の不純物濃度は、第2P型領域53の不純物濃度より高い。
図5には、表面部14に形成された回路素子として、フローティングディフュージョンFDと、転送トランジスタ26のゲート電極と、フォトダイオード25とが図示されている。
素子形成領域として用いられる表面部14は、その領域内に回路素子を形成するための不純物を注入する。また、表面部14には、フォトダイオード25の後述する第1N型領域62が形成される。
第1N型領域62は、飽和電荷量を確保し、且つフォトダイオード25からフローティングディフュージョンFDへの電荷の転送を行いやすくするために、後述する深層側の第2N型領域63〜65の不純物濃度より高濃度に形成する必要がある。
この高濃度の第1N型領域62を分離するために、表面部14の第1P型領域52の不純物濃度も、高くする必要がある。図5では、第1P型領域52の不純物濃度は、第2P型領域53の不純物濃度より高い。
素子分離部71は、半導体基板11の一面側の表面部14のN型部を分離する。
これにより、たとえば図5の表面側のN型部、たとえばフローティングディフュージョンFD、フォトダイオード25の浅い部分、各種トランジスタのソースドレイン等が分離される。
図5の素子分離部71は、半導体基板11の一面側から、当該一面側から約1マイクロメートル程度の深さ位置までの範囲に形成される。
なお、素子分離部71は、STI(Shallow Trench Isolation)法やLOCOS(Local Oxidation of Silicon)法などにより形成できる。
これにより、たとえば図5の表面側のN型部、たとえばフローティングディフュージョンFD、フォトダイオード25の浅い部分、各種トランジスタのソースドレイン等が分離される。
図5の素子分離部71は、半導体基板11の一面側から、当該一面側から約1マイクロメートル程度の深さ位置までの範囲に形成される。
なお、素子分離部71は、STI(Shallow Trench Isolation)法やLOCOS(Local Oxidation of Silicon)法などにより形成できる。
画素回路22毎に分離された画素回路の形成領域12には、フォトダイオード25が形成される。
フォトダイオード25は、N型の埋め込み型のフォトダイオード25である。
フォトダイオード25は、半導体基板11の一面側から、当該一面側から約3マイクロメートルの深さ位置までの範囲に形成される。
図5の埋め込み型のフォトダイオード25は、P+領域61、第1N型領域62、上部第2N型領域63、中部第2N型領域64、および下部第2N型領域65を有する。
P+領域61は、半導体基板11の一面側に設けられる。
第1N型領域62は、半導体基板11の一面からの深さ方向についての、P+領域61の下側に設けられる。
上部第2N型領域63は、半導体基板11の一面からの深さ方向についての、第1N型領域62の下側に設けられる。
中部第2N型領域64は、半導体基板11の一面からの深さ方向についての、上部第2N型領域63の下側に設けられる。
下部第2N型領域65は、半導体基板11の一面からの深さ方向についての、中部第2N型領域64の下側に設けられる。
なお、半導体基板11に対してこれらのN型領域62〜65は、インプラのダメージを避けるために、基本的には深い側から順番に、下部第2N型領域65、中部第2N型領域64、上部第2N型領域63、第1N型領域62の順番に形成するとよい。
また、深さ方向に重ねて形成される多層構造のP型領域および多層構造のN型領域の個数および組み合わせは、狙いとするフォトダイオード25の特性に応じて最適化すればよい。
フォトダイオード25は、N型の埋め込み型のフォトダイオード25である。
フォトダイオード25は、半導体基板11の一面側から、当該一面側から約3マイクロメートルの深さ位置までの範囲に形成される。
図5の埋め込み型のフォトダイオード25は、P+領域61、第1N型領域62、上部第2N型領域63、中部第2N型領域64、および下部第2N型領域65を有する。
P+領域61は、半導体基板11の一面側に設けられる。
第1N型領域62は、半導体基板11の一面からの深さ方向についての、P+領域61の下側に設けられる。
上部第2N型領域63は、半導体基板11の一面からの深さ方向についての、第1N型領域62の下側に設けられる。
中部第2N型領域64は、半導体基板11の一面からの深さ方向についての、上部第2N型領域63の下側に設けられる。
下部第2N型領域65は、半導体基板11の一面からの深さ方向についての、中部第2N型領域64の下側に設けられる。
なお、半導体基板11に対してこれらのN型領域62〜65は、インプラのダメージを避けるために、基本的には深い側から順番に、下部第2N型領域65、中部第2N型領域64、上部第2N型領域63、第1N型領域62の順番に形成するとよい。
また、深さ方向に重ねて形成される多層構造のP型領域および多層構造のN型領域の個数および組み合わせは、狙いとするフォトダイオード25の特性に応じて最適化すればよい。
このように埋め込み型のフォトダイオード25は、第1N型領域62に加えて、上部第2N型領域63、中部第2N型領域64および下部第2N型領域65を有する。
そのため、埋め込み型のフォトダイオード25は、第1N型領域62のみを有するフォトダイオード25と比べて、大量の電荷を蓄積することができる。
また、埋め込み型のフォトダイオード25は、N型の半導体基板11のシリコン(Si)の光の吸収係数に応じて3マイクロメートル前後の深さまで電位の勾配をつけ、3マイクロメートル前後の深部で発生した電子を利用し、感度を確保している。
この場合、フォトダイオード25のN型領域と、隣接画素を分離する素子分離領域のP型領域53とは、3マイクロメートル付近の深さまで形成する必要がある。
そのため、埋め込み型のフォトダイオード25は、第1N型領域62のみを有するフォトダイオード25と比べて、大量の電荷を蓄積することができる。
また、埋め込み型のフォトダイオード25は、N型の半導体基板11のシリコン(Si)の光の吸収係数に応じて3マイクロメートル前後の深さまで電位の勾配をつけ、3マイクロメートル前後の深部で発生した電子を利用し、感度を確保している。
この場合、フォトダイオード25のN型領域と、隣接画素を分離する素子分離領域のP型領域53とは、3マイクロメートル付近の深さまで形成する必要がある。
また、図5に示すように、P型分離部51の最下層を形成する第3P型領域54は、第2P型領域53よりも横方向に張り出して形成される。
すなわち、第3P型領域54は、第2P型領域53と比べて半導体基板11の一面に沿った方向に広がって形成され、フォトダイオード25の下部第2N型領域65の下側に回り込んでいる。
フォトダイオード25は、P型領域52〜54に囲まれて、P型分離部51内に形成されている。
すなわち、第3P型領域54は、第2P型領域53と比べて半導体基板11の一面に沿った方向に広がって形成され、フォトダイオード25の下部第2N型領域65の下側に回り込んでいる。
フォトダイオード25は、P型領域52〜54に囲まれて、P型分離部51内に形成されている。
また、図5の左側から張り出した第3P型領域54と、図5の右側から張り出した第3P型領域54とは、フォトダイオード25の下部第2N型領域65の中央下部において離間している。
すなわち、P型分離部51は、フォトダイオード25の下部第2N型領域65の中央下部の位置に、貫通孔73を有する。
このため、フォトダイオード25に過剰に蓄積された電荷は、P型分離部51の貫通孔73を通じて、N型の半導体基板11へ移動することができる。
このようにP型分離部51によりフォトダイオード25のN型領域65の基板深部側を覆うことで、基板深部方向へのフォトダイオード25の電位に対するP型不純物によるポテンシャルバリアが形成される。
なお、図5では、P型分離部51は、フォトダイオード25のN型領域の基板深部方向を完全に塞いでいないが、図5の左右の第3P型領域54が十分に接近している。
これによりP型分離部51は、フォトダイオード25から基板深部への十分なポテンシャルバリアを形成する。
すなわち、P型分離部51は、フォトダイオード25の下部第2N型領域65の中央下部の位置に、貫通孔73を有する。
このため、フォトダイオード25に過剰に蓄積された電荷は、P型分離部51の貫通孔73を通じて、N型の半導体基板11へ移動することができる。
このようにP型分離部51によりフォトダイオード25のN型領域65の基板深部側を覆うことで、基板深部方向へのフォトダイオード25の電位に対するP型不純物によるポテンシャルバリアが形成される。
なお、図5では、P型分離部51は、フォトダイオード25のN型領域の基板深部方向を完全に塞いでいないが、図5の左右の第3P型領域54が十分に接近している。
これによりP型分離部51は、フォトダイオード25から基板深部への十分なポテンシャルバリアを形成する。
[画素回路22の製造方法]
図6は、半導体基板11にP型分離部51および埋め込み型のフォトダイオード25を形成するための製造工程図である。
図6は、半導体基板11にP型分離部51および埋め込み型のフォトダイオード25を形成するための製造工程図である。
図6の製造工程では、まず、図6(A)に示すように、半導体基板11の一面側の上に、高エネルギー用のレジスト膜81を形成する。
なお、図6(A)の半導体基板11には、半導体基板11の一面側に、すでに、素子分離部71および酸化膜72が形成されている。
レジスト膜81は、基本的に半導体基板11に形成するP型分離部51の形成パターンと相補的なパターンに形成する。また、レジスト膜81は、図6(A)に示すように、埋め込み型のフォトダイオード25が形成される領域の上にも形成される。
また、図6(A)のレジスト膜81は、低エネルギー用のイオン注入で用いるレジスト膜81より厚い、4〜6マイクロメートルの厚さ(厚膜)に形成する。
この厚さにより、レジスト膜81が形成された部分には、不純物が注入されなくなる。
なお、図6(A)の半導体基板11には、半導体基板11の一面側に、すでに、素子分離部71および酸化膜72が形成されている。
レジスト膜81は、基本的に半導体基板11に形成するP型分離部51の形成パターンと相補的なパターンに形成する。また、レジスト膜81は、図6(A)に示すように、埋め込み型のフォトダイオード25が形成される領域の上にも形成される。
また、図6(A)のレジスト膜81は、低エネルギー用のイオン注入で用いるレジスト膜81より厚い、4〜6マイクロメートルの厚さ(厚膜)に形成する。
この厚さにより、レジスト膜81が形成された部分には、不純物が注入されなくなる。
半導体基板11の一面側の上にレジスト膜81を形成した後、当該一面側から不純物をイオン注入する。このイオン注入は、高エネルギーのものである。
N型の半導体基板11にP型領域を形成する場合、不純物としては、たとえばホウ素(B)、二フッ化ホウ素(BF2)などを注入すればよい。
また、イオン注入には、インプラ装置などのイオン注入装置を用いればよい。
図6(A)のイオン注入処理では、半導体基板11の一面側から3マイクロメール以下の深さの位置に第3P型領域54を形成するように、イオンを注入する。
また、図6(A)のイオン注入処理では、第3P型領域54の不純物濃度が通常より高い不純物濃度となるように、イオンを注入する。
これにより、レジスト膜81が形成されてない表面部分から、半導体基板11内へ不純物が注入される。
そして、半導体基板11の一面側から3マイクロメール以下の深さの位置に、高い不純物濃度の第3P型領域54が形成される。第3P型領域54の不純物濃度は、たとえば1018cm3とされる。
また、第3P型領域54は、その不純物濃度が通常よりも高いため、レジスト膜81の隙間よりも、半導体基板11の一面に沿った方向に広がって形成される。
N型の半導体基板11にP型領域を形成する場合、不純物としては、たとえばホウ素(B)、二フッ化ホウ素(BF2)などを注入すればよい。
また、イオン注入には、インプラ装置などのイオン注入装置を用いればよい。
図6(A)のイオン注入処理では、半導体基板11の一面側から3マイクロメール以下の深さの位置に第3P型領域54を形成するように、イオンを注入する。
また、図6(A)のイオン注入処理では、第3P型領域54の不純物濃度が通常より高い不純物濃度となるように、イオンを注入する。
これにより、レジスト膜81が形成されてない表面部分から、半導体基板11内へ不純物が注入される。
そして、半導体基板11の一面側から3マイクロメール以下の深さの位置に、高い不純物濃度の第3P型領域54が形成される。第3P型領域54の不純物濃度は、たとえば1018cm3とされる。
また、第3P型領域54は、その不純物濃度が通常よりも高いため、レジスト膜81の隙間よりも、半導体基板11の一面に沿った方向に広がって形成される。
また、この図6(A)の高濃度の1回のイオン注入処理により、第3P型領域54の上の部分にも、不純物が注入される。
半導体基板11の一面側から、第3P型領域54までの範囲には、全体的に、低濃度のP型領域が形成される。
低濃度のP型領域が形成される原理については、後述する。以下、この第3P型領域54の上の低濃度の不純物領域を、低濃度P型領域82とよぶ。
半導体基板11の一面側から、第3P型領域54までの範囲には、全体的に、低濃度のP型領域が形成される。
低濃度のP型領域が形成される原理については、後述する。以下、この第3P型領域54の上の低濃度の不純物領域を、低濃度P型領域82とよぶ。
図7は、高濃度の1回のイオン注入処理により半導体基板11に形成される、半導体基板11の深さ方向の不純物濃度分布図である。
図7は、図5の第2P型領域53から第3P型領域54までの深さ範囲の不純物濃度の分布である。
図7の横軸は、半導体基板11の一面側からの深さであり、縦軸は、不純物濃度である。
そして、図7に示すように、半導体基板11の所定の深さ位置に、高濃度の不純物領域を1回のイオン注入により形成することにより、所望の深さ位置に、高濃度の第3P型領域54を形成することができる。
また、不純物を注入した半導体基板11の一面側から、所望の深さ位置までの範囲にも、不純物が低濃度で注入される。
これにより、低濃度P型領域82が形成される。
この低濃度P型領域82では、半導体基板11の一面側から離れるほど不純物の濃度が低くなる。
また、低濃度の不純物領域での濃度変化は、略傾斜が一定の滑らかな濃度変化となり、濃度分布の極を持たない。よって、ポテンシャルバリアが弱くなる部分がなくなり、電荷の漏れ込みが生じ難くなる。
このように半導体基板11の所定の深さ位置に、高濃度の不純物領域を1回のイオン注入により形成することにより、第3P型領域54および低濃度P型領域82を形成することができる。
特に、レジスト膜81の隙間の幅が0.5〜1マイクロメートルである場合、第3P型領域54の上に、図7と同様の濃度分布を有する低濃度P型領域82を形成することができる。
また、低濃度P型領域82は、レジスト膜81の隙間の幅と同じ幅に形成される。
低濃度P型領域82は、横方向に広がらない。
なお、図7の不純物濃度分布において、第3P型領域54は、所望の深さ位置に平均飛程距離Rpをピークにもち、ガウス分布に近い濃度分布を有する。
この他にも、イオン注入では、当該所望の深さ位置のガウス分布の他に、平均飛程距離Rpより深い位置に別のピークを持つ分布となる場合がある。この別の不純物濃度のピークは、結晶軸に対して平行に打ち込んだ際のチャネリング効果によって発生する。
図7は、図5の第2P型領域53から第3P型領域54までの深さ範囲の不純物濃度の分布である。
図7の横軸は、半導体基板11の一面側からの深さであり、縦軸は、不純物濃度である。
そして、図7に示すように、半導体基板11の所定の深さ位置に、高濃度の不純物領域を1回のイオン注入により形成することにより、所望の深さ位置に、高濃度の第3P型領域54を形成することができる。
また、不純物を注入した半導体基板11の一面側から、所望の深さ位置までの範囲にも、不純物が低濃度で注入される。
これにより、低濃度P型領域82が形成される。
この低濃度P型領域82では、半導体基板11の一面側から離れるほど不純物の濃度が低くなる。
また、低濃度の不純物領域での濃度変化は、略傾斜が一定の滑らかな濃度変化となり、濃度分布の極を持たない。よって、ポテンシャルバリアが弱くなる部分がなくなり、電荷の漏れ込みが生じ難くなる。
このように半導体基板11の所定の深さ位置に、高濃度の不純物領域を1回のイオン注入により形成することにより、第3P型領域54および低濃度P型領域82を形成することができる。
特に、レジスト膜81の隙間の幅が0.5〜1マイクロメートルである場合、第3P型領域54の上に、図7と同様の濃度分布を有する低濃度P型領域82を形成することができる。
また、低濃度P型領域82は、レジスト膜81の隙間の幅と同じ幅に形成される。
低濃度P型領域82は、横方向に広がらない。
なお、図7の不純物濃度分布において、第3P型領域54は、所望の深さ位置に平均飛程距離Rpをピークにもち、ガウス分布に近い濃度分布を有する。
この他にも、イオン注入では、当該所望の深さ位置のガウス分布の他に、平均飛程距離Rpより深い位置に別のピークを持つ分布となる場合がある。この別の不純物濃度のピークは、結晶軸に対して平行に打ち込んだ際のチャネリング効果によって発生する。
高エネルギーのイオン注入により第3P型領域54および低濃度P型領域82を形成した後、レジスト膜81を除去する。
そして、図6(B)に示すように、新たなレジスト膜83を形成する。レジスト膜83は、レジスト膜81と同じ位置に形成される。
このレジスト膜83の膜厚は、低エネルギーのイオン注入で用いるものであり、レジスト膜81より薄い。レジスト膜81の膜厚は、たとえば1〜2マイクロメートル程度の厚さになる。
薄いレジスト膜83を形成した後、半導体基板11の一面側から不純物をイオン注入する。このイオン注入は、低エネルギーのものである。
この追加注入される不純物としては、たとえばホウ素(B)、二フッ化ホウ素(BF2)などをイオン注入すればよい。
これにより、レジスト膜83が形成されてない表面部分から、半導体基板11内へ不純物が注入される。
そして、半導体基板11の一面側から、1マイクロメールの深さまでの範囲に、低濃度P型領域82よりも不純物濃度が高い第1P型領域52が形成される。
また、第1P型領域52と第3P型領域54との間の低濃度P型領域82は、第2P型領域53となる。
これにより、第1P型領域52、第2P型領域53および第3P型領域54からなるP型分離部51が形成される。
そして、図6(B)に示すように、新たなレジスト膜83を形成する。レジスト膜83は、レジスト膜81と同じ位置に形成される。
このレジスト膜83の膜厚は、低エネルギーのイオン注入で用いるものであり、レジスト膜81より薄い。レジスト膜81の膜厚は、たとえば1〜2マイクロメートル程度の厚さになる。
薄いレジスト膜83を形成した後、半導体基板11の一面側から不純物をイオン注入する。このイオン注入は、低エネルギーのものである。
この追加注入される不純物としては、たとえばホウ素(B)、二フッ化ホウ素(BF2)などをイオン注入すればよい。
これにより、レジスト膜83が形成されてない表面部分から、半導体基板11内へ不純物が注入される。
そして、半導体基板11の一面側から、1マイクロメールの深さまでの範囲に、低濃度P型領域82よりも不純物濃度が高い第1P型領域52が形成される。
また、第1P型領域52と第3P型領域54との間の低濃度P型領域82は、第2P型領域53となる。
これにより、第1P型領域52、第2P型領域53および第3P型領域54からなるP型分離部51が形成される。
N型の半導体基板11にP型分離部51を形成した後、レジスト膜83を除去する。
また、図6(C)に示すように、半導体基板11の一面側の上に、新たなレジスト膜84を形成する。
図6(C)のレジスト膜84は、基本的に半導体基板11に形成する複数の埋め込み型のフォトダイオード25の形成パターンと相補的なパターンに形成する。
また、図6(C)では、レジスト膜84は、たとえば4〜6マイクロメートルの厚さに形成している。
半導体基板11の一面側の上に新たなレジスト膜84を形成した後、当該一面側から不純物をイオン注入する。
P型分離部51内に埋め込み型のフォトダイオード25のN型領域を形成する場合、不純物としては、たとえばヒ素(As)、リン(P)などをイオン注入すればよい。
また、イオン注入には、インプラ装置を用いればよい。
図6(C)のイオン注入処理では、イオン注入の深さを変えて3回のイオン注入を実行する。
なお、イオン注入の深さは、インプラ装置のエネルギーを変えることにより変えることが可能である。
これにより、レジスト膜84が形成されてない表面部分から、半導体基板11内へ不純物が注入される。
そして、半導体基板11の一面側から1マイクロメールの深さの位置から、3マイクロメールの深さの位置までの範囲に、上部第2N型領域63、中部第2N型領域64、および下部第2N型領域65が形成される。
上部第2N型領域63、中部第2N型領域64、および下部第2N型領域65は、レジスト膜84の隙間と略同じ幅で形成される。
また、図6(C)に示すように、半導体基板11の一面側の上に、新たなレジスト膜84を形成する。
図6(C)のレジスト膜84は、基本的に半導体基板11に形成する複数の埋め込み型のフォトダイオード25の形成パターンと相補的なパターンに形成する。
また、図6(C)では、レジスト膜84は、たとえば4〜6マイクロメートルの厚さに形成している。
半導体基板11の一面側の上に新たなレジスト膜84を形成した後、当該一面側から不純物をイオン注入する。
P型分離部51内に埋め込み型のフォトダイオード25のN型領域を形成する場合、不純物としては、たとえばヒ素(As)、リン(P)などをイオン注入すればよい。
また、イオン注入には、インプラ装置を用いればよい。
図6(C)のイオン注入処理では、イオン注入の深さを変えて3回のイオン注入を実行する。
なお、イオン注入の深さは、インプラ装置のエネルギーを変えることにより変えることが可能である。
これにより、レジスト膜84が形成されてない表面部分から、半導体基板11内へ不純物が注入される。
そして、半導体基板11の一面側から1マイクロメールの深さの位置から、3マイクロメールの深さの位置までの範囲に、上部第2N型領域63、中部第2N型領域64、および下部第2N型領域65が形成される。
上部第2N型領域63、中部第2N型領域64、および下部第2N型領域65は、レジスト膜84の隙間と略同じ幅で形成される。
3回のイオン注入により上部第2N型領域63、中部第2N型領域64、および下部第2N型領域65を形成した後、レジスト膜84を除去する。
そして、図6(D)に示すように、新たなレジスト膜85を形成する。レジスト膜85は、レジスト膜84と同じ位置に形成される。
レジスト膜85の膜厚は、たとえば1〜2マイクロメートル程度の厚さにする。
薄いレジスト膜85を形成した後、半導体基板11の一面側から不純物をイオン注入する。
このとき、不純物としては、ヒ素(As)、リン(P)などをイオン注入すればよい。
これにより、レジスト膜85が形成されてない表面部分から、半導体基板11内へ不純物が注入される。
そして、半導体基板11の一面側から、1マイクロメールまでの深さの範囲に、第1N型領域62が形成される。また、第1N型領域62は、レジスト膜85の隙間と略同じ幅で形成される。
以上の工程により、埋め込み型のフォトダイオード25のN型領域が形成される。
半導体基板11に埋め込み型のフォトダイオード25のN型領域を形成した後、フォトダイオード25のP型領域を形成するために、半導体基板11の一面側から不純物をイオン注入する。
P型領域を形成する場合に注入される不純物としては、たとえばホウ素(B)、二フッ化ホウ素(BF2)などを注入すればよい。
これにより、半導体基板11の一面側から所定の深さまでの範囲に、P+領域61が形成される。
P+領域61は、埋め込み型のフォトダイオード25のP型領域として機能する。
次に、図6(E)に示すように、半導体基板11の表面部14に、画素回路22を構成する各種の回路素子(トランジスタ26〜29およびフローティングディフュージョンFD)を形成する。
これにより、半導体基板11に、複数の画素回路22が形成される。
そして、図6(D)に示すように、新たなレジスト膜85を形成する。レジスト膜85は、レジスト膜84と同じ位置に形成される。
レジスト膜85の膜厚は、たとえば1〜2マイクロメートル程度の厚さにする。
薄いレジスト膜85を形成した後、半導体基板11の一面側から不純物をイオン注入する。
このとき、不純物としては、ヒ素(As)、リン(P)などをイオン注入すればよい。
これにより、レジスト膜85が形成されてない表面部分から、半導体基板11内へ不純物が注入される。
そして、半導体基板11の一面側から、1マイクロメールまでの深さの範囲に、第1N型領域62が形成される。また、第1N型領域62は、レジスト膜85の隙間と略同じ幅で形成される。
以上の工程により、埋め込み型のフォトダイオード25のN型領域が形成される。
半導体基板11に埋め込み型のフォトダイオード25のN型領域を形成した後、フォトダイオード25のP型領域を形成するために、半導体基板11の一面側から不純物をイオン注入する。
P型領域を形成する場合に注入される不純物としては、たとえばホウ素(B)、二フッ化ホウ素(BF2)などを注入すればよい。
これにより、半導体基板11の一面側から所定の深さまでの範囲に、P+領域61が形成される。
P+領域61は、埋め込み型のフォトダイオード25のP型領域として機能する。
次に、図6(E)に示すように、半導体基板11の表面部14に、画素回路22を構成する各種の回路素子(トランジスタ26〜29およびフローティングディフュージョンFD)を形成する。
これにより、半導体基板11に、複数の画素回路22が形成される。
[低濃度P型領域82の形成原理(レジスト端の近接効果)]
図8は、低濃度P型領域82の形成原理の説明図である。
低濃度P型領域82は、半導体基板11の所定の深さ位置に、高濃度の不純物領域を1回のイオン注入により形成する場合に、その高濃度の不純物領域と、半導体基板11の注入面側(一面側)との間に形成される。
図8では、半導体基板11の一面側の上にレジスト膜81が形成されている。
図6(A)では、図8の状態において、半導体基板11の所定の深さ位置に、高濃度の不純物領域を1回のイオン注入により形成している。
イオン注入される不純物86は、レジスト膜81が形成されていない部分では、半導体基板11の一面側から直接に、半導体基板11の内部へ打ち込まれる。そして、インプラ装置に設定した深さに到達する。
これにより、図7の不純物濃度分布において極大値となる所望の深さ位置に、高濃度の第3P型領域54を形成できる。
また、イオン注入される不純物86は、レジスト膜81にも打ち込まれる。
レジスト膜81に打ち込まれた不純物86は、その打ち込まれた位置がレジスト膜81の端面から遠く離れた位置である場合、レジスト膜81内に留まる。
図8は、低濃度P型領域82の形成原理の説明図である。
低濃度P型領域82は、半導体基板11の所定の深さ位置に、高濃度の不純物領域を1回のイオン注入により形成する場合に、その高濃度の不純物領域と、半導体基板11の注入面側(一面側)との間に形成される。
図8では、半導体基板11の一面側の上にレジスト膜81が形成されている。
図6(A)では、図8の状態において、半導体基板11の所定の深さ位置に、高濃度の不純物領域を1回のイオン注入により形成している。
イオン注入される不純物86は、レジスト膜81が形成されていない部分では、半導体基板11の一面側から直接に、半導体基板11の内部へ打ち込まれる。そして、インプラ装置に設定した深さに到達する。
これにより、図7の不純物濃度分布において極大値となる所望の深さ位置に、高濃度の第3P型領域54を形成できる。
また、イオン注入される不純物86は、レジスト膜81にも打ち込まれる。
レジスト膜81に打ち込まれた不純物86は、その打ち込まれた位置がレジスト膜81の端面から遠く離れた位置である場合、レジスト膜81内に留まる。
これに対して、不純物86が打ち込まれた位置がレジスト膜81の端面の近傍である場合、レジスト膜81に打ち込まれた不純物86の一部は、レジスト膜81の内部で散乱してレジスト膜81を貫通し、レジスト膜81の端面から飛び出す。
そして、レジスト膜81を貫通して飛び出した不純物86の一部は、レジスト膜81が形成されていない部分から、半導体基板11の内部へ打ち込まれる。
このレジスト膜81を貫通した不純物86が持つ運動エネルギーは、レジスト中の散乱によりエネルギーを損失している。そのため、不純物86は、所望の打ち込み深さ位置より浅い位置に打ち込まれる。
また、高濃度の不純物領域を形成する場合、半導体基板11に対して打ち込む不純物86の量は、通常の濃度の不純物領域を形成する場合に比べて多くなる。そのため、レジスト膜81を貫通して半導体基板11に打ち込まれる不純物86の量も多くなる。
その結果、半導体基板11の所定の深さ位置に、高濃度の不純物領域を1回のイオン注入により形成した場合、高濃度の不純物領域である第3P型領域54の上に、低濃度P型領域82が形成されることになる。
このように1回のイオン注入処理により高濃度の第3P型領域54を形成しようとすると、それと同時に、低濃度P型領域82を形成することができる。
たとえばレジスト膜81が4〜6マイクロメートルの膜厚であり、レジスト膜81の隙間の幅が0.2〜0.5マイクロメートルである場合には、第3P型領域54とともに低濃度P型領域82が形成される。
また、レジスト膜81の側面からは不純物86がランダムに放出されるので、低濃度P型領域82の不純物濃度は、図7に示すように、滑らかに不純物濃度が低下する濃度分布になる。
そして、レジスト膜81を貫通して飛び出した不純物86の一部は、レジスト膜81が形成されていない部分から、半導体基板11の内部へ打ち込まれる。
このレジスト膜81を貫通した不純物86が持つ運動エネルギーは、レジスト中の散乱によりエネルギーを損失している。そのため、不純物86は、所望の打ち込み深さ位置より浅い位置に打ち込まれる。
また、高濃度の不純物領域を形成する場合、半導体基板11に対して打ち込む不純物86の量は、通常の濃度の不純物領域を形成する場合に比べて多くなる。そのため、レジスト膜81を貫通して半導体基板11に打ち込まれる不純物86の量も多くなる。
その結果、半導体基板11の所定の深さ位置に、高濃度の不純物領域を1回のイオン注入により形成した場合、高濃度の不純物領域である第3P型領域54の上に、低濃度P型領域82が形成されることになる。
このように1回のイオン注入処理により高濃度の第3P型領域54を形成しようとすると、それと同時に、低濃度P型領域82を形成することができる。
たとえばレジスト膜81が4〜6マイクロメートルの膜厚であり、レジスト膜81の隙間の幅が0.2〜0.5マイクロメートルである場合には、第3P型領域54とともに低濃度P型領域82が形成される。
また、レジスト膜81の側面からは不純物86がランダムに放出されるので、低濃度P型領域82の不純物濃度は、図7に示すように、滑らかに不純物濃度が低下する濃度分布になる。
[具体例の濃度分布]
図9は、第1の実施形態の一具体例での第2P型領域53および第3P型領域54の不純物濃度の分布図である。
横軸は、半導体基板11の一面側からの深さであり、縦軸は、不純物濃度である。
なお、図9の不純物濃度分布は、以下の条件での濃度分布である。
すなわち、第1に、半導体基板11に、複数のフォトダイオード25を1マイクロメールオーダ以下(もしくは2マイクロメートル以下)のピッチで配列する。第2に、隣接する2個のフォトダイオード25の間での分離部51の幅を0.2〜0.5マイクロメートルに形成する。第3に、フォトダイオード25を3マイクロメートルの深さまでの範囲に形成する。
図9において、一具体例の分布曲線は、実線で示されている。
図9の一具体例は、第3P型領域54を、高エネルギーの1回のイオン注入により1018cm3の高濃度に形成した例である。
この場合、第2P型領域53の不純物濃度は、1016〜1017cm3の不純物濃度になる。第2P型領域53の不純物濃度は、第3P型領域54の不純物濃度より0.5〜1桁程度、濃度が低い。
そして、この一具体例の第2P型領域53の不純物濃度は、フォトダイオード25を他のフォトダイオード25から分離する側面分離部として十分に機能する濃度レベルである。
また、第2P型領域53の不純物濃度は、山谷の無い滑らかな曲線となり、電荷漏れなどが生じ難い。
図9は、第1の実施形態の一具体例での第2P型領域53および第3P型領域54の不純物濃度の分布図である。
横軸は、半導体基板11の一面側からの深さであり、縦軸は、不純物濃度である。
なお、図9の不純物濃度分布は、以下の条件での濃度分布である。
すなわち、第1に、半導体基板11に、複数のフォトダイオード25を1マイクロメールオーダ以下(もしくは2マイクロメートル以下)のピッチで配列する。第2に、隣接する2個のフォトダイオード25の間での分離部51の幅を0.2〜0.5マイクロメートルに形成する。第3に、フォトダイオード25を3マイクロメートルの深さまでの範囲に形成する。
図9において、一具体例の分布曲線は、実線で示されている。
図9の一具体例は、第3P型領域54を、高エネルギーの1回のイオン注入により1018cm3の高濃度に形成した例である。
この場合、第2P型領域53の不純物濃度は、1016〜1017cm3の不純物濃度になる。第2P型領域53の不純物濃度は、第3P型領域54の不純物濃度より0.5〜1桁程度、濃度が低い。
そして、この一具体例の第2P型領域53の不純物濃度は、フォトダイオード25を他のフォトダイオード25から分離する側面分離部として十分に機能する濃度レベルである。
また、第2P型領域53の不純物濃度は、山谷の無い滑らかな曲線となり、電荷漏れなどが生じ難い。
また、図9には、一具体例の実線の分布曲線の他にも、比較例の分布曲線が点線で示されている。
そして、比較例の第2P型領域53の不純物濃度は、1016〜1017cm3の不純物濃度である。また、比較例の第3P型領域54の不純物濃度も、1016〜1017cm3の不純物濃度である。
比較例の第2P型領域53の不純物濃度も、フォトダイオード25を他のフォトダイオード25から分離する側面分離部として十分に機能する濃度レベルである。
しかしながら、比較例の第2P型領域53の不純物濃度は、3組の濃度の極大値および極小値を有する。
このように多段打ちのイオン注入による深い領域の素子分離の形成では、イオン注入による不純物分布の特性上、各段毎に平均飛程距離Rp位置にピークを持つ分布(山)が形成される。
そのため打ち込まれた各段の不純物分布の間には、不純物が薄い領域(谷)が形成される。
この谷の領域の濃度と山の領域の濃度差が大きい場合、この谷の領域付近には、隣接画素との素子分離のためのポテンシャルバリアの小さい箇所が発生する。
第2P型領域53のポテンシャルバリアの小さい箇所は、混色などの画素特性悪化の原因となる。
なお、3マイクロメートル程度の深い場所まで形成したフォトダイオード25についても、多段打ち込みにより濃度の低い谷領域が発生すると、深さ方向の電荷転送のポテンシャルバリアとなる。
このフォトダイオード25のポテンシャルバリアは、残像などの特性劣化を引き起こす。
そして、比較例の第2P型領域53の不純物濃度は、1016〜1017cm3の不純物濃度である。また、比較例の第3P型領域54の不純物濃度も、1016〜1017cm3の不純物濃度である。
比較例の第2P型領域53の不純物濃度も、フォトダイオード25を他のフォトダイオード25から分離する側面分離部として十分に機能する濃度レベルである。
しかしながら、比較例の第2P型領域53の不純物濃度は、3組の濃度の極大値および極小値を有する。
このように多段打ちのイオン注入による深い領域の素子分離の形成では、イオン注入による不純物分布の特性上、各段毎に平均飛程距離Rp位置にピークを持つ分布(山)が形成される。
そのため打ち込まれた各段の不純物分布の間には、不純物が薄い領域(谷)が形成される。
この谷の領域の濃度と山の領域の濃度差が大きい場合、この谷の領域付近には、隣接画素との素子分離のためのポテンシャルバリアの小さい箇所が発生する。
第2P型領域53のポテンシャルバリアの小さい箇所は、混色などの画素特性悪化の原因となる。
なお、3マイクロメートル程度の深い場所まで形成したフォトダイオード25についても、多段打ち込みにより濃度の低い谷領域が発生すると、深さ方向の電荷転送のポテンシャルバリアとなる。
このフォトダイオード25のポテンシャルバリアは、残像などの特性劣化を引き起こす。
[比較例の画素回路22の積層構造および製造方法]
図10は、図9の比較例の画素回路22の積層構造を示す半導体基板11の部分断面図である。
図10は、図5と同様に、画素回路22を図4のA−A’で切断した断面図である。
以下の説明において、比較例の画素回路22の各部には、比較の便宜のために、実施形態と同一の符号を使用する。
比較例の画素回路22の積層構造は、基本的に図5の画素回路22の積層構造と同じである。
ただし、P型分離部51の第1P型領域52と第3P型領域54との間には、第2P型領域53の換わりに、上部第2P型領域55、中部第2P型領域56、および下部第2P型領域57が形成されている。
図10は、図9の比較例の画素回路22の積層構造を示す半導体基板11の部分断面図である。
図10は、図5と同様に、画素回路22を図4のA−A’で切断した断面図である。
以下の説明において、比較例の画素回路22の各部には、比較の便宜のために、実施形態と同一の符号を使用する。
比較例の画素回路22の積層構造は、基本的に図5の画素回路22の積層構造と同じである。
ただし、P型分離部51の第1P型領域52と第3P型領域54との間には、第2P型領域53の換わりに、上部第2P型領域55、中部第2P型領域56、および下部第2P型領域57が形成されている。
図11は、図10の比較例でのP型分離部51および埋め込み型のフォトダイオード25の製造工程図である。
図11の比較例の製造方法では、図11(A)に示すように、まず、N型の半導体基板11に対して、一面側から全面に不純物を注入し、第3P型領域54を形成する。
次に、図11(B)に示すように、フォトダイオード25を形成する領域の上にレジスト膜81を形成し、不純物を注入し、P型領域を形成する。その後、レジスト膜81を除去する。
具体的には、深さを変えた3回のイオン注入処理により、上部第2P型領域55と、中部第2P型領域56と、下部第2P型領域57とを別々に形成する。
このように深さを変えた複数回のイオン注入処理により、不純物領域を形成することで、広い深さ範囲に対して不純物を注入することができる。
なお、このときレジスト膜81の厚さは不純物が基板11に達しない厚さが選択され、形成するフォトダイオードの深さを3マイクロメートルとした場合、4〜5マイクロメートル程度の厚さが必要になる。
また、このとき多段打ちの回数は、素子分離として機能する第1P型領域52と第3P型領域54とを電気的に接続し、十分なポテンシャルによる隣接画素とのバリアを形成できる回数が選択される。
次に、図11(C)に示すように、新たに薄いレジスト膜83を形成した後、不純物を注入し、第1P型領域52を形成する。その後、レジスト膜83を除去する。
なお、レジスト膜83は、第1P型領域52が一面側の画素トランジスタのウェルとして最適になるように低エネルギー用の1マイクロメートル程度以下の厚さに形成する。
次に、図11(D)に示すように、第1P型領域52の上に新たなレジスト膜84を形成し、深さを変えた4回のイオン注入により、第1N型領域62、上部第2N型領域63、中部第2N型領域64、および下部第2N型領域65を形成する。その後、レジスト膜84を除去する。
また、図11(E)に示すように、新たなレジスト膜85を形成し、イオン注入により、P+領域61を形成する。その後、レジスト膜85を除去する。
以上の製造工程の後に、図11(F)に示すように、半導体基板11の表面部14に、画素回路22を構成する各種の回路素子(トランジスタ26〜29およびフローティングディフュージョンFD)を形成する。
これにより、半導体基板11に、比較例の複数の画素回路22が形成される。
図11の比較例の製造方法では、図11(A)に示すように、まず、N型の半導体基板11に対して、一面側から全面に不純物を注入し、第3P型領域54を形成する。
次に、図11(B)に示すように、フォトダイオード25を形成する領域の上にレジスト膜81を形成し、不純物を注入し、P型領域を形成する。その後、レジスト膜81を除去する。
具体的には、深さを変えた3回のイオン注入処理により、上部第2P型領域55と、中部第2P型領域56と、下部第2P型領域57とを別々に形成する。
このように深さを変えた複数回のイオン注入処理により、不純物領域を形成することで、広い深さ範囲に対して不純物を注入することができる。
なお、このときレジスト膜81の厚さは不純物が基板11に達しない厚さが選択され、形成するフォトダイオードの深さを3マイクロメートルとした場合、4〜5マイクロメートル程度の厚さが必要になる。
また、このとき多段打ちの回数は、素子分離として機能する第1P型領域52と第3P型領域54とを電気的に接続し、十分なポテンシャルによる隣接画素とのバリアを形成できる回数が選択される。
次に、図11(C)に示すように、新たに薄いレジスト膜83を形成した後、不純物を注入し、第1P型領域52を形成する。その後、レジスト膜83を除去する。
なお、レジスト膜83は、第1P型領域52が一面側の画素トランジスタのウェルとして最適になるように低エネルギー用の1マイクロメートル程度以下の厚さに形成する。
次に、図11(D)に示すように、第1P型領域52の上に新たなレジスト膜84を形成し、深さを変えた4回のイオン注入により、第1N型領域62、上部第2N型領域63、中部第2N型領域64、および下部第2N型領域65を形成する。その後、レジスト膜84を除去する。
また、図11(E)に示すように、新たなレジスト膜85を形成し、イオン注入により、P+領域61を形成する。その後、レジスト膜85を除去する。
以上の製造工程の後に、図11(F)に示すように、半導体基板11の表面部14に、画素回路22を構成する各種の回路素子(トランジスタ26〜29およびフローティングディフュージョンFD)を形成する。
これにより、半導体基板11に、比較例の複数の画素回路22が形成される。
図12は、比較例でのP型分離部51の不純物濃度の分布図である。
図12は、図9の第1P型領域52から第3P型領域54までの深さ範囲での不純物濃度の分布図である。
図12の横軸は、半導体基板11の一面側からの深さであり、縦軸は、不純物濃度である。
そして、図12に示すように、比較例の不純物の濃度分布は、上部第2P型領域55による濃度の極大値と、中部第2P型領域56による濃度の極大値と、下部第2P型領域57による濃度の極大値とを有する。
また、比較例の不純物の濃度分布は、第1P型領域52と上部第2P型領域55との間の濃度の極小値と、上部第2P型領域55と中部第2P型領域56との間の濃度の極小値と、中部第2P型領域56と下部第2P型領域57との間の濃度の極小値とを有する。
なお、比較例のように、多段打ちによりP型領域を形成した場合でも、レジスト膜81の近接効果は発生している。
しかしながら、多段打ちした場合、近接効果よりも高い濃度の不純物を注入する。
その結果、多段打ちにより形成したP型領域には、レジスト膜81の近接効果が実質的に生じない。
図12は、図9の第1P型領域52から第3P型領域54までの深さ範囲での不純物濃度の分布図である。
図12の横軸は、半導体基板11の一面側からの深さであり、縦軸は、不純物濃度である。
そして、図12に示すように、比較例の不純物の濃度分布は、上部第2P型領域55による濃度の極大値と、中部第2P型領域56による濃度の極大値と、下部第2P型領域57による濃度の極大値とを有する。
また、比較例の不純物の濃度分布は、第1P型領域52と上部第2P型領域55との間の濃度の極小値と、上部第2P型領域55と中部第2P型領域56との間の濃度の極小値と、中部第2P型領域56と下部第2P型領域57との間の濃度の極小値とを有する。
なお、比較例のように、多段打ちによりP型領域を形成した場合でも、レジスト膜81の近接効果は発生している。
しかしながら、多段打ちした場合、近接効果よりも高い濃度の不純物を注入する。
その結果、多段打ちにより形成したP型領域には、レジスト膜81の近接効果が実質的に生じない。
以上のように、第1の実施形態では、第3P型領域54を、高濃度の不純物領域として、高エネルギーの1回のイオン注入により形成するので、第3P型領域54と同時に第2P型領域53を形成することができる。よって、製造工程数を減らすことができる。
また、第2P型領域53の不純物の濃度は、第1P型領域52に近い部分より第1P型領域52から離れた部分にかけて、不純物濃度が滑らかに低下する濃度分布を有する。
そのため、比較例のようにP型領域55〜56の不純物の濃度分布に極値を持たない。
その結果、第1の実施形態では、隣接画素とのポテンシャルバリアの低下部分がなくなる。また、隣接画素へのフォトダイオード25からの電子の漏れ込みによる画素特性の悪化を防ぐことができる。
また、第2P型領域53の不純物の濃度は、第1P型領域52に近い部分より第1P型領域52から離れた部分にかけて、不純物濃度が滑らかに低下する濃度分布を有する。
そのため、比較例のようにP型領域55〜56の不純物の濃度分布に極値を持たない。
その結果、第1の実施形態では、隣接画素とのポテンシャルバリアの低下部分がなくなる。また、隣接画素へのフォトダイオード25からの電子の漏れ込みによる画素特性の悪化を防ぐことができる。
また、第3P型領域54は、第2P型領域53を同時に形成するために、1回のイオン注入により、比較例の第3P型領域54よりも高濃度の領域に形成される。
レジスト端での近接効果によって形成される第2P型領域53の不純物分布は、第3P型領域54の平均飛程距離Rp付近での濃度より低くなる。
そのため、第2P型領域53の不純物濃度を比較例の第2P型領域53と同等の濃度に設定するためには、第3P型領域54の不純物濃度を、比較例よりも1〜2桁程度高くする必要がある。
不純物濃度が高くなると、不純物の横方向への拡散が大きくなる。第3P型領域54の不純物は、平均飛程距離Rp付近において横方向へ拡散する。
そのため、第3P型領域54は、レジスト膜81の隙間よりも幅広に形成される。
第3P型領域54は、フォトダイオード25についての半導体基板11の裏面側を覆うように形成される。
これにより、フォトダイオード25の全体は、P型分離部51内に好適に形成されることになる。
レジスト端での近接効果によって形成される第2P型領域53の不純物分布は、第3P型領域54の平均飛程距離Rp付近での濃度より低くなる。
そのため、第2P型領域53の不純物濃度を比較例の第2P型領域53と同等の濃度に設定するためには、第3P型領域54の不純物濃度を、比較例よりも1〜2桁程度高くする必要がある。
不純物濃度が高くなると、不純物の横方向への拡散が大きくなる。第3P型領域54の不純物は、平均飛程距離Rp付近において横方向へ拡散する。
そのため、第3P型領域54は、レジスト膜81の隙間よりも幅広に形成される。
第3P型領域54は、フォトダイオード25についての半導体基板11の裏面側を覆うように形成される。
これにより、フォトダイオード25の全体は、P型分離部51内に好適に形成されることになる。
第3P型領域54は、フォトダイオード25の基板深部側のポテンシャルバリアを形成する。
このように、第1の実施形態では、比較例の多段打ちと比べて、工程数の大幅な削減と、隣接画素へのポテンシャルバリアの弱い箇所の解消と、P型分離部51の横広がりの減少によるフォトダイオード25の面積拡大とを同時に実現する。
しかも、P型分離部51は、フォトダイオード25の下部第2N型領域65の中心部分に対応して、貫通孔73を有する。
これにより、フォトダイオード25に余分に蓄積された電荷は、半導体基板11へ逃げる。
このように、第1の実施形態では、比較例の多段打ちと比べて、工程数の大幅な削減と、隣接画素へのポテンシャルバリアの弱い箇所の解消と、P型分離部51の横広がりの減少によるフォトダイオード25の面積拡大とを同時に実現する。
しかも、P型分離部51は、フォトダイオード25の下部第2N型領域65の中心部分に対応して、貫通孔73を有する。
これにより、フォトダイオード25に余分に蓄積された電荷は、半導体基板11へ逃げる。
さらに、第1の実施形態では、P型分離部51の第2P型領域53を、レジスト端の近接効果により形成している。
レジスト端の近接効果により不純物領域を形成した場合、不純物領域の幅は、レジスト膜81の隙間から殆ど広がらない。
そのため、第1の実施形態では、P型分離部51についての隣接する2個のフォトダイオード25の間の部位(以下、側面分離部という。)を、0.2〜0.5マイクロメートル程度以下の幅に形成することができる。
また、これによりフォトダイオード25の幅を確保し、取り扱い電荷量を確保することができる。
特に、画素ピッチを1マイクロメールオーダ以下(もしくは2マイクロメートル以下)とした微細な画素を持つCMOSイメージセンサ1では、側面分離部(素子分離領域)の幅が大きくなると、相対的にフォトダイオード25の横の面積が縮まる。
その結果、飽和電荷量の低下、撮像時のダイナミックレンジの低下などの特性劣化を招くことがある。
第1の実施形態では、第2P型領域53の幅が広がらないので、このような特性劣化を効果的に抑制できる。
レジスト端の近接効果により不純物領域を形成した場合、不純物領域の幅は、レジスト膜81の隙間から殆ど広がらない。
そのため、第1の実施形態では、P型分離部51についての隣接する2個のフォトダイオード25の間の部位(以下、側面分離部という。)を、0.2〜0.5マイクロメートル程度以下の幅に形成することができる。
また、これによりフォトダイオード25の幅を確保し、取り扱い電荷量を確保することができる。
特に、画素ピッチを1マイクロメールオーダ以下(もしくは2マイクロメートル以下)とした微細な画素を持つCMOSイメージセンサ1では、側面分離部(素子分離領域)の幅が大きくなると、相対的にフォトダイオード25の横の面積が縮まる。
その結果、飽和電荷量の低下、撮像時のダイナミックレンジの低下などの特性劣化を招くことがある。
第1の実施形態では、第2P型領域53の幅が広がらないので、このような特性劣化を効果的に抑制できる。
また、レジスト膜81の側面からの近接効果による不純物分布の領域は、レジスト膜81の端面からレジスト膜81で覆われていない領域への注入となる。
そのため、多段打ちにおける平均飛程距離Rp付近のイオン注入時の横方向への広がりと比較して、横方向への広がりも抑えることができる。
このことは微細画素の素子分離領域をより細く形成することにつながる。
また、フォトダイオード25の面積拡大につながる。これにより、画素特性は向上する。
そのため、多段打ちにおける平均飛程距離Rp付近のイオン注入時の横方向への広がりと比較して、横方向への広がりも抑えることができる。
このことは微細画素の素子分離領域をより細く形成することにつながる。
また、フォトダイオード25の面積拡大につながる。これにより、画素特性は向上する。
<2.第2の実施形態>
第2の実施形態のCMOSイメージセンサ1は、基本的に第1の実施形態のCMOSイメージセンサ1と同様の構成を有する。
ただし、フォトダイオード25の積層構造が、第1の実施形態のCMOSイメージセンサ1と異なる。
図13は、第2の実施形態での画素回路22の積層構造を示す半導体基板11の部分断面図である。図13は、図5と同様の位置での画素回路22のA−A’断面図である。
図13のフォトダイオード25は、P+領域61、第1N型領域62、第2N型領域66、および第3N型領域67を有する。
なお、半導体基板11に対してこれらのN型領域62〜64は、インプラのダメージを避けるために、基本的には深い側から順番に、第3N型領域67、第2N型領域66、第1N型領域62の順番に形成するとよい。
第2の実施形態のCMOSイメージセンサ1は、基本的に第1の実施形態のCMOSイメージセンサ1と同様の構成を有する。
ただし、フォトダイオード25の積層構造が、第1の実施形態のCMOSイメージセンサ1と異なる。
図13は、第2の実施形態での画素回路22の積層構造を示す半導体基板11の部分断面図である。図13は、図5と同様の位置での画素回路22のA−A’断面図である。
図13のフォトダイオード25は、P+領域61、第1N型領域62、第2N型領域66、および第3N型領域67を有する。
なお、半導体基板11に対してこれらのN型領域62〜64は、インプラのダメージを避けるために、基本的には深い側から順番に、第3N型領域67、第2N型領域66、第1N型領域62の順番に形成するとよい。
そして、図13の第2N型領域66および第3N型領域67は、P型分離部51の第2N型領域66および第3N型領域67と同様に図6(A)の工程により、高濃度の1回のイオン注入により半導体基板11に同時に形成される。
そのため、第3N型領域67は、高濃度のN型の不純物領域となる。
また、第2N型領域66は、第1N型領域62に近い部分より第1N型領域62から離れた部分にかけて、不純物濃度が滑らかに低下する濃度分布を有する。
また、第2N型領域66の濃度分布に極値を持たない。
また、図13では、フォトダイオード25の第3N型領域67は、P型分離部51の第3N型領域67より深い位置に形成する。たとえば半導体基板11の一面側から約3.5マイクロメートルの深さの位置に形成する。
そのため、フォトダイオード25に過剰に蓄積された電荷は、P型分離部51の第3P型領域54の間の貫通孔73を通じて、半導体基板11へ逃げることができる。
そのため、第3N型領域67は、高濃度のN型の不純物領域となる。
また、第2N型領域66は、第1N型領域62に近い部分より第1N型領域62から離れた部分にかけて、不純物濃度が滑らかに低下する濃度分布を有する。
また、第2N型領域66の濃度分布に極値を持たない。
また、図13では、フォトダイオード25の第3N型領域67は、P型分離部51の第3N型領域67より深い位置に形成する。たとえば半導体基板11の一面側から約3.5マイクロメートルの深さの位置に形成する。
そのため、フォトダイオード25に過剰に蓄積された電荷は、P型分離部51の第3P型領域54の間の貫通孔73を通じて、半導体基板11へ逃げることができる。
以上のように、第2の実施形態では、フォトダイオード25の第2N型領域66を、高濃度の1回のイオン注入工程により、第3N型領域67と同時に形成できる。
よって、第2の実施形態は、第1の実施形態と比べてさらにイオン注入回数(工程数)を削減できる。
また、第2の実施形態では、第2N型領域66の不純物の濃度分布が滑らかに変化するので、フォトダイオード25内での深部位置から、浅部位置への電荷の転送を阻害するバリアの発生を抑制できる。
よって、第2の実施形態は、第1の実施形態と比べてさらにイオン注入回数(工程数)を削減できる。
また、第2の実施形態では、第2N型領域66の不純物の濃度分布が滑らかに変化するので、フォトダイオード25内での深部位置から、浅部位置への電荷の転送を阻害するバリアの発生を抑制できる。
<3.第3の実施形態>
第3の実施形態のCMOSイメージセンサ1は、基本的に第1の実施形態のCMOSイメージセンサ1と同様の構成を有する。
ただし、P型分離部51の積層構造およびフォトダイオード25の積層構造が、第1の実施形態のCMOSイメージセンサ1と異なる。
図14は、第3の実施形態での画素回路22の積層構造を示す半導体基板11の部分断面図である。図14は、図5と同様の位置での画素回路22のA−A’断面図である。
図14のP型分離部51は、第1P型領域52、上部第2P型領域55、中部第2P型領域56、下部第2P型領域57、および底面分離P型領域58を有する。
なお、P型領域52,55,56,57,58は、インプラのダメージを避けるために、基本的には深い側から順番に、底面分離P型領域58、下部第2P型領域57、中部第2P型領域56、上部第2P型領域55、第1P型領域52の順番に形成するとよい。
図14のフォトダイオード25は、P+領域61、第1N型領域62、第2N型領域66、および第3N型領域67を有する。
なお、これらのN型領域62、66、67は、インプラのダメージを避けるために、基本的には深い側から順番に、第3N型領域67、第2N型領域66、第1N型領域62の順番に形成するとよい。
第3の実施形態のCMOSイメージセンサ1は、基本的に第1の実施形態のCMOSイメージセンサ1と同様の構成を有する。
ただし、P型分離部51の積層構造およびフォトダイオード25の積層構造が、第1の実施形態のCMOSイメージセンサ1と異なる。
図14は、第3の実施形態での画素回路22の積層構造を示す半導体基板11の部分断面図である。図14は、図5と同様の位置での画素回路22のA−A’断面図である。
図14のP型分離部51は、第1P型領域52、上部第2P型領域55、中部第2P型領域56、下部第2P型領域57、および底面分離P型領域58を有する。
なお、P型領域52,55,56,57,58は、インプラのダメージを避けるために、基本的には深い側から順番に、底面分離P型領域58、下部第2P型領域57、中部第2P型領域56、上部第2P型領域55、第1P型領域52の順番に形成するとよい。
図14のフォトダイオード25は、P+領域61、第1N型領域62、第2N型領域66、および第3N型領域67を有する。
なお、これらのN型領域62、66、67は、インプラのダメージを避けるために、基本的には深い側から順番に、第3N型領域67、第2N型領域66、第1N型領域62の順番に形成するとよい。
次に、図14の積層構造を有するCMOSイメージセンサ1の製造方法を説明する。
まず、図6(A)と同様の手順により、高濃度の1回のイオン注入処理により、フォトダイオード25の低濃度N型領域および第3N型領域67を形成する。
低濃度N型領域は、第3N型領域67の上に形成される。
次に、図6(B)と同様の手順により、1回のイオン注入処理により、半導体基板11の表面部分に、第1N型領域62を形成する。
これにより、第1N型領域62と第3N型領域67との間に、第2N型領域66が形成される。
さらに、1回のイオン注入処理により、半導体基板11の表面部分に、P+領域61を形成する。
次に、半導体基板11の受光エリア21の全体に対する1回のイオン注入処理により、P型分離部51の底面分離P型領域58を形成する。
底面分離P型領域58は、たとえば図14に示すように、フォトダイオード25の第3N型領域67より浅い位置に形成すればよい。
また、底面分離P型領域58は、下部第2P型領域57と同程度の不純物濃度に形成すればよい。
図14に示すように、底面分離P型領域58を第3N型領域67より浅い位置に形成することで、第2N型領域66と第3N型領域67とは分離される。
この場合、P+領域61、第1N型領域62、および第2N型領域66が、フォトダイオード25として機能する。
次に、図6(C)と同様の手順により、深さを変えた3回のイオン注入処理により、P型分離部51の上部第2P型領域55、中部第2P型領域56、および下部第2P型領域57を形成する。
また、図6(D)と同様の手順により、1回のイオン注入処理により、P型分離部51の第1P型領域52を形成する。
まず、図6(A)と同様の手順により、高濃度の1回のイオン注入処理により、フォトダイオード25の低濃度N型領域および第3N型領域67を形成する。
低濃度N型領域は、第3N型領域67の上に形成される。
次に、図6(B)と同様の手順により、1回のイオン注入処理により、半導体基板11の表面部分に、第1N型領域62を形成する。
これにより、第1N型領域62と第3N型領域67との間に、第2N型領域66が形成される。
さらに、1回のイオン注入処理により、半導体基板11の表面部分に、P+領域61を形成する。
次に、半導体基板11の受光エリア21の全体に対する1回のイオン注入処理により、P型分離部51の底面分離P型領域58を形成する。
底面分離P型領域58は、たとえば図14に示すように、フォトダイオード25の第3N型領域67より浅い位置に形成すればよい。
また、底面分離P型領域58は、下部第2P型領域57と同程度の不純物濃度に形成すればよい。
図14に示すように、底面分離P型領域58を第3N型領域67より浅い位置に形成することで、第2N型領域66と第3N型領域67とは分離される。
この場合、P+領域61、第1N型領域62、および第2N型領域66が、フォトダイオード25として機能する。
次に、図6(C)と同様の手順により、深さを変えた3回のイオン注入処理により、P型分離部51の上部第2P型領域55、中部第2P型領域56、および下部第2P型領域57を形成する。
また、図6(D)と同様の手順により、1回のイオン注入処理により、P型分離部51の第1P型領域52を形成する。
以上のように、第3の実施形態では、P型分離部51内に、埋め込み型のフォトダイオード25を形成することができる。
複数の埋め込み型のフォトダイオード25は、その側面側に形成されたP型分離部51の第1P型領域52、上部第2P型領域55、中部第2P型領域56、および下部第2P型領域57により互いに分離される。
また、複数の埋め込み型のフォトダイオード25の底部(第2N型領域66)は、P型分離部51の底面分離P型領域58により被覆される。
また、第3の実施形態では、底面分離P型領域58の平均飛程距離Rpを、レジスト端の近接効果を利用したイオン注入時の平均飛程距離Rp付近の濃度が濃い第3N型領域67より浅い領域に設定している。
そのため、第3の実施形態では、レジスト端の近接効果を利用したイオン注入時の平均飛程距離Rp付近の濃度に依存せずに、フォトダイオード25の基板深部へのポテンシャルバリアの位置および大きさを設定することができる。
複数の埋め込み型のフォトダイオード25は、その側面側に形成されたP型分離部51の第1P型領域52、上部第2P型領域55、中部第2P型領域56、および下部第2P型領域57により互いに分離される。
また、複数の埋め込み型のフォトダイオード25の底部(第2N型領域66)は、P型分離部51の底面分離P型領域58により被覆される。
また、第3の実施形態では、底面分離P型領域58の平均飛程距離Rpを、レジスト端の近接効果を利用したイオン注入時の平均飛程距離Rp付近の濃度が濃い第3N型領域67より浅い領域に設定している。
そのため、第3の実施形態では、レジスト端の近接効果を利用したイオン注入時の平均飛程距離Rp付近の濃度に依存せずに、フォトダイオード25の基板深部へのポテンシャルバリアの位置および大きさを設定することができる。
<4.第4の実施形態>
第4の実施形態のCMOSイメージセンサ1は、基本的に第2の実施形態のCMOSイメージセンサ1と同様の構成を有する。
ただし、P型分離部51の積層構造が、第2の実施形態のCMOSイメージセンサ1と異なる。
図15は、第4の実施形態での画素回路22の積層構造を示す半導体基板11の部分断面図である。図15は、図5と同様の位置での画素回路22のA−A’断面図である。
図15のP型分離部51は、第1P型領域52、第2P型領域53、第3P型領域54、および底面分離P型領域58を有する。
なお、半導体基板11に対してこれらのP型領域52〜54は、インプラのダメージを避けるために、基本的には深い側から順番に、第3P型領域54、第2P型領域53、第1P型領域52の順番に形成するとよい。
また、第3P型領域54は、フォトダイオード25の第3N型領域67より深い位置に形成される。
また、底面分離P型領域58は、第2P型領域53と、フォトダイオード25の第2N型領域66と重なる深さ位置に形成される。
第4の実施形態のCMOSイメージセンサ1は、基本的に第2の実施形態のCMOSイメージセンサ1と同様の構成を有する。
ただし、P型分離部51の積層構造が、第2の実施形態のCMOSイメージセンサ1と異なる。
図15は、第4の実施形態での画素回路22の積層構造を示す半導体基板11の部分断面図である。図15は、図5と同様の位置での画素回路22のA−A’断面図である。
図15のP型分離部51は、第1P型領域52、第2P型領域53、第3P型領域54、および底面分離P型領域58を有する。
なお、半導体基板11に対してこれらのP型領域52〜54は、インプラのダメージを避けるために、基本的には深い側から順番に、第3P型領域54、第2P型領域53、第1P型領域52の順番に形成するとよい。
また、第3P型領域54は、フォトダイオード25の第3N型領域67より深い位置に形成される。
また、底面分離P型領域58は、第2P型領域53と、フォトダイオード25の第2N型領域66と重なる深さ位置に形成される。
次に、図15の積層構造の製造方法を説明する。
まず、図6(A)と同様の手順により、高濃度の1回のイオン注入処理により、フォトダイオード25の低濃度N型領域および第3N型領域67を形成する。
低濃度N型領域は、第3N型領域67の上に形成される。
次に、図6(B)と同様の手順により、1回のイオン注入処理により、半導体基板11の表面部分に、第1N型領域62を形成する。
これにより、第1N型領域62と第3N型領域67との間に、第2N型領域66が形成される。
次に、1回のイオン注入処理により、半導体基板11の表面部分に、P+領域61を形成する。
次に、図6(A)と同様の手順により、高濃度の1回のイオン注入処理により、P型分離部51の第2P型領域53、および第3P型領域54を形成する。
また、図6(B)と同様の手順により、1回のイオン注入処理により、P型分離部51の第1P型領域52を形成する。
次に、半導体基板11の受光エリア21の全体に対する1回のイオン注入処理により、P型分離部51の底面分離P型領域58を形成する。
底面分離P型領域58は、たとえば図15に示すように、フォトダイオード25の第3N型領域67より浅い位置において、第2P型領域53と同程度の不純物濃度に形成すればよい。
この場合、底面分離P型領域58により、フォトダイオード25の第2N型領域66は、第3N型領域67から分離される。
また、底面分離P型領域58より深い位置に、P型分離部51の第3P型領域54と、フォトダイオード25の第3N型領域67とが形成されることになる。
まず、図6(A)と同様の手順により、高濃度の1回のイオン注入処理により、フォトダイオード25の低濃度N型領域および第3N型領域67を形成する。
低濃度N型領域は、第3N型領域67の上に形成される。
次に、図6(B)と同様の手順により、1回のイオン注入処理により、半導体基板11の表面部分に、第1N型領域62を形成する。
これにより、第1N型領域62と第3N型領域67との間に、第2N型領域66が形成される。
次に、1回のイオン注入処理により、半導体基板11の表面部分に、P+領域61を形成する。
次に、図6(A)と同様の手順により、高濃度の1回のイオン注入処理により、P型分離部51の第2P型領域53、および第3P型領域54を形成する。
また、図6(B)と同様の手順により、1回のイオン注入処理により、P型分離部51の第1P型領域52を形成する。
次に、半導体基板11の受光エリア21の全体に対する1回のイオン注入処理により、P型分離部51の底面分離P型領域58を形成する。
底面分離P型領域58は、たとえば図15に示すように、フォトダイオード25の第3N型領域67より浅い位置において、第2P型領域53と同程度の不純物濃度に形成すればよい。
この場合、底面分離P型領域58により、フォトダイオード25の第2N型領域66は、第3N型領域67から分離される。
また、底面分離P型領域58より深い位置に、P型分離部51の第3P型領域54と、フォトダイオード25の第3N型領域67とが形成されることになる。
以上のように、第4の実施形態では、P型分離部51内に、埋め込み型のフォトダイオード25を形成することができる。しかも、底面分離P型領域58により、フォトダイオード25の埋め込み深さ(深さ方向の形成範囲)を調整することができる。
また、複数のフォトダイオード25の埋め込み深さをこれらに共通した1個の底面分離P型領域58により成形するので、複数のフォトダイオード25の特性の均一性を高めることができる。
また、複数のフォトダイオード25の埋め込み深さをこれらに共通した1個の底面分離P型領域58により成形するので、複数のフォトダイオード25の特性の均一性を高めることができる。
<5.第5の実施形態>
第5の実施形態のCMOSイメージセンサ1は、受光エリア21が半導体基板11の裏面側に設定される、いわゆる裏面受光型のCMOSイメージセンサ1である。
これに対して、第1〜4の実施形態のCMOSイメージセンサ1は、半導体基板11の一面側の素子形成領域側から光を受光する、いわゆる表面受光型のCMOSイメージセンサ1である。
図16は、第5の実施形態での画素回路22の積層構造を示す半導体基板11の部分断面図である。図16は、図5と同様の位置での画素回路22のA−A’断面図である。
図16のP型分離部51は、第1P型領域52、第2P型領域53、および底面分離P型領域58を有する。
なお、半導体基板11に対してこれらのP型領域52,53は、インプラのダメージを避けるために、基本的には深い側から順番に、第2P型領域53、第1P型領域52の順番に形成するとよい。
底面分離P型領域58は、第2P型領域53より深さ方向下側に位置する。
また、フォトダイオード25は、P+領域61、第1N型領域62、および第2N型領域66を有する。
なお、半導体基板11に対してこれらのN型領域62,66は、インプラのダメージを避けるために、基本的には深い側から順番に、第2N型領域66、第1N型領域62の順番に形成するとよい。
第5の実施形態のCMOSイメージセンサ1は、受光エリア21が半導体基板11の裏面側に設定される、いわゆる裏面受光型のCMOSイメージセンサ1である。
これに対して、第1〜4の実施形態のCMOSイメージセンサ1は、半導体基板11の一面側の素子形成領域側から光を受光する、いわゆる表面受光型のCMOSイメージセンサ1である。
図16は、第5の実施形態での画素回路22の積層構造を示す半導体基板11の部分断面図である。図16は、図5と同様の位置での画素回路22のA−A’断面図である。
図16のP型分離部51は、第1P型領域52、第2P型領域53、および底面分離P型領域58を有する。
なお、半導体基板11に対してこれらのP型領域52,53は、インプラのダメージを避けるために、基本的には深い側から順番に、第2P型領域53、第1P型領域52の順番に形成するとよい。
底面分離P型領域58は、第2P型領域53より深さ方向下側に位置する。
また、フォトダイオード25は、P+領域61、第1N型領域62、および第2N型領域66を有する。
なお、半導体基板11に対してこれらのN型領域62,66は、インプラのダメージを避けるために、基本的には深い側から順番に、第2N型領域66、第1N型領域62の順番に形成するとよい。
また、裏面受光型のCMOSイメージセンサ1では、受光エリア21は、半導体基板11の裏面(図16において下側の面)に設定される。
そのため、半導体基板11の底面分離P型領域58の下側には、透明絶縁膜91、カラーフィルタアレイ92、マイクロレンズアレイ93が形成される。
透明絶縁膜91は、複数のフォトダイオード25が形成される範囲の全面にわたって形成される。透明絶縁膜91は、たとえば電荷を通さない程度の厚い酸化膜で形成できる。
カラーフィルタアレイ92は、画素回路22毎のカラーフィルタを二次元的に配列したものである。画素回路22毎のカラーフィルタの色は、たとえばR(赤)、G(緑)またはB(青)の三色から適宜選択されたものであればよい。
この他にも、画素回路22毎のカラーフィルタの色は、RGBの三色に加えて、エメラルド(青緑)色を加えた四色から適宜選択されたものであればよい。
また、RGBの三色のカラーフィルタの配列方法には、たとえばベイヤ配列がある。
マイクロレンズアレイ93は、画素回路22毎の凸レンズを二次元的に配列したものである。
このように画素回路22にカラーフィルタおよびマイクロレンズを重ねることで、マイクロレンズにより集光された光のカラーフィルタの色成分がフォトダイオード25に入射する。フォトダイオード25は、当該色成分による電荷を蓄積する。
なお、図16では、複数の画素回路22に対するマイクロレンズおよびカラーフィルタは、画素回路の形成領域12と一致するように重ねられている。
しかしながら、実際に製造するCMOSイメージセンサ1では、たとえばCMOSイメージセンサ1と組み合わせて使用する光学系の特性に応じて、画素回路の形成領域12に対するマイクロレンズおよびカラーフィルタの重なり位置をずらして形成するとよい。
そのため、半導体基板11の底面分離P型領域58の下側には、透明絶縁膜91、カラーフィルタアレイ92、マイクロレンズアレイ93が形成される。
透明絶縁膜91は、複数のフォトダイオード25が形成される範囲の全面にわたって形成される。透明絶縁膜91は、たとえば電荷を通さない程度の厚い酸化膜で形成できる。
カラーフィルタアレイ92は、画素回路22毎のカラーフィルタを二次元的に配列したものである。画素回路22毎のカラーフィルタの色は、たとえばR(赤)、G(緑)またはB(青)の三色から適宜選択されたものであればよい。
この他にも、画素回路22毎のカラーフィルタの色は、RGBの三色に加えて、エメラルド(青緑)色を加えた四色から適宜選択されたものであればよい。
また、RGBの三色のカラーフィルタの配列方法には、たとえばベイヤ配列がある。
マイクロレンズアレイ93は、画素回路22毎の凸レンズを二次元的に配列したものである。
このように画素回路22にカラーフィルタおよびマイクロレンズを重ねることで、マイクロレンズにより集光された光のカラーフィルタの色成分がフォトダイオード25に入射する。フォトダイオード25は、当該色成分による電荷を蓄積する。
なお、図16では、複数の画素回路22に対するマイクロレンズおよびカラーフィルタは、画素回路の形成領域12と一致するように重ねられている。
しかしながら、実際に製造するCMOSイメージセンサ1では、たとえばCMOSイメージセンサ1と組み合わせて使用する光学系の特性に応じて、画素回路の形成領域12に対するマイクロレンズおよびカラーフィルタの重なり位置をずらして形成するとよい。
次に、図16の裏面受光型のCMOSイメージセンサ1の製造方法について説明する。
図16の裏面受光型のCMOSイメージセンサ1の画素回路22の基本構成は、第4の実施形態の表面受光型のCMOSイメージセンサ1の画素回路22の基本構成と同じである。
そのため、図16の裏面受光型のCMOSイメージセンサ1を形成する場合、まず第4の実施形態と同様の工程により図15のCMOSイメージセンサ1を形成する。
次に、図15のCMOSイメージセンサ1の底面部分(図15において下側の部分)を切断する。具体的にはたとえば、図15のCMOSイメージセンサ1の裏面から、底面分離P型領域58までの範囲の部分を、切断加工する。
これにより、半導体基板11の裏面には、底面分離P型領域58が露出する。
次に、底面に露出した底面分離P型領域58に、絶縁性の樹脂膜を塗布し、透明絶縁膜91を形成する。
次に、透明絶縁膜91に、カラーフィルタアレイ92およびマイクロレンズアレイ93を重ねる。
以上の工程により、図16の裏面受光型のCMOSイメージセンサ1を形成できる。
そして、第5の実施形態の裏面受光型のCMOSイメージセンサ1では、マイクロレンズアレイ93とフォトダイオード25との間に、トランジスタ26〜29や配線部41〜43が形成されない。
そのため、光学系で集光された光は、トランジスタ26〜29や配線部41〜43により反射または遮蔽されることなく、効率よくフォトダイオード25に入射する。
その結果、フォトダイオード25の感度は向上する。
図16の裏面受光型のCMOSイメージセンサ1の画素回路22の基本構成は、第4の実施形態の表面受光型のCMOSイメージセンサ1の画素回路22の基本構成と同じである。
そのため、図16の裏面受光型のCMOSイメージセンサ1を形成する場合、まず第4の実施形態と同様の工程により図15のCMOSイメージセンサ1を形成する。
次に、図15のCMOSイメージセンサ1の底面部分(図15において下側の部分)を切断する。具体的にはたとえば、図15のCMOSイメージセンサ1の裏面から、底面分離P型領域58までの範囲の部分を、切断加工する。
これにより、半導体基板11の裏面には、底面分離P型領域58が露出する。
次に、底面に露出した底面分離P型領域58に、絶縁性の樹脂膜を塗布し、透明絶縁膜91を形成する。
次に、透明絶縁膜91に、カラーフィルタアレイ92およびマイクロレンズアレイ93を重ねる。
以上の工程により、図16の裏面受光型のCMOSイメージセンサ1を形成できる。
そして、第5の実施形態の裏面受光型のCMOSイメージセンサ1では、マイクロレンズアレイ93とフォトダイオード25との間に、トランジスタ26〜29や配線部41〜43が形成されない。
そのため、光学系で集光された光は、トランジスタ26〜29や配線部41〜43により反射または遮蔽されることなく、効率よくフォトダイオード25に入射する。
その結果、フォトダイオード25の感度は向上する。
<6.第6の実施形態>
[撮像装置の構成]
図17に、本発明の実施形態に係る撮像装置を適用したカメラシステム101の概略構成を示す。
このカメラシステム101は、上述したいずれかの実施形態のCMOSイメージセンサ(固体撮像装置)1を搭載したデジタルスチルカメラまたはデジタルビデオカメラである。
なお、カメラシステム101は、カメラモジュールなどとして、携帯電話機などのモバイル機器に組み込まれてもよい。
図17のカメラシステム101は、光学系を構成するレンズ群102、CMOSイメージセンサ1、DSP(Digital Signal Processor)回路103、表示装置104、操作系装置105、フレームメモリ106、記録装置107、および電源系装置108を有する。
[撮像装置の構成]
図17に、本発明の実施形態に係る撮像装置を適用したカメラシステム101の概略構成を示す。
このカメラシステム101は、上述したいずれかの実施形態のCMOSイメージセンサ(固体撮像装置)1を搭載したデジタルスチルカメラまたはデジタルビデオカメラである。
なお、カメラシステム101は、カメラモジュールなどとして、携帯電話機などのモバイル機器に組み込まれてもよい。
図17のカメラシステム101は、光学系を構成するレンズ群102、CMOSイメージセンサ1、DSP(Digital Signal Processor)回路103、表示装置104、操作系装置105、フレームメモリ106、記録装置107、および電源系装置108を有する。
DSP回路103は、CMOSイメージセンサ1に接続される。DSP回路103は、CMOSイメージセンサ1で撮像された画像を加工する。
DSP回路103、表示装置104、操作系装置105、フレームメモリ106、記録装置107、および電源系装置108は、バスライン109で接続される。
レンズ群102は、被写体からの入射光(像光)をCMOSイメージセンサ1の受光エリア21に集光する。これにより、受光エリア21で、被写体が結像する。
表示装置104は、たとえば液晶表示パネル、有機EL(Electro Luminescence)パネルを有する。表示装置104は、取り込んだ画像を表示する。
操作系装置105は、たとえばタッチパネル、操作ボタンを有する。操作系装置105は、CMOSイメージセンサ1、DSP回路103、表示装置104、記録装置107または電源系装置108へ制御指令を出力する。
電源系装置108は、たとえばバッテリなどを有する。電源系装置108は、CMOSイメージセンサ1、DSP回路103、表示装置104、操作系装置105および記録装置107へ電力を供給する。
記録装置107は、たとえば半導体メモリ、光記録媒体などを有する。記録装置107は、半導体メモリ、光記録媒体に撮像画像のデータを記録する。なお、半導体メモリ、光記録媒体などは、カメラシステム101から着脱可能でもよい。
DSP回路103、表示装置104、操作系装置105、フレームメモリ106、記録装置107、および電源系装置108は、バスライン109で接続される。
レンズ群102は、被写体からの入射光(像光)をCMOSイメージセンサ1の受光エリア21に集光する。これにより、受光エリア21で、被写体が結像する。
表示装置104は、たとえば液晶表示パネル、有機EL(Electro Luminescence)パネルを有する。表示装置104は、取り込んだ画像を表示する。
操作系装置105は、たとえばタッチパネル、操作ボタンを有する。操作系装置105は、CMOSイメージセンサ1、DSP回路103、表示装置104、記録装置107または電源系装置108へ制御指令を出力する。
電源系装置108は、たとえばバッテリなどを有する。電源系装置108は、CMOSイメージセンサ1、DSP回路103、表示装置104、操作系装置105および記録装置107へ電力を供給する。
記録装置107は、たとえば半導体メモリ、光記録媒体などを有する。記録装置107は、半導体メモリ、光記録媒体に撮像画像のデータを記録する。なお、半導体メモリ、光記録媒体などは、カメラシステム101から着脱可能でもよい。
[動作説明]
たとえば、静止画または動画を撮像する場合、CMOSイメージセンサ1は、複数の画素回路から読みだした、受光光量の分布データを出力する。
DSP回路103は、この受光光量の分布データを加工し、カメラシステム101で要求されている1フレームの撮像画像のデータを生成する。
フレームメモリ106は、撮像画像のデータを記憶する。
表示装置104は、フレームメモリ106からデータを読み込んで表示する。
また、操作系装置105の指令に基づいて、記録装置107は、フレームメモリ106から撮像画像のデータを取り込んで、撮影モードに応じたフォーマットで記憶する。
この他にもたとえば、撮影した静止画または動画を表示する場合、表示装置104は、記録装置107からデータを読み込んで表示する。
たとえば、静止画または動画を撮像する場合、CMOSイメージセンサ1は、複数の画素回路から読みだした、受光光量の分布データを出力する。
DSP回路103は、この受光光量の分布データを加工し、カメラシステム101で要求されている1フレームの撮像画像のデータを生成する。
フレームメモリ106は、撮像画像のデータを記憶する。
表示装置104は、フレームメモリ106からデータを読み込んで表示する。
また、操作系装置105の指令に基づいて、記録装置107は、フレームメモリ106から撮像画像のデータを取り込んで、撮影モードに応じたフォーマットで記憶する。
この他にもたとえば、撮影した静止画または動画を表示する場合、表示装置104は、記録装置107からデータを読み込んで表示する。
以上の各実施形態は、本発明の好適な実施形態の例であるが、本発明は、これに限定されるものではなく、発明の要旨を逸脱しない範囲において種々の変形または変更が可能である。
たとえば上記実施形態では、1μm程度までの浅い領域の表面部14に、1段のP型領域を形成している。
この他にも例えば、表面部14に、2段以上のP型領域を形成してもよい。
この他にも例えば、表面部14に、2段以上のP型領域を形成してもよい。
上記実施形態の固体撮像装置は、CMOSイメージセンサ1である。
この他にも例えば、固体撮像装置は、CCD(Charge Coupled Device)イメージセンサでもよい。
この他にも例えば、固体撮像装置は、CCD(Charge Coupled Device)イメージセンサでもよい。
上記実施形態では、高濃度の1回のイオン注入により不純物を注入する場合、半導体基板11にレジスト膜81を形成している。
この他にも例えば、高濃度のイオン注入の際に半導体基板11を被覆する膜は、レジスト膜81以外の被覆膜であってもよい。
この他にも例えば、高濃度のイオン注入の際に半導体基板11を被覆する膜は、レジスト膜81以外の被覆膜であってもよい。
1…CMOSイメージセンサ(固体撮像装置)、11…半導体基板、25…フォトダイオード(光電変換素子)、51…P型分離部(側面分離部)、52…第1P型領域(表面領域)、53…第2P型領域(深層領域)、54…第3P型領域(高濃度分離領域)、55…上部第2P型領域、56…中部第2P型領域、57…下部第2P型領域、58…底面分離P型領域(底面分離部)、61…P+領域(第2導電型領域)、62…第1N型領域(表面領域、第1導電型領域)、63…上部第2N型領域(第1導電型領域)、64…中部第2N型領域(第1導電型領域)、65…下部第2N型領域(第1導電型領域)、66…第2N型領域(深層領域、第1導電型領域)、67…第3N型領域(高濃度分離領域、第1導電型領域)、101…カメラシステム(撮像装置)、102…光学系、81,84…レジスト膜(第1被覆膜)、83,85…レジスト膜(第2被覆膜)
Claims (11)
- 半導体基板と、
前記半導体基板に形成される複数の光電変換素子と、
前記半導体基板に形成され、前記複数の光電変換素子の少なくとも側面部分を互いに分離する側面分離部と
を有し、
前記光電変換素子および前記側面分離部の少なくとも一方は、
前記半導体基板の一面側から離間する所定の深さに形成された深層領域と、
前記深層領域についての前記半導体基板の一面側に形成された表面領域と
を有し、
前記深層領域の不純物の濃度は、
全体的に前記表面領域より低く、前記表面領域に近い部分より前記表面領域から離れた部分の濃度が低くなる濃度分布を有する
固体撮像装置。 - 前記光電変換素子は、
前記半導体基板の一面側から離間する所定の深さに形成された第1導電型の第1導電型領域と、
前記半導体基板の一面側から、前記第1導電型領域までの範囲に形成された第2導電型の第2導電型領域と
を有し、
前記側面分離部は、
前記半導体基板の一面側から、前記光電変換素子の前記第2導電型領域と前記第1導電型領域との境界より前記半導体基板の一面側から離間する深さまでの範囲に形成され、前記光電変換素子の前記第2導電型領域より低濃度の第2導電型の前記表面領域と、
前記表面領域から、前記光電変換素子の前記第1導電型領域が形成される深さまたはそれ以上の深さまでの範囲に形成された第2導電型の前記深層領域と
を有する
請求項1記載の固体撮像装置。 - 前記側面分離部は、
前記深層領域が形成される範囲より前記半導体基板の一面側から離間する深さ位置に形成され、前記深層領域より不純物濃度が高い高濃度分離領域を有し、
前記高濃度分離領域は、
前記深層領域と比べて前記半導体基板の一面側に沿った方向に広がって形成され、前記光電変換素子の前記第1導電型領域の下側に回り込んでいる
請求項2記載の固体撮像装置。 - 前記深層領域は、
前記高濃度分離領域をイオン注入により形成した場合の濃度分布を有する
請求項3記載の固体撮像装置。 - 前記深層領域は、
前記表面領域から離れるほど濃度が低くなる滑らかな濃度分布を有し、
深さ方向について濃度分布に極を持たない
請求項1から4のいずれか一項記載の固体撮像装置。 - 前記半導体基板の一面側から離間して形成される前記光電変換素子の前記第1導電型領域は、
前記光電変換素子の前記第2導電型領域から、前記側面分離部の前記表面領域と同じ深さまでの範囲に形成された第1導電型の前記表面領域と、
前記側面分離部の前記深層領域が形成される深さ範囲と同じ深さ範囲に形成された第1導電型の前記深層領域と
を有し、
前記第1導電型の前記深層領域の不純物の濃度は、
全体的に前記第1導電型の表面領域より低く、前記前記第1導電型の表面領域に近い部分より前記第1導電型の表面領域から離れた部分の濃度が低くなる濃度分布を有する
請求項2記載の固体撮像装置。 - 前記光電変換素子は、
前記半導体基板の一面側から離間する所定の深さに形成された第1導電型の第1導電型領域と、
前記半導体基板の一面側から、前記第1導電型領域までの範囲に形成された第2導電型の第2導電型領域と
を有し、
前記側面分離部は、
前記半導体基板の一面側から、前記光電変換素子の前記第2導電型領域と前記第1導電型領域との境界より前記半導体基板の一面側から離間する深さまでの範囲に形成され、前記光電変換素子の前記第2導電型領域より低濃度の第2導電型の前記表面領域と、
前記表面領域から、前記光電変換素子の前記第1導電型領域が形成される深さまたはそれ以上の深さまでの範囲に形成された第2導電型の前記深層領域と
を有し、
前記光電変換素子の前記第1導電型領域は、
前記光電変換素子の前記第2導電型領域から、前記側面分離部の前記表面領域と同じ深さまでの範囲に形成された第1導電型の前記表面領域と、
前記側面分離部の前記深層領域が形成される深さ範囲と同じ深さの範囲に形成された第1導電型の前記深層領域と
を有し、
前記第1導電型の前記深層領域の不純物の濃度は、
全体的に前記第1導電型の表面領域より低く、前記前記第1導電型の表面領域に近い部分より前記第1導電型の表面領域から離れた部分の濃度が低くなる濃度分布を有する
請求項1記載の固体撮像装置。 - 前記固体撮像装置は、
前記深層領域が形成される範囲より前記半導体基板の一面側から離間する深さ位置において、前記光電変換素子および前記側面分離部の全体と重ねて形成される底面分離部
を有する請求項1から7のいずれか一項記載の固体撮像装置。 - 固体撮像装置と、
被写体を前記固体撮像装置に結像する光学系と
を有し、
前記固体撮像装置は、
半導体基板と、
前記半導体基板に形成される複数の光電変換素子と、
前記半導体基板に形成され、前記複数の光電変換素子の少なくとも側面部分を互いに分離する側面分離部と
を有し、
前記光電変換素子および前記側面分離部の少なくとも一方は、
前記半導体基板の一面側から離間する所定の深さに形成された深層領域と、
前記深層領域についての前記半導体基板の一面側に形成された表面領域と
を有し、
前記深層領域の不純物の濃度は、
全体的に前記表面領域より低く、前記表面領域に近い部分より前記表面領域から離れた部分の濃度が低くなる濃度分布を有する
撮像装置。 - 半導体基板と、前記半導体基板に形成される複数の光電変換素子と、前記半導体基板に形成され、前記複数の光電変換素子の少なくとも側面部分を互いに分離する側面分離部とを有する固体撮像装置についての、前記光電変換素子または前記側面分離部を形成するためのステップとして、
前記半導体基板の一面側の上に所定のパターンの第1被覆膜を形成するステップと、
前記半導体基板の一面側から不純物をイオン注入するステップと、
前記半導体基板の一面側の上に、前記第1被覆膜より薄い第2被覆膜を形成するステップと、
薄い前記第2被覆膜を用いて前記半導体基板の一面側から不純物を追加するステップと
を有し、
前記一連のステップにより形成された前記光電変換素子または前記側面分離部は、
前記イオン注入するステップにより、前記半導体基板の一面側から離間する所定の深さに形成された高濃度分離領域と、
前記イオン注入するステップにより、前記高濃度分離領域より浅い深さの範囲に形成され、前記高濃度分離領域より不純物濃度が低い深層領域と、
前記不純物を追加するステップにより、前記半導体基板の一面側から、前記深層領域までの範囲に形成され、前記深層領域より不純物濃度が高い表面領域と
を有し、
前記深層領域の不純物の濃度が、
前記表面領域に近い部分より前記表面領域から離れた部分の濃度が低くなる濃度分布を有する
固体撮像装置の製造方法。 - 前記第1被覆膜の高さは、
前記半導体基板の一面側から、前記高濃度分離領域が形成される位置までの深さ以上の長さに形成され、
前記高濃度分離領域および前記深層領域は、
1回のイオン注入処理により形成され、
前記深層領域は、
前記表面領域から離れるほど濃度が低くなる滑らかな濃度分布を有する
請求項10記載の固体撮像装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009233222A JP2011082329A (ja) | 2009-10-07 | 2009-10-07 | 固体撮像装置、撮像装置および固体撮像装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009233222A JP2011082329A (ja) | 2009-10-07 | 2009-10-07 | 固体撮像装置、撮像装置および固体撮像装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011082329A true JP2011082329A (ja) | 2011-04-21 |
Family
ID=44076079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009233222A Pending JP2011082329A (ja) | 2009-10-07 | 2009-10-07 | 固体撮像装置、撮像装置および固体撮像装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011082329A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012244125A (ja) * | 2011-05-24 | 2012-12-10 | Toshiba Corp | 固体撮像装置及びその製造方法 |
JP2015050389A (ja) * | 2013-09-03 | 2015-03-16 | キヤノン株式会社 | 固体撮像装置の製造方法 |
JP2018014409A (ja) * | 2016-07-21 | 2018-01-25 | キヤノン株式会社 | 固体撮像素子、固体撮像素子の製造方法、及び撮像システム |
JP2018125347A (ja) * | 2017-01-30 | 2018-08-09 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
JP2018206917A (ja) * | 2017-06-02 | 2018-12-27 | キヤノン株式会社 | 固体撮像装置、撮像システム及び移動体 |
WO2021039954A1 (ja) * | 2019-08-30 | 2021-03-04 | 凸版印刷株式会社 | 光電変換素子、撮像素子、および撮像システム |
-
2009
- 2009-10-07 JP JP2009233222A patent/JP2011082329A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012244125A (ja) * | 2011-05-24 | 2012-12-10 | Toshiba Corp | 固体撮像装置及びその製造方法 |
JP2015050389A (ja) * | 2013-09-03 | 2015-03-16 | キヤノン株式会社 | 固体撮像装置の製造方法 |
JP2018014409A (ja) * | 2016-07-21 | 2018-01-25 | キヤノン株式会社 | 固体撮像素子、固体撮像素子の製造方法、及び撮像システム |
JP7013119B2 (ja) | 2016-07-21 | 2022-01-31 | キヤノン株式会社 | 固体撮像素子、固体撮像素子の製造方法、及び撮像システム |
JP2018125347A (ja) * | 2017-01-30 | 2018-08-09 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
JP2018206917A (ja) * | 2017-06-02 | 2018-12-27 | キヤノン株式会社 | 固体撮像装置、撮像システム及び移動体 |
WO2021039954A1 (ja) * | 2019-08-30 | 2021-03-04 | 凸版印刷株式会社 | 光電変換素子、撮像素子、および撮像システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6862298B6 (ja) | 固体撮像装置及び電子機器 | |
JP5493669B2 (ja) | 固体撮像装置、撮像装置、および固体撮像装置の製造方法 | |
JP2023078261A (ja) | 固体撮像装置 | |
CN107425022B (zh) | 固态成像装置和电子设备 | |
JP5471174B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
CN103117289B (zh) | 固体摄像元件、固体摄像元件制造方法和电子设备 | |
WO2014141900A1 (ja) | 固体撮像素子およびその製造方法、並びに電子機器 | |
TW201630173A (zh) | 固體攝像裝置及固體攝像裝置之製造方法 | |
US20160284746A1 (en) | Solid-state imaging device and method for manufacturing the same | |
JP2016127264A (ja) | 固体撮像素子およびその製造方法、並びに電子機器 | |
JP2010129548A (ja) | 固体撮像装置および電子機器 | |
JP2011082329A (ja) | 固体撮像装置、撮像装置および固体撮像装置の製造方法 | |
JP2010114275A (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び電子機器 | |
KR101476035B1 (ko) | 고체 촬상 장치의 제조 방법 및 고체 촬상 장치 | |
JP2017055050A (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
JP2016139660A (ja) | 固体撮像装置 | |
JP2015220255A (ja) | 裏面照射型cmos型撮像素子、及び、裏面照射型cmos型撮像素子の製造方法 | |
US8618623B2 (en) | Solid-state image pickup device and method for manufacturing same, and image pickup apparatus | |
JP2011114150A (ja) | 固体撮像装置、撮像装置、および固体撮像装置の製造方法 | |
US9876041B2 (en) | Solid-state imaging device and method of manufacturing the same | |
JP2015099862A (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
JP2013131516A (ja) | 固体撮像装置、固体撮像装置の製造方法、及び、電子機器 | |
JP6682674B2 (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
JP2011071756A (ja) | 固体撮像素子及びその製造方法並びに撮像装置 | |
WO2013143442A1 (zh) | 成像装置及成像方法 |