JP2011077602A - 画像転送装置および画像形成装置 - Google Patents
画像転送装置および画像形成装置 Download PDFInfo
- Publication number
- JP2011077602A JP2011077602A JP2009224067A JP2009224067A JP2011077602A JP 2011077602 A JP2011077602 A JP 2011077602A JP 2009224067 A JP2009224067 A JP 2009224067A JP 2009224067 A JP2009224067 A JP 2009224067A JP 2011077602 A JP2011077602 A JP 2011077602A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- image
- circuit
- control signal
- error check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Facsimiles In General (AREA)
Abstract
【課題】 受信側での画像制御信号のエラー検出を可能とする。
【解決手段】 この画像転送装置は、画像信号、および画像信号から画像を再生する際に使用される画像制御信号を伝送する信号線3と、画像制御信号から所定の演算で画像制御信号のエラーチェック信号を生成し、画像信号、画像制御信号およびエラーチェック信号を多重化して信号線に出力する送信回路12と、多重化された画像信号、画像制御信号およびエラーチェック信号を分離し、エラーチェック信号に基づいて画像制御信号にエラーが発生しているか否かを判定する受信回路22とを備える。
【選択図】 図1
【解決手段】 この画像転送装置は、画像信号、および画像信号から画像を再生する際に使用される画像制御信号を伝送する信号線3と、画像制御信号から所定の演算で画像制御信号のエラーチェック信号を生成し、画像信号、画像制御信号およびエラーチェック信号を多重化して信号線に出力する送信回路12と、多重化された画像信号、画像制御信号およびエラーチェック信号を分離し、エラーチェック信号に基づいて画像制御信号にエラーが発生しているか否かを判定する受信回路22とを備える。
【選択図】 図1
Description
本発明は、画像転送装置および画像形成装置に関するものである。
画像信号を転送する際にノイズなどによりエラーが発生すると、受信側で画像の再生が困難となる場合がある。このため、受信側で画像信号のエラー検出およびエラー訂正を行う技術が各種提案されている(例えば特許文献1参照)。
また、近年、電子機器内で画像信号を高速で転送するための集積回路が開発されている。例えば、そのような集積回路で画像信号を転送する規格として、フラットパネルディスプレイリンク方式がある。
画像信号を転送する場合、画像信号とともに、画像信号の再生時に使用する画像制御信号(同期信号など)を転送することが多い。上述のエラー検出およびエラー訂正では、画像制御信号のエラー検出およびエラー訂正は考慮されておらず、画像制御信号にエラーが発生すると、画像の再生が困難となってしまう。
本発明は、上記の問題に鑑みてなされたものであり、受信側での画像制御信号のエラー検出を可能とする画像転送装置および画像形成装置を得ることを目的とする。
上記の課題を解決するために、本発明では以下のようにした。
本発明に係る画像転送装置は、画像信号、および画像信号から画像を再生する際に使用される画像制御信号を伝送する信号線と、画像制御信号から所定の演算で画像制御信号のエラーチェック信号を生成し、画像信号、画像制御信号およびエラーチェック信号を多重化して信号線に出力する送信回路と、多重化された画像信号、画像制御信号およびエラーチェック信号を分離し、エラーチェック信号に基づいて画像制御信号にエラーが発生しているか否かを判定する受信回路とを備える。
これにより、画像信号などの受信側で画像制御信号のエラー検出を行うことができる。
また、本発明に係る画像転送装置は、上記の画像転送装置に加え、次のようにしてもよい。この場合、送信回路は、所定の信号数の信号を多重化する多重化回路を備え、受信回路は、多重化されている信号を所定の信号数の信号に分離する分離回路を備える。そして、多重化回路は、画像信号および画像制御信号の信号数が信号線の伝送チャンネル数より少ない場合に、残りの伝送チャンネルを使用して、エラーチェック信号を多重化する。
これにより、エラー検出のために別の信号線を設けることなく、画像信号などの受信側で画像制御信号のエラー検出を行うことができる。
また、本発明に係る画像転送装置は、上記の画像転送装置のいずれかに加え、次のようにしてもよい。この場合、多重化回路は、フラットパネルディスプレイリンク方式で画像信号、画像制御信号およびエラーチェック信号を多重化して信号線に出力し、分離回路は、フラットパネルディスプレイリンク方式で多重化された画像信号、画像制御信号およびエラーチェック信号を分離する。
また、本発明に係る画像転送装置は、上記の画像転送装置のいずれかに加え、次のようにしてもよい。この場合、多重化回路は、28ビットの信号を多重化し、画像信号は、24ビットの信号であり、画像制御信号は、3ビットの信号であり、エラーチェック信号は、1ビットの信号である。
また、本発明に係る画像転送装置は、上記の画像転送装置のいずれかに加え、次のようにしてもよい。この場合、受信回路は、送信回路と同一の演算で、画像制御信号からエラーチェック信号を生成し、送信回路から受信されたエラーチェック信号と当該受信回路で生成したエラーチェック信号とを比較してエラーチェック信号に基づいて画像制御信号にエラーが発生しているか否かを判定する。
また、本発明に係る画像転送装置は、上記の画像転送装置のいずれかに加え、次のようにしてもよい。この場合、受信回路は、エラーチェック信号に基づいて画像制御信号にエラーが発生していると判定した場合、エラーが発生している画像制御信号の代わりに、1つ前に受信した画像制御信号を出力する。
本発明に係る画像形成装置は、上述の画像転送装置のいずれかを備える。
これにより、画像形成装置内で画像データを転送する際に、画像信号などの受信側で画像制御信号のエラー検出を行うことができる。
本発明に係る画像形成装置は、上記の画像形成装置に加え、次のようにしてもよい。この場合、送信回路は、スキャナを使用してスキャン画像データを生成する回路群を有する第1回路基板に備えられ、受信回路は、スキャン画像データに対する画像処理を実行する回路群を有する第2回路基板に備えられ、送信回路は、スキャン画像データを画像信号および画像制御信号として、第1回路基板から第2回路基板へ転送する。
本発明によれば、画像信号などの受信側で画像制御信号のエラー検出を行う画像転送装置および画像形成装置を得ることができる。
以下、図に基づいて本発明の実施の形態を説明する。
図1は、本発明の実施の形態に係る画像転送装置の構成を示すブロック図である。
図1に示す画像転送装置は、回路基板1と、回路基板2と、回路基板1,2を接続する信号線3とを有する。回路基板1には、所定の処理を行う回路群11と、送信回路12とが設けられており、回路基板2には、所定の処理を行う回路群21と、受信回路22とが設けられている。回路基板1の回路群11から回路基板2の回路群21へ画像データを転送する場合、送信回路12が、所定の方式で信号線3を介して画像データを受信回路22に転送する。このとき、信号線3は、画像信号、および画像信号から画像を再生する際に使用される画像制御信号を伝送する。
この画像転送装置は、例えばスキャナ、複合機などの画像形成装置に内蔵され、回路群11は、スキャナを使用してスキャン画像データを生成し、回路群21は、そのスキャン画像データに対する画像処理を実行する。そして、送信回路12は、スキャン画像データを画像信号および画像制御信号として、回路基板1から回路基板2へ転送する。
送信回路12は、画像制御信号から所定の演算で画像制御信号のエラーチェック信号を生成し、画像信号、画像制御信号およびエラーチェック信号を多重化して信号線に出力する。
図2は、図1における送信回路12の構成を示す回路図である。図2に示すように、送信回路12は、多重化回路31と、XOR回路32とを有する。多重化回路31としては、例えば、ナショナルセミコンダクタ社の「DS09CF383B +3.3V Programmable LVDS Transmitter 24−bit Flat Panel Display (FPD) Link−65 MHz」を使用することができる。
多重化回路31は、所定の信号数の信号を多重化する。この実施の形態では、28ビットのパラレル信号を、フラットパネルディスプレイリンク(FPD−LINK)方式で多重化し、4ビットのシリアル信号として、4本の信号線3に出力することができる。つまり、この実施の形態では、送信回路12は、28の伝送チャンネルを設けて、4本の信号線3で、28ビットの信号を転送することができる。
XOR回路32は、画像制御信号のパリティを演算し、1ビットのエラーチェック信号として出力する。この実施の形態では、1ビットの水平同期信号HSYNC、1ビットの垂直同期信号VSYNC、および1ビットのデータイネーブル信号DATA_ENABLEが画像制御信号であり、XOR回路32は、これらの3つの信号の排他的論理和をパリティとして演算する。したがって、多重化回路31は、RGB各8ビットの画像信号と、3ビットの画像制御信号と、1ビットのエラーチェック信号を多重化して、4ビットのシリアル信号を出力する。
多重化回路31は、画像信号および画像制御信号の信号数(ここでは、27)が信号線の伝送チャンネル数(ここでは28)より少ないので、残りの伝送チャンネルを使用してエラーチェック信号を多重化する。
また、受信回路22は、信号線3からシリアル信号を受信し、多重化された画像信号、画像制御信号およびエラーチェック信号を分離し、エラーチェック信号に基づいて画像制御信号にエラーが発生しているか否かを判定する。
図3は、図1における受信回路22の構成を示す回路図である。図3に示すように、受信回路22は、分離回路51、XOR回路52、比較回路53、セレクタ54および保持回路55を有する。分離回路51としては、例えば、ナショナルセミコンダクタ社の「DS09CF386 +3.3V LVDS Receiver 24−bit Flat Panel Display (FPD) Link−85 MHz」を使用することができる。
分離回路51は、多重化されている信号を所定の信号数の信号に分離する。この実施の形態では、4ビットのシリアル信号を28ビットのパラレル信号に、フラットパネルディスプレイリンク(FPD−LINK)方式で分離する。この実施の形態では、多重化されている24ビットの画像信号、3ビットの画像制御信号および1ビットのエラーチェック信号が分離され、28ビットのパラレル信号として出力される。
XOR回路52は、分離された画像制御信号のパリティを演算し、1ビットのエラーチェック信号として出力する。この実施の形態では、1ビットの水平同期信号HSYNC、1ビットの垂直同期信号VSYNC、および1ビットのデータイネーブル信号DATA_ENABLEが画像制御信号であり、XOR回路52は、これらの3つの信号の排他的論理和をパリティとして演算する。
比較回路53は、送信回路12から受信されたエラーチェック信号ERROR_CHECKと受信回路22で生成したエラーチェック信号とを比較してエラーチェック信号に基づいて画像制御信号にエラーが発生しているか否かを判定する。比較回路53は、比較結果に応じた1ビットの値をセレクタ54へ出力する。
セレクタ54は、比較回路53の出力値に応じて、2つのエラーチェック信号の値が同一である場合(つまり、画像制御信号にエラーが発生していない場合)には、分離回路3からの3ビットの画像制御信号を出力し、2つのエラーチェック信号の値が同一ではない場合(つまり、画像制御信号にエラーが発生している場合)には、保持回路55に保持されている1クロック前の3ビットの画像制御信号を出力する。
保持回路55は、所定のクロックで動作し、セレクタ54の出力値(3ビット)を保持し、クロックの周期ごとに、保持している値をセレクタ54の出力値で更新する。保持回路55は、例えばDフリップフロップなどで構成される。
次に、上記装置の動作について説明する。
回路基板1の回路群11から回路基板2の回路群21へ画像データを転送する場合、回路群11は、送信回路12へ画像信号(この実施の形態では24ビット)および画像制御信号(この実施の形態では3ビット)を供給する。
送信回路12では、XOR回路32は、画像制御信号からエラーチェック信号を生成し、多重化回路31は、画像信号、画像制御信号およびエラーチェック信号を、所定のクロックに同期して多重化する。
このようにして、画像データが、画像信号、画像制御信号およびエラーチェック信号として、送信回路12から信号線3へ出力される。
受信回路22では、分離回路51が、信号線3から4つのシリアル信号を受信し、画像信号、画像制御信号およびエラーチェック信号へ分離する。画像信号は、回路群21に出力される。画像制御信号は、XOR回路52およびセレクタ54に出力される。
そして、XOR回路52は、分離された画像制御信号からエラーチェック信号を生成する。比較回路53は、分離されたエラーチェック信号の値と、XOR回路52により生成されたエラーチェック信号の値が同一であるか否かを判定し、その判定結果(つまり、比較結果)をセレクタ54へ供給する。この実施の形態では、比較回路53の出力値は、2つのエラーチェック信号の値が同一である場合には1とされ、2つのエラーチェック信号の値が異なる場合には0とされる。
セレクタ54は、比較回路53の出力値が1である場合(つまり、エラーが発生していない場合)には、分離された画像制御信号をそのまま回路群21に出力する。一方、セレクタ54は、比較回路53の出力値が0である場合(つまり、エラーが発生している場合)には、保持回路55に保持されている1クロック前の画像制御信号を回路群21に出力する。なお、画像制御信号は、時間的変化が少ないため、1クロック前の値を使用しても、問題が発生しにくい。
以上のように、上記実施の形態に係る画像転送装置は、画像信号、および画像信号から画像を再生する際に使用される画像制御信号を伝送する信号線3と、画像制御信号から所定の演算で画像制御信号のエラーチェック信号を生成し、画像信号、画像制御信号およびエラーチェック信号を多重化して信号線に出力する送信回路12と、多重化された画像信号、画像制御信号およびエラーチェック信号を分離し、エラーチェック信号に基づいて画像制御信号にエラーが発生しているか否かを判定する受信回路22とを備える。
これにより、画像信号などの受信側で画像制御信号のエラー検出を行うことができる。
なお、上述の実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。
例えば、上記実施の形態では、エラーチェック信号の値として画像制御信号のパリティを使用しているが、他のコードを使用するようにしてもよい。
本発明は、例えば、プリンタ、スキャナ、複合機などの画像形成装置内部での画像信号およびその付随信号の転送に適用可能である。
1 回路基板(第1回路基板の一例)
2 回路基板(第2回路基板の一例)
3 信号線
12 送信回路
22 受信回路
31 多重化回路
51 分離回路
2 回路基板(第2回路基板の一例)
3 信号線
12 送信回路
22 受信回路
31 多重化回路
51 分離回路
Claims (8)
- 画像信号、および前記画像信号から画像を再生する際に使用される画像制御信号を伝送する信号線と、
前記画像制御信号から所定の演算で前記画像制御信号のエラーチェック信号を生成し、前記画像信号、前記画像制御信号および前記エラーチェック信号を多重化して前記信号線に出力する送信回路と、
多重化された前記画像信号、前記画像制御信号および前記エラーチェック信号を分離し、前記エラーチェック信号に基づいて前記画像制御信号にエラーが発生しているか否かを判定する受信回路と、
を備えることを特徴とする画像転送装置。 - 前記送信回路は、所定の信号数の信号を多重化する多重化回路を備え、
前記受信回路は、多重化されている信号を前記所定の信号数の信号に分離する分離回路を備え、
前記多重化回路は、前記画像信号および前記画像制御信号の信号数が前記信号線の伝送チャンネル数より少ない場合に、残りの伝送チャンネルを使用して前記エラーチェック信号を多重化すること、
を特徴とする請求項1記載の画像転送装置。 - 前記多重化回路は、フラットパネルディスプレイリンク方式で前記画像信号、前記画像制御信号および前記エラーチェック信号を多重化して前記信号線に出力し、
前記分離回路は、フラットパネルディスプレイリンク方式で多重化された前記画像信号、前記画像制御信号および前記エラーチェック信号を分離すること、
を特徴とする請求項2記載の画像転送装置。 - 前記多重化回路は、28ビットの信号を多重化し、
前記画像信号は、24ビットの信号であり、
前記画像制御信号は、3ビットの信号であり、
前記エラーチェック信号は、1ビットの信号であること、
を特徴とする請求項3記載の画像転送装置。 - 前記受信回路は、前記送信回路と同一の演算で、前記画像制御信号からエラーチェック信号を生成し、前記送信回路から受信された前記エラーチェック信号と当該受信回路で生成したエラーチェック信号とを比較して前記エラーチェック信号に基づいて前記画像制御信号にエラーが発生しているか否かを判定することを特徴とする請求項1記載の画像転送装置。
- 前記受信回路は、前記エラーチェック信号に基づいて前記画像制御信号にエラーが発生していると判定した場合、エラーが発生している前記画像制御信号の代わりに、1つ前に受信した前記画像制御信号を出力することを特徴とする請求項1記載の画像転送装置。
- 請求項1から請求項6のうちのいずれか1項記載の画像転送装置を備えることを特徴とする画像形成装置。
- 前記送信回路は、スキャナを使用してスキャン画像データを生成する回路群を有する第1回路基板に備えられ、
前記受信回路は、前記スキャン画像データに対する画像処理を実行する回路群を有する第2回路基板に備えられ、
前記送信回路は、前記スキャン画像データを前記画像信号および前記画像制御信号として、前記第1回路基板から前記第2回路基板へ転送すること、
を特徴とする請求項7記載の画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009224067A JP2011077602A (ja) | 2009-09-29 | 2009-09-29 | 画像転送装置および画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009224067A JP2011077602A (ja) | 2009-09-29 | 2009-09-29 | 画像転送装置および画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011077602A true JP2011077602A (ja) | 2011-04-14 |
Family
ID=44021164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009224067A Pending JP2011077602A (ja) | 2009-09-29 | 2009-09-29 | 画像転送装置および画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011077602A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015144392A (ja) * | 2014-01-31 | 2015-08-06 | ローム株式会社 | シリアルデータの送信回路および受信回路、それらを用いた伝送システム、電子機器、シリアルデータの伝送方法 |
JP2015144391A (ja) * | 2014-01-31 | 2015-08-06 | ローム株式会社 | 画像データの受信回路およびそれを用いた電子機器、画像データの伝送方法 |
-
2009
- 2009-09-29 JP JP2009224067A patent/JP2011077602A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015144392A (ja) * | 2014-01-31 | 2015-08-06 | ローム株式会社 | シリアルデータの送信回路および受信回路、それらを用いた伝送システム、電子機器、シリアルデータの伝送方法 |
JP2015144391A (ja) * | 2014-01-31 | 2015-08-06 | ローム株式会社 | 画像データの受信回路およびそれを用いた電子機器、画像データの伝送方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2168373B1 (en) | Data transmission apparatus with information skew and redundant control information and method | |
JP6325263B2 (ja) | 画像データの受信回路およびそれを用いた電子機器、画像データの伝送方法 | |
US9503253B2 (en) | Serial data transmission circuit and reception circuit, transmission system using the same, electronic device, and serial data transmission method | |
CN104918003A (zh) | 多摄像机同步*** | |
US8659647B2 (en) | Image pickup device and image pickup system with bit value inversion | |
JP2011077602A (ja) | 画像転送装置および画像形成装置 | |
JP2015080702A (ja) | 内視鏡装置 | |
US10057524B2 (en) | Image capturing apparatus | |
JP6414702B2 (ja) | 画像処理装置 | |
JP2007110215A (ja) | 受信装置、受信方法および受信装置を用いた電子機器 | |
JP2006217502A (ja) | 画像伝送システム | |
JP6576185B2 (ja) | 画像データの送信回路およびそれを用いた電子機器、画像データの伝送システム | |
JP4579872B2 (ja) | 調歩同期式通信装置、調歩同期式通信方法 | |
JP2010252167A (ja) | 送信データ生成方法、受信データ処理方法、送信側データ処理装置、受信側データ処理装置および画像形成装置 | |
JP2003318741A (ja) | 通信システム | |
JP2010161630A (ja) | エラー付加装置 | |
US8645781B2 (en) | TMDS receiver system and BIST method thereof | |
JP4878303B2 (ja) | 画像転送システム | |
JP2011103595A (ja) | デスキュー回路及びエラー測定装置 | |
JP2020096281A (ja) | 撮像装置、データ処理装置およびデータ処理方法 | |
JP2017183893A (ja) | リカバリ回路およびリカバリ方法 | |
JPH05153425A (ja) | フレーム同期装置 | |
JP2006311326A (ja) | データ伝送回路、データ伝送方法、データ送信装置、及び、データ受信装置 | |
JP2012095104A (ja) | Oor試験用パターン挿入回路及びoor試験用パターン挿入方法 | |
JP2014110855A (ja) | 内視鏡装置 |