JP2011071303A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011071303A
JP2011071303A JP2009220901A JP2009220901A JP2011071303A JP 2011071303 A JP2011071303 A JP 2011071303A JP 2009220901 A JP2009220901 A JP 2009220901A JP 2009220901 A JP2009220901 A JP 2009220901A JP 2011071303 A JP2011071303 A JP 2011071303A
Authority
JP
Japan
Prior art keywords
film
resin particles
silicon film
polycrystalline silicon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009220901A
Other languages
English (en)
Inventor
Hajime Eda
元 江田
Yukiteru Matsui
之輝 松井
Atsushi Shigeta
厚 重田
Takatoshi Ono
高稔 小野
Satoko Seta
聡子 瀬田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009220901A priority Critical patent/JP2011071303A/ja
Priority to US12/781,393 priority patent/US8114776B2/en
Publication of JP2011071303A publication Critical patent/JP2011071303A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】CMPのストッパ膜として多結晶シリコン膜を用いた場合においても、多結晶シリコン膜の表面に発生するスクラッチを低減させる。
【解決手段】半導体基板11上に形成された多結晶シリコン膜13をストッパ膜としてシリコン酸化膜15を化学的機械的研磨にて平坦化する半導体装置の製造方法において、多結晶シリコン膜13の上層には表面改質膜13aが形成され、化学的機械的研磨のスラリ8には、セリア砥粒21と、界面活性剤と、カチオン性またはアニオン性の官能基を有する樹脂粒子22、23が含有されている。
【選択図】 図3

Description

本発明は半導体装置の製造方法に関し、特に、CMP工程においてシリコン膜をストッパ膜としてシリコン酸化膜を研磨する方法に適用して好適なものである。
多層配線プロセスや素子分離の形成工程において、表面を平坦化する工程として、CMP(化学的機械研磨)法が多用されている。素子分離構造においては、研磨終了のタイミングを自動検知するためにストッパ膜が使用される。このストッパ膜の材料として検知性能および研磨後の表面状態などの観点からシリコン窒化膜が多用されている。
また、例えば、特許文献1には、シリコン窒化膜を省略し、下地の多結晶シリコン膜をストッパ膜として使用する方法が開示されている。
しかしながら、ストッパ膜としてシリコン窒化膜を用いる方法では、CMP工程の後にシリコン窒化膜を除去する必要があり、工程数が増加するという問題があった。
また、特許文献1に開示された方法では、多結晶シリコン膜の表面が研磨粒子にて頻繁に擦られることから、多結晶シリコン膜の表面のスクラッチが増加し、その多結晶シリコン膜を用いてデバイスを作成すると、デバイス性能の悪化が見込まれるという問題があった。
特開2008−226935号公報
本発明の目的は、CMPのストッパ膜としてシリコン膜を用いた場合においても、シリコン膜の表面に発生するスクラッチを低減させることが可能な半導体装置の製造方法を提供することである。
本発明の一態様によれば、半導体基板上に形成されたシリコン膜をストッパ膜としてシリコン酸化膜を化学的機械的研磨にて平坦化する半導体装置の製造方法において、前記シリコン膜の上層には前記シリコン膜の表面を親水化する表面改質膜が形成され、前記化学的機械的研磨のスラリには、酸化セリウム粒子と、界面活性剤と、カチオン性またはアニオン性の官能基を有する樹脂粒子が含有されていることを特徴とする半導体装置の製造方法を提供する。
本発明によれば、CMPのストッパ膜として晶シリコン膜を用いた場合においても、シリコン膜の表面に発生するスクラッチを低減させることが可能となる。
図1は、本発明の一実施形態に係るCMP工程に使用される研磨装置の概略構成を示す断面図。 図2は、本発明の一実施形態に係る半導体装置の製造方法を示す断面図。 図3は、本発明の一実施形態に係る研磨時における樹脂粒子の挙動を示す断面図。 図4は、本発明の実施例に係る多結晶シリコン膜のスクラッチ数を比較例とともに示す図。
以下、本発明の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
図1は、本発明の一実施形態に係るCMP工程に使用される研磨装置の概略構成を示す断面図である。
図1において、研磨装置1には、ウェハ3を載置する研磨テーブル2、ウェハ3を研磨テーブル2上に押し当てる研磨ヘッド4、研磨テーブル2上にスラリ8を供給するノズル7が設けられている。なお、ウェハ3には、半導体基板を用いることができ、その半導体基板上には、被研磨体としてのシリコン酸化膜およびストッパ膜としての多結晶シリコン膜を形成することができる。ここで、この多結晶シリコン膜の上層には、その多結晶シリコン膜の表面を親水化する表面改質膜が形成されている。なお、表面改質膜は、例えば、多結晶シリコン膜の上層の酸化処理またはアニール処理にて形成されたシリコン酸化膜を用いることができる。
また、スラリ8には、酸化セリウム粒子と、界面活性剤と、カチオン性またはアニオン性の官能基を有する樹脂粒子が含有されている。なお、界面活性剤としては、例えば、ポリアクリル酸アンモニウムなどのポリカルボン酸またはその塩を用いることができる。また、界面活性剤は、低濃度では酸化セリウム粒子の分散性を低下させ、高濃度では酸化セリウム粒子と吸着して、研磨レートを抑制するため、0.001〜0.3質量%の範囲内に設定することが好ましい。また、樹脂粒子としては、例えば、PST(ポリスチレン)系樹脂粒子またはPMMA(ポリメチルメタクリレート)系樹脂粒子を用いることができる。また、樹脂粒子は、低濃度では保護効果が十分に得られず、高濃度では研磨レートを必要以上に抑制するため、樹脂粒子の濃度は0.01〜10質量%の範囲内、樹脂粒子の粒径は50〜10000Åの範囲内に設定することが好ましい。
また、官能基は、カルボン酸型、スルホン酸型、硫酸エステル型、リン酸エステル型、アミン塩型、第4級アンモニウム塩型、エーテル型、エステル型、アルカノールアミド型、カルボキシベタイン型、グリシン型官能基から選択することができ、好ましくは、カチオン性の官能基としては、アミン塩型を用いることができ、アニオン性の官能基としては、カルボン塩型またはスルホン塩型を用いることができる。また、スラリ8中の酸化セリウム粒子は、低濃度では研磨レートが低く、高濃度では過剰レートとなり、スクラッチの増加も懸念されるため、スラリ8中の酸化セリウム粒子の濃度は0.1〜10質量%の範囲内に設定することが好ましい。また、スラリ8は、低流量では研磨レートや平坦性の悪化が懸念され、高流量では消耗量の増加が懸念されるため、スラリ8の流量は80〜400ml/minの範囲内に設定することが好ましい。
また、研磨テーブル2上には研磨パッド2aが配置され、研磨パッド2a上には、研磨パッド2aの目立てを行うドレッサ6bが配置されている。そして、ドレッサ6bは、ドレッサヘッド6aにて研磨パッド2a上に押し当て可能とされている。なお、研磨パッド2aの材料は、ポリウレタンを用いることができ、弾性率やグルーブパターンによらず樹脂粒子との相互作用が期待できる。また、研磨パッド2aの弾性率およびカットレートを考慮すると、ドレッサ6bの番手は#80〜#300の範囲内に設定することが好ましい。
また、低荷重や低回転では研磨レートが低い上に終点検知が困難になり、高荷重や高回転では平坦性の悪化や、スクラッチの増加が懸念されるため、研磨荷重は150hPa〜500hPa、テーブル回転数およびウェハ回転数は60〜110rpmの範囲内に設定することが好ましい。
そして、ウェハ3上のシリコン酸化膜を平坦化する場合、研磨テーブル2上にウェハ3を配置する。そして、研磨ヘッド4にてウェハ3の表面が研磨パッド2a上に押し当てられた状態で、ノズル7を介してスラリ8を研磨パッド2a上に供給させながら、研磨テーブル2および研磨ヘッド4を回転させる。
そして、多結晶シリコン膜が露出されるまでシリコン酸化膜を薄膜化し、多結晶シリコン膜が露出されると、シリコン酸化膜の研磨を終了する。なお、このシリコン酸化膜は、STI(Shallow Trench Isolation)などの埋め込み絶縁膜や層間絶縁膜として用いることができる。また、この多結晶シリコン膜は、シリコン酸化膜の平坦化後に除去することなくウェハ3上に残すことができ、ゲート電極またはフローティングゲート電極として用いることができる。
ここで、親水性の表面改質膜を多結晶シリコン膜の上層に形成するとともに、酸化セリウム粒子と、界面活性剤と、カチオン性またはアニオン性の官能基を有する樹脂粒子をスラリ8に含有させることにより、表面改質膜を介して多結晶シリコン膜の表面を樹脂粒子にて保護させることが可能となるとともに、樹脂粒子による緩衝効果を得ることができる。このため、硬質性の酸化セリウム粒子がスラリ8に含有されている場合においても、酸化セリウム粒子にて多結晶シリコン膜の表面が強く擦られるのを抑制することができ、CMPのストッパ膜として多結晶シリコン膜を用いた場合においても、多結晶シリコン膜の表面に発生するスクラッチを低減させることが可能となる。この結果、その多結晶シリコン膜を用いて半導体素子を形成した場合においても、特性の劣化を抑制することができ、ストッパ膜としてシリコン窒化膜を形成する工程を省略することが可能となることから、ウェハ3に形成される半導体素子の性能劣化を抑制しつつ、低価格化を図ることができる。
なお、ウェハ3に形成される半導体素子は、例えば、メモリ、システムLSI、高速ロジックLSI、メモリ・ロジック混載LSIなどに用いることができる。
図2は、本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
図2(a)において、例えば、CVD、熱酸化またはラジカル酸化などの方法を用いることにより、半導体基板11上にシリコン酸化膜12を形成する。なお、半導体基板11としては、例えば、シリコン基板を用いることができる。また、シリコン酸化膜12は、例えば、ゲート絶縁膜またはトンネル酸化膜として用いることができる。
次に、CVDなどの方法を用いることにより、シリコン酸化膜12上に多結晶シリコン膜13を形成する。そして、酸素雰囲気中で多結晶シリコン膜13の表面の熱処理を行うことにより、多結晶シリコン膜13の表層に表面改質層13aを形成する。なお、例えば、この時の熱処理の温度は900℃、時間は20秒に設定することができる。また、多結晶シリコン膜13の表層に表面改質層13aを形成する方法としては、Nアニールを用いるようにしてもよいし、パイロ酸化を用いるようにしてもよいし、HCl酸化を用いるようにしてもよい。
次に、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、多結晶シリコン膜13およびシリコン酸化膜12を通して半導体基板11に素子分離溝14を形成する。なお、多結晶シリコン膜13の表層に表面改質層13aを形成するタイミングは、半導体基板11に素子分離溝14を形成する前でもよいし、半導体基板11に素子分離溝14を形成した後でもよい。
次に、図2(b)に示すように、CVDなどの方法を用いることにより、素子分離溝14が埋め込まれるようにして、半導体基板11上の全面にシリコン酸化膜15を堆積する。
次に、図2(c)に示すように、半導体基板11としてのウェハを図1の研磨装置1に載置する。そして、表面改質層13aの表面が露出するまでシリコン酸化膜15を薄膜化し、半導体基板11に素子分離構造を形成する。
なお、図2(c)の工程の後、フォトリソグラフィ技術およびドライエッチング技術を用いて多結晶シリコン膜13をパターニングすることにより、ゲート電極またはフローティングゲート電極を形成するようにしてもよい。
図3は、本発明の一実施形態に係る研磨時における樹脂粒子の挙動を示す断面図である。
図3において、図1のスラリ8には、セリア(酸化セリウム)砥粒21、アニオン性樹脂粒子22およびカチオン性樹脂粒子23が含有されている。また、スラリ8に含有される界面活性剤には、カウンターイオンとして、例えば、NH が含まれている。
また、シリコン酸化膜15の表面は親水性を示す。多結晶シリコン膜13自体は疎水性を示すが、表面改質層13aは親水性を示す。このため、シリコン酸化膜15および表面改質層13aの表面には負電荷24が帯電する。また、セリア砥粒21およびカチオン性樹脂粒子23は正極性を示し、アニオン性樹脂粒子22は負極性を示す。
このため、カチオン性樹脂粒子23は、表面改質層13aの表面に直接吸着し、表面改質層13aの表面を保護することができる。また、アニオン性樹脂粒子22は、NH を介して表面改質層13aの表面に吸着し、表面改質層13aの表面を保護することができる。また、アニオン性樹脂粒子22は、セリア砥粒21の表面に吸着し、表面改質層13aがセリア砥粒21にて直接擦られるのを抑制することができる。
なお、図3では、アニオン性樹脂粒子22およびカチオン性樹脂粒子23の双方がスラリ8に含有されている例を示したが、アニオン性樹脂粒子22およびカチオン性樹脂粒子23のいずれか一方のみがスラリ8に含有されていてもよい。また、上述した実施形態では、ストッパ膜として多結晶シリコン膜を用いる方法を例にとったが、非晶質シリコン膜または連続粒界結晶シリコン膜などを用いるようにしてもよく、ストッパ膜を残してゲート電極やフローティング電極とする場合には、例えば、後工程における熱処理の際にこれらの膜を多結晶シリコン膜に変換することが可能である。
図4は、本発明の実施例に係る多結晶シリコン膜のスクラッチ数を比較例とともに示す図である。なお、図4の実施例1−4および比較例1−4では、共通の研磨条件を以下のように設定した。
研磨装置1 :FREX300E(荏原製作所製)
研磨パッド2a:IC1000(ニッタ・ハース製)
ドレッサ6b :ダイヤモンドドレッサ(ASAHIダイヤモンド製)
研磨荷重 :400hPa
テーブル回転数:60rpm
ウェハ回転数 :60rpm
スラリ流量 :190ml/min
また、図4の実施例1−4および比較例1−4のスラリのベースとして酸化セリウム粒子を5.0質量%含有する昭和電工製スラリを用いた。なお、この昭和電工製スラリには、それ自体に界面活性剤であるポリカルボン酸のアンモニウム塩が含有されている。
(実施例1)
図4において、実施例1では、ストッパ膜として多結晶シリコン膜13を用い、多結晶シリコン膜13の表層に表面改質層13aを形成した。また、スラリ8として、昭和電工製スラリに樹脂粒子を添加し、樹脂粒子としてカチオン性の官能基が付与されたPST系樹脂粒子を用いた。このPST系樹脂粒子は、R04(JSR製)を0.1質量%だけ含有させた。また、界面活性剤の濃度は0.1質量%だった。
この場合、多結晶シリコン膜13の表面は、改質工程により負の電荷を帯びているため、正電荷を持つ樹脂粒子が表面改質層13aに吸着し、表面保護の役割を果たすとともに、樹脂粒子の弾性作用に起因する緩衝効果が得られる。この結果、図3のセリア砥粒21と多結晶シリコン膜13との過度な接触が抑えられ、スクラッチ数の発生を回避できた。
なお、シリコン酸化膜15の表面は親水性を示すが、多結晶シリコン膜13の表面は十分改質されて親水化されたエリアと、まだ改質が不十分で、疎水性としての性質が残るエリアが混在していることが予想される。一方、樹脂粒子は表面官能基がある部分は親水性を示し、無い部分は疎水性を示す。そのため、親水性を示す表面改質層13aには親水基が作用し、改質が不十分な疎水性のエリアには疏水性の部分が作用し、吸着が強固なものとなりやすくなる。
(実施例2)
実施例2では、ストッパ膜として多結晶シリコン膜13を用い、多結晶シリコン膜13の表層に表面改質層13aを形成した。また、スラリ8として、昭和電工製スラリに樹脂粒子を添加し、樹脂粒子としてアニオン性の官能基が付与されたPST系樹脂粒子を用いた。このPST系樹脂粒子は、RST−01(JSR製)を0.1質量%だけ含有させた。また、界面活性剤の濃度は0.1質量%だった。
この場合、樹脂粒子は、スラリ8中に存在する界面活性剤から生じたH、NH などのカウンターイオンを介してウェハ3の表面に吸着し、保護効果を得ることができる。また、樹脂粒子のスラリ8中への分散が弾性率を上げ、緩衝効果を示し、スクラッチが発生しにくい研磨状態にすることが可能である。さらに、アニオン性樹脂粒子22はセリア砥粒21と電気的に吸着しやすい。多結晶シリコン膜13の表面改質により、ウェハ3の表面は負にシフトし、樹脂粒子との吸着によりセリア砥粒21も負側にシフトし、スクラッチの発生を引き起こすセリア砥粒21との過度な接触を抑制できる。
(実施例3、4)
実施例3、4では、実施例1、2の樹脂材料をPSTからPMMAにそれぞれ変更した。このPMMA系樹脂粒子は、実施例3ではR05(JSR製)、実施例4ではR83(JSR製)をそれぞれ0.1質量%だけ含有させた。また、界面活性剤の濃度は0.1質量%だった。この場合でも、実施例1、2と同様の効果が得られ、スクラッチの数を低減することができた。
(比較例1)
比較例1では、スラリ8として、昭和電工製スラリに界面活性剤としてポリアクリル酸アンモニウムを添加したものを用いた。この界面活性剤は、TK75(花王製)を用いた。この時の界面活性剤の濃度は0.5質量%だった。また、研磨粒子との濡れ性がよいシリコン窒化膜をストッパ膜に使用した。この場合、シリコン窒化膜と研磨粒子が親水性であるため、スクラッチはさほど発生しなかったが、ストッパ膜にシリコン窒化膜を用いているため、工程数の増加要因となる。
(比較例2)
比較例2では、疎水性の多結晶シリコン膜を表面改質することなくストッパ膜に使用した以外は比較例1と同様の条件に設定した。この場合、ポリアクリル酸アンモニウムをスラリに添加することで疎水性の多結晶シリコン膜表面にポリアクリル酸アンモニウムが吸着し、多結晶シリコン膜の表面保護の役割を果たすと推測できるが、ストッパ膜がシリコン窒化膜の場合に比べると、スクラッチ数が4000倍以上あった。
(比較例3)
比較例3では、研磨前に多結晶シリコン膜表面の改質を行った以外は比較例2と同様の条件に設定した。多結晶シリコン膜表面の改質により、親水化された多結晶シリコン膜表面の濡れ性が改善され、比較例2に比べてスクラッチ数が減少したものの、ゲート電極として使用するうえで許容範囲外の値だった。
(比較例4)
比較例4では、研磨前に多結晶シリコン膜表面の改質を行わないようにした以外は実施例1と同様の条件に設定した。この場合、樹脂粒子の添加に基づくスラリ自体の弾性率の上昇により、比較例2に比べスクラッチ数の減少を確認できた。ただし、樹脂粒子を添加しただけでは、多結晶シリコン膜の表面自体は疏水性であるため、多結晶シリコン膜の表面保護の役割は期待できず、スクラッチ数は多かった。
1 研磨装置、2 研磨テーブル、2a 研磨パッド、3 ウェハ、4 研磨ヘッド、6a ドレッサヘッド、6b ドレッサ、7 ノズル、8 スラリ、11 半導体基板、12、15 シリコン酸化膜、13 多結晶シリコン膜、13a 表面改質層、14 素子分離溝、21 セリア砥粒、22 アニオン性樹脂粒子、23 カチオン性樹脂粒子、24 負電荷

Claims (5)

  1. 半導体基板上に形成されたシリコン膜をストッパ膜としてシリコン酸化膜を化学的機械的研磨にて平坦化する半導体装置の製造方法において、
    前記シリコン膜の上層には前記シリコン膜の表面を親水化する表面改質膜が形成され、
    前記化学的機械的研磨のスラリには、酸化セリウム粒子と、界面活性剤と、カチオン性またはアニオン性の官能基を有する樹脂粒子が含有されていることを特徴とする半導体装置の製造方法。
  2. 前記表面改質膜は前記シリコン膜の上層の酸化処理にて形成されることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記表面改質膜は前記シリコン膜の上層のアニール処理にて形成されることを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 前記樹脂粒子は、ポリスチレン系樹脂粒子またはポリメチルメタクリレート系樹脂粒子であることを特徴とする請求項1から3のいずれか1項に記載の半導体装置の製造方法。
  5. 前記シリコン膜はゲート電極またはフローティングゲート電極として用いられることを特徴とする請求項1から4のいずれか1項に記載の半導体装置の製造方法。
JP2009220901A 2009-09-25 2009-09-25 半導体装置の製造方法 Pending JP2011071303A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009220901A JP2011071303A (ja) 2009-09-25 2009-09-25 半導体装置の製造方法
US12/781,393 US8114776B2 (en) 2009-09-25 2010-05-17 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009220901A JP2011071303A (ja) 2009-09-25 2009-09-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011071303A true JP2011071303A (ja) 2011-04-07

Family

ID=43780849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009220901A Pending JP2011071303A (ja) 2009-09-25 2009-09-25 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8114776B2 (ja)
JP (1) JP2011071303A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140024634A (ko) * 2012-08-20 2014-03-03 삼성전자주식회사 반도체 소자의 제조 방법
US20150270159A1 (en) * 2014-03-20 2015-09-24 Globalfoundries Inc. Fabrication of semiconductor structures using oxidized polycrystalline silicon as conformal stop layers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075928A (ja) * 2000-05-22 2002-03-15 Samsung Electronics Co Ltd 化学機械的研磨(cmp)工程用スラリー及びこれを用いた半導体素子の製造方法
JP2007258510A (ja) * 2006-03-24 2007-10-04 Toshiba Corp 半導体装置の製造方法
JP2008085133A (ja) * 2006-09-28 2008-04-10 Jsr Corp 化学機械研磨用水系分散体およびその製造方法ならびに化学機械研磨方法
JP2008187191A (ja) * 2008-02-25 2008-08-14 Jsr Corp 化学機械研磨用水系分散体
JP2008226935A (ja) * 2007-03-09 2008-09-25 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5958794A (en) * 1995-09-22 1999-09-28 Minnesota Mining And Manufacturing Company Method of modifying an exposed surface of a semiconductor wafer
JP3676030B2 (ja) * 1997-04-10 2005-07-27 株式会社東芝 研磨パッドのドレッシング方法及び半導体装置の製造方法
US6335479B1 (en) * 1998-10-13 2002-01-01 Dai Nippon Printing Co., Ltd. Protective sheet for solar battery module, method of fabricating the same and solar battery module
US6749714B1 (en) * 1999-03-30 2004-06-15 Nikon Corporation Polishing body, polisher, polishing method, and method for producing semiconductor device
CN100548576C (zh) * 2003-04-25 2009-10-14 Jsr株式会社 抛光垫和化学机械抛光方法
JP5203575B2 (ja) * 2005-05-04 2013-06-05 ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー. コーティング組成物
JP2007157841A (ja) 2005-12-01 2007-06-21 Toshiba Corp Cmp用水系分散液、研磨方法、および半導体装置の製造方法
JP2009004727A (ja) 2007-05-23 2009-01-08 Hitachi Chem Co Ltd 半導体絶縁膜用cmp研磨剤及び基板の研磨方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075928A (ja) * 2000-05-22 2002-03-15 Samsung Electronics Co Ltd 化学機械的研磨(cmp)工程用スラリー及びこれを用いた半導体素子の製造方法
JP2007258510A (ja) * 2006-03-24 2007-10-04 Toshiba Corp 半導体装置の製造方法
JP2008085133A (ja) * 2006-09-28 2008-04-10 Jsr Corp 化学機械研磨用水系分散体およびその製造方法ならびに化学機械研磨方法
JP2008226935A (ja) * 2007-03-09 2008-09-25 Fujitsu Ltd 半導体装置の製造方法
JP2008187191A (ja) * 2008-02-25 2008-08-14 Jsr Corp 化学機械研磨用水系分散体

Also Published As

Publication number Publication date
US20110076833A1 (en) 2011-03-31
US8114776B2 (en) 2012-02-14

Similar Documents

Publication Publication Date Title
JP3650750B2 (ja) シリコンウェハの表面ポリッシング法
US8703004B2 (en) Method for chemical planarization and chemical planarization apparatus
US20090258493A1 (en) Semiconductor device manufacturing method
JP2007258510A (ja) 半導体装置の製造方法
JP3974127B2 (ja) 半導体装置の製造方法
KR100578596B1 (ko) 화학기계적 연마용 슬러리 조성물, 이를 이용한반도체소자의 표면 평탄화 방법 및 슬러리 조성물의선택비 제어방법
SG148912A1 (en) Chemical mechanical polishing slurry composition for polishing phase- change memory device and method for polishing phase-change memory device using the same
KR20190057294A (ko) 표면 처리 조성물, 그리고 이를 사용한 표면 처리 방법 및 반도체 기판의 제조 방법
US20080182413A1 (en) Selective chemistry for fixed abrasive cmp
JP2011071303A (ja) 半導体装置の製造方法
KR102410159B1 (ko) 반도체 기판의 연마 방법
CN104078346A (zh) 半导体器件的平坦化方法
US20080261402A1 (en) Method of removing insulating layer on substrate
JP2008021704A (ja) 半導体装置の製造方法
TW202104524A (zh) 具有增強的缺陷抑制並且在酸性環境中優先於二氧化矽選擇性地拋光氮化矽之化學機械拋光組成物及方法
US6534407B2 (en) Method for reducing dishing effects during a chemical mechanical polishing process
US7125321B2 (en) Multi-platen multi-slurry chemical mechanical polishing process
KR101238773B1 (ko) 구리 화학적 기계적 연마용 슬러리 조성물
JP4301305B2 (ja) 基体研磨方法、半導体装置の製造方法
US20180033636A1 (en) Method of fabricating a semiconductor structure
KR100800481B1 (ko) 화학기계적 연마방법 및 이를 이용한 소자 분리막 형성방법
JP5990444B2 (ja) 炭化珪素半導体装置の製造方法
Kang et al. Dependence of nanotopography impact on abrasive size and surfactant concentration in ceria slurry for shallow trench isolation chemical mechanical polishing
KR20080037802A (ko) 슬러리 조성물 및 이를 이용한 연마 방법
JP2004247712A (ja) 半導体基板、その製造方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120314

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120904