JP2011071231A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2011071231A JP2011071231A JP2009219635A JP2009219635A JP2011071231A JP 2011071231 A JP2011071231 A JP 2011071231A JP 2009219635 A JP2009219635 A JP 2009219635A JP 2009219635 A JP2009219635 A JP 2009219635A JP 2011071231 A JP2011071231 A JP 2011071231A
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- insulating film
- element isolation
- isolation insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 54
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 238000000034 method Methods 0.000 title claims description 24
- 238000002955 isolation Methods 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 239000012535 impurity Substances 0.000 claims description 32
- 150000002500 ions Chemical class 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 230000006866 deterioration Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 9
- 229910021332 silicide Inorganic materials 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 8
- 230000007423 decrease Effects 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】基板102の一面のチャネル領域108において、ゲート幅方向に断続的に深さが変化するように形成されたトレンチ162内部を埋め込むように形成されたゲート電極122を含むトランジスタにおいて、ソース領域112およびドレイン領域113の下方には、それぞれ第1のオフセット領域106および第2のオフセット領域107が形成される。ここで、第1のオフセット領域106および第2のオフセット領域107は、それぞれ、素子分離絶縁膜110と接する領域における下端が素子分離絶縁膜110の下端よりも上方に位置するように形成されるとともに、トレンチ162端部の下方にも形成されている。
【選択図】図1
Description
たとえば、特許文献1(特開平11−103058号公報)や特許文献2(特開昭51−147269号公報)には、基板表面にトレンチを形成したトレンチゲート構造の半導体装置が記載されている。また、特許文献3(特開2007−5568号公報)には、半導体基板上に形成されたソース、ドレイン領域間に形成されたチャネル部の幅方向に複数の突起状のシリコン領域を形成し、このシリコン領域の突起上に前記チャネル部に対向させてゲート絶縁膜およびゲート電極を配置した半導体装置が記載されている。また、このような凹凸を形成した場合、凸部の寸法を小さくすると、トランジスタ動作時に空乏層が凸部全体を覆う完全空乏化が実現し、短チャネル効果、サブスレッショルド係数が改善できる(特許文献4(特開2005−085960号公報))。このような完全空乏化により閾値の基板電位依存性が小さくなることをメリットとして適切な回路構成に利用することもできる。
基板と、
前記基板の一面に形成された素子分離絶縁膜と、
前記基板の前記一面の前記素子分離絶縁膜で囲まれた素子形成領域に形成されたトランジスタと、
を含み、
前記トランジスタは、
前記基板の前記一面に形成された第1導電型のソース領域およびドレイン領域と、
前記基板の前記一面の前記ソース領域および前記ドレイン領域の間に形成された第2導電型のチャネル領域と、
前記基板の前記一面の前記チャネル領域において、ゲート幅方向に断続的に深さが変化するように形成されたトレンチと、
前記トレンチの内部を埋め込むように前記基板の前記一面上に形成されたゲート電極と、
ゲート長方向において、前記素子分離絶縁膜から前記トレンチ端部に到る領域において前記ソース領域の下方全面に形成され、前記ソース領域よりも前記第1導電型の不純物濃度が低い前記第1導電型の第1の低濃度領域と、
ゲート長方向において、前記素子分離絶縁膜から前記トレンチ端部に到る領域において前記ドレイン領域の下方全面に形成され、前記ドレイン領域よりも前記第1導電型の不純物濃度が低い前記第1導電型の第2の低濃度領域と、
を含み、
前記第1の低濃度領域および前記第2の低濃度領域は、それぞれ、前記素子分離絶縁膜と接する領域における下端が前記素子分離絶縁膜の下端よりも上方に位置するように形成されるとともに、前記トレンチ端部の下方にも形成された半導体装置が提供される。
一面に素子分離絶縁膜および当該素子分離絶縁膜で囲まれた素子形成領域が形成された基板のチャネル領域にゲート幅方向に断続的に深さが変化するようにトレンチが形成された半導体装置の製造方法であって、
前記素子形成領域の前記一面に、第2導電型の不純物イオンを注入して前記チャネル領域を形成する工程と、
ゲート長方向において、前記一面の前記素子分離絶縁膜から前記トレンチ端部に到る領域に第1導電型の不純物イオンを注入して、第1導電型の第1の低濃度領域および第2の低濃度領域を形成する工程と、
前記一面の前記チャネル領域に、ゲート幅方向に断続的に深さが変化するようにトレンチを形成する工程と、
前記一面の前記チャネル領域において、前記トレンチの内部を埋め込むようにゲート電極を形成する工程と、
前記一面の前記チャネル領域の両側方に前記第1導電型の不純物イオンを注入して、ソース領域およびドレイン領域を形成する工程と、
によりトランジスタを形成する工程を含み、
前記第1の低濃度領域および第2の低濃度領域を形成する工程において、前記第1の低濃度領域および前記第2の低濃度領域が、それぞれ、前記ソース領域および前記ドレイン領域の下方全面に形成され、それぞれ、前記素子分離絶縁膜と接する領域における下端が前記素子分離絶縁膜の下端よりも上方に位置するとともに、前記トレンチ端部の下方にも形成されるようにする半導体装置の製造方法が提供される。
図3から図8は、本実施の形態における半導体装置100の製造手順の一例を示す工程断面図である。ここでは、図2のA−A’断面、およびB−B’断面に対応する図を示す。
なお、以下では、n型トランジスタを形成する領域の処理のみを説明する。
ここでは、半導体装置100を製造する手順が図1、図3から図10を参照して説明した例と異なる。図11および図12は、本例における半導体装置100の製造手順を示す工程断面図である。以下、主に異なる点について説明する。ここでは、トレンチ162を形成した後に第1のオフセット領域106および第2のオフセット領域107を形成するためのイオン注入を行う点で、以上で説明した例と異なる。
本実施の形態において、ソース領域112およびドレイン領域113と、チャネル領域108との間には、それぞれソース領域112およびドレイン領域113と同導電型の低濃度の第1のオフセット領域106および第2のオフセット領域107が形成されるので、トランジスタの耐圧を高くすることができる。また、第1のオフセット領域106および第2のオフセット領域107が素子分離絶縁膜110と接する領域において、第1のオフセット領域106および第2のオフセット領域107の下端の位置が素子分離絶縁膜110の下端の位置よりも上方に存在する。そのため、たとえば素子分離絶縁膜110の分離幅を大きくする等の変更を行うことなく、素子分離能力の低下を防ぐことができる。これにより、チップサイズの増加も防ぐことができる。
102 基板
104 ウェル
106 第1のオフセット領域
107 第2のオフセット領域
108 チャネル領域
110 素子分離絶縁膜
112 ソース領域
113 ドレイン領域
114 シリサイド層
120 ゲート絶縁膜
122 ゲート電極
124 サイドウォール
126 シリサイド層
140 層間絶縁膜
150 コンタクト
154 コンタクト
158 レジスト膜
159 レジスト膜
160 熱酸化膜
162 トレンチ
170 レジスト膜
172 開口
180 レジスト膜
Claims (7)
- 基板と、
前記基板の一面に形成された素子分離絶縁膜と、
前記基板の前記一面の前記素子分離絶縁膜で囲まれた素子形成領域に形成されたトランジスタと、
を含み、
前記トランジスタは、
前記基板の前記一面に形成された第1導電型のソース領域およびドレイン領域と、
前記基板の前記一面の前記ソース領域および前記ドレイン領域の間に形成された第2導電型のチャネル領域と、
前記基板の前記一面の前記チャネル領域において、ゲート幅方向に断続的に深さが変化するように形成されたトレンチと、
前記トレンチの内部を埋め込むように前記基板の前記一面上に形成されたゲート電極と、
ゲート長方向において、前記素子分離絶縁膜から前記トレンチ端部に到る領域において前記ソース領域の下方全面に形成され、前記ソース領域よりも前記第1導電型の不純物濃度が低い前記第1導電型の第1の低濃度領域と、
ゲート長方向において、前記素子分離絶縁膜から前記トレンチ端部に到る領域において前記ドレイン領域の下方全面に形成され、前記ドレイン領域よりも前記第1導電型の不純物濃度が低い前記第1導電型の第2の低濃度領域と、
を含み、
前記第1の低濃度領域および前記第2の低濃度領域は、それぞれ、前記素子分離絶縁膜と接する領域における下端が前記素子分離絶縁膜の下端よりも上方に位置するように形成されるとともに、前記トレンチ端部の下方にも形成された半導体装置。 - 請求項1に記載の半導体装置において、
前記第1の低濃度領域および前記第2の低濃度領域は、それぞれ、前記トレンチ端部における下端が、前記素子分離絶縁膜と接する領域における下端よりも下方に位置する半導体装置。 - 請求項1または2に記載の半導体装置において、
前記ソース領域および前記ドレイン領域は、それぞれ、前記第1の低濃度領域および前記第2の低濃度領域とは異なるイオン注入工程で製造された半導体装置。 - 請求項1から3いずれかに記載の半導体装置において、
前記基板の一面上に形成され、前記ソース領域と接して設けられた第1のコンタクトと、
前記基板の一面上に形成され、前記ドレイン領域と接して設けられた第2のコンタクトと、
をさらに含む半導体装置。 - 一面に素子分離絶縁膜および当該素子分離絶縁膜で囲まれた素子形成領域が形成された基板のチャネル領域にゲート幅方向に断続的に深さが変化するようにトレンチが形成された半導体装置の製造方法であって、
前記素子形成領域の前記一面に、第2導電型の不純物イオンを注入して前記チャネル領域を形成する工程と、
ゲート長方向において、前記一面の前記素子分離絶縁膜から前記トレンチ端部に到る領域に第1導電型の不純物イオンを注入して、第1導電型の第1の低濃度領域および第2の低濃度領域を形成する工程と、
前記一面の前記チャネル領域に、ゲート幅方向に断続的に深さが変化するようにトレンチを形成する工程と、
前記一面の前記チャネル領域において、前記トレンチの内部を埋め込むようにゲート電極を形成する工程と、
前記一面の前記チャネル領域の両側方に前記第1導電型の不純物イオンを注入して、ソース領域およびドレイン領域を形成する工程と、
によりトランジスタを形成する工程を含み、
前記第1の低濃度領域および第2の低濃度領域を形成する工程において、前記第1の低濃度領域および前記第2の低濃度領域が、それぞれ、前記ソース領域および前記ドレイン領域の下方全面に形成され、それぞれ、前記素子分離絶縁膜と接する領域における下端が前記素子分離絶縁膜の下端よりも上方に位置するとともに、前記トレンチ端部の下方にも形成されるようにする半導体装置の製造方法。 - 請求項5に記載の半導体装置の製造方法において、
前記第1の低濃度領域および第2の低濃度領域を形成する工程は、前記トレンチを形成した後に、前記トレンチの中央部を選択的に保護する第1のマスクを用いて、前記第1導電型の不純物イオンをイオン注入する工程を含む半導体装置の製造方法。 - 請求項5に記載の半導体装置の製造方法において、
前記第1の低濃度領域および第2の低濃度領域を形成する工程は、前記トレンチを形成する前に、
前記トレンチの中央部を選択的に保護する第2のマスクを用いて、前記基板の一面の前記チャネル領域に、前記第1導電型の不純物イオンをイオン注入する第1の工程と、
前記トレンチの中央部および前記素子分離絶縁膜近傍の領域を選択的に保護する第3のマスクを用いて、前記第1の工程よりも深い位置をターゲットとして、前記トレンチ端部に前記第1導電型の不純物イオンをイオン注入する第2の工程と、
を含む半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009219635A JP5378925B2 (ja) | 2009-09-24 | 2009-09-24 | 半導体装置およびその製造方法 |
US12/887,991 US8310004B2 (en) | 2009-09-24 | 2010-09-22 | Semiconductor device and process for producing the same |
US13/593,957 US20120319194A1 (en) | 2009-09-24 | 2012-08-24 | Semiconductor device and process for producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009219635A JP5378925B2 (ja) | 2009-09-24 | 2009-09-24 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011071231A true JP2011071231A (ja) | 2011-04-07 |
JP5378925B2 JP5378925B2 (ja) | 2013-12-25 |
Family
ID=43755872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009219635A Expired - Fee Related JP5378925B2 (ja) | 2009-09-24 | 2009-09-24 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8310004B2 (ja) |
JP (1) | JP5378925B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013247127A (ja) * | 2012-05-23 | 2013-12-09 | Renesas Electronics Corp | トランジスタ及びその製造方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150206973A1 (en) * | 2012-08-17 | 2015-07-23 | PS4 Luxco S.A.R.L | Semiconductor device and method for manufacturing same |
US11521997B2 (en) * | 2020-04-16 | 2022-12-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-protrusion transfer gate structure |
CN116344623B (zh) * | 2023-05-30 | 2023-08-22 | 粤芯半导体技术股份有限公司 | 高压mos器件及其制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5986265A (ja) * | 1982-11-09 | 1984-05-18 | Toshiba Corp | Mos型半導体装置 |
JP2008192985A (ja) * | 2007-02-07 | 2008-08-21 | Seiko Instruments Inc | 半導体装置、及び半導体装置の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52147269A (en) | 1976-06-02 | 1977-12-07 | Hitachi Ltd | Fluid torque converter |
US6118149A (en) | 1997-03-17 | 2000-09-12 | Kabushiki Kaisha Toshiba | Trench gate MOSFET |
JP3405681B2 (ja) | 1997-07-31 | 2003-05-12 | 株式会社東芝 | 半導体装置 |
US5994736A (en) * | 1997-09-22 | 1999-11-30 | United Microelectronics Corporation | Semiconductor device having buried gate electrode with silicide layer and manufacture method thereof |
NO310561B1 (no) * | 1999-09-13 | 2001-07-23 | Polymers Holding As | Ett trinns seed polymerisasjon for fremstilling av store polymerartikler med en smal storrelsesfordeling |
JP4216676B2 (ja) | 2003-09-08 | 2009-01-28 | 株式会社東芝 | 半導体装置 |
JP2007005568A (ja) | 2005-06-23 | 2007-01-11 | Toshiba Corp | 半導体装置 |
US8236648B2 (en) | 2007-07-27 | 2012-08-07 | Seiko Instruments Inc. | Trench MOS transistor and method of manufacturing the same |
JP5314949B2 (ja) | 2007-07-27 | 2013-10-16 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
-
2009
- 2009-09-24 JP JP2009219635A patent/JP5378925B2/ja not_active Expired - Fee Related
-
2010
- 2010-09-22 US US12/887,991 patent/US8310004B2/en not_active Expired - Fee Related
-
2012
- 2012-08-24 US US13/593,957 patent/US20120319194A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5986265A (ja) * | 1982-11-09 | 1984-05-18 | Toshiba Corp | Mos型半導体装置 |
JP2008192985A (ja) * | 2007-02-07 | 2008-08-21 | Seiko Instruments Inc | 半導体装置、及び半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013247127A (ja) * | 2012-05-23 | 2013-12-09 | Renesas Electronics Corp | トランジスタ及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20110068391A1 (en) | 2011-03-24 |
US8310004B2 (en) | 2012-11-13 |
US20120319194A1 (en) | 2012-12-20 |
JP5378925B2 (ja) | 2013-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5341639B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009283685A (ja) | 半導体装置およびその製造方法 | |
JP4440188B2 (ja) | 半導体装置の製造方法 | |
KR20100058055A (ko) | 반도체 소자 및 그의 제조방법 | |
JP5498107B2 (ja) | 半導体装置およびその製造方法 | |
JP2014038965A (ja) | 半導体装置および半導体装置の製造方法 | |
TW201943081A (zh) | 半導體裝置及其製造方法 | |
US7883971B2 (en) | Gate structure in a trench region of a semiconductor device and method for manufacturing the same | |
KR100854501B1 (ko) | 리세스 채널 영역을 갖는 모스 트랜지스터 및 그 제조방법 | |
JP5378925B2 (ja) | 半導体装置およびその製造方法 | |
JP2009076762A (ja) | 半導体装置およびその製造方法 | |
JP2004158680A (ja) | 半導体装置およびその製造方法 | |
JP5466577B2 (ja) | 半導体装置およびその製造方法 | |
KR100871976B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR100854502B1 (ko) | 리세스 채널 영역을 갖는 트랜지스터를 채택하는반도체소자 및 그 제조방법 | |
JP4146857B2 (ja) | 半導体装置及びその製造方法 | |
US10290728B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI571939B (zh) | 橫向擴散金屬氧化半導體元件及其製造方法 | |
JP2011071233A (ja) | 半導体装置およびその製造方法 | |
KR20110078531A (ko) | 고전압 반도체 소자 및 고전압 반도체 소자의 제조 방법 | |
JP2009117412A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP2007059722A (ja) | 半導体装置及びその製造方法 | |
JP2006196736A (ja) | 半導体装置及びその製造方法 | |
KR20070038621A (ko) | 돌기형 트랜지스터 및 그의 형성방법 | |
KR20020020175A (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120710 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130926 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5378925 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |