JP2011066474A - Pll circuit - Google Patents
Pll circuit Download PDFInfo
- Publication number
- JP2011066474A JP2011066474A JP2009212719A JP2009212719A JP2011066474A JP 2011066474 A JP2011066474 A JP 2011066474A JP 2009212719 A JP2009212719 A JP 2009212719A JP 2009212719 A JP2009212719 A JP 2009212719A JP 2011066474 A JP2011066474 A JP 2011066474A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- discharge
- voltage
- capacitor
- discharge switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
本発明は半導体集積回路で使用されるPLL回路に関するものである。 The present invention relates to a PLL circuit used in a semiconductor integrated circuit.
図4は従来のチャージポンプ型のPLL回路を示した構成図である。 FIG. 4 is a block diagram showing a conventional charge pump type PLL circuit.
図4の従来例は、位相周波数比較器PFDと、チャージポンプCPと、フィルタ用キャパシタCfltと、電圧制御発振器VCOと、n分周器とを備える。 The conventional example of FIG. 4 includes a phase frequency comparator PFD, a charge pump CP, a filter capacitor Cflt, a voltage controlled oscillator VCO, and an n frequency divider.
位相周波数比較器PFDは、外部からの基準信号REFとフィードバック信号fbとの位相を比較し、位相差に応じた電圧パルスupと電圧パルスdownとを出力する。 The phase frequency comparator PFD compares the phases of the external reference signal REF and the feedback signal fb, and outputs a voltage pulse up and a voltage pulse down corresponding to the phase difference.
チャージポンプCPは、フィルタ用キャパシタCfltの充電もしくは放電する電荷量を決める。電圧制御発振器VCOは、フィルタ用キャパシタCfltの電圧fltに応じて周波数を決定する。電圧制御発振器VCOの出力clkは、n分周器を介して、位相周波数比較器PFDへフィードバックされる。位相周波数比較器PFDと、チャージポンプCPと、フィルタ用キャパシタCfltと、電圧制御発振器VCOと、n分周器とはループを形成する。 The charge pump CP determines the amount of charge to charge or discharge the filter capacitor Cflt. The voltage controlled oscillator VCO determines the frequency according to the voltage flt of the filter capacitor Cflt. The output clk of the voltage controlled oscillator VCO is fed back to the phase frequency comparator PFD via the n frequency divider. The phase frequency comparator PFD, the charge pump CP, the filter capacitor Cflt, the voltage controlled oscillator VCO, and the n frequency divider form a loop.
チャージポンプCPにおいて、電流源Iupの一端は電圧源に接続され、電流源Idownの一端は電圧源に接続される。 In the charge pump CP, one end of the current source Iup is connected to the voltage source, and one end of the current source Idown is connected to the voltage source.
電流源Iupの他端は第1の充放電用スイッチの一端に接続される。この第1の充放電用スイッチの他端はフィルタ用キャパシタCfltと電圧制御発振器VCOとに接続され、この第1の充放電用スイッチの制御端は電圧パルスupに接続される。 The other end of the current source Iup is connected to one end of the first charge / discharge switch. The other end of the first charge / discharge switch is connected to the filter capacitor Cflt and the voltage controlled oscillator VCO, and the control end of the first charge / discharge switch is connected to the voltage pulse up.
電流源Idownの他端は第2の充放電用スイッチの一端に接続される。この第2の充放電用スイッチの他端はフィルタ用キャパシタCfltと電圧制御発振器VCOとに接続され、この第2の充放電用スイッチの制御端は電圧パルスdownに接続される。 The other end of the current source Idown is connected to one end of the second charge / discharge switch. The other end of the second charge / discharge switch is connected to the filter capacitor Cflt and the voltage controlled oscillator VCO, and the control end of the second charge / discharge switch is connected to the voltage pulse down.
このような図4の従来例の動作を説明する。チャージポンプCPは電荷Qchrgを出力し、フィルタ用キャパシタCfltを充放電する。電荷Qchrgは以下の式を満足する。ただし、電圧パルスupが第1の充放電スイッチをオンする期間Tpwup、電圧パルスdownが第2の充放電スイッチをオンする期間Tpwdownとする。
Qchrg=Iup×Tpwup−Idown×Tpwdown (1)
The operation of the conventional example of FIG. 4 will be described. The charge pump CP outputs the charge Qchrg, and charges and discharges the filter capacitor Cflt. The charge Qchrg satisfies the following formula. However, the voltage pulse up is a period Tpwup for turning on the first charge / discharge switch, and the voltage pulse down is a period Tpwdown for turning on the second charge / discharge switch.
Qchrg = Iup × Tpwup−Idown × Tpdown (1)
フィルタ用キャパシタCfltを充放電すると、フィルタ用キャパシタCfltの電圧が変化し、電圧制御発振器VCOの発振周波数が変化し、n分周器の出力が変化する。こうして、位相周波数比較器PFDにフィードバックが生じ、安定状態でロックする。 When the filter capacitor Cflt is charged / discharged, the voltage of the filter capacitor Cflt changes, the oscillation frequency of the voltage controlled oscillator VCO changes, and the output of the n divider changes. Thus, feedback occurs in the phase frequency comparator PFD and locks in a stable state.
ここで、チャージポンプCPの動作電圧VCPは以下の式を満足する。ただし、電圧制御発振器VCOの動作電圧Vflt、電流源Iupの電圧V(Iup)、電流源Idownの電圧V(Idown)とする。
VCP=Vflt+V(Iup)+V(Idown) (2)
Here, the operating voltage VCP of the charge pump CP satisfies the following expression. However, the operating voltage Vflt of the voltage controlled oscillator VCO, the voltage V (Iup) of the current source Iup, and the voltage V (Idown) of the current source Idown are used.
VCP = Vflt + V (Iup) + V (Idown) (2)
なお、電圧V(Iup)、電圧V(Idown)は、CMOSプロセスを使用した場合MOSのオーバードライブ電圧0.2V程度であり、Bipolarプロセスを使用した場合トランジスタTrのベース・エミッタ電圧VBE=0.7V程度である。 The voltage V (Iup) and the voltage V (Idown) are about 0.2 V overdrive voltage of the MOS when the CMOS process is used, and the base-emitter voltage VBE of the transistor Tr when the Bipolar process is used = 0. It is about 7V.
しかしながら、図4の従来例は、電流源Iup、電流源Idownのために、チャージポンプCPの低電圧動作が困難という課題がある。 However, the conventional example of FIG. 4 has a problem that the low voltage operation of the charge pump CP is difficult because of the current source Iup and the current source Idown.
本発明の目的は、上述の課題を解決することであり、低電圧動作が可能なPLL回路を提供することにある。 An object of the present invention is to solve the above-described problem and to provide a PLL circuit capable of low voltage operation.
このような課題を達成する本発明は以下のとおりである。
(1)フィルタ用キャパシタの一端が入力される電圧制御発振器と、前記電圧制御発振器の出力が入力され、フィードバック信号を出力するn分周器と、基準信号と前記フィードバック信号との位相差に応じた電圧パルスを出力する位相周波数比較器と、前記電圧パルスに基づき、前記フィルタ用キャパシタを充放電するチャージポンプとを備え、前記チャージポンプは、前記フィルタ用キャパシタの一端に接続される充放電用容量を備えることを特徴とするPLL回路。
(2)前記チャージポンプは、前記フィルタ用キャパシタの一端に接続される第1の充放電用容量及び第2の充放電用容量と、一端が電圧源に接続され他端が前記第1の充放電用容量の一端に接続される第1の充放電用スイッチと、一端が電圧源に接続され他端が前記第2の充放電用容量の一端に接続される第2の充放電用スイッチとを備えることを特徴とする(1)に記載のPLL回路。
(3)前記位相周波数比較器は、第1の電圧パルスと第2の電圧パルスとを出力し、前記チャージポンプは、入力に前記第1の電圧パルスと前記第2の電圧パルスとが接続される排他的論理和回路と、入力に前記第1の電圧パルスと前記排他的論理和回路の出力とが接続され、出力に前記第1の充放電用スイッチの制御端が接続される第1の論理積回路と、入力に前記第2の電圧パルスと前記排他的論理和回路の出力とが接続され、出力に前記第2の充放電用スイッチの制御端が接続される第2の論理積回路とを備えることを特徴とする(2)に記載のPLL回路。
(4)一端が電圧源(V4_31)に接続され、他端が前記第1の充放電用容量の他端に接続され、制御端が前記第1の充放電用スイッチの制御端に接続される第3の充放電用スイッチ(SW25)と、一端が前記第1の充放電用容量の他端に接続され、他端が前記フィルタ用キャパシタの一端に接続され、制御端が前記第1の充放電用スイッチの制御端に逆位相で接続される第4の充放電用スイッチ(SW27)と、一端が電圧源(V7_34)に接続され、他端が前記第2の充放電用容量の他端に接続され、制御端が前記第2の充放電用スイッチの制御端に接続される第5の充放電用スイッチ(SW29)と、一端が前記第2の充放電用容量の他端に接続され、他端が前記前記フィルタ用キャパシタの一端に接続され、制御端が前記第2の充放電用スイッチの制御端に逆位相で接続される第6の充放電用スイッチ(SW30)とを備えることを特徴とする(2)に記載のPLL回路。
The present invention which achieves such a problem is as follows.
(1) A voltage-controlled oscillator to which one end of a filter capacitor is input, an n-frequency divider that receives an output of the voltage-controlled oscillator and outputs a feedback signal, and a phase difference between a reference signal and the feedback signal A phase frequency comparator that outputs a voltage pulse; and a charge pump that charges and discharges the filter capacitor based on the voltage pulse, wherein the charge pump is connected to one end of the filter capacitor. A PLL circuit comprising a capacitor.
(2) The charge pump includes a first charge / discharge capacitor and a second charge / discharge capacitor connected to one end of the filter capacitor, one end connected to a voltage source, and the other end connected to the first charge / discharge capacitor. A first charging / discharging switch connected to one end of the discharging capacitor; a second charging / discharging switch having one end connected to the voltage source and the other end connected to one end of the second charging / discharging capacitor; The PLL circuit according to (1), further comprising:
(3) The phase frequency comparator outputs a first voltage pulse and a second voltage pulse, and the charge pump has an input connected to the first voltage pulse and the second voltage pulse. The first voltage pulse and the output of the exclusive OR circuit are connected to the input, and the control terminal of the first charge / discharge switch is connected to the output. A logical product circuit; a second logical product circuit having an input connected to the second voltage pulse and an output of the exclusive OR circuit; and an output connected to a control terminal of the second charge / discharge switch. The PLL circuit according to (2), further comprising:
(4) One end is connected to the voltage source (V4_31), the other end is connected to the other end of the first charge / discharge capacitor, and the control end is connected to the control end of the first charge / discharge switch. A third charging / discharging switch (SW25), one end is connected to the other end of the first charging / discharging capacitor, the other end is connected to one end of the filter capacitor, and a control end is connected to the first charging / discharging capacitor. A fourth charge / discharge switch (SW27) connected in reverse phase to the control end of the discharge switch, one end connected to the voltage source (V7_34), and the other end to the other end of the second charge / discharge capacitor A fifth charge / discharge switch (SW29) having a control end connected to the control end of the second charge / discharge switch and one end connected to the other end of the second charge / discharge capacitance. , The other end is connected to one end of the filter capacitor, and the control end is the second PLL circuit according to characterized in that it comprises a sixth discharge switch that is connected in antiphase to the control end of the charging and discharging switch (SW30) (2).
本発明によれば以下のような効果がある。
本発明によれば、チャージポンプに電流源を用いていないため、低電圧動作が可能となる。
The present invention has the following effects.
According to the present invention, since a current source is not used for the charge pump, low voltage operation is possible.
以下本発明を、図面を用いて詳細に説明する。図1は本発明の一実施例を示した構成図である。 Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention.
図1の実施例の特徴は、充放電用容量(コンデンサ)Cchg20と、充放電用容量(コンデンサ)Cdis21とに係る構成にある。 The feature of the embodiment of FIG. 1 is the configuration relating to the charge / discharge capacitance (capacitor) Cchg20 and the charge / discharge capacitance (capacitor) Cdis21.
位相周波数比較器PFD10には外部からの基準信号REF1とフィードバック信号fb9とが入力される。位相周波数比較器PFD10は、基準信号REF1とフィードバック信号fb9との位相差に応じた電圧パルスup2と電圧パルスdown3とを出力する。 An external reference signal REF1 and a feedback signal fb9 are input to the phase frequency comparator PFD10. The phase frequency comparator PFD10 outputs a voltage pulse up2 and a voltage pulse down3 corresponding to the phase difference between the reference signal REF1 and the feedback signal fb9.
排他的論理和回路EX−OR15の入力が電圧パルスup2の端子と電圧パルスdown3の端子とに接続される。排他的論理和回路EX−OR15には電圧パルスup2と電圧パルスdown3とが入力される。排他的論理和EX−OR15は充放電選択信号gate4を出力する。 The input of the exclusive OR circuit EX-OR15 is connected to the terminal of the voltage pulse up2 and the terminal of the voltage pulse down3. The exclusive OR circuit EX-OR15 receives the voltage pulse up2 and the voltage pulse down3. The exclusive OR EX-OR15 outputs a charge / discharge selection signal gate4.
論理積回路AND16の入力が電圧パルスup2の端子と排他的論理和回路EX−OR15の出力の端子とに接続される。論理積回路AND16には電圧パルスup2と充放電選択信号gate4とが入力される。論理積回路AND16は充電信号chrg5を出力する。 The input of the AND circuit AND16 is connected to the terminal of the voltage pulse up2 and the output terminal of the exclusive OR circuit EX-OR15. A voltage pulse up2 and a charge / discharge selection signal gate4 are input to the AND circuit AND16. The AND circuit AND16 outputs a charge signal chrg5.
論理積回路AND17の入力が電圧パルスdown3の端子と排他的論理和回路EX−OR15の出力の端子とに接続される。論理積回路AND17には電圧パルスdown3と充放電選択信号gate4とが入力される。論理積回路AND17は放電信号dischrg6を出力する。 An input of the AND circuit AND17 is connected to a terminal of the voltage pulse down3 and an output terminal of the exclusive OR circuit EX-OR15. A voltage pulse down3 and a charge / discharge selection signal gate4 are input to the AND circuit AND17. The AND circuit AND17 outputs the discharge signal “dischrg6”.
充放電用スイッチSW18の一端は充放電用電圧源V1_22に接続され、充放電用スイッチSW18の制御端は論理積AND16の出力(充電信号chrg5)に接続される。充電信号chrg5がハイのとき充放電用スイッチSW18はオンとなり、充電信号chrg5がロウのとき充放電用スイッチSW18はオフとなる。 One end of the charging / discharging switch SW18 is connected to the charging / discharging voltage source V1_22, and the control end of the charging / discharging switch SW18 is connected to the output (charging signal chrg5) of the logical product AND16. When the charge signal chrg5 is high, the charge / discharge switch SW18 is turned on, and when the charge signal chrg5 is low, the charge / discharge switch SW18 is turned off.
充放電用スイッチSW19の一端は充放電用電圧源V2_23に接続され、充放電用スイッチSW19の制御端は論理積AND17の出力(放電信号dischrg6)に接続される。放電信号dischrg6がハイのとき充放電用スイッチSW19はオンとなり、放電信号dischrg6がロウのとき充放電用スイッチSW19はオフとなる。 One end of the charging / discharging switch SW19 is connected to the charging / discharging voltage source V2_23, and the control end of the charging / discharging switch SW19 is connected to the output of the logical product AND17 (discharging signal dischrg6). When the discharge signal dischrg6 is high, the charge / discharge switch SW19 is turned on, and when the discharge signal dischrg6 is low, the charge / discharge switch SW19 is turned off.
充放電用容量Cchg20の一端は充放電用スイッチSW18の他端に接続される。充放電用容量Cchg20の他端は電位flt7となる。
充放電用容量Cdis21の一端は充放電用スイッチSW19の他端に接続される。充放電用容量Cdis21の他端は電位flt7となる。
One end of the charge / discharge capacitor Cchg20 is connected to the other end of the charge / discharge switch SW18. The other end of the charge / discharge capacitor Cchg20 is at the potential flt7.
One end of the charge / discharge capacitor Cdis21 is connected to the other end of the charge / discharge switch SW19. The other end of the charge / discharge capacitor Cdis21 is at the potential flt7.
フィルタ用キャパシタCflt12の一端は充放電用容量Cchg20の他端と充放電用容量Cdis21の他端と(電位flt7)に接続される。フィルタ用キャパシタCflt12の他端は電圧源V3_24に接続される。 One end of the filter capacitor Cflt12 is connected to the other end of the charge / discharge capacitor Cchg20 and the other end of the charge / discharge capacitor Cdis21 (potential flt7). The other end of the filter capacitor Cflt12 is connected to the voltage source V3_24.
電圧制御発振器VCO13にはフィルタ用キャパシタCflt12の一端(電位flt7)が入力される。電圧制御発振器VCO13は出力clk8を出力する。電圧制御発振器VCO13は電位flt7に応じて発振周波数を決定する。 One end (potential flt7) of the filter capacitor Cflt12 is input to the voltage controlled oscillator VCO13. The voltage controlled oscillator VCO13 outputs an output clk8. The voltage controlled oscillator VCO13 determines the oscillation frequency according to the potential flt7.
n分周器14には電圧制御発振器VCO13の出力(出力clk8)が入力される。n分周器14はフィードバック信号(分周信号)fb9を出力する。n分周器14は出力clk8を分周する。 An output (output clk8) of the voltage controlled oscillator VCO13 is input to the n frequency divider 14. The n divider 14 outputs a feedback signal (divided signal) fb9. The n divider 14 divides the output clk8.
排他的論理和EX−OR15と、論理積AND16と、論理積AND17と、充放電用スイッチSW18と、充放電用スイッチSW19と、充放電用容量Cchg20と、充放電用容量Cdis21とは、チャージポンプCP11を構成する。チャージポンプCP11は、フィルタ用キャパシタCflt12を充電もしくは放電する電荷量を決定する。 The exclusive-OR EX-OR15, the logical product AND16, the logical product AND17, the charge / discharge switch SW18, the charge / discharge switch SW19, the charge / discharge capacitor Cchg20, and the charge / discharge capacitor Cdis21 are: Configure CP11. The charge pump CP11 determines the amount of charge that charges or discharges the filter capacitor Cflt12.
位相周波数比較器PFD10と、チャージポンプCP11と、フィルタ用キャパシタCflt12と、電圧制御発振器VCO13と、n分周器14とは制御ループを形成する。 The phase frequency comparator PFD10, the charge pump CP11, the filter capacitor Cflt12, the voltage controlled oscillator VCO13, and the n divider 14 form a control loop.
図1の実施例の動作を説明する。図2は、図1の実施例の動作波形図である。 The operation of the embodiment of FIG. 1 will be described. FIG. 2 is an operation waveform diagram of the embodiment of FIG.
図2aは出力clk8の波形であり、図2bは基準信号REF1であり、図2cはフィードバック信号(分周信号)fb9であり、図2dは電圧パルスup2であり、図2eは電圧パルスdown3であり、図2fは充放電選択信号gate4であり、図2gは充電信号chrg5であり、図2hは放電信号dischrg6であり、図2iは電位flt7である。 2a shows the waveform of the output clk8, FIG. 2b shows the reference signal REF1, FIG. 2c shows the feedback signal (divided signal) fb9, FIG. 2d shows the voltage pulse up2, and FIG. 2e shows the voltage pulse down3. FIG. 2f shows the charge / discharge selection signal gate4, FIG. 2g shows the charge signal chrg5, FIG. 2h shows the discharge signal dischrg6, and FIG. 2i shows the potential flt7.
出力clk8は、n分周器14によって分周され、フィードバック信号fb9となる。図2の実施例では、出力clk8が4分周される(n=4)。時刻t1の出力clk8の立上りが時刻t4のフィードバック信号fb9の立上りとなり、時刻t7の出力clk8の立上りが時刻t8のフィードバック信号fb9の立下りとなる。 The output clk8 is frequency-divided by the n frequency divider 14 and becomes a feedback signal fb9. In the embodiment of FIG. 2, the output clk8 is divided by 4 (n = 4). The rise of the output clk8 at time t1 becomes the rise of the feedback signal fb9 at time t4, and the rise of the output clk8 at time t7 becomes the fall of the feedback signal fb9 at time t8.
電圧パルスup2は、基準信号REF1の時刻t2のロウからハイへの変化基づいて、時刻t3にロウからハイへ変化する。また、電圧パルスdown3は、フィードバック信号fb9の時刻t4のロウからハイへの変化に基づいて、時刻t5にロウからハイへ変化する。電圧パルスup2と電圧パルスdown3とは所定の時刻t6にそれぞれハイからロウへ変化する。電圧パルスup2は時刻t3から時刻t6までの期間Tpwupでハイとなり、電圧パルスdown3は時刻t5から時刻t6までの期間Tpwdownでハイとなる。 The voltage pulse up2 changes from low to high at time t3 based on the change from low to high at time t2 of the reference signal REF1. Further, the voltage pulse down3 changes from low to high at time t5 based on the change from low to high at time t4 of the feedback signal fb9. The voltage pulse up2 and the voltage pulse down3 change from high to low at a predetermined time t6, respectively. The voltage pulse up2 becomes high during a period Tpwup from time t3 to time t6, and the voltage pulse down3 becomes high during a period Tpwdown from time t5 to time t6.
基準信号REF1とフィードバック信号fb9との位相差(t4−t2)に応じて電圧パルスup2と電圧パルスdown3とが決まる。充放電選択信号gate4は、電圧パルスup2の時刻t3の変化でハイとなり、電圧パルスdown3の時刻t5の変化でロウとなる。基準信号REF1とフィードバック信号fb9との位相差(t4−t2)と、充放電選択信号gate4がハイとなる時刻t3から時刻t5までの期間とは相関がある。 The voltage pulse up2 and the voltage pulse down3 are determined according to the phase difference (t4-t2) between the reference signal REF1 and the feedback signal fb9. The charge / discharge selection signal gate4 becomes high when the voltage pulse up2 changes at time t3, and goes low when the voltage pulse down3 changes at time t5. There is a correlation between the phase difference (t4−t2) between the reference signal REF1 and the feedback signal fb9 and the period from time t3 to time t5 when the charge / discharge selection signal gate4 becomes high.
電圧パルスup2と充放電選択信号gate4から時刻t3から時刻t5までの充電信号chrg5が生成され、充放電用スイッチSW18がオンする。また、放電信号dischrg6は生成されず、充放電用スイッチSW19はオフする。そして、電位flt7は、時刻t1から時刻t3で保持され、時刻t3から時刻t5で上昇し、時刻t5から時刻tAで保持される。 A charge signal chrg5 from time t3 to time t5 is generated from the voltage pulse up2 and the charge / discharge selection signal gate4, and the charge / discharge switch SW18 is turned on. In addition, the discharge signal dischrg6 is not generated, and the charge / discharge switch SW19 is turned off. The potential flt7 is held from time t1 to time t3, rises from time t3 to time t5, and is held from time t5 to time tA.
時刻t3から時刻t5までの充電時の電位flt7の変化は、充放電用電圧源V1_22と充放電用容量Cchg20とで定まる。なお、放電時の電位flt7の変化は、充放電用電圧源V2_23と充放電用容量Cdis21とで定まる。 The change in the potential flt7 during charging from time t3 to time t5 is determined by the charging / discharging voltage source V1_22 and the charging / discharging capacitor Cchg20. Note that the change in the potential flt7 during discharging is determined by the charging / discharging voltage source V2_23 and the charging / discharging capacitor Cdis21.
このような図1の実施例は、充放電用電圧源V1_22と充放電用電圧源V2_23との電位差が低電圧であっても動作できる。 1 can operate even when the potential difference between the charge / discharge voltage source V1_22 and the charge / discharge voltage source V2_23 is low.
チャージポンプCP11の動作電圧(V1_22−V2_23)は以下の式を満足する。ただし、電圧制御発振器VCO13の動作電圧を電圧Vfltとし、充放電用容量Cchg20の電圧V(Cchg20)、充放電用容量Cdis21の電圧V(Cdis21)とする。
V1_22−V2_23=Vflt+V(Cchg20)+V(Cdis21) (3)
The operating voltage (V1 — 22−V2 — 23) of the charge pump CP11 satisfies the following equation. However, the operating voltage of the voltage controlled
V1 — 22−V2 — 23 = Vflt + V (Cchg20) + V (Cdis21) (3)
図1の実施例の電圧(V(Cchg20)+V(Cdis21))と、図4の従来例の電圧(V(Iup)+V(Idown))とは、図1の実施例の電圧(V(Cchg20)+V(Cdis21))が設計により低い値に設定可能であるに対し、図4の従来例の電圧(V(Iup)+V(Idown))が電流源であるために値が固定される。 The voltage (V (Cchg20) + V (Cdis21)) of the embodiment of FIG. 1 and the voltage (V (Iup) + V (Idown)) of the conventional example of FIG. 4 are the same as the voltage (V (Cchg20) of the embodiment of FIG. ) + V (Cdis21)) can be set to a low value by design, whereas the voltage (V (Iup) + V (Idown)) in the conventional example of FIG. 4 is a current source, so the value is fixed.
図3は、本発明の他の実施例を示した構成図である。図1の実施例と同等の構成には同一の符号を付し、説明を省略する。 FIG. 3 is a block diagram showing another embodiment of the present invention. The same components as those in the embodiment of FIG.
充放電用スイッチSW25の一端は充放電用電圧源V4_31に接続され、充放電用スイッチSW25の制御端は論理積AND16の出力(充電信号chrg5)に接続される。 One end of the charging / discharging switch SW25 is connected to the charging / discharging voltage source V4_31, and the control end of the charging / discharging switch SW25 is connected to the output (charging signal chrg5) of the logical product AND16.
充放電用スイッチSW26の一端は充放電用電圧源V5_32に接続され、充放電用スイッチSW26の制御端は論理積AND16の出力(充電信号chrg5)に接続される。 One end of the charging / discharging switch SW26 is connected to the charging / discharging voltage source V5_32, and the control end of the charging / discharging switch SW26 is connected to the output of the logical product AND16 (charging signal chrg5).
充放電用容量Cchg20の一端は充放電用スイッチSW26の他端に接続される。充放電用容量Cchg20の他端は充放電用スイッチSW25の他端に接続される。充放電用容量Cchg20の他端は、充放電用スイッチSW27を介して、フィルタ用キャパシタCflt12の一端に接続される。 One end of the charge / discharge capacitor Cchg20 is connected to the other end of the charge / discharge switch SW26. The other end of the charge / discharge capacitor Cchg20 is connected to the other end of the charge / discharge switch SW25. The other end of the charge / discharge capacitor Cchg20 is connected to one end of the filter capacitor Cflt12 via the charge / discharge switch SW27.
充放電用スイッチSW27の一端は充放電用容量Cchg20の他端に接続され、充放電用スイッチSW27の他端はフィルタ用キャパシタCflt12の一端に接続され、充放電用スイッチSW27の制御端は論理積AND16の出力(充電信号chrg5)に接続される。 One end of the charge / discharge switch SW27 is connected to the other end of the charge / discharge capacitor Cchg20, the other end of the charge / discharge switch SW27 is connected to one end of the filter capacitor Cflt12, and the control end of the charge / discharge switch SW27 is logical product. It is connected to the output (charge signal chrg5) of AND16.
充放電用スイッチSW28の一端は充放電用電圧源V6_33に接続され、充放電用スイッチSW28の制御端は論理積AND17の出力(放電信号dischrg6)に接続される。 One end of the charging / discharging switch SW28 is connected to the charging / discharging voltage source V6_33, and the control end of the charging / discharging switch SW28 is connected to the output of the logical product AND17 (discharging signal dischrg6).
充放電用スイッチSW29の一端は充放電用電圧源V7_34に接続され、充放電用スイッチSW29の制御端は論理積AND17の出力(放電信号dischrg6)に接続される。 One end of the charging / discharging switch SW29 is connected to the charging / discharging voltage source V7_34, and the control end of the charging / discharging switch SW29 is connected to the output of the logical product AND17 (discharging signal dischrg6).
充放電用容量Cdis21の一端は充放電用スイッチSW28の他端に接続される。充放電用容量Cdis21の他端は充放電用スイッチSW29の他端に接続される。充放電用容量Cdis21の他端は、充放電用スイッチSW30を介して、フィルタ用キャパシタCflt12の一端に接続される。 One end of the charge / discharge capacitor Cdis21 is connected to the other end of the charge / discharge switch SW28. The other end of the charge / discharge capacitor Cdis21 is connected to the other end of the charge / discharge switch SW29. The other end of the charge / discharge capacitor Cdis21 is connected to one end of the filter capacitor Cflt12 via the charge / discharge switch SW30.
充放電用スイッチSW30の一端は充放電用容量Cdis21の他端に接続され、充放電用スイッチSW30の他端はフィルタ用キャパシタCflt12の一端に接続され、充放電用スイッチSW30の制御端は論理積AND17の出力(放電信号dischrg6)に接続される。 One end of the charging / discharging switch SW30 is connected to the other end of the charging / discharging capacitor Cdis21, the other end of the charging / discharging switch SW30 is connected to one end of the filter capacitor Cflt12, and the control end of the charging / discharging switch SW30 is a logical product. It is connected to the output of the AND 17 (discharge signal dischrg6).
充放電用スイッチSW25と充放電用スイッチSW26とは同位相で動作し、充放電用スイッチSW25及び充放電用スイッチSW26と充放電用スイッチSW27とは逆位相で動作する。 The charge / discharge switch SW25 and the charge / discharge switch SW26 operate in the same phase, and the charge / discharge switch SW25, the charge / discharge switch SW26, and the charge / discharge switch SW27 operate in the opposite phase.
充放電用スイッチSW28と充放電用スイッチSW29とは同位相で動作し、充放電用スイッチSW28及び充放電用スイッチSW29と充放電用スイッチSW30とは逆位相で動作する。 The charge / discharge switch SW28 and the charge / discharge switch SW29 operate in the same phase, and the charge / discharge switch SW28, the charge / discharge switch SW29, and the charge / discharge switch SW30 operate in the opposite phase.
このような図3の実施例は、実質的に図1の実施例と同等であり、充放電用電圧源V4_31、充放電用電圧源V5_32、充放電用電圧源V6_33、充放電用電圧源V7_34が低電圧であっても動作できる。 The embodiment of FIG. 3 is substantially the same as the embodiment of FIG. 1, and is a charging / discharging voltage source V4_31, a charging / discharging voltage source V5_32, a charging / discharging voltage source V6_33, and a charging / discharging voltage source V7_34. Can operate even at low voltages.
また、図3の実施例は、常に同じ電荷を充放電する。図3の実施例は、チャージポンプCP11の動作電圧を、電圧制御発振器VCO13の動作電圧Vfltまで下げることができる。 Further, the embodiment of FIG. 3 always charges and discharges the same charge. In the embodiment of FIG. 3, the operating voltage of the charge pump CP11 can be lowered to the operating voltage Vflt of the voltage controlled oscillator VCO13.
本発明は、上記実施例に限定されることなく、変更、変形が可能である。 The present invention is not limited to the above-described embodiments, and can be changed and modified.
Cchg20、Cdis21 充放電用容量(コンデンサ)
PFD10 位相周波数比較器
EX−OR15 排他的論理和回路
AND16、AND17 論理積回路
SW18、SW19 充放電用スイッチ
SW25、SW26、SW27、SW28、SW29、SW30 充放電用スイッチ
Cflt12 フィルタ用キャパシタ
VCO13 電圧制御発振器
14 n分周器
CP11 チャージポンプ
V1_22、V2_23 充放電用電圧源
V4_31、V5_32、V6_33、V7_34 充放電用電圧源
REF1 基準信号
Cchg20, Cdis21 Charge / discharge capacity (capacitor)
PFD10 Phase frequency comparator EX-OR15 Exclusive OR circuit AND16, AND17 AND circuit SW18, SW19 Charging / discharging switch SW25, SW26, SW27, SW28, SW29, SW30 Charging / discharging switch Cflt12 Filter capacitor VCO13 Voltage controlled oscillator 14 n frequency divider CP11 charge pump V1_22, V2_23 charge / discharge voltage source V4_31, V5_32, V6_33, V7_34 charge / discharge voltage source REF1 reference signal
Claims (4)
前記電圧制御発振器の出力が入力され、フィードバック信号を出力するn分周器と、
基準信号と前記フィードバック信号との位相差に応じた電圧パルスを出力する位相周波数比較器と、
前記電圧パルスに基づき、前記フィルタ用キャパシタを充放電するチャージポンプとを備え、
前記チャージポンプは、前記フィルタ用キャパシタの一端に接続される充放電用容量を備える
ことを特徴とするPLL回路。 A voltage controlled oscillator to which one end of a filter capacitor is input;
An n divider that receives the output of the voltage controlled oscillator and outputs a feedback signal;
A phase frequency comparator that outputs a voltage pulse corresponding to a phase difference between a reference signal and the feedback signal;
A charge pump for charging and discharging the filter capacitor based on the voltage pulse,
The charge pump includes a charge / discharge capacitor connected to one end of the filter capacitor.
前記フィルタ用キャパシタの一端に接続される第1の充放電用容量及び第2の充放電用容量と、
一端が電圧源に接続され他端が前記第1の充放電用容量の一端に接続される第1の充放電用スイッチと、
一端が電圧源に接続され他端が前記第2の充放電用容量の一端に接続される第2の充放電用スイッチとを備える
ことを特徴とする請求項1に記載のPLL回路。 The charge pump is
A first charge / discharge capacity and a second charge / discharge capacity connected to one end of the filter capacitor;
A first charge / discharge switch having one end connected to a voltage source and the other end connected to one end of the first charge / discharge capacitor;
The PLL circuit according to claim 1, further comprising: a second charge / discharge switch having one end connected to a voltage source and the other end connected to one end of the second charge / discharge capacitor.
前記チャージポンプは、
入力に前記第1の電圧パルスと前記第2の電圧パルスとが接続される排他的論理和回路と、
入力に前記第1の電圧パルスと前記排他的論理和回路の出力とが接続され、出力に前記第1の充放電用スイッチの制御端が接続される第1の論理積回路と、
入力に前記第2の電圧パルスと前記排他的論理和回路の出力とが接続され、出力に前記第2の充放電用スイッチの制御端が接続される第2の論理積回路とを備える
ことを特徴とする請求項2に記載のPLL回路。 The phase frequency comparator outputs a first voltage pulse and a second voltage pulse;
The charge pump is
An exclusive OR circuit having the input connected to the first voltage pulse and the second voltage pulse;
A first AND circuit having an input connected to the first voltage pulse and an output of the exclusive OR circuit, and an output connected to a control terminal of the first charge / discharge switch;
A second logical product circuit having an input connected to the second voltage pulse and an output of the exclusive OR circuit, and an output connected to a control terminal of the second charge / discharge switch. The PLL circuit according to claim 2, wherein:
一端が前記第1の充放電用容量の他端に接続され、他端が前記フィルタ用キャパシタの一端に接続され、制御端が前記第1の充放電用スイッチの制御端に逆位相で接続される第4の充放電用スイッチ(SW27)と、
一端が電圧源(V7_34)に接続され、他端が前記第2の充放電用容量の他端に接続され、制御端が前記第2の充放電用スイッチの制御端に接続される第5の充放電用スイッチ(SW29)と、
一端が前記第2の充放電用容量の他端に接続され、他端が前記前記フィルタ用キャパシタの一端に接続され、制御端が前記第2の充放電用スイッチの制御端に逆位相で接続される第6の充放電用スイッチ(SW30)とを備える
ことを特徴とする請求項2に記載のPLL回路。 One end is connected to the voltage source (V4_31), the other end is connected to the other end of the first charge / discharge capacitor, and the control end is connected to the control end of the first charge / discharge switch. A charge / discharge switch (SW25);
One end is connected to the other end of the first charge / discharge capacitor, the other end is connected to one end of the filter capacitor, and the control end is connected in reverse phase to the control end of the first charge / discharge switch. A fourth charge / discharge switch (SW27);
One end is connected to the voltage source (V7_34), the other end is connected to the other end of the second charge / discharge capacitor, and the control end is connected to the control end of the second charge / discharge switch. A charge / discharge switch (SW29);
One end is connected to the other end of the second charge / discharge capacitor, the other end is connected to one end of the filter capacitor, and the control end is connected in reverse phase to the control end of the second charge / discharge switch. The PLL circuit according to claim 2, further comprising a sixth charge / discharge switch (SW30).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009212719A JP5223823B2 (en) | 2009-09-15 | 2009-09-15 | PLL circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009212719A JP5223823B2 (en) | 2009-09-15 | 2009-09-15 | PLL circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011066474A true JP2011066474A (en) | 2011-03-31 |
JP5223823B2 JP5223823B2 (en) | 2013-06-26 |
Family
ID=43952298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009212719A Expired - Fee Related JP5223823B2 (en) | 2009-09-15 | 2009-09-15 | PLL circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5223823B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106639665B (en) * | 2017-02-28 | 2019-03-01 | 西安特锐德智能充电科技有限公司 | A kind of control device and control method of compatible pulse and level type electronic lock |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1065530A (en) * | 1996-08-21 | 1998-03-06 | Nec Corp | Charge pump circuit and pll circuit using it |
JP2001339296A (en) * | 2000-05-26 | 2001-12-07 | Oki Electric Ind Co Ltd | Phase comparator |
JP2004304283A (en) * | 2003-03-28 | 2004-10-28 | Icom Inc | Phase comparator circuit |
JP2005165828A (en) * | 2003-12-04 | 2005-06-23 | Fujitsu Ltd | Clock generator |
JP2006505212A (en) * | 2002-10-30 | 2006-02-09 | フリースケール セミコンダクター インコーポレイテッド | Capacitive charge pump |
WO2007088595A1 (en) * | 2006-01-31 | 2007-08-09 | Fujitsu Limited | Pll circuit and semiconductor integrated device |
-
2009
- 2009-09-15 JP JP2009212719A patent/JP5223823B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1065530A (en) * | 1996-08-21 | 1998-03-06 | Nec Corp | Charge pump circuit and pll circuit using it |
JP2001339296A (en) * | 2000-05-26 | 2001-12-07 | Oki Electric Ind Co Ltd | Phase comparator |
JP2006505212A (en) * | 2002-10-30 | 2006-02-09 | フリースケール セミコンダクター インコーポレイテッド | Capacitive charge pump |
JP2004304283A (en) * | 2003-03-28 | 2004-10-28 | Icom Inc | Phase comparator circuit |
JP2005165828A (en) * | 2003-12-04 | 2005-06-23 | Fujitsu Ltd | Clock generator |
WO2007088595A1 (en) * | 2006-01-31 | 2007-08-09 | Fujitsu Limited | Pll circuit and semiconductor integrated device |
Also Published As
Publication number | Publication date |
---|---|
JP5223823B2 (en) | 2013-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8040191B2 (en) | PLL circuit with VCO gain control | |
US8085101B2 (en) | Spread spectrum clock generation device | |
US8232822B2 (en) | Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same | |
US11128256B2 (en) | Oscillator circuit | |
JP2008219513A (en) | Pll circuit | |
US20090153203A1 (en) | Pll circuit | |
US8952734B2 (en) | Frequency-control circuits and signal generation devices using the same | |
KR100293769B1 (en) | Charge pumping circuit and PLL frequency synthesizer | |
JP2010245879A (en) | Phase locked loop circuit | |
US7636000B2 (en) | Phase locked loop without a charge pump and integrated circuit having the same | |
JP5223823B2 (en) | PLL circuit | |
JP2009152734A (en) | Pll circuit | |
JP2017169109A (en) | Clock generator circuit and clock generation method | |
JP2011130518A (en) | Charge pump circuit | |
US20090206893A1 (en) | Charge pump circuit and pll circuit | |
JP2005176570A (en) | Dc-dc converter | |
JP4103604B2 (en) | Semiconductor integrated circuit | |
JP4219669B2 (en) | Constant voltage generation circuit and PLL circuit | |
US9831766B2 (en) | Charge pump and associated phase-locked loop and clock and data recovery | |
CN113676177A (en) | Phase frequency detector, charge pump and phase-locked loop circuit | |
JP2009077308A (en) | Phase-locked loop circuit | |
JP4510039B2 (en) | Phase synchronization circuit | |
JP2008109452A (en) | Pll circuit | |
JP2012142814A (en) | Pll circuit | |
JP2010157923A (en) | Clock generating circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130225 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |