JP2011061636A - マルチレーン伝送方法及びシステム - Google Patents
マルチレーン伝送方法及びシステム Download PDFInfo
- Publication number
- JP2011061636A JP2011061636A JP2009211110A JP2009211110A JP2011061636A JP 2011061636 A JP2011061636 A JP 2011061636A JP 2009211110 A JP2009211110 A JP 2009211110A JP 2009211110 A JP2009211110 A JP 2009211110A JP 2011061636 A JP2011061636 A JP 2011061636A
- Authority
- JP
- Japan
- Prior art keywords
- lane
- frame
- bit
- logical
- bit string
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
【解決手段】 本発明は、単一の信号を送受信部で複数のレーンに分配及び結合する伝送方式において、分配手段303におけるレーン識別とスキュー検出に用いるビット列に対する誤り訂正符号の付加と結合手段401における当該誤り訂正符号を用いたエラー訂正、結合手段401におけるレーン識別とスキュー検出に用いるビット列においてOTN勧告で規定されるより少ないビット数の使用するビットパターン照合、結合手段401におけるレーン識別とスキュー検出に用いるビット列に対するビットエラー許容、のいずれか1つ以上を用いてエラー耐性を高める。
【選択図】 図1
Description
(1)X偏波I(in-phase)チャネル;
(2)X偏波Q(quadrature-phase)チャネル;
(3)Y偏波Iチャネル;
(4)Y偏波Qチャネル;
の4つの28Gb/sの物理レーンが1波長で伝送されている、と見ることができる。
・論理レーン0にFAS OH byte 6="0";
・論理レーン1にFAS OH byte 6="1";
・論理レーン2にFAS OH byte 6="2";
・
・
・論理レーン19にFAS OH byte 6="19";
その次は、再び論理レーン0に戻り
・論理レーン0にFAS OH byte 6="20";
・論理レーン1にFAS OH byte 6="21";
・論理レーン2にFAS OH byte 6="22";
・
・
・論理レーン19にFAS OH byte 6="39";
のように付与する。239まで番号を付与するとその次は再び0に戻る。
当該マルチレーン伝送システムは、
OTUフレームにおけるフレーム同期に用いるビット列(FAS(frame alignment signal))もしくはレーン識別に用いるビット列(FASの一部、もしくはMFAS(multi-frame alignment signal))もしくは両方のビット列を標準の規定よりも短くしたビットパターン照合ステップと、
送信側装置において、
フレーム同期に用いるビット列もしくはレーン識別に用いるビット列、もしくは、その両方に対して、オーバヘッド領域を用いて誤り訂正符号を付加し、
受信側装置において、
OTUフレームにおけるフレーム同期に用いるビット列もしくは、レーン識別に用いるビット列もしくはその両方に対して、送信側装置で付加した誤り訂正符号を用いて誤り訂正を行うエラー訂正ステップと、
受信側装置において、
誤り許容を行い、
フレーム同期に用いるビット列またはレーン識別に用いるビット列、またはその両方に対して誤り許容を行う場合には、
固定パターンのビット列が収容されたフレーム同期に用いるビット列については前フレームのフレーム同期に用いるビット列の位置とそこから予想される次のフレームの開始位置とフレーム同期に用いるビット列において正しく伝送されたビットからフレーム開始位置を認識することで誤り許容を行い、
レーン識別に用いるビット列については当該論理レーンのレーン識別に用いるビット列の連続性と論理レーン間のレーン識別に用いるビット列の整合性を元にして自論理レーンのレーン識別に用いるビット列の値を認識することで誤り許容を行うエラー許容ステップ、のいずれか1つ以上のステップを行う。
誤り訂正符号の冗長度が標準の冗長度である6.7%以外である場合に、論理レーン数と4の最小公倍数に4を掛け算した値、すなわち「LCM(論理レーン数,4)×4」コラム単位でOTUフレームのコラム数を減少もしくは増加させ、
フレームの16バイトを1ブロックとして複数の論理レーンに分配し、該論理レーンを物理レーンに割り当てて伝送する。
受信側装置400に、OTUフレームにおけるフレーム同期に用いるビット列(FAS(frame alignment signal))もしくはレーン識別に用いるビット列(FASの一部、もしくはMFAS(multi-frame alignment signal))もしくは両方のビット列を標準の規定よりも短くしたビットパターン照合手段411を設ける、
または、
送信側装置300に、フレーム同期に用いるビット列もしくはレーン識別に用いるビット列、もしくは、その両方に対して、オーバヘッド領域を用いて誤り訂正符号を付加するエラー訂正符号化手段331を設け、
受信側装置400に、OTUフレームにおけるフレーム同期に用いるビット列もしくは、レーン識別に用いるビット列もしくはその両方に対して、送信側装置で付加した誤り訂正符号を用いて誤り訂正を行うエラー訂正復号化手段412を設ける、
または、
受信側装置300に、誤り許容を行い、フレーム同期に用いるビット列またはレーン識別に用いるビット列、またはその両方に対して誤り許容を行う場合には、
固定パターンのビット列が収容されたフレーム同期に用いるビット列については前フレームのフレーム同期に用いるビット列の位置とそこから予想される次のフレームの開始位置とフレーム同期に用いるビット列において正しく伝送されたビットからフレーム開始位置を認識することで誤り許容を行い、
レーン識別に用いるビット列については当該論理レーンのレーン識別に用いるビット列の連続性と論理レーン間のレーン識別に用いるビット列の整合性を元にして自論理レーンのレーン識別に用いるビット列の値を認識することで誤り許容を行うエラー許容手段413を設ける、
のうちのいずれか1つまたは、それらを組み合わせた構成とする。
誤り訂正符号の冗長度が標準の冗長度である6.7%以外である場合に、論理レーン数と4の最小公倍数に4を掛け算した値、すなわち「LCM(論理レーン数,4)×4」コラム単位でOTUフレームのコラム数を減少もしくは増加させ、符号化手段に出力するフレーム生成手段301と、
符号化手段302から入力された冗長性を付与されたフレームの16バイトを1ブロックとして複数の論理レーンに分配し、該論理レーンを物理レーンに割り当てて伝送する分配手段303を有する。
単一の信号を送受信部で複数のレーンに分配及び結合する伝送方式において、分配手段303内のエラー訂正符号化手段331におけるレーン識別とスキュー検出に用いるビット列に対する誤り訂正符号の付加と結合手段401内のエラー訂正復号化手段412における当該誤り訂正符号を用いたエラー訂正、結合手段401内のビットパターン照合手段411におけるレーン識別とスキュー検出に用いるビット列においてOTN勧告で規定されるより少ないビット数を使用するビットパターン照合、結合手段401内のエラー許容手段413におけるレーン識別とスキュー検出に用いるビット列に対するビットエラー許容、のいずれか1つ以上を用いてエラー耐性を高める。また、標準以外の冗長度のFECを使用できるようにするためにOTUフレーム構造を拡張する。16バイトごとに各レーンへ信号を分配することを可能にするためOTUフレームを「LCM(論理レーン数,4)×4」コラム単位で減少もしくは増加させる(LCMは最小公倍数を意味する)。コラム数の増減単位が上記のコラム単位になるので、FECとして使用しない半端な領域が生じることがあるが、そのような領域にはスタッフを挿入する。
本発明の伝送システムの構成は、前述の図29の伝送装置10、20と同様であるが、送信部、受信部の機能が異なる。
図34は、G.709 Amendment 3, Annex Cで規定されているレーン識別とスキュー検出に用いるオーバヘッド(20論理レーンの場合)を示す。
[第3の実施の形態]
本実施の形態では、図2に示す受信部400において、ビットエラーを許容する場合を説明する。
第3の実施の形態は図2に示す受信部400においてビットエラーを許容する例を示したが、さらに当該オーバヘッドのBER劣化に対する耐性を高めるために、本実施の形態では、結合部401のエラー訂正復号化部412において、スキュー検出およびレーン識別に用いるオーバヘッドであるFASもしくはMFASもしくはその両方のエラー訂正を行なう。分配部303のエラー訂正符号化部331では、エラー訂正を行なうためには冗長のビット列を付加する必要があるが、例えば、図12に示すOTUオーバヘッド内の未使用領域であるRES(1行,13−14コラム)や多様な用途に利用可能なGCC0(1行,11−12コラム)を用いることができる。
[第5の実施の形態]
本実施の形態ではレーン識別に使用するビット数を標準の規定よりも短くしたビットパターン照合部411を使用する例を示す。図23には4論理レーン時のレーン識別に使用するビット数の削減例を、図24には20論理レーン時のレーン識別に使用するビット数の削減例をそれぞれ示す。4論理レーンのときは、標準規格ではMFASの8ビットを使用する規定になっているが、図23のようにMFASの7、8ビット目の2ビットだけを用いても(0、0)、(0、1)、(1、0)、(1、1)のように4種類を表現することができる。同様に20論理レーンのときは、標準規格ではFASの6バイト目とMFASを組み合わせて16ビットを用いる規定になっているが、図24のようにFAS6バイト目の4、5、6、7、8ビット目の5ビットだけを用いても(0、0、0、0、0)〜(1、0、0、1、1)の20通りを表現することができる。以上の番号を付与すると受信側でレーン識別が可能となる。
11 送信部
12 波長多重部
20 伝送装置(受信側)
21 波長分離部
22 受信部
30 光ファイバ
111 フレーマ部
112 FEC符号化部
113 分配部
221 結合部
222 FEC復号化部
223 フレーマ部
300 送信側装置、送信部
301 フレーム生成手段、フレーマ部
302 符号化手段、FEC符号化部
303 分配手段、分配部
311 フレーム変更機能
331 エラー訂正符号化手段、エラー訂正符号化部
400 受信側装置、受信部
401 結合手段、結合部
402 復号化手段、FEC復号化部
403 フレーム処理手段、フレーマ部
411 ビットパターン照合手段、ビットパターン照合部
412 エラー訂正復号化手段、エラー訂正復号部
413 エラー許容手段、エラー許容部
Claims (6)
- OTUフレーム(OTUkもしくはOTUkV)を用いた単一の信号を複数の物理レーンによって伝送する送信側装置及び受信したフレームを結合する受信側装置を有するマルチレーン伝送システムにおけるマルチレーン伝送方法であって、
前記マルチレーン伝送システムは、
前記受信側装置において、
前記OTUフレームにおけるフレーム同期に用いるビット列(FAS(frame alignment signal))もしくはレーン識別に用いるビット列(FASの一部、もしくはMFAS(multi-frame alignment signal))、もしくはその両方のビット列をOTNの標準規定よりも短くしたビットパターン照合ステップと、
前記送信側装置において、
前記フレーム同期に用いるビット列もしくは前記レーン識別に用いるビット列、もしくは、その両方に対して、オーバヘッド領域を用いて誤り訂正符号を付加し、
前記受信側装置において、
前記OTUフレームにおけるフレーム同期に用いるビット列もしくは、レーン識別に用いるビット列もしくはその両方に対して、前記送信側装置で付加した誤り訂正符号を用いて誤り訂正を行うエラー訂正ステップと、
前記受信側装置において、
誤り許容を行い、
前記フレーム同期に用いるビット列または前記レーン識別に用いるビット列、またはその両方に対して誤り許容を行う場合には、
固定パターンのビット列が収容されたフレーム同期に用いるビット列については前フレームのフレーム同期に用いるビット列の位置とそこから予想される次のフレームの開始位置とフレーム同期に用いるビット列において正しく伝送されたビットからフレーム開始位置を認識することで誤り許容を行い、
レーン識別に用いるビット列については当該論理レーンのレーン識別に用いるビット列の連続性と論理レーン間のレーン識別に用いるビット列の整合性を元にして自論理レーンのレーン識別に用いるビット列の値を認識することで誤り許容を行うエラー許容ステップ、のいずれか1つ以上のステップを行う
ことを特徴とするマルチレーン伝送方法。 - 前記送信側装置において、
誤り訂正符号の冗長度が標準の冗長度である6.7%以外である場合に、論理レーン数と4の最小公倍数に4を掛け算した値、すなわち「LCM(論理レーン数,4)×4」コラム単位でOTUフレームのコラム数を減少もしくは増加させ、
フレームの16バイトを1ブロックとして複数の論理レーンに分配し、該論理レーンを物理レーンに割り当てて伝送する
ことを特徴とする請求項1記載のマルチレーン伝送方法。 - 前記OTUフレームがOTU4もしくはOTU4Vであり、物理レーン数が4であるマルチレーン伝送システムにおいて、
論理レーン数を4とする
ことを特徴とする請求項1または2記載のマルチレーン伝送方法。 - OTUフレーム(OTUkもしくはOTUkV)を用いた単一の信号を複数の物理レーンによって伝送する送信側装置及び、受信したフレームを結合する受信側装置と、を有するマルチレーン伝送システムであって、
前記受信側装置に、前記OTUフレームにおけるフレーム同期に用いるビット列(FAS(frame alignment signal))もしくはレーン識別に用いるビット列(FASの一部、もしくはMFAS(multi-frame alignment signal))、もしくはその両方のビット列をOTNの標準規定よりも短くしたビットパターン照合手段を設ける、
または、
前記送信側装置に、前記フレーム同期に用いるビット列もしくは前記レーン識別に用いるビット列、もしくは、その両方に対して、オーバヘッド領域を用いて誤り訂正符号を付加するエラー訂正符号化手段と、
前記受信側装置に、前記OTUフレームにおけるフレーム同期に用いるビット列もしくは、レーン識別に用いるビット列もしくはその両方に対して、前記送信側装置で付加した誤り訂正符号を用いて誤り訂正を行うエラー訂正復号化手段と、を設ける、
または、
前記受信側装置に、
誤り許容を行い、前記フレーム同期に用いるビット列または前記レーン識別に用いるビット列、またはその両方に対して誤り許容を行う場合には、
固定パターンのビット列が収容されたフレーム同期に用いるビット列については前フレームのフレーム同期に用いるビット列の位置とそこから予想される次のフレームの開始位置とフレーム同期に用いるビット列において正しく伝送されたビットからフレーム開始位置を認識することで誤り許容を行い、
レーン識別に用いるビット列については当該論理レーンのレーン識別に用いるビット列の連続性と論理レーン間のレーン識別に用いるビット列の整合性を元にして自論理レーンのレーン識別に用いるビット列の値を認識することで誤り許容を行うエラー許容手段を設ける、
のうちのいずれか1つまたは、それらを組み合わせた構成とすることを特徴とするマルチレーン伝送システム。 - 前記送信側装置は、
誤り訂正符号の冗長度が標準の冗長度である6.7%以外である場合に、論理レーン数と4の最小公倍数に4を掛け算した値、すなわち「LCM(論理レーン数,4)×4」コラム単位でOTUフレームのコラム数を減少もしくは増加させ、前記符号化手段に出力するフレーム生成手段と、
前記符号化手段から入力された冗長度を付与されたフレームの16バイトを1ブロックとして複数の論理レーンに分配し、該論理レーンを物理レーンに割り当てて伝送する分配手段を有する、
ことを特徴とする請求項4記載のマルチレーン伝送システム。 - 前記OTUフレームがOTU4もしくはOTU4Vであり、物理レーン数が4であるマルチレーン伝送システムにおいて、
論理レーン数を4とする
ことを特徴とする請求項4または5記載のマルチレーン伝送システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009211110A JP4964927B2 (ja) | 2009-09-11 | 2009-09-11 | マルチレーン伝送方法及びシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009211110A JP4964927B2 (ja) | 2009-09-11 | 2009-09-11 | マルチレーン伝送方法及びシステム |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011230279A Division JP5277299B2 (ja) | 2011-10-20 | 2011-10-20 | マルチレーン伝送方法及びシステム |
JP2011230280A Division JP5063806B2 (ja) | 2011-10-20 | 2011-10-20 | マルチレーン伝送方法及びシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011061636A true JP2011061636A (ja) | 2011-03-24 |
JP4964927B2 JP4964927B2 (ja) | 2012-07-04 |
Family
ID=43948733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009211110A Active JP4964927B2 (ja) | 2009-09-11 | 2009-09-11 | マルチレーン伝送方法及びシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4964927B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011146932A (ja) * | 2010-01-14 | 2011-07-28 | Mitsubishi Electric Corp | 誤り訂正符号化方法、誤り訂正復号方法、誤り訂正符号化装置、および、誤り訂正復号装置 |
JP2011211431A (ja) * | 2010-03-29 | 2011-10-20 | Anritsu Corp | スキュー検出装置及びスキュー検出方法 |
JP2012095104A (ja) * | 2010-10-27 | 2012-05-17 | Anritsu Corp | Oor試験用パターン挿入回路及びoor試験用パターン挿入方法 |
US9755756B2 (en) | 2013-03-19 | 2017-09-05 | Fujitsu Limited | Transmission device, transmission system, and transmission method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007166119A (ja) * | 2005-12-12 | 2007-06-28 | Mitsubishi Electric Corp | 光受信装置 |
JP2009089194A (ja) * | 2007-10-01 | 2009-04-23 | Fujitsu Ltd | 光伝送システムおよび光伝送方法 |
-
2009
- 2009-09-11 JP JP2009211110A patent/JP4964927B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007166119A (ja) * | 2005-12-12 | 2007-06-28 | Mitsubishi Electric Corp | 光受信装置 |
JP2009089194A (ja) * | 2007-10-01 | 2009-04-23 | Fujitsu Ltd | 光伝送システムおよび光伝送方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011146932A (ja) * | 2010-01-14 | 2011-07-28 | Mitsubishi Electric Corp | 誤り訂正符号化方法、誤り訂正復号方法、誤り訂正符号化装置、および、誤り訂正復号装置 |
JP2011211431A (ja) * | 2010-03-29 | 2011-10-20 | Anritsu Corp | スキュー検出装置及びスキュー検出方法 |
JP2012095104A (ja) * | 2010-10-27 | 2012-05-17 | Anritsu Corp | Oor試験用パターン挿入回路及びoor試験用パターン挿入方法 |
US9755756B2 (en) | 2013-03-19 | 2017-09-05 | Fujitsu Limited | Transmission device, transmission system, and transmission method |
Also Published As
Publication number | Publication date |
---|---|
JP4964927B2 (ja) | 2012-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8705974B2 (en) | Optical transmission system and optical transmission method | |
US6650638B1 (en) | Decoding method and decoder for 64b/66b coded packetized serial data | |
US7055073B2 (en) | Coding method for coding packetized serial data with low overhead | |
EP2166710B1 (en) | Signal block sequence processing method and signal block sequence processing apparatus | |
US7440513B2 (en) | Coding and decoding packetized data | |
US8681818B2 (en) | Frame generating apparatus, optical transmission system, frame generating method, and optical transmission method | |
EP2975858B1 (en) | Method for processing data in the ethernet, physical layer chip and ethernet device | |
CN102577490B (zh) | 一种改善信号质量的方法、装置及设备 | |
EP2487810B1 (en) | Differential encoding optical transceiver device | |
EP2790343B1 (en) | Frame generation method, optical transmission device and optical transmission system | |
JPH11331132A (ja) | 光伝送システム及び光伝送装置 | |
US20070147434A1 (en) | Data transmission method and data transmission device | |
JP4964927B2 (ja) | マルチレーン伝送方法及びシステム | |
KR20090078313A (ko) | 데이터 에러 보고를 수행하는 방법 및 장치 | |
US9787431B2 (en) | Apparatus and method for forward error correction over a communication channel | |
US8125979B2 (en) | Multi-channel optical transport network training signal wrapper | |
US9755756B2 (en) | Transmission device, transmission system, and transmission method | |
EP1517450A1 (en) | Error correction on M-BIT encoded links | |
JP5277299B2 (ja) | マルチレーン伝送方法及びシステム | |
US20170331592A1 (en) | Transmitting device and receiving method | |
US8160057B2 (en) | Multi-channel optical transport network training signal | |
JP5063806B2 (ja) | マルチレーン伝送方法及びシステム | |
US7292608B1 (en) | Method and apparatus for transferring synchronous optical network/synchronous digital hierarchy(SONET/SDH) frames on parallel transmission links | |
JP5945244B2 (ja) | 多重伝送システム及び多重伝送方法 | |
EP1274207A2 (en) | Method and apparatus for interfacing a parallel connection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120328 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4964927 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |