JP2011061000A - Schottky barrier diode and method of manufacturing the same - Google Patents

Schottky barrier diode and method of manufacturing the same Download PDF

Info

Publication number
JP2011061000A
JP2011061000A JP2009209085A JP2009209085A JP2011061000A JP 2011061000 A JP2011061000 A JP 2011061000A JP 2009209085 A JP2009209085 A JP 2009209085A JP 2009209085 A JP2009209085 A JP 2009209085A JP 2011061000 A JP2011061000 A JP 2011061000A
Authority
JP
Japan
Prior art keywords
nitride
insulating film
layer
trench
barrier diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009209085A
Other languages
Japanese (ja)
Other versions
JP5580012B2 (en
Inventor
Tetsuya Ono
哲也 大野
Yasunobu Saito
泰伸 斉藤
Hidetoshi Fujimoto
英俊 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009209085A priority Critical patent/JP5580012B2/en
Publication of JP2011061000A publication Critical patent/JP2011061000A/en
Application granted granted Critical
Publication of JP5580012B2 publication Critical patent/JP5580012B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To make a nitride-based Schottky barrier diode high in breakdown voltage and to reduce a leakage current. <P>SOLUTION: A Schottky barrier diode 80 includes: a silicon substrate having a trench 7 penetrating along a thickness; an AlGaN layer 2 provided on the silicon substrate and having a larger band gap than the silicon substrate; an insulating film 3 provided on the AlGaN layer 2; an n-type GaN layer 4 provided on the AlGaN layer 2 and trench 7 and having a larger band gap than the silicon substrate 1; an embedded insulating film 5 provided on the insulating film 3 and having a side face in contact with the n-type GaN layer 4; a Schottky electrode 6 provided on the n-type GaN layer 4 relatively opposed to the trench 7; and an Ohmic electrode 8 provided on a surface of the n-type GaN layer 4 exposed in the trench 7. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、ショットキーバリアダイオードに関する。   The present invention relates to a Schottky barrier diode.

ショットキーバリアダイオード（ＳＢＤ）は、高い整流作用を有し、ＰＮ接合型ダイオードよりもＶｆ（順方向電圧）が小さく逆回復時間が速い。このため、スイッチング電源のＰＦＣ(Power Factor Correction)回路、ＩＢＧＴのＦＷＤ(Free Wheel Diode)、携帯電話の通信基地局用高周波出力素子などに多用される。近年、ショットキーバリアダイオード（ＳＢＤ）では、シリコンと比較し、高耐圧で、且つ低オン抵抗の特性を有する窒化物系ショットキーバリアダイオードや炭化珪素（ＳｉＣ）系ショットキーバリアダイオードが各方面で開発されている。基板と基板上に成長されるエピタキシャル成長層の格子定数の関係から、通常、窒化物系ショットキーバリアダイオードは窒化ガリウム（ＧａＮ）基板、サファイア（Ｓａｐｐｈｉｒｅ）基板、シリコン（Ｓｉ）基板などが用いられている。これらの基板種の中でコストを低減させるには大口径のシリコン基板を用いるのが大変有効である（例えば、特許文献１参照。）。   A Schottky barrier diode (SBD) has a high rectifying action, has a smaller Vf (forward voltage) and a faster reverse recovery time than a PN junction diode. For this reason, it is frequently used for PFC (Power Factor Correction) circuit of switching power supply, FWD (Free Wheel Diode) of IBGT, high frequency output element for communication base station of mobile phone, and the like. In recent years, in Schottky barrier diodes (SBD), nitride-based Schottky barrier diodes and silicon carbide (SiC) -based Schottky barrier diodes, which have higher breakdown voltage and low on-resistance characteristics than silicon, are used in various fields. Has been developed. Due to the relationship between the substrate and the lattice constant of the epitaxial growth layer grown on the substrate, a nitride-based Schottky barrier diode is usually a gallium nitride (GaN) substrate, a sapphire (Sapphire) substrate, a silicon (Si) substrate, or the like. Yes. Among these substrate types, it is very effective to use a large-diameter silicon substrate in order to reduce the cost (for example, see Patent Document 1).

特許文献１に記載される窒化物系半導体であるＧａＮ系ショットキーバリアダイオードでは、基板にシリコンを用いた場合、シリコン（Ｓｉ）とＧａＮでは格子定数が異なりエピタキシャル成長されたＧａＮ層に転位などの欠陥が高密度に発生する。高密度の欠陥が発生すると、ＧａＮ系ショットキーバリアダイオードの耐圧が低下し、逆方向リーク電流が増大するという問題点がある。なお、シリコン基板の代わりにサファイア基板やＳｉＣ基板を用いた場合でも同様な問題が発生する。   In the GaN-based Schottky barrier diode, which is a nitride-based semiconductor described in Patent Document 1, when silicon is used for the substrate, the lattice constant is different between silicon (Si) and GaN, and defects such as dislocations are formed in the epitaxially grown GaN layer. Occurs at high density. When high-density defects occur, the breakdown voltage of the GaN-based Schottky barrier diode decreases, and there is a problem that reverse leakage current increases. Similar problems occur even when a sapphire substrate or SiC substrate is used instead of the silicon substrate.

特開２００７−１２９１６６号公報JP 2007-129166 A

本発明は、高耐圧で、且つリーク電流が低減された窒化物系ショットキーバリアダイオードを提供することにある。   An object of the present invention is to provide a nitride Schottky barrier diode having a high breakdown voltage and a reduced leakage current.

本発明の一態様のショットキーバリアダイオードは、厚み方向に貫通するトレンチを有する半導体基板と、前記半導体基板上に設けられ、前記半導体基板よりもバンドギャップが大きな窒化物系バッファ層と、前記窒化物系バッファ層上に設けられる絶縁膜と、前記窒化物系バッファ層及び前記トレンチ上に設けられ、前記半導体基板よりもバンドギャップが大きな窒化物系半導体層と、前記絶縁膜上に設けられ、側面が前記窒化物系半導体層と接する埋め込み絶縁膜と、前記トレンチと相対向する前記窒化物系半導体層上に設けられる第１主電極と、前記トレンチ中に露出される前記窒化物系半導体層の表面上に設けられる第２主電極とを具備することを特徴とする。   The Schottky barrier diode of one embodiment of the present invention includes a semiconductor substrate having a trench penetrating in a thickness direction, a nitride-based buffer layer provided on the semiconductor substrate and having a larger band gap than the semiconductor substrate, and the nitriding An insulating film provided on the material-based buffer layer, provided on the nitride-based buffer layer and the trench, provided on the insulating film, a nitride-based semiconductor layer having a larger band gap than the semiconductor substrate, A buried insulating film whose side surface is in contact with the nitride-based semiconductor layer, a first main electrode provided on the nitride-based semiconductor layer facing the trench, and the nitride-based semiconductor layer exposed in the trench And a second main electrode provided on the surface of the substrate.

更に、本発明の一態様のショットキーバリアダイオードの製造方法は、シリコン基板上にエピタキシャル法により窒化物系バッファ層を形成する工程と、前記窒化物系バッファ層上に第１の絶縁膜を形成する工程と、前記窒化物系バッファ層及び前記第１の絶縁膜上にＥＬＯＧ法により窒化物系半導体層を形成する工程と、前記第１の絶縁膜上の前記窒化物系半導体層をエッチングして第１のトレンチを形成する工程と、前記窒化物系半導体層及び前記第１の絶縁膜に第２の絶縁膜を堆積し、前記窒化物系半導体層の表面が露出するまで前記第２の絶縁膜を研磨して前記第１のトレンチ内部に埋め込み絶縁膜を形成する工程と、前記窒化物系半導体層上にショットキー電極を形成する工程と、前記ショットキー電極と相対向する部分の前記シリコン基板及びショットキー電極前記窒化物系バッファ層をエッチングし、前記窒化物系半導体層の表面が露出される第２のトレンチを形成する工程と、前記第２のトレンチ中に露出した前記窒化物系半導体層の表面上にオーミック電極を形成する工程とを具備することを特徴とする。   Furthermore, the manufacturing method of the Schottky barrier diode of one embodiment of the present invention includes a step of forming a nitride-based buffer layer on a silicon substrate by an epitaxial method, and a first insulating film is formed on the nitride-based buffer layer. Etching the nitride-based semiconductor layer on the first insulating film, forming a nitride-based semiconductor layer on the nitride-based buffer layer and the first insulating film by an ELOG method, and etching the nitride-based semiconductor layer on the first insulating film. Forming a first trench and depositing a second insulating film on the nitride-based semiconductor layer and the first insulating film, and the second trench until the surface of the nitride-based semiconductor layer is exposed. Polishing the insulating film to form a buried insulating film inside the first trench; forming a Schottky electrode on the nitride-based semiconductor layer; and a portion of the portion facing the Schottky electrode Shi A step of etching the nitride-based buffer layer to form a second trench in which the surface of the nitride-based semiconductor layer is exposed; and the nitride exposed in the second trench And a step of forming an ohmic electrode on the surface of the semiconductor layer.

本発明によれば、高耐圧で、且つリーク電流が低減された窒化物系半導体装置を提供することができる。   According to the present invention, it is possible to provide a nitride semiconductor device having a high breakdown voltage and a reduced leakage current.

本発明の実施例１に係るショットキーバリアダイオードを示す断面図。Sectional drawing which shows the Schottky barrier diode which concerns on Example 1 of this invention. 本発明の実施例１に係るショットキーバリアダイオードの製造工程を示す断面図。Sectional drawing which shows the manufacturing process of the Schottky barrier diode which concerns on Example 1 of this invention. 本発明の実施例１に係るショットキーバリアダイオードの製造工程を示す断面図。Sectional drawing which shows the manufacturing process of the Schottky barrier diode which concerns on Example 1 of this invention. 本発明の実施例１に係るショットキーバリアダイオードの製造工程を示す断面図。Sectional drawing which shows the manufacturing process of the Schottky barrier diode which concerns on Example 1 of this invention. 本発明の実施例１に係るショットキーバリアダイオードの製造工程を示す断面図。Sectional drawing which shows the manufacturing process of the Schottky barrier diode which concerns on Example 1 of this invention. 本発明の実施例２に係るショットキーバリアダイオードを示す断面図。Sectional drawing which shows the Schottky barrier diode which concerns on Example 2 of this invention. 本発明の実施例３に係るショットキーバリアダイオードを示す断面図。Sectional drawing which shows the Schottky barrier diode which concerns on Example 3 of this invention. 本発明の実施例４に係るショットキーバリアダイオードを示す断面図。Sectional drawing which shows the Schottky barrier diode which concerns on Example 4 of this invention.

以下本発明の実施例について図面を参照しながら説明する。   Embodiments of the present invention will be described below with reference to the drawings.

まず、本発明の実施例１に係るショットキーバリアダイオード及びその製造方法について、図面を参照して説明する。図１はショットキーバリアダイオードを示す断面図である。本実施例では、ＥＬＯＧ法を用いてワイドバンドギャップ半導体層の欠陥密度を低減している。   First, a Schottky barrier diode and a manufacturing method thereof according to Example 1 of the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view showing a Schottky barrier diode. In this embodiment, the defect density of the wide band gap semiconductor layer is reduced by using the ELOG method.

図１に示すように、ショットキーバリアダイオード（ＳＢＤ）８０は、基板にシリコン（Ｓｉ）を用い、ｎ型ワイドバンドギャップ半導体層であるｎ型ＧａＮ層４を活性領域に用いたショットキーバリアダイオードである。ＧａＮはバンドギャップが３．４ｅＶとシリコンのバンドギャップ（１．１ｅＶ）よりも３倍大きい。   As shown in FIG. 1, the Schottky barrier diode (SBD) 80 uses silicon (Si) as a substrate and uses an n-type GaN layer 4 that is an n-type wide band gap semiconductor layer in an active region. It is. GaN has a band gap of 3.4 eV, which is three times larger than that of silicon (1.1 eV).

ショットキーバリアダイオード（ＳＢＤ）８０では、シリコン基板１の第１主面（表面）上にｎ型ワイドバンドギャップバッファ層であるＡｌＧａＮ層２が設けられる。ＡｌＧａＮ層２は、ショットキーバリアダイオード８０の活性層としてのｎ型ワイドバンドギャップ半導体層であるｎ型ＧａＮ層４の転位などの欠陥密度を低減する役目をする。ここでは、バッファ層にはＡｌＧａＮ層２を用いているが、代わりにＡｌＮ層などを用いてもよい。   In the Schottky barrier diode (SBD) 80, an AlGaN layer 2 that is an n-type wide band gap buffer layer is provided on the first main surface (front surface) of the silicon substrate 1. The AlGaN layer 2 serves to reduce the defect density such as dislocation of the n-type GaN layer 4 that is an n-type wide band gap semiconductor layer as an active layer of the Schottky barrier diode 80. Here, the AlGaN layer 2 is used as the buffer layer, but an AlN layer or the like may be used instead.

ＡｌＧａＮ層２の第１主面（表面）上には、絶縁膜３が設けられる。絶縁膜３には、シリコン酸化膜（ＳｉＯ２）を用いているが、代わりにシリコン窒化膜（ＳｉＮ膜）などを用いてもよい。ＡｌＧａＮ層２及び絶縁膜３の第１主面（表面）上には、ｎ型ＧａＮ層４が設けられる。絶縁膜３の第１主面（表面）上には、ｎ型ＧａＮ層４がエッチング除去されたトレンチ２１内部に埋め込み絶縁膜５が設けられる。埋め込み絶縁膜５には、シリコン酸化膜（ＳｉＯ２）を用いているが、代わりにＴＥＯＳ膜などを用いてもよい。 An insulating film 3 is provided on the first main surface (surface) of the AlGaN layer 2. A silicon oxide film (SiO 2 ) is used for the insulating film 3, but a silicon nitride film (SiN film) or the like may be used instead. An n-type GaN layer 4 is provided on the first main surface (front surface) of the AlGaN layer 2 and the insulating film 3. On the first main surface (surface) of the insulating film 3, a buried insulating film 5 is provided in the trench 21 from which the n-type GaN layer 4 has been removed by etching. A silicon oxide film (SiO 2 ) is used for the buried insulating film 5, but a TEOS film or the like may be used instead.

シリコン基板１及びＡｌＧａＮ層２には、厚み方向に貫通し、ｎ型ＧａＮ層４の第１主面と相対向する第２主面（裏面）の一部がエッチングされたトレンチ７が設けられる。トレンチ７は、バッファ層とＳｉ基板とのバンド不連続による高抵抗化を防ぐため、ｎ型ＧａＮ層４に直接主電極を形成するために設けられたものである。また、トレンチ７はショットキーバリアダイオード（ＳＢＤ）８０の放熱性を向上させる。   The silicon substrate 1 and the AlGaN layer 2 are provided with a trench 7 that is etched in a part of the second main surface (back surface) that penetrates in the thickness direction and faces the first main surface of the n-type GaN layer 4. The trench 7 is provided to form a main electrode directly on the n-type GaN layer 4 in order to prevent high resistance due to band discontinuity between the buffer layer and the Si substrate. The trench 7 improves the heat dissipation of the Schottky barrier diode (SBD) 80.

ｎ型ＧａＮ層４の第１主面（表面）上には、第１主電極としてのショットキー電極６が設けられる。ショットキー電極６には、Ｎｉ（ニッケル）／Ａｕ（金）を用いているが、代わりにＰｄ（パラジウム）／Ｎｉ（ニッケル）／Ａｕ（金）などを用いてもよい。第１主電極としてのショットキー電極６は、トレンチ７と相対向するｎ型ＧａＮ層４上に形成される。第２主電極としてのオーミック電極８は、トレンチ７中に露出されるｎ型ＧａＮ層４の表面上に設けられる。オーミック電極８には、Ｔｉ（チタン）／Ａｌ（アルミニウム）を用いているが、代わりにＴａ（タンタル）／Ｍｏ（モリブデン）／Ａｕ（金）などを用いてもよい。   On the first main surface (surface) of the n-type GaN layer 4, a Schottky electrode 6 as a first main electrode is provided. Ni (nickel) / Au (gold) is used for the Schottky electrode 6, but Pd (palladium) / Ni (nickel) / Au (gold) or the like may be used instead. The Schottky electrode 6 as the first main electrode is formed on the n-type GaN layer 4 facing the trench 7. The ohmic electrode 8 as the second main electrode is provided on the surface of the n-type GaN layer 4 exposed in the trench 7. Ti (titanium) / Al (aluminum) is used for the ohmic electrode 8, but Ta (tantalum) / Mo (molybdenum) / Au (gold) or the like may be used instead.

ショットキー電極６及びｎ型ＧａＮ層４の第１主面（表面）上には、保護膜９が設けられる。オーミック電極８の表面上及びトレンチ７内側には、保護膜１０が設けられる。保護膜９及び保護膜１０は、ショットキーバリアダイオード（ＳＢＤ）８０の信頼性を保持するために設けられたものであり、例えばシリコン窒化膜（ＳｉＮ膜）などが用いられる。   A protective film 9 is provided on the first main surface (front surface) of the Schottky electrode 6 and the n-type GaN layer 4. A protective film 10 is provided on the surface of the ohmic electrode 8 and inside the trench 7. The protective film 9 and the protective film 10 are provided to maintain the reliability of the Schottky barrier diode (SBD) 80. For example, a silicon nitride film (SiN film) or the like is used.

ここで、トレンチ深さＤ１、ショットキー電極６とオーミック電極８の間の電極間距離Ｔ１の関係は、
D1＞＞T1・・・・・・・・・・・・・・・・・・・・式（１）
に設定される。例えば、電極間距離Ｔ１が１０μｍ、トレンチ深さＤ１が９０μｍに設定される。 Here, the relationship between the trench depth D1 and the interelectrode distance T1 between the Schottky electrode 6 and the ohmic electrode 8 is as follows:
D1 >> T1 ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ Formula (1)
Set to For example, the interelectrode distance T1 is set to 10 μm, and the trench depth D1 is set to 90 μm.

次に、ショットキーバリアダイオードの製造方法について図２乃至図５を参照して説明する。図２乃至図５は、ショットキーバリアダイオードの製造工程を示す断面図である。   Next, a method for manufacturing a Schottky barrier diode will be described with reference to FIGS. 2 to 5 are cross-sectional views showing manufacturing steps of the Schottky barrier diode.

図２に示すように、まず、シリコン基板１の第１主面（表面）上にＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いてＡｌＧａＮ層２を形成する。具体的には、１０００℃以上の高温（例えば、１１００℃）で、原料としてＴＭＡ（トリメチルアルミニウム）、ＴＭＧ（トリメチルガリウム）、ＮＨ３（アンモニア）を用いてエピタキシャル成長する。ＡｌＧａＮ層２形成後、ＡｌＧａＮ層２の第１主面（表面）上に選択的に絶縁膜３を形成する。 As shown in FIG. 2, first, an AlGaN layer 2 is formed on the first main surface (surface) of the silicon substrate 1 by using a MOCVD (Metal Organic Chemical Vapor Deposition) method. Specifically, epitaxial growth is performed using TMA (trimethylaluminum), TMG (trimethylgallium), and NH 3 (ammonia) as raw materials at a high temperature of 1000 ° C. or higher (for example, 1100 ° C.). After the formation of the AlGaN layer 2, the insulating film 3 is selectively formed on the first main surface (surface) of the AlGaN layer 2.

次に、図３に示すように、ＡｌＧａＮ層２及び絶縁膜３の第１主面（表面）上にＥＬＯＧ（Epitaxial Lateral Over−Growth）法を用いてｎ型ＧａＮ層４を形成する。具体的には、１０００℃以上の高温（例えば、１１００℃）で、原料としてＴＭＧ（トリメチルガリウム）、ＮＨ３（アンモニア）を用い、ドーピング原料としてＳｉＨ４（シラン）を用いてエピタキシャル成長する。ＥＬＯＧ（Epitaxial Lateral Over−Growth）法では、絶縁膜３上のｎ型ＧａＮ層４（領域Ｂ）に貫通転位などの欠陥が曲げられ、絶縁膜３の中央部上に欠陥が集中する。一方、ＡｌＧａＮ層２上のｎ型ＧａＮ層４（領域Ａ）では、貫通転位などの欠陥が大幅に低減される。領域Ａの欠陥密度は、絶縁膜３が設けられないＭＯＣＶＤ法や選択エピタキシャル法などと比較して１／１００以下に低減することができる。例えば、欠陥密度を１×１０６／ｃｍ２以下にすることができる。 Next, as shown in FIG. 3, the n-type GaN layer 4 is formed on the first main surface (surface) of the AlGaN layer 2 and the insulating film 3 by using an ELOG (Epitaxial Lateral Over-Growth) method. Specifically, epitaxial growth is performed using TMG (trimethyl gallium) and NH 3 (ammonia) as raw materials and SiH 4 (silane) as a doping raw material at a high temperature of 1000 ° C. or higher (for example, 1100 ° C.). In the ELOG (Epitaxial Lateral Over-Growth) method, defects such as threading dislocations are bent in the n-type GaN layer 4 (region B) on the insulating film 3, and the defects concentrate on the central portion of the insulating film 3. On the other hand, in the n-type GaN layer 4 (region A) on the AlGaN layer 2, defects such as threading dislocations are greatly reduced. The defect density in the region A can be reduced to 1/100 or less as compared with the MOCVD method or the selective epitaxial method in which the insulating film 3 is not provided. For example, the defect density can be 1 × 10 6 / cm 2 or less.

ここで、シリコン酸化膜（ＳｉＯ２）である絶縁膜３は、例えばＡｌＧａＮ層２の非極性面の法線（ａ軸）方向である＜１１２０＞にストライプ状に形成している。シリコン酸化膜（ＳｉＯ２）である絶縁膜３を、例えばＡｌＧａＮ層２の非極性面の法線（ｍ軸）方向である＜１１００＞にストライプ状に形成した場合、欠陥は絶縁膜３上（領域Ｂ）に発生するのではなく、絶縁膜３の間（領域Ａ）に発生する。 Here, the insulating film 3, which is a silicon oxide film (SiO 2 ), is formed in a stripe shape, for example, in <1120> that is the normal (a-axis) direction of the nonpolar surface of the AlGaN layer 2. In the case where the insulating film 3 which is a silicon oxide film (SiO 2 ) is formed in a stripe shape in, for example, <1100> which is the normal (m-axis) direction of the nonpolar plane of the AlGaN layer 2, defects are formed on the insulating film 3 It does not occur in the region B) but occurs between the insulating films 3 (region A).

なお、ショットキーバリアダイオード（ＳＢＤ）８０の特性に大きな影響を与える貫通転位などのキラー欠陥は、例えば透過電子顕微鏡（ＴＥＭ）により観測できる。   Note that killer defects such as threading dislocations that greatly affect the characteristics of the Schottky barrier diode (SBD) 80 can be observed by, for example, a transmission electron microscope (TEM).

続いて、図４に示すように、欠陥密度の高い領域Ｂを選択的にエッチングし、絶縁膜３の表面が露出するようにトレンチ２１を形成する。この結果、欠陥密度の低い高品質のｎ型ＧａＮ層４（領域Ａ）だけが残置される。   Subsequently, as shown in FIG. 4, the region B having a high defect density is selectively etched to form a trench 21 so that the surface of the insulating film 3 is exposed. As a result, only the high-quality n-type GaN layer 4 (region A) having a low defect density is left.

そして、図５に示すように、ｎ型ＧａＮ層４及び絶縁膜３の第１主面（表面）上にＣＶＤ（Chemical Vapor Deposition）法を用いて絶縁膜を堆積する。絶縁膜を堆積後、例えばＣＭＰ（Chemical Mechanical Polishing）法を用いてｎ型ＧａＮ層４の表面が露呈するまで絶縁膜を平坦研磨し、埋め込み絶縁膜５をトレンチ２１内部に埋設する。埋め込み絶縁膜５形成後、ｎ型ＧａＮ層４の第１主面（表面）上にショットキー電極６を形成する。   Then, as shown in FIG. 5, an insulating film is deposited on the first main surface (surface) of the n-type GaN layer 4 and the insulating film 3 using a CVD (Chemical Vapor Deposition) method. After the insulating film is deposited, the insulating film is flatly polished using, for example, a CMP (Chemical Mechanical Polishing) method until the surface of the n-type GaN layer 4 is exposed, and the embedded insulating film 5 is embedded in the trench 21. After forming the buried insulating film 5, the Schottky electrode 6 is formed on the first main surface (surface) of the n-type GaN layer 4.

ショットキー電極６形成後、例えばＲＩＥ（Reactive Ion Etching）法を用いて、シリコン基板１、ＡｌＧａＮ層２、ｎ型ＧａＮ層４の一部を順次エッチングし、厚み方向に貫通するトレンチ７を形成する。トレンチ７形成後、トレンチ２１内部のｎ型ＧａＮ層４表面上にオーミック電極８を形成する。   After the Schottky electrode 6 is formed, the silicon substrate 1, the AlGaN layer 2, and a part of the n-type GaN layer 4 are sequentially etched using, for example, RIE (Reactive Ion Etching) method to form a trench 7 penetrating in the thickness direction. . After the trench 7 is formed, the ohmic electrode 8 is formed on the surface of the n-type GaN layer 4 inside the trench 21.

このように、製造されたショットキーバリアダイオード８０では、動作時にショットキー電極６側から流れる電子が貫通転位などの欠陥が大幅に低減されたｎ型ＧａＮ層４（領域Ａ）を介してオーッミック電極８側に流れる。   In this way, in the manufactured Schottky barrier diode 80, electrons flowing from the Schottky electrode 6 side during operation have an ohmic electrode via the n-type GaN layer 4 (region A) in which defects such as threading dislocations are greatly reduced. Flows to the 8th side.

上述したように、本実施例のショットキーバリアダイオード及びその製造方法では、厚み方向に貫通するトレンチ７を有するシリコン基板１と、シリコン基板１上に設けられ、シリコン基板１よりもバンドギャップが大きなＡｌＧａＮ層２と、ＡｌＧａＮ層２上に設けられる絶縁膜３と、ＡｌＧａＮ層２及びトレンチ７上に設けられ、シリコン基板１よりもバンドギャップが大きなｎ型ＧａＮ層４と、絶縁膜３上に設けられ、側面がｎ型ＧａＮ層４と接する埋め込み絶縁膜５と、トレンチ７と相対向するｎ型ＧａＮ層４上に設けられるショットキー電極６と、トレンチ７中に露出されるｎ型ＧａＮ層４の表面上に設けられるオーミック電極８とが設けられる。ｎ型ＧａＮ層４はＥＬＯＧ法で形成される。絶縁膜３上に形成される高欠陥密度のｎ型ＧａＮ層４はエッチング除去される。   As described above, in the Schottky barrier diode and the manufacturing method thereof according to the present embodiment, the silicon substrate 1 having the trench 7 penetrating in the thickness direction and the silicon substrate 1 are provided, and the band gap is larger than that of the silicon substrate 1. AlGaN layer 2, insulating film 3 provided on AlGaN layer 2, n-type GaN layer 4 provided on AlGaN layer 2 and trench 7 and having a larger band gap than silicon substrate 1, and provided on insulating film 3 Embedded surface 5 in contact with n-type GaN layer 4, Schottky electrode 6 provided on n-type GaN layer 4 opposite to trench 7, and n-type GaN layer 4 exposed in trench 7. And an ohmic electrode 8 provided on the surface. The n-type GaN layer 4 is formed by the ELOG method. The high defect density n-type GaN layer 4 formed on the insulating film 3 is removed by etching.

このため、ショットキーバリアダイオード８０の活性層としてのｎ型ＧａＮ層４には、高密度欠陥領域がなく、低密度欠陥領域のみ残置される。したがって、欠陥に起因するショットキーバリアダイオード８０の耐圧低下や逆方向リーク電流の増大がなく、ショットキーバリアダイオード８０の耐圧を向上でき、かつ逆方向リーク電流を大幅に低減できる。   Therefore, the n-type GaN layer 4 as the active layer of the Schottky barrier diode 80 has no high-density defect region, and only the low-density defect region remains. Therefore, the breakdown voltage of the Schottky barrier diode 80 and the reverse leakage current due to the defects are not reduced, the breakdown voltage of the Schottky barrier diode 80 can be improved, and the reverse leakage current can be greatly reduced.

なお、本実施例では、シリコン基板１を用いているが、代わりにサファイア基板、４ＨＳｉＣ基板、或いは６ＨＳｉＣ基板などを用いてもよい。また、ｎ型ＧａＮ層４の第１主面（表面）にショットキー電極６を形成し、トレンチ７中に露出される表面上にオーミック電極８を形成しているが、代わりにトレンチ７中に露出される表面上にショットキー電極６を形成してもよい。また、ｎ型ＧａＮ層４が比較的低濃度（例えば、１×１０１６／ｃｍ３程度以下）の場合、オーミック電極８の良好なオーミックをとるために、ｎ型ＧａＮ層４とオーミック電極８の間にｎ＋型ＧａＮ層を設けるのが好ましい。また、ショットキー電極６を形成後にオーッミック電極８を形成しているが、オーッミック電極８を形成後にショットキー電極６を形成してもよい。 In the present embodiment, the silicon substrate 1 is used, but a sapphire substrate, 4HSiC substrate, 6HSiC substrate, or the like may be used instead. Further, the Schottky electrode 6 is formed on the first main surface (front surface) of the n-type GaN layer 4 and the ohmic electrode 8 is formed on the surface exposed in the trench 7, but instead in the trench 7. A Schottky electrode 6 may be formed on the exposed surface. In addition, when the n-type GaN layer 4 has a relatively low concentration (for example, about 1 × 10 16 / cm 3 or less), the n-type GaN layer 4 and the ohmic electrode 8 have a good ohmic contact. It is preferable to provide an n + -type GaN layer therebetween. Further, although the ohmic electrode 8 is formed after the Schottky electrode 6 is formed, the Schottky electrode 6 may be formed after the ohmic electrode 8 is formed.

次に、本発明の実施例２に係るショットキーバリアダイオード及びその製造方法について、図面を参照して説明する。図６はショットキーバリアダイオードを示す断面図である。本実施例では、バッファ層とワイドバンドギャップ層を連続的にエピタキシャル成長し、エピ工程を削減している。   Next, a Schottky barrier diode and a method for manufacturing the same according to Embodiment 2 of the present invention will be described with reference to the drawings. FIG. 6 is a cross-sectional view showing a Schottky barrier diode. In this embodiment, the buffer layer and the wide band gap layer are continuously epitaxially grown to reduce the epi process.

以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。   In the following, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted, and only different portions are described.

図６に示すように、ショットキーバリアダイオード（ＳＢＤ）８１は、サファイア基板５０を用い、ｎ型ワイドバンドギャップ半導体層であるｎ型ＧａＮ層４ａを活性領域に用いたショットキーバリアダイオードである。   As shown in FIG. 6, a Schottky barrier diode (SBD) 81 is a Schottky barrier diode using a sapphire substrate 50 and using an n-type GaN layer 4a, which is an n-type wide bandgap semiconductor layer, in an active region.

ショットキーバリアダイオード（ＳＢＤ）８１では、サファイア基板５０の第１主面（表面）上にｎ型ワイドバンドギャップバッファ層であるＡｌＧａＮ層２ａが設けられる。ＡｌＧａＮ層２ａは、ショットキーバリアダイオード８１の活性層としてのｎ型ワイドバンドギャップ半導体層であるｎ型ＧａＮ層４ａの転位などの欠陥密度を低減する役目をする。   In the Schottky barrier diode (SBD) 81, an AlGaN layer 2 a that is an n-type wide band gap buffer layer is provided on the first main surface (front surface) of the sapphire substrate 50. The AlGaN layer 2a serves to reduce defect density such as dislocation of the n-type GaN layer 4a, which is an n-type wide bandgap semiconductor layer as an active layer of the Schottky barrier diode 81.

サファイア基板５０の第１主面（表面）上には、絶縁膜３ａが設けられる。絶縁膜３ａには、シリコン酸化膜（ＳｉＯ２）を用いているが、代わりにポーラスなシリコン窒化膜（ＳｉＮ膜）などを用いてもよい。シリコン酸化膜（ＳｉＯ２）である絶縁膜３ａは、サファイア基板５０の非極性面の法線（ａ軸）方向である＜１１２０＞にストライプ状に形成している（実施例１と同様）。サファイア基板５０及び絶縁膜３ａの第１主面（表面）上には、ＡｌＧａＮ層２ａ及びｎ型ＧａＮ層４ａが積層形成される。絶縁膜３の第１主面（表面）上には、ＡｌＧａＮ層２ａ及びｎ型ＧａＮ層４ａがエッチング除去されたトレンチ２１ａ内部に埋め込み絶縁膜５が設けられる。 On the first main surface (surface) of the sapphire substrate 50, an insulating film 3a is provided. A silicon oxide film (SiO 2 ) is used for the insulating film 3a, but a porous silicon nitride film (SiN film) or the like may be used instead. The insulating film 3a, which is a silicon oxide film (SiO 2 ), is formed in stripes in <1120>, which is the normal (a-axis) direction of the nonpolar surface of the sapphire substrate 50 (similar to Example 1). On the sapphire substrate 50 and the first main surface (front surface) of the insulating film 3a, an AlGaN layer 2a and an n-type GaN layer 4a are stacked. On the first main surface (front surface) of the insulating film 3, a buried insulating film 5 is provided inside the trench 21a from which the AlGaN layer 2a and the n-type GaN layer 4a have been removed by etching.

次に、ショットキーバリアダイオード（ＳＢＤ）８１の製造方法について説明する。ショットキーバリアダイオード（ＳＢＤ）８１では、ＡｌＧａＮ層２ａ及びｎ型ＧａＮ層４ａがサファイア基板５０及び絶縁膜３ａの第１主面（表面）上にＥＬＯＧ（Epitaxial Lateral Over−Growth）法を用いて連続的にエピ成長される。その他の工程は実施例１と同様なので説明を省略する。   Next, a method for manufacturing the Schottky barrier diode (SBD) 81 will be described. In the Schottky barrier diode (SBD) 81, the AlGaN layer 2a and the n-type GaN layer 4a are continuously formed on the first main surface (surface) of the sapphire substrate 50 and the insulating film 3a using an ELOG (Epitaxial Lateral Over-Growth) method. Epi growth. Since other steps are the same as those in the first embodiment, description thereof is omitted.

上述したように、本実施例のショットキーバリアダイオード及びその製造方法では、厚み方向に貫通するトレンチ７を有するサファイア基板５０と、サファイア基板５０上に設けられる絶縁膜３ａと、サファイア基板５０上に設けられ、シリコンよりもバンドギャップが大きなＡｌＧａＮ層２ａと、ＡｌＧａＮ層２ａ上に設けられ、シリコンよりもバンドギャップが大きなｎ型ＧａＮ層４ａと、絶縁膜３ａ上に設けられ、側面がＡｌＧａＮ層２ａ及びｎ型ＧａＮ層４ａと接する埋め込み絶縁膜５と、トレンチ７と相対向するｎ型ＧａＮ層４ａ上に設けられるショットキー電極６と、トレンチ７中に露出されるｎ型ＧａＮ層４ａの表面上に設けられるオーミック電極８とが設けられる。ＡｌＧａＮ層２ａ及びｎ型ＧａＮ層４ａはＥＬＯＧ法で積層形成される。絶縁膜３ａ上に形成される高欠陥密度のＡｌＧａＮ層２ａ及びｎ型ＧａＮ層４ａはエッチング除去される。   As described above, in the Schottky barrier diode and the manufacturing method thereof according to this embodiment, the sapphire substrate 50 having the trench 7 penetrating in the thickness direction, the insulating film 3a provided on the sapphire substrate 50, and the sapphire substrate 50 are provided. An AlGaN layer 2a having a larger band gap than silicon, an AlGaN layer 2a provided on the AlGaN layer 2a, an n-type GaN layer 4a having a larger band gap than silicon, and an insulating film 3a. And the buried insulating film 5 in contact with the n-type GaN layer 4a, the Schottky electrode 6 provided on the n-type GaN layer 4a opposite to the trench 7, and the surface of the n-type GaN layer 4a exposed in the trench 7 And an ohmic electrode 8 provided on the substrate. The AlGaN layer 2a and the n-type GaN layer 4a are stacked by the ELOG method. The high defect density AlGaN layer 2a and the n-type GaN layer 4a formed on the insulating film 3a are removed by etching.

このため、ショットキーバリアダイオード８１の活性層としてのｎ型ＧａＮ層４ａには、高密度欠陥領域がなく、低欠陥密度領域のみ残置される。したがって、欠陥に起因するショットキーバリアダイオード８１の耐圧低下や逆方向リーク電流の増大がなく、ショットキーバリアダイオード８１の耐圧を向上でき、かつ逆方向リーク電流を大幅に低減できる。また、エピタキシャル成長工程を実施例１よりも低減し、１回のみとすることができるのでショットキーバリアダイオード８１の製造工程を短縮化できる。   Therefore, the n-type GaN layer 4a as the active layer of the Schottky barrier diode 81 has no high-density defect region, and only the low-defect density region is left. Therefore, the breakdown voltage of the Schottky barrier diode 81 due to defects and the increase in reverse leakage current are not increased, the breakdown voltage of the Schottky barrier diode 81 can be improved, and the reverse leakage current can be greatly reduced. In addition, since the epitaxial growth process can be reduced more than that in the first embodiment and can be performed only once, the manufacturing process of the Schottky barrier diode 81 can be shortened.

なお、本実施例では、サファイア基板５０を用いているが、代わりに４ＨＳｉＣ基板や６ＨＳｉＣ基板などを用いてもよい。   In the present embodiment, the sapphire substrate 50 is used, but a 4HSiC substrate, a 6HSiC substrate, or the like may be used instead.

次に、本発明の実施例３に係るショットキーバリアダイオードについて、図面を参照して説明する。図７はショットキーバリアダイオードを示す断面図である。本実施例では、ショットキー電極の両端部直下のワイドバンドギャップ層表面にＰ型ガードリング層を設けている。   Next, a Schottky barrier diode according to Example 3 of the present invention will be described with reference to the drawings. FIG. 7 is a sectional view showing a Schottky barrier diode. In this embodiment, a P-type guard ring layer is provided on the surface of the wide band gap layer immediately below both ends of the Schottky electrode.

以下、実施例２と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。   In the following, the same components as those in the second embodiment are denoted by the same reference numerals, and the description thereof is omitted, and only different portions are described.

図７に示すように、ショットキーバリアダイオード（ＳＢＤ）８２は、サファイア基板５０を用い、ｎ型ワイドバンドギャップ半導体層であるｎ型ＧａＮ層４ａを活性領域に用い、Ｐ型ガードリング層としてのＰ型ＧａＮ層３２が設けられたショットキーバリアダイオードである。ショットキーバリアダイオード（ＳＢＤ）８２は、トレンチ７を絶縁膜３ａ及び埋め込み絶縁膜５の端部と接するように形成している。   As shown in FIG. 7, the Schottky barrier diode (SBD) 82 uses a sapphire substrate 50, an n-type GaN layer 4a, which is an n-type wide bandgap semiconductor layer, in an active region, and serves as a P-type guard ring layer. This is a Schottky barrier diode provided with a P-type GaN layer 32. The Schottky barrier diode (SBD) 82 is formed so that the trench 7 is in contact with the end portions of the insulating film 3 a and the buried insulating film 5.

ショットキーバリアダイオード（ＳＢＤ）８２では、Ｐ型ＧａＮ層３２を設けることにより、ショットキーバリアダイオード（ＳＢＤ）８２のショットキー電極６のエッジ部分にかかる電界を実施例１よりも緩和することができる。   In the Schottky barrier diode (SBD) 82, by providing the P-type GaN layer 32, the electric field applied to the edge portion of the Schottky electrode 6 of the Schottky barrier diode (SBD) 82 can be more relaxed than in the first embodiment. .

ここで、Ｐ型ＧａＮ層３２は、例えばＭｇ（マグネシウム）をｎ型ＧａＮ層４ａ表面にイオン注入し、高温熱処理することによりイオン注入されたＭｇ（マグネシウム）を活性化することにより形成される。   Here, the P-type GaN layer 32 is formed by, for example, ion-implanting Mg (magnesium) into the surface of the n-type GaN layer 4a and activating the ion-implanted Mg (magnesium) by high-temperature heat treatment.

上述したように、本実施例のショットキーバリアダイオードでは、厚み方向に貫通するトレンチ７を有するサファイア基板５０と、サファイア基板５０上に設けられる絶縁膜３ａと、サファイア基板５０上に設けられ、シリコンよりもバンドギャップが大きなＡｌＧａＮ層２ａと、ＡｌＧａＮ層２ａ上に設けられ、シリコンよりもバンドギャップが大きなｎ型ＧａＮ層４ａと、絶縁膜３ａ上に設けられ、側面がＡｌＧａＮ層２ａ及びｎ型ＧａＮ層４ａと接する埋め込み絶縁膜５と、トレンチ７と相対向するｎ型ＧａＮ層４ａ上に設けられるショットキー電極６と、ショットキー電極６の端部直下のｎ型ＧａＮ層４ａに設けられたｐ型ＧａＮ層３２と、トレンチ７中に露出されるｎ型ＧａＮ層４ａの表面上に設けられるオーミック電極８とが設けられる。ＡｌＧａＮ層２ａ及びｎ型ＧａＮ層４ａはＥＬＯＧ法で積層形成される。絶縁膜３ａ上に形成される高欠陥密度のＡｌＧａＮ層２ａ及びｎ型ＧａＮ層４ａはエッチング除去される。   As described above, in the Schottky barrier diode of this embodiment, the sapphire substrate 50 having the trench 7 penetrating in the thickness direction, the insulating film 3a provided on the sapphire substrate 50, the sapphire substrate 50, and silicon An AlGaN layer 2a having a larger band gap than that of the AlGaN layer 2a, an n-type GaN layer 4a having a larger band gap than that of the silicon, and an insulating film 3a. Embedded insulating film 5 in contact with layer 4a, Schottky electrode 6 provided on n-type GaN layer 4a opposite to trench 7, and p-type provided on n-type GaN layer 4a immediately below the end of Schottky electrode 6. Type GaN layer 32 and ohmic electrode 8 provided on the surface of n type GaN layer 4a exposed in trench 7 are provided. It is. The AlGaN layer 2a and the n-type GaN layer 4a are stacked by the ELOG method. The high defect density AlGaN layer 2a and the n-type GaN layer 4a formed on the insulating film 3a are removed by etching.

このため、ショットキーバリアダイオード８２の活性層としてのｎ型ＧａＮ層４ａには、高密度欠陥領域がなく、低欠陥密度領域のみ残置される。また、ｐ型ＧａＮ層３２が設けられたことにより、ショットキーバリアダイオード８２の電界が緩和される。したがって、実施例１よりもショットキーバリアダイオード８２の耐圧を向上でき、かつ逆方向リーク電流を大幅に低減できる。   Therefore, the n-type GaN layer 4a as the active layer of the Schottky barrier diode 82 has no high-density defect region, and only the low-defect density region is left. Further, since the p-type GaN layer 32 is provided, the electric field of the Schottky barrier diode 82 is relaxed. Therefore, the breakdown voltage of the Schottky barrier diode 82 can be improved as compared with the first embodiment, and the reverse leakage current can be greatly reduced.

次に、本発明の実施例４に係るショットキーバリアダイオードについて、図面を参照して説明する。図８はショットキーバリアダイオードを示す断面図である。本実施例では、第１のワイドバンドギャップ層上に第２のワイドバンドギャップ層を設けている。   Next, a Schottky barrier diode according to Example 4 of the present invention will be described with reference to the drawings. FIG. 8 is a cross-sectional view showing a Schottky barrier diode. In this embodiment, a second wide band gap layer is provided on the first wide band gap layer.

以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。   In the following, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted, and only different portions are described.

図８に示すように、ショットキーバリアダイオード（ＳＢＤ）８３は、基板にシリコンを用い、ｎ型ワイドバンドギャップ半導体層であるｎ型ＧａＮ層４及びｎ型ＡｌＧａＮ層４１を活性領域に用いたショットキーバリアダイオードである。ｎ型ＡｌＧａＮ層４１は、バンドギャップが約５ｅＶ（ただし、Ａｌの組成比によりバンドギャップは変化）であり、ＧａＮ層（バンドギャップが３．４ｅＶ）よりも大きい。   As shown in FIG. 8, a Schottky barrier diode (SBD) 83 is a shot using silicon as a substrate and using an n-type GaN layer 4 and an n-type AlGaN layer 41, which are n-type wide band gap semiconductor layers, in an active region. It is a key barrier diode. The n-type AlGaN layer 41 has a band gap of about 5 eV (however, the band gap varies depending on the Al composition ratio), and is larger than the GaN layer (band gap is 3.4 eV).

ショットキーバリアダイオード（ＳＢＤ）８３では、ＡｌＧａＮ層２の第１主面（表面）上には、ｎ型ＧａＮ層４及びｎ型ＡｌＧａＮ層４１が設けられる。絶縁膜３の第１主面（表面）上に設けられたｎ型ＧａＮ層４及びｎ型ＡｌＧａＮ層４１がエッチング除去されたトレンチ２１内部には、埋め込み絶縁膜５が設けられる。埋め込み絶縁膜５の側面は、ｎ型ＧａＮ層４及びｎ型ＡｌＧａＮ層４１と接する。   In the Schottky barrier diode (SBD) 83, the n-type GaN layer 4 and the n-type AlGaN layer 41 are provided on the first main surface (front surface) of the AlGaN layer 2. A buried insulating film 5 is provided in the trench 21 where the n-type GaN layer 4 and the n-type AlGaN layer 41 provided on the first main surface (front surface) of the insulating film 3 are removed by etching. The side surface of the buried insulating film 5 is in contact with the n-type GaN layer 4 and the n-type AlGaN layer 41.

上述したように、本実施例のショットキーバリアダイオードでは、厚み方向に貫通するトレンチ７を有するシリコン基板１と、シリコン基板１上に設けられ、シリコン基板１よりもバンドギャップが大きなＡｌＧａＮ層２と、ＡｌＧａＮ層２上に設けられる絶縁膜３と、ＡｌＧａＮ層２及びトレンチ７上に設けられ、シリコン基板１よりもバンドギャップが大きなｎ型ＧａＮ層４と、ｎ型ＧａＮ層４上に設けられ、ｎ型ＧａＮ層４よりもバンドギャップが大きなｎ型ＡｌＧａＮ層４１と、絶縁膜３上に設けられ、側面がｎ型ＧａＮ層４及びｎ型ＡｌＧａＮ層４１と接する埋め込み絶縁膜５と、トレンチ７と相対向するｎ型ＡｌＧａＮ層４１上に設けられるショットキー電極６と、トレンチ７中に露出されるｎ型ＧａＮ層４の表面上に設けられるオーミック電極８とが設けられる。ｎ型ＧａＮ層４及びｎ型ＡｌＧａＮ層４１はＥＬＯＧ法で積層形成される。絶縁膜３上に形成される高欠陥密度のｎ型ＧａＮ層４及びｎ型ＡｌＧａＮ層４１はエッチング除去される。   As described above, in the Schottky barrier diode of this embodiment, the silicon substrate 1 having the trench 7 penetrating in the thickness direction, the AlGaN layer 2 provided on the silicon substrate 1 and having a larger band gap than the silicon substrate 1 , An insulating film 3 provided on the AlGaN layer 2, an n-type GaN layer 4 provided on the AlGaN layer 2 and the trench 7, and having a larger band gap than the silicon substrate 1, and an n-type GaN layer 4. An n-type AlGaN layer 41 having a larger band gap than the n-type GaN layer 4, a buried insulating film 5 provided on the insulating film 3 and having side surfaces in contact with the n-type GaN layer 4 and the n-type AlGaN layer 41, a trench 7, The Schottky electrode 6 provided on the opposing n-type AlGaN layer 41 and the surface of the n-type GaN layer 4 exposed in the trench 7 are provided. And the ohmic electrode 8 is provided. The n-type GaN layer 4 and the n-type AlGaN layer 41 are stacked by the ELOG method. The high defect density n-type GaN layer 4 and n-type AlGaN layer 41 formed on the insulating film 3 are removed by etching.

このため、ショットキーバリアダイオード８３の活性層としてのｎ型ＧａＮ層４及びｎ型ＡｌＧａＮ層４１には、高密度欠陥領域がなく、低欠陥密度領域のみ残置される。したがって、ショットキーバリアダイオード８３の耐圧を向上でき、実施例１よりも逆方向リーク電流を低減できる。   For this reason, the n-type GaN layer 4 and the n-type AlGaN layer 41 as the active layer of the Schottky barrier diode 83 have no high-density defect region, and only the low-defect density region remains. Therefore, the breakdown voltage of the Schottky barrier diode 83 can be improved, and the reverse leakage current can be reduced as compared with the first embodiment.

本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。   The present invention is not limited to the above-described embodiments, and various modifications may be made without departing from the spirit of the invention.

実施例では、ＧａＮ層からなるショットキーバリアダイオードに適用しているが、ＥＬＯＧ法が適用可能なＡｌＮ層、ＡｌＧａＮ層、或いはＧａＩｎＮ層からなるショットキーバリアダイオードに適用してもよい。また、バッファ層にＡｌＧａＮ層を設けているが、ＡｌＮ層やＡｌＮ/ＧａＮの超格子バッファ層を用いてもよい。   In the embodiment, the present invention is applied to a Schottky barrier diode made of a GaN layer, but may be applied to a Schottky barrier diode made of an AlN layer, an AlGaN layer, or a GaInN layer to which the ELOG method can be applied. Further, although the AlGaN layer is provided in the buffer layer, an AlN layer or an AlN / GaN superlattice buffer layer may be used.

本発明は、以下の付記に記載されているような構成が考えられる。
（付記１） 厚み方向に貫通するトレンチを有するシリコン基板と、前記シリコン基板上に設けられ、前記シリコン基板よりもバンドギャップが大きな窒化物系バッファ層と、前記窒化物系バッファ層上に設けられる絶縁膜と、前記窒化物系バッファ層及び前記トレンチ上に設けられ、前記半導体基板よりもバンドギャップが大きな第１の窒化物系半導体層と、前記絶縁膜上に設けられ、側面が前記第１の窒化物系半導体層と接する埋め込み絶縁膜と、前記トレンチと相対向する前記第１の窒化物系半導体層上に設けられるショットキー電極と、前記トレンチ中に露出される前記第１の窒化物系半導体層の表面上に設けられるオーミック電極とを具備するショットキーバリアダイオード。 The present invention can be configured as described in the following supplementary notes.
(Appendix 1) A silicon substrate having a trench penetrating in the thickness direction, a nitride buffer layer provided on the silicon substrate and having a larger band gap than the silicon substrate, and provided on the nitride buffer layer An insulating film, provided on the nitride buffer layer and the trench, provided on the insulating film, a first nitride semiconductor layer having a larger band gap than the semiconductor substrate, and a side surface of the first semiconductor layer. A buried insulating film in contact with the nitride-based semiconductor layer, a Schottky electrode provided on the first nitride-based semiconductor layer facing the trench, and the first nitride exposed in the trench And a ohmic electrode provided on the surface of the semiconductor layer.

（付記２） 前記ショットキー電極の端部直下の前記第１の窒化物系半導体層表面には、前記第１の窒化物系半導体層とは導電型の異なる窒化物系ガードリング層が設けられる付記１に記載のショットキーバリアダイオード。 (Appendix 2) A nitride guard ring layer having a conductivity type different from that of the first nitride semiconductor layer is provided on the surface of the first nitride semiconductor layer immediately below the end of the Schottky electrode. The Schottky barrier diode according to appendix 1.

（付記３） 前記ショットキー電極と前記第１の窒化物系半導体層の間には、前記第１の窒化物系半導体層よりもバンドギャップの大きく、前記第１の窒化物系半導体層と同じ導電型の第２の窒化物系半導体層が設けられる付記１に記載のショットキーバリアダイオード。 (Additional remark 3) Between the said Schottky electrode and the said 1st nitride semiconductor layer, a band gap is larger than the said 1st nitride semiconductor layer, and is the same as the said 1st nitride semiconductor layer The Schottky barrier diode according to appendix 1, wherein a second nitride semiconductor layer of conductivity type is provided.

（付記４） 前記第１の窒化物系半導体層は、ｎ型ＧａＮ層、ｎ型ＡｌＮ層、ｎ型ＡｌＧａＮ層、或いはｎ型ＧａＩｎＮ層である付記１又は２に記載のショットキーバリアダイオード。 (Supplementary Note 4) The Schottky barrier diode according to Supplementary Note 1 or 2, wherein the first nitride-based semiconductor layer is an n-type GaN layer, an n-type AlN layer, an n-type AlGaN layer, or an n-type GaInN layer.

（付記５） 前記ショットキー電極は、Ｎｉ（ニッケル）／Ａｕ（金）、或いはＰｄ（パラジウム）／Ｎｉ（ニッケル）／Ａｕ（金）である付記１乃至４のいずれかに記載のショットキーバリアダイオード。 (Supplementary Note 5) The Schottky barrier according to any one of Supplementary Notes 1 to 4, wherein the Schottky electrode is Ni (nickel) / Au (gold) or Pd (palladium) / Ni (nickel) / Au (gold). diode.

（付記６） 前記オーミック電極は、Ｔｉ（チタン）／Ａｌ（アルミニウム）、或いはＴａ（タンタル）／Ｍｏ（モリブデン）／Ａｕ（金）である付記１乃至５のいずれかに記載のショットキーバリアダイオード。 (Supplementary Note 6) The Schottky barrier diode according to any one of Supplementary Notes 1 to 5, wherein the ohmic electrode is Ti (titanium) / Al (aluminum) or Ta (tantalum) / Mo (molybdenum) / Au (gold). .

（付記７） 半導体基板上に第１の絶縁膜を形成する工程と、半導体基板及び前記第１の絶縁膜上に、ＥＬＯＧ法により窒化物系バッファ層及び窒化物系半導体層を積層形成する工程と、前記第１の絶縁膜上の前記窒化物系半導体層及び前記窒化物系バッファ層をエッチングして第１のトレンチを形成する工程と、前記窒化物系半導体層及び前記第１の絶縁膜に第２の絶縁膜を堆積し、前記窒化物系半導体層の表面が露出するまで前記第２の絶縁膜を研磨して前記第１のトレンチ内部に埋め込み絶縁膜を形成する工程と、前記窒化物系半導体層上にショットキー電極を形成する工程と、前記ショットキー電極と相対向する部分の前記シリコン基板及びショットキー電極前記窒化物系バッファ層をエッチングし、前記窒化物系半導体層の表面が露出される第２のトレンチを形成する工程と、前記第２のトレンチ中に露出した前記窒化物系半導体層の表面上にオーミック電極を形成する工程とを具備するショットキーバリアダイオードの製造方法。 (Supplementary Note 7) A step of forming a first insulating film on a semiconductor substrate, and a step of forming a nitride buffer layer and a nitride semiconductor layer on the semiconductor substrate and the first insulating film by an ELOG method Etching the nitride semiconductor layer and the nitride buffer layer on the first insulating film to form a first trench; and the nitride semiconductor layer and the first insulating film Depositing a second insulating film, polishing the second insulating film until the surface of the nitride-based semiconductor layer is exposed, and forming a buried insulating film inside the first trench; and nitriding Forming a Schottky electrode on the physical semiconductor layer; etching the silicon substrate and the Schottky electrode of the portion opposite to the Schottky electrode; and the surface of the nitride semiconductor layer But Process and method of the Schottky barrier diode on the second surface of the nitride-based semiconductor layer exposed in the trench and a step of forming an ohmic electrode forming the second trench issued.

1 シリコン基板
２、２ａ、４１ ｎ型ＡｌＧａＮ層
３、３ａ 絶縁膜
４、４ａ ｎ型ＧａＮ層
５ 埋め込み絶縁膜
６ ショットキー電極
７、２１、２１ａ トレンチ
８ オーミック電極
９、１０ 保護膜
３２ ｐ型ＧａＮ層
５０ サファイア基板
８０〜８３ ショットキーバリアダイオード（ＳＢＤ）
Ｄ１ トレンチ深さ
Ｔ１ 電極間距離 1 silicon substrate 2, 2a, 41 n-type AlGaN layer 3, 3a insulating film 4, 4a n-type GaN layer 5 buried insulating film 6 Schottky electrodes 7, 21, 21a trench 8 ohmic electrode 9, 10 protective film 32 p-type GaN Layer 50 Sapphire substrate 80-83 Schottky barrier diode (SBD)
D1 Trench depth T1 Distance between electrodes

Claims (5)

厚み方向に貫通するトレンチを有する半導体基板と、
前記半導体基板上に設けられ、前記半導体基板よりもバンドギャップが大きな窒化物系バッファ層と、
前記窒化物系バッファ層上に設けられる絶縁膜と、
前記窒化物系バッファ層及び前記トレンチ上に設けられ、前記半導体基板よりもバンドギャップが大きな窒化物系半導体層と、
前記絶縁膜上に設けられ、側面が前記窒化物系半導体層と接する埋め込み絶縁膜と、
前記トレンチと相対向する前記窒化物系半導体層上に設けられる第１主電極と、
前記トレンチ中に露出される前記窒化物系半導体層の表面上に設けられる第２主電極と、
を具備することを特徴とするショットキーバリアダイオード。 A semiconductor substrate having a trench penetrating in the thickness direction;
A nitride-based buffer layer provided on the semiconductor substrate and having a larger band gap than the semiconductor substrate;
An insulating film provided on the nitride-based buffer layer;
A nitride-based semiconductor layer provided on the nitride-based buffer layer and the trench and having a larger band gap than the semiconductor substrate;
A buried insulating film provided on the insulating film and having a side surface in contact with the nitride-based semiconductor layer;
A first main electrode provided on the nitride-based semiconductor layer facing the trench;
A second main electrode provided on the surface of the nitride-based semiconductor layer exposed in the trench;
A Schottky barrier diode comprising: 厚み方向に貫通するトレンチを有する半導体基板と、
前記半導体基板上に設けられる絶縁膜と、
前記半導体基板上に設けられ、前記半導体基板よりもバンドギャップが大きな窒化物系バッファ層と、
前記窒化物系バッファ層及び前記トレンチ上に設けられ、前記半導体基板よりもバンドギャップが大きな窒化物系半導体層と、
前記絶縁膜上に設けられ、側面が窒化物系バッファ層及び前記窒化物系半導体層と接する埋め込み絶縁膜と、
前記トレンチと相対向する前記窒化物系半導体層上に設けられる第１主電極と、
前記トレンチ中に露出される前記窒化物系半導体層の表面上に設けられる第２主電極と、
を具備することを特徴とするショットキーバリアダイオード。 A semiconductor substrate having a trench penetrating in the thickness direction;
An insulating film provided on the semiconductor substrate;
A nitride-based buffer layer provided on the semiconductor substrate and having a larger band gap than the semiconductor substrate;
A nitride-based semiconductor layer provided on the nitride-based buffer layer and the trench and having a larger band gap than the semiconductor substrate;
A buried insulating film provided on the insulating film and having a side surface in contact with the nitride buffer layer and the nitride semiconductor layer;
A first main electrode provided on the nitride-based semiconductor layer facing the trench;
A second main electrode provided on the surface of the nitride-based semiconductor layer exposed in the trench;
A Schottky barrier diode comprising: 前記第１主電極はショットキー電極であり、前記第２主電極はオーミック電極であることを特徴とする請求項１又は２に記載のショットキーバリアダイオード。   The Schottky barrier diode according to claim 1 or 2, wherein the first main electrode is a Schottky electrode, and the second main electrode is an ohmic electrode. 前記第１主電極の端部直下の前記窒化物系半導体層表面には、前記窒化物系半導体層とは導電型の異なる前記窒化物系ガードリング層が設けられることを特徴とする請求項３に記載のショットキーバリアダイオード。   The nitride guard ring layer having a conductivity type different from that of the nitride semiconductor layer is provided on a surface of the nitride semiconductor layer immediately below an end of the first main electrode. The Schottky barrier diode described in 1. シリコン基板上にエピタキシャル法により窒化物系バッファ層を形成する工程と、
前記窒化物系バッファ層上に第１の絶縁膜を形成する工程と、
前記窒化物系バッファ層及び前記第１の絶縁膜上にＥＬＯＧ法により窒化物系半導体層を形成する工程と、
前記第１の絶縁膜上の前記窒化物系半導体層をエッチングして第１のトレンチを形成する工程と、
前記窒化物系半導体層及び前記第１の絶縁膜に第２の絶縁膜を堆積し、前記窒化物系半導体層の表面が露出するまで前記第２の絶縁膜を研磨して前記第１のトレンチ内部に埋め込み絶縁膜を形成する工程と、
前記窒化物系半導体層上にショットキー電極を形成する工程と、
前記ショットキー電極と相対向する部分の前記シリコン基板及びショットキー電極前記窒化物系バッファ層をエッチングし、前記窒化物系半導体層の表面が露出される第２のトレンチを形成する工程と、
前記第２のトレンチ中に露出した前記窒化物系半導体層の表面上にオーミック電極を形成する工程と、
を具備することを特徴とするショットキーバリアダイオードの製造方法。 Forming a nitride-based buffer layer on a silicon substrate by an epitaxial method;
Forming a first insulating film on the nitride-based buffer layer;
Forming a nitride semiconductor layer on the nitride buffer layer and the first insulating film by an ELOG method;
Etching the nitride-based semiconductor layer on the first insulating film to form a first trench;
A second insulating film is deposited on the nitride-based semiconductor layer and the first insulating film, and the second insulating film is polished until the surface of the nitride-based semiconductor layer is exposed, whereby the first trench is polished. Forming a buried insulating film therein;
Forming a Schottky electrode on the nitride-based semiconductor layer;
Etching the silicon substrate and the Schottky electrode in a portion opposite to the Schottky electrode, and forming a second trench in which a surface of the nitride semiconductor layer is exposed; and
Forming an ohmic electrode on the surface of the nitride-based semiconductor layer exposed in the second trench;
A method for manufacturing a Schottky barrier diode, comprising:
JP2009209085A 2009-09-10 2009-09-10 Schottky barrier diode and manufacturing method thereof Expired - Fee Related JP5580012B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009209085A JP5580012B2 (en) 2009-09-10 2009-09-10 Schottky barrier diode and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009209085A JP5580012B2 (en) 2009-09-10 2009-09-10 Schottky barrier diode and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2011061000A true JP2011061000A (en) 2011-03-24
JP5580012B2 JP5580012B2 (en) 2014-08-27

Family

ID=43948295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009209085A Expired - Fee Related JP5580012B2 (en) 2009-09-10 2009-09-10 Schottky barrier diode and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5580012B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087768B2 (en) 2012-02-06 2015-07-21 Samsung Electronics Co., Ltd. Nitride based heterojunction semiconductor device and manufacturing method thereof
WO2023181801A1 (en) * 2022-03-24 2023-09-28 ローム株式会社 Semiconductor device and method for manufacturing same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230410A (en) * 2000-02-18 2001-08-24 Furukawa Electric Co Ltd:The GaN-BASED FIELD EFFECT TRANSISTOR AND ITS MANUFACTURING METHOD
JP2006156658A (en) * 2004-11-29 2006-06-15 Toshiba Corp Semiconductor device
JP2006179546A (en) * 2004-12-21 2006-07-06 Matsushita Electric Ind Co Ltd Semiconductor electronic device
JP2007129166A (en) * 2005-11-07 2007-05-24 Toshiba Corp Semiconductor device and manufacturing method thereof
JP2008124217A (en) * 2006-11-10 2008-05-29 Furukawa Electric Co Ltd:The Schottky barrier diode
JP2008177487A (en) * 2007-01-22 2008-07-31 Sumitomo Electric Ind Ltd Method for forming semiconductor device
JP2009016655A (en) * 2007-07-06 2009-01-22 Sanken Electric Co Ltd Field effect semiconductor device, and manufacturing method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230410A (en) * 2000-02-18 2001-08-24 Furukawa Electric Co Ltd:The GaN-BASED FIELD EFFECT TRANSISTOR AND ITS MANUFACTURING METHOD
JP2006156658A (en) * 2004-11-29 2006-06-15 Toshiba Corp Semiconductor device
JP2006179546A (en) * 2004-12-21 2006-07-06 Matsushita Electric Ind Co Ltd Semiconductor electronic device
JP2007129166A (en) * 2005-11-07 2007-05-24 Toshiba Corp Semiconductor device and manufacturing method thereof
JP2008124217A (en) * 2006-11-10 2008-05-29 Furukawa Electric Co Ltd:The Schottky barrier diode
JP2008177487A (en) * 2007-01-22 2008-07-31 Sumitomo Electric Ind Ltd Method for forming semiconductor device
JP2009016655A (en) * 2007-07-06 2009-01-22 Sanken Electric Co Ltd Field effect semiconductor device, and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087768B2 (en) 2012-02-06 2015-07-21 Samsung Electronics Co., Ltd. Nitride based heterojunction semiconductor device and manufacturing method thereof
WO2023181801A1 (en) * 2022-03-24 2023-09-28 ローム株式会社 Semiconductor device and method for manufacturing same

Also Published As

Publication number Publication date
JP5580012B2 (en) 2014-08-27

Similar Documents

Publication Publication Date Title
JP5099008B2 (en) Compound semiconductor device using SiC substrate and manufacturing method thereof
JP5406452B2 (en) Nitride-based transistors and cap and / or inert layers of transistor structures and methods for their manufacture
Zhang et al. Fully-and quasi-vertical GaN-on-Si pin diodes: High performance and comprehensive comparison
US10319829B2 (en) Method and system for in-situ etch and regrowth in gallium nitride based devices
JP5782033B2 (en) Epitaxial substrate for semiconductor element, semiconductor element, PN junction diode element, and method for manufacturing epitaxial substrate for semiconductor element
JP6473017B2 (en) Compound semiconductor substrate
JP6035721B2 (en) Manufacturing method of semiconductor device
JP2007129166A (en) Semiconductor device and manufacturing method thereof
KR20120032258A (en) Gallium nitride based semiconductor device and method of manufacturing the same
US20150349064A1 (en) Nucleation and buffer layers for group iii-nitride based semiconductor devices
JP2016501442A (en) GaN-based Schottky diode with dual metal, partially recessed electrode
JP2016501443A (en) GaN-based Schottky diode with partially recessed anode
JP2016058693A (en) Semiconductor device, semiconductor wafer, and method of manufacturing semiconductor device
KR20150091706A (en) Nitride semiconductor and method thereof
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
JP2013069772A (en) Semiconductor device and semiconductor device manufacturing method
US20080203407A1 (en) Method for producing an optoelectronic semiconductor chip, and optoelectronic semiconductor chip
JP5608969B2 (en) Compound semiconductor device and manufacturing method thereof
KR20130078280A (en) Nitride baced semiconductor device and method for manufacturing thereof
JP5580012B2 (en) Schottky barrier diode and manufacturing method thereof
JP2016219590A (en) Semiconductor substrate manufacturing method and semiconductor device manufacturing method
JP2011108712A (en) Nitride semiconductor device
JP2009054659A (en) Manufacturing method of gallium nitride semiconductor device
JP2013062442A (en) Nitride semiconductor electronic device and nitride semiconductor electronic device manufacturing method
JP2012256670A (en) Schottky diode and pn diode

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120229

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140710

LAPS Cancellation because of no payment of annual fees