JP2011059937A - 電子機器 - Google Patents

Abstract

【課題】省電力モード中における確実な低消費電力化と必要なデータの適切な保持を両立し、省電力モードの状態から通常動作状態へ復帰する際の処理の高速化も図る。
【解決手段】セルフリフレッシュを実行可能な複数のＲＡＭと、複数のＲＡＭのうち一部のＲＡＭに対して電源供給を行う第一電源供給部と、第一電源供給部とは異なる供給経路にて複数のＲＡＭのうち上記一部のＲＡＭ以外のＲＡＭに対して電源供給を行う第二電源供給部を備え、制御部は、省電力モードへの移行指示を受けた場合に、複数のＲＡＭに格納されているプログラムを上記一部のＲＡＭに記録した上で少なくとも上記一部のＲＡＭをセルフリフレッシュ状態とし、かつ第二電源供給部による上記一部のＲＡＭ以外のＲＡＭに対する電源供給を停止させる。
【選択図】図４

Description

本発明は、電子機器に関する。

スタンバイ状態から省エネルギーモードへ移行するとき、ＲＡＭがセルフリフレッシュすることにより状態を保持する画像形成システムが知られている（特許文献１参照。）。
また、標準ＲＡＭとオプションＲＡＭとを備え、省エネルギーモードでは、標準ＲＡＭには給電してオプションＲＡＭには通電せず、とした画像処理装置が知られている（特許文献２参照。）。

特開２００４‐５０２９号公報 特開２００４‐１１２７１８号公報

プリンターや複合機等の分野においては、スリープモード（省電力モード）中におけるさらなる低消費電力化が求められている。また、このような低消費電力化とともに、省電力モードの状態から通常動作状態へ復帰する処理の高速化も求められている。
ここで、上記文献１のように、スタンバイ状態から省エネルギーモードへ移行するときに、単にＲＡＭをセルフリフレッシュするだけでは十分な低消費電力化とは言い難かった。また、プリンター等の装置は、プログラム実行等のために複数のＲＡＭを備えることがあり、さらに通常動作時に各ＲＡＭがそれぞれにプログラムデータを格納していることがある。このような複数のＲＡＭを備える装置においては、省電力モードへの移行時、各ＲＡＭが格納しているデータの適切な保持と確実な低消費電力化とを両立させることが望まれているが、上記文献２においては、そのような両立を図ることが困難であった。

本発明は上記課題の少なくとも一つを解決するためになされたものであり、省電力モード中における確実な低消費電力化と必要なデータの適切な保持を両立し、また、省電力モードの状態から通常動作状態へ復帰する際の処理の高速化にも貢献する電子機器を提供することを目的とする。

本発明の態様の一つは、セルフリフレッシュを実行可能な複数のＲＡＭと、上記複数のＲＡＭのうち一部のＲＡＭに対して電源供給を行う第一電源供給部と、上記第一電源供給部とは異なる供給経路にて、上記複数のＲＡＭのうち上記一部のＲＡＭ以外のＲＡＭに対して電源供給を行う第二電源供給部と、動作モードの変更に応じて電源供給を制御する制御部とを備え、上記制御部は、省電力モードへの移行指示を受けた場合に、上記複数のＲＡＭに格納されているプログラムを上記一部のＲＡＭに記録した上で少なくとも上記一部のＲＡＭをセルフリフレッシュ状態とし、かつ上記第二電源供給部による上記一部のＲＡＭ以外のＲＡＭに対する電源供給を停止させ、省電力モードから通常動作モードへの復帰指示を受けた場合には、上記第二電源供給部による上記一部のＲＡＭ以外のＲＡＭに対する電源供給を再開させ、上記一部のＲＡＭのセルフリフレッシュ状態を解除し、かつ上記一部のＲＡＭに記録した上記プログラムを、上記複数のＲＡＭそれぞれに書き戻すことを特徴とする電子機器としている。

本発明によれば、省電力モードとなった場合、各ＲＡＭに格納されていたプログラムが一部のＲＡＭにまとめて記録されるとともに当該一部のＲＡＭがセルフリフレッシュ状態となり、かつ当該一部のＲＡＭ以外のＲＡＭについては電源供給が停止される。つまり、省電力モード中にプログラム保持に用いるＲＡＭのみ電力供給を停止せず、それ以外のＲＡＭに対しては電力供給を停止することで、各ＲＡＭに格納されていたプログラムの適切な保持および確実な低消費電力化が実現される。加えて、省電力モード中においては、上記プログラムがＲＡＭに保持されるため、省電力モードから通常動作モードに復帰した際に、当該プログラムを即座に実行できるようになる。

上記プログラムは、外部からの印刷要求、ファクシミリの受信または送信要求、ユーザーインターフェイスの制御要求、の少なくともいずれか一つに応答するために必要なプログラムであるとしてもよい。つまり、省電力モードから通常動作モードに復帰した際に即座に実行すべき上記のようなプログラムを省電力モード中に一部のＲＡＭに保持しておくことで、電子機器においては、外部からの印刷要求、ファクシミリの受信または送信要求、ユーザーインターフェイスの制御要求などへの応答速度が速まる。

上記制御部は、上記省電力モードへの移行指示を受けた場合に、上記複数のＲＡＭに格納されているプログラムを上記一部のＲＡＭに記録した上で上記複数のＲＡＭの全てをセルフリフレッシュ状態とする構成としてもよい。当該構成によれば、制御部は、セルフリフレッシュの対象をあえて特定する必要がないため、処理が簡略化される。

なお、本発明にかかる電子機器は、例えば、プリンターであってもよいし、少なくともプリント機能とスキャン機能とファクシミリ機能とを備えた複合機であってもよい。

また、電子機器は、セルフリフレッシュを実行可能な複数のＲＡＭと、上記複数のＲＡＭと一対一で対応する複数の電源供給部であって、互いに異なる供給経路にて、対応するＲＡＭに対して電源供給を行う複数の電源供給部と、動作モードの変更に応じて電源供給を制御する制御部とを備え、上記制御部は、省電力モードへの移行指示を受けた場合に、上記複数のＲＡＭに格納されているプログラムのデータ量に基づいて、当該プログラムを記録するために必要な一以上のＲＡＭを上記複数のＲＡＭの中から特定し、当該特定したＲＡＭに当該プログラムを記録した上で少なくとも当該特定したＲＡＭをセルフリフレッシュ状態とし、かつ当該特定したＲＡＭ以外のＲＡＭに対する上記各電源供給部による電源供給を停止させ、省電力モードから通常動作モードへの復帰指示を受けた場合には、上記特定したＲＡＭ以外のＲＡＭに対する電源供給を再開させ、上記特定したＲＡＭのセルフリフレッシュ状態を解除し、かつ上記特定したＲＡＭに記録した上記プログラムを、上記複数のＲＡＭそれぞれに書き戻すとしてもよい。当該構成によれば、一つ一つのＲＡＭについて電源供給を個別に制御することができ、そのとき保持すべきプログラムのデータ量に応じて、電源供給を止めないＲＡＭ（セルフリフレッシュによりプログラムを保持するＲＡＭ）と電源供給を止めるＲＡＭとを分けることができる。そして、省電力モード中にデータ保持に用いるＲＡＭのみ電力供給を停止せず、それ以外のＲＡＭに対しては電力供給を停止することで、各ＲＡＭに格納されていたプログラムデータの適切な保持および確実な低消費電力化が実現される。加えて、省電力モード中においては、上記プログラムがＲＡＭに保持されるため、省電力モードから通常動作モードに復帰した際に、当該プログラムを即座に実行できるようになる。

また、電子機器は、セルフリフレッシュを実行可能な複数のＲＡＭと、上記複数のＲＡＭのうち所定のプログラムが格納されている一部のＲＡＭに対して電源供給を行う第一電源供給部と、上記第一電源供給部とは異なる供給経路にて、上記複数のＲＡＭのうち上記一部のＲＡＭ以外のＲＡＭに対して電源供給を行う第二電源供給部と、動作モードの変更に応じて電源供給を制御する制御部とを備え、上記制御部は、省電力モードへの移行指示を受けた場合に、少なくとも上記一部のＲＡＭをセルフリフレッシュ状態とし、かつ上記第二電源供給部による上記一部のＲＡＭ以外のＲＡＭに対する電源供給を停止させ、省電力モードから通常動作モードへの復帰指示を受けた場合には、上記第二電源供給部による上記一部のＲＡＭ以外のＲＡＭに対する電源供給を再開させ、上記一部のＲＡＭのセルフリフレッシュ状態を解除するとしてもよい。当該構成によっても、省電力モード中に、プログラム保持に用いる上記一部のＲＡＭのみ電力供給を停止せず、それ以外のＲＡＭに対しては電力供給を停止することで、上記一部のＲＡＭに格納されていたプログラムの適切な保持および確実な低消費電力化が実現される。加えて、省電力モード中においては、上記プログラムがＲＡＭに保持されるため、省電力モードから通常動作モードに復帰した際に、当該プログラムを即座に実行できるようになる。

本発明の技術的思想は、電子機器以外によっても実現可能である。例えば、電子機器の各構成が実行する処理工程を含む方法の発明や、電子機器の各構成が実行する機能をコンピューターに実行させるコンピューター読取可能なプログラムの発明なども把握可能である。

電子機器等の一例の概略構成を示したブロック図である。 電子機器等の他の例の概略構成を示したブロック図である。 複数のＲＡＭへの電源供給を制御するための回路の一例を示した図である。 省電力モードへの移行処理を示したフローチャートである。 通常動作モードへの復帰処理を示したフローチャートである。 複数のＲＡＭへの電源供給を制御するための回路の他の例を示した図である。 変形例にかかる省電力モードへの移行処理を示したフローチャートである。 変形例にかかる通常動作モードへの復帰処理を示したフローチャートである。

以下、本発明の実施形態を図面を参照しながら説明する。
図１は、本実施形態にかかる電子機器１０等の概略構成をブロック図により示している。図１においては、電子機器１０はプリンターである。当該プリンターは、例えば、操作パネル１１、制御部１２、印刷機構部１３等を備えたページプリンターである。操作パネル１１は、ユーザーから各種の指示を受付けるため及び電子機器１０の状態をユーザーに提示するためのユニットである。操作パネル１１は、例えば、液晶ディスプレイ、ＬＥＤ、押しボタンスイッチ等から構成されており、Ｉ／Ｏ制御ＡＳＩＣ２４に接続されている。印刷機構部１３は、プリンターに対するホスト装置となるパーソナルコンピューター（ＰＣ）５０から制御部１２に対して送信された印刷データに基づいて、用紙上に印刷を行うユニット（いわゆる印刷エンジン）である。ＰＣ５０には、プリンターの駆動を制御するためのプリンタードライバーがインストールされている。

制御部１２は、電子機器１０の各部を制御するための、ＣＰＵ２１、メモリー制御ＡＳＩＣ２２、Ｉ／Ｏ制御ＡＳＩＣ２４、複数のＲＡＭ（例えばＳＤＲＡＭ）２５（２５ａ，２５ｂ，２５ｃ，２５ｄ・・・）、ＲＯＭ２６等からなるユニットである。Ｉ／Ｏ制御ＡＳＩＣ２４は、ＵＳＢインターフェイスや、外部ネットワークに対するインターフェイス等を実現している。また本実施形態では、Ｉ／Ｏ制御ＡＳＩＣ２４には、レギュレーター制御用マイクロコンピューター２７（以下、単にマイクロコンピューター２７と呼ぶ。）が搭載されている。マイクロコンピューター２７は、後述するように、通常動作モードから省電力モードへの移行処理および、省電力モードから通常動作モードへの復帰処理の制御主体となる。ただし、マイクロコンピューター２７が搭載される場所は、例えば、メモリー制御ＡＳＩＣ２２等であってもよい。

メモリー制御ＡＳＩＣ２２およびＩ／Ｏ制御ＡＳＩＣ２４は、各種デバイス（ＣＰＵ２１、ＲＡＭ２５、ＲＯＭ２６、操作パネル１１、印刷機構部１３、各インターフェイスで接続されたデバイス等）間のデータの転送制御や、画像処理等を実行するためのＡＳＩＣ（電子機器１０用のものとして開発されたＡＳＩＣ）である。例えば、ＣＰＵ２１、メモリー制御ＡＳＩＣ２２およびＩ／Ｏ制御ＡＳＩＣ２４は、これらを１チップ化（図１における鎖線参照。）して構成することも可能である。

ユーザーがＰＣ５０を操作してプリンター（電子機器１０）で印刷を行なう場合、ＰＣ５０のプリンタードライバーによって生成された印刷データ（例えば、印刷対象の画像を所定のページ記述言語で表現した印刷データ）が印刷要求とともに、外部ネットワークを通じてＰＣ５０から制御部１２に入力さる。このような印刷データは、Ｉ／Ｏ制御ＡＳＩＣ２４およびメモリー制御ＡＳＩＣ２２を介して一旦ＲＡＭ２５に格納される。その後、印刷データに対して制御部１２による所定の画像処理（例えば、言語解釈処理や、色変換処理や、解像度変換処理や、圧縮・伸張処理や、２値化処理等）が施された結果、ビットマップ形式のイメージデータが生成され、イメージデータが印刷機構部１３に送信されることにより、印刷機構部１３はイメージデータに基づく印刷を実行する。

図２は、本実施形態にかかる電子機器１０等の概略構成であって、図１とは異なる例をブロック図によって示している。図２においては、電子機器１０は、いわゆる複合機である。図２では、図１の構成にさらに、ファクシミリ回路１４、スキャナー部（画像読取部）１５およびスキャナー制御ＡＳＩＣ２８を追加している。図２では、図１における構成と同様の構成には、図１における符号と同じ符号を付している。

複合機は、プリント機能に加え、スキャン機能やファクシミリ機能などを備える。
ファクシミリ回路１４は、Ｉ／Ｏ制御ＡＳＩＣ２４の所定のインターフェイスと接続している。ファクシミリ回路１４は、所定のファクシミリ通信回線と接続するモデムを備え、通信回線を介して外部から送信されたファクシミリデータをモデムで変換して画像データを受信することができる。ファクシミリ回路１４は、当該画像データを、Ｉ／Ｏ制御ＡＳＩＣ２４を介して制御部１２に出力する。また、ファクシミリ回路１４は、スキャナー部１５側からＩ／Ｏ制御ＡＳＩＣ２４を介して提供された画像データをモデムで変換し、変換後のファクシミリデータを通信回線を介して外部に送信することができる。

スキャナー部１５は、スキャナーＡＳＩＣ２８に制御されることにより、自機の原稿台にセットされた原稿を光学センサーで読み取り、原稿の画像データを生成する。スキャナー部１５によって生成された画像データは、スキャナーＡＳＩＣ２８、メモリー制御ＡＳＩＣ２２を介して、所定のメモリー（ＲＡＭ２５や不図示のＨＤＤ等）に保存されたり、印刷機構部１３に送られて印刷の対象となったり、ファクシミリ回路１４によって外部のファクシミリ装置に送信されたりする。

印刷機構部１３は、ＰＣ５０から入力された印刷データに基づく印刷に加え、ファクシミリ回路１４によって受信された画像データや、スキャナー部１５が生成した画像データに基づいて用紙に印刷を行なうことができる。むろんこの場合、各画像データに対して制御部１２は、必要に応じて所定の画像処理（例えば、色変換処理や、解像度変換処理や、圧縮・伸張処理や、２値化処理等）を行なってビットマップ形式のイメージデータを生成する。なお、本発明が想定する電子機器１０は、上述したようなプリンターや複合機だけに限定されず、他にもスキャナー等、各種の電子機器が該当する。

次に、通常動作モードから省電力モードへの移行処理および、省電力モードから通常動作モードへの復帰処理にかかる構成および処理内容について説明する。省電力モードとは、電子機器１０の一部の構成について電源供給を停止することにより消費電力を低下させた状態を言い、通常動作モードとは、このような電源供給の停止状態が無く、基本的に電子機器１０の全ての構成が駆動可能状態にあるモードを言う。

図３は、メモリー制御ＡＳＩＣ２２、複数のＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄ、マイクロコンピューター２７等を含む回路を、ブロック図により例示している。図３では、メモリー制御ＡＳＩＣ２２は、メモリーモジュールとしてのＤＩＭＭ（Dual Inline Memory Module）２９を介して４個のＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄと接続している。ＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄは、それぞれにセルフリフレッシュを実行可能である。図３では、ＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄは、異なる電源供給系統に応じて２つのグループに分けられている。具体的には、一方のグループはＲＡＭ２５ａであり、ＲＡＭ２５ａは、レギュレーター３１ａ，３１ｂから出力される電圧を入力する。レギュレーター３１ａ，３１ｂはそれぞれ出力電圧を所定のレベルに保つ回路であり、それぞれ５Ｖの電源電圧を入力する。レギュレーター３１ａはＲＡＭ２５ａの電源電圧としての１．８Ｖを出力し、レギュレーター３１ｂは、リファレンス電圧としての０．９Ｖを出力する。

他方のグループにかかるＲＡＭ２５ｂ，２５ｃ，２５ｄは、レギュレーター３２ａ，３２ｂから出力される電圧を入力する。レギュレーター３２ａ，３２ｂも５Ｖの電源電圧を入力する。レギュレーター３２ａはＲＡＭ２５ｂ，２５ｃ，２５ｄの電源電圧としての１．８Ｖを出力し、レギュレーター３２ｂは、リファレンス電圧としての０．９Ｖを出力する。従って、ＲＡＭ２５ａは、本発明における一部のＲＡＭに該当し、ＲＡＭ２５ｂ，２５ｃ，２５ｄは、本発明における一部のＲＡＭ以外のＲＡＭに該当する。また、レギュレーター３１ａ，３１ｂは、第一電源供給部に該当し、レギュレーター３２ａ，３２ｂは、第二電源供給部に該当する。

レギュレーター３２ａ，３２ｂは、メモリー制御ＡＳＩＣ２２およびＤＩＭＭ２９に対しても同様に、電源電圧としての１．８Ｖおよびリファレンス電圧としての０．９Ｖを出力する。さらに、レギュレーター３２ａ，３２ｂは、マイクロコンピューター２７と接続しており、マイクロコンピューター２７の制御に基づいて、ＲＡＭ２５ｂ，２５ｃ，２５ｄ、メモリー制御ＡＳＩＣ２２およびＤＩＭＭ２９への電圧（電源電圧およびリファレンス電圧）供給をオン・オフする。
このような電子機器１０の構成下で、マイクロコンピューター２７は、通常動作モードから省電力モードへの移行処理および、省電力モードから通常動作モードへの復帰処理を実行する。マイクロコンピューター２７は、特許請求の範囲における制御部の一例に該当する。

図４は、通常動作モードから省電力モードへの移行処理をフローチャートにより示している。当該処理は、電子機器１０が通常動作モードである場合に実行される。
マイクロコンピューター２７は、ステップＳ１００では、省電力モードへの移行指示を受け付けたか否か判定し、移行指示を受け付けたと判断した場合には、ステップＳ１１０に進む。省電力モードへの移行指示とは、例えばＩ／Ｏ制御ＡＳＩＣ２４からマイクロコンピューター２７に出力される指示である。Ｉ／Ｏ制御ＡＳＩＣ２４は、例えば、一定以上の時間、外部からの入力（操作パネル１１に対する入力、外部ネットワークに対応するインターフェイス等を通じての印刷要求の入力、ファクシミリ回路１４を介してのファクシミリ信号の受信など）が無い場合に、上記移行指示を出力する。

ステップＳ１１０では、マイクロコンピューター２７は、そのときＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄに格納されているプログラムをコピーし、上記一部のＲＡＭとしてのＲＡＭ２５ａに記録する。本実施形態では、通常動作モード時に、ＲＯＭ２６に格納されていたプログラムがコピーされて各ＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄに分けて格納され、これらＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄに格納されたプログラムに基づく処理が、主にＤＩＭＭ２９をワークエリアとして実行される。従って、当該ステップＳ１１０では、このようにＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄに格納されている各プログラムをまとめてＲＡＭ２５ａに記録するのである。ここで言うプログラムとは、例えば、電子機器１０において、外部ネットワークを通じての印刷要求に応答して印刷制御を実行するプログラムや、ファクシミリの受信要求または送信要求に応答して当該受信・送信の制御を実行するプログラムや、ユーザーインターフェイス（操作パネル１１等）への操作（要求）に応じてユーザーインターフェイスの表示制御を実行するプログラム等（あるいはこれらプログラムの一部）が挙げられる。

ステップＳ１２０では、マイクロコンピューター２７は、複数のＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄのうち少なくとも、レギュレーター３２ａ，３２ｂと接続していないＲＡＭ２５ａについてセルフリフレッシュ状態にさせる。この結果、ＲＡＭ２５ａにおいては、そのときの記録内容（ステップＳ１１０より前においてＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄに格納されていたプログラム）が保持される。なお、少なくともレギュレーター３２ａ，３２ｂと接続していないＲＡＭ２５ａについてセルフリフレッシュ状態にするということであるため、マイクロコンピューター２７は、複数のＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄの全てについてセルフリフレッシュ状態にさせてもよい。ＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄの全てをセルフリフレッシュ状態にするとすれば、わざわざセルフリフレッシュさせるＲＡＭを複数のＲＡＭの中から特定する必要が無いため、当該ステップＳ１２０の処理が、簡易となる。

ステップＳ１３０では、マイクロコンピューター２７は、レギュレーター３２ａ，３２ｂを制御して、レギュレーター３２ａ，３２ｂからメモリー制御ＡＳＩＣ２２への電圧供給を停止させ、メモリー制御ＡＳＩＣ２２を駆動停止状態とする。ただし、上述したように、マイクロコンピューター２７はメモリー制御ＡＳＩＣ２２に搭載されていてもよい。従って、マイクロコンピューター２７は、自身がメモリー制御ＡＳＩＣ２２に搭載されている場合には、レギュレーター３２ａ，３２ｂからメモリー制御ＡＳＩＣ２２全体への電圧供給を停止させるのではなく、メモリー制御ＡＳＩＣ２２内のバッファ２２ａへの電圧供給を停止させる。

ステップＳ１４０では、マイクロコンピューター２７は、レギュレーター３２ａ，３２ｂによる電圧供給を停止させる。この結果、ＲＡＭ２５ｂ，２５ｃ，２５ｄおよびＤＩＭＭ２９への電圧供給も停止され、ＲＡＭ２５ｂ，２５ｃ，２５ｄおよびＤＩＭＭ２９は駆動停止状態となる。この結果、ＲＡＭ２５ｂ，２５ｃ，２５ｄにおいては、上記ステップＳ１２０でセルフリフレッシュを実行したか否かにかかわらず、ＲＡＭ内のデータが消滅する。一方、このように省電力モードへの移行処理が実行された場合でも、レギュレーター３１ａ，３１ｂによるＲＡＭ２５ａに対する電圧供給は継続されるため、ＲＡＭ２５ａのセルフリフレッシュ状態は保持される。なお、電子機器１０においては、省電力モードにする場合、ＣＰＵ２１、ＲＯＭ２６、印刷機構部１３、スキャナー部１５、スキャナー制御ＡＳＩＣ２８、Ｉ／Ｏ制御ＡＳＩＣ２４の一部、についても電源供給が停止される。ここでいうＩ／Ｏ制御ＡＳＩＣ２４の一部とは、操作パネル１１や外部ネットワークやファクシミリ回路１４やＵＳＢデバイスとの各インターフェイスとマイクロコンピューター２７との通信に必要な構成を除いた部分である。このようにして、省電力モードへの移行が完了する。

図５は、省電力モードから通常動作モードへの復帰処理をフローチャートにより示している。当該処理は、電子機器１０が省電力モードである場合に実行される。
マイクロコンピューター２７は、ステップＳ２００では、通常動作モードへの復帰指示を受け付けたか否か判定し、復帰指示を受け付けたと判断した場合には、ステップＳ２１０に進む。通常動作モードへの復帰指示とは、Ｉ／Ｏ制御ＡＳＩＣ２４の各インターフェイスを介してマイクロコンピューター２７に出力される指示である。例えば、各インターフェイスを通じて、外部からの入力（操作パネル１１に対する入力、外部ネットワークに対応するインターフェイス等を通じての印刷要求の入力、ファクシミリ回路１４を介してのファクシミリ信号の受信など）があった場合に、当該入力を復帰指示とみなしてステップＳ２１０に進む。

ステップＳ２１０では、マイクロコンピューター２７は、レギュレーター３２ａ，３２ｂを制御して、レギュレーター３２ａ，３２ｂによるＲＡＭ２５ｂ，２５ｃ，２５ｄおよびＤＩＭＭ２９への電圧供給を再開させる。この結果、ＲＡＭ２５ｂ，２５ｃ，２５ｄおよびＤＩＭＭ２９には電源が供給される。
ステップＳ２２０では、マイクロコンピューター２７は、レギュレーター３２ａ，３２ｂを制御して、レギュレーター３２ａ，３２ｂからメモリー制御ＡＳＩＣ２２への電圧供給を再開させ、メモリー制御ＡＳＩＣ２２を稼働させる。なお上述したように、メモリー制御ＡＳＩＣ２２内のバッファ２２ａへの電圧供給を停止させていた場合には、当該バッファへの電圧供給を再開させる。

ステップＳ２３０では、マイクロコンピューター２７は、ＲＡＭ２５ｂ，２５ｃ，２５ｄおよびＤＩＭＭ２９について、それぞれ所定の初期化処理を実行し、初期設定の状態にする。
ステップＳ２４０では、マイクロコンピューター２７は、ＲＡＭ２５ａのセルフリフレッシュ状態を解除する。
ステップＳ２５０では、マイクロコンピューター２７は、セルフリフレッシュ状態を解いたＲＡＭ２５ａに記録されている上記プログラムを、ＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄそれぞれに分けて書き戻し、上記ステップＳ１１０より前の状態に戻す。この結果、通常動作モードへの復帰処理が完了する。

電子機器１０においては、通常動作モードに復帰する場合、それまで電源供給が停止されていたＣＰＵ２１、ＲＯＭ２６、印刷機構部１３、スキャナー部１５、スキャナー制御ＡＳＩＣ２８、Ｉ／Ｏ制御ＡＳＩＣ２４の一部、についても電源の供給を再開する。
なお、通常動作モードから省電力モードへの移行処理を行なう際に、ＲＡＭ２５ａ〜２５ｄのうち、レギュレーター３１ａ，３１ｂによる電源供給を受けるＲＡＭ２５ａにのみプログラムが格納されている場合もある。そのような場合、図４のフローチャートにおいては、上記ステップＳ１１０の処理は不要となり、図５のフローチャートにおいては、上記ステップＳ２５０の処理が不要となる。

このように本実施形態によれば、電子機器１０は、複数のＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄを、レギュレーター３１ａ，３１ｂによって電源供給されるＲＡＭ２５ａと、レギュレーター３２ａ，３２ｂによって電源供給されるＲＡＭ２５ｂ，２５ｃ，２５ｄとに分け、省電力モード移行時には、ＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄにそれぞれ格納されているプログラムをＲＡＭ２５ａにまとめて記録した上で少なくともＲＡＭ２５ａをセルフリフレッシュ状態とし、レギュレーター３２ａ，３２ｂを制御してＲＡＭ２５ｂ，２５ｃ，２５ｄへの電源供給を停止させるようにした。つまり、省電力モード時には、複数のＲＡＭのうちプログラムを保持するために必要な一部のＲＡＭのみに電源供給を継続し、その他のＲＡＭに対しては電源供給を停止したことにより、省電力モード中における低消費電力化をより一層促進することができる。

また、上述したように、省電力モード移行前にＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄに分かれて格納されていたプログラムのデータをＲＡＭ２５ａに記録した上でＲＡＭ２５ａをセルフリフレッシュすることで、省電力モード中において、省電力モード移行前に各ＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄに分かれて格納されていたプログラムを確実に保持することができる。さらに、省電力モード中においては、プログラムがＲＡＭに保持されるため、省電力モードから通常動作モードに復帰した際に、プログラムの実行主体（ＣＰＵ２１等）は、当該プログラムを迅速に読み出して即座に実行できる。

本発明の変形例について説明する。変形例においては、上述した実施形態と異なる点について説明する。
図６は、メモリー制御ＡＳＩＣ２２、複数のＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄ、マイクロコンピューター２７を含む回路のブロック図であって、図３の構成とは異なる例を示している。図６においては、複数のＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄと一対一で対応する複数の電源供給部（レギュレーター）であって、互いに異なる供給経路にて、対応するＲＡＭに対して電源供給を行う複数のレギュレーターが配設されている。つまり、ＲＡＭ２５ａにはレギュレーター３１ａ，３１ｂが対応し、ＲＡＭ２５ｂにはレギュレーター３３ａ，３３ｂが対応し、ＲＡＭ２５ｃにはレギュレーター３４ａ，３４ｂが対応し、ＲＡＭ２５ｄにはレギュレーター３５ａ，３５ｂが対応している。さらに、図６においては、メモリー制御ＡＳＩＣ２２およびＤＩＭＭ２９に対しても電源電圧としての１．８Ｖおよびリファレンス電圧としての０．９Ｖを出力するレギュレーター３６ａ，３６ｂが配設されている。

レギュレーター３１ａ，３１ｂ，３３ａ，３３ｂ，３４ａ，３４ｂ，３５ａ，３５ｂ，３６ａ，３６ｂはマイクロコンピューター２７と接続しており、マイクロコンピューター２７の制御に基づいて、それぞれが対応するＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄ、メモリー制御ＡＳＩＣ２２、ＤＩＭＭ２９への電圧（電源電圧およびリファレンス電圧）供給をオン・オフする。以下においては、このようにＲＡＭ毎にレギュレーターが配設された構成下で、マイクロコンピューター２７が行なう、通常動作モードから省電力モードへの移行処理（図７）および、省電力モードから通常動作モードへの復帰処理（図８）について説明する。

図７は、通常動作モードから省電力モードへの移行処理をフローチャートにより示している。ステップＳ３００は、上記ステップＳ１００（図４）と同じである。
マイクロコンピューター２７は、ステップＳ３１０では、そのときＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄに格納されているプログラムのデータ量（総量）およびＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄそれぞれの容量に基づいて、ＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄに格納されているプログラム全てを記録するために必要なＲＡＭ（ＲＡＭの数）を特定する。この場合、例えば、特定する際の優先順位をＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄの順とし、上記プログラムのデータ量がＲＡＭ２５ａの容量以下であればＲＡＭ２５ａのみを、プログラムを記録するためのＲＡＭとして特定する。一方、プログラムのデータ量がＲＡＭ２５ａの容量を超えていれば、ＲＡＭ２５ａ，２５ｂを特定し、プログラムのデータ量がＲＡＭ２５ａ，２５ｂの合計の容量を超えていれば、ＲＡＭ２５ａ，２５ｂ，２５ｃを特定し、プログラムのデータ量がＲＡＭ２５ａ，２５ｂ，２５ｃの合計の容量を超えていれば、ＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄの全てを特定する。

ステップＳ３２０では、マイクロコンピューター２７は、そのときＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄに格納されているプログラムをコピーし、上記ステップＳ３１０で特定したＲＡＭに記録する。このとき、上記特定されたＲＡＭが複数である場合には、プログラムのデータを複数のＲＡＭに分けて記録する。

ステップＳ３３０では、マイクロコンピューター２７は、複数のＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄのうち少なくとも、上記ステップＳ３１０で特定したＲＡＭについてセルフリフレッシュ状態にさせる。この結果、上記特定されたＲＡＭにおいては、そのときの記録内容（ステップＳ３２０より前においてＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄに格納されていたプログラム）が保持される。
ステップＳ３４０では、マイクロコンピューター２７は、レギュレーター３６ａ，３６ｂを制御して、レギュレーター３６ａ，３６ｂからメモリー制御ＡＳＩＣ２２への電圧供給を停止させ、メモリー制御ＡＳＩＣ２２を駆動停止状態とする。

ステップＳ３５０では、マイクロコンピューター２７は、上記ステップＳ３１０で特定したＲＡＭ以外のＲＡＭに対応するレギュレーターによる電圧供給を停止させるとともに、レギュレーター３６ａ，３６ｂを制御して、レギュレーター３６ａ，３６ｂからＤＩＭＭ２９への電圧供給も停止させる。当該変形例では、上記ステップＳ３１０においてＲＡＭ２５ａ，２５ｂが特定されているものとする。この場合、マイクロコンピューター２７は、ＲＡＭ２５ｃ、ＲＡＭ２５ｄそれぞれに対応するレギュレーター３４ａ，３４ｂ、レギュレーター３５ａ，３５ｂを制御し、当該レギュレーター３４ａ，３４ｂ、レギュレーター３５ａ，３５ｂそれぞれからＲＡＭ２５ｃ、ＲＡＭ２５ｄへの電圧供給を停止させる。

図８は、省電力モードから通常動作モードへの復帰処理をフローチャートにより示している。ステップＳ４００は、上記ステップＳ２００（図５）と同じである。
マイクロコンピューター２７は、ステップＳ４１０では、上記特定されたＲＡＭ以外のＲＡＭ（ＲＡＭ２５ｃおよびＲＡＭ２５ｄ）に対応するレギュレーター（レギュレーター３４ａ，３４ｂ、レギュレーター３５ａ，３５ｂ）およびレギュレーター３６ａ，３６ｂを制御して、上記特定されたＲＡＭ以外のＲＡＭおよびＤＩＭＭ２９への電圧供給を再開させる。
ステップＳ４２０では、マイクロコンピューター２７は、レギュレーター３６ａ，３６ｂを制御して、レギュレーター３６ａ，３６ｂからメモリー制御ＡＳＩＣ２２への電圧供給を再開させ、メモリー制御ＡＳＩＣ２２を稼働させる。

ステップＳ４３０では、マイクロコンピューター２７は、上記特定されたＲＡＭ以外のＲＡＭ（ＲＡＭ２５ｃおよびＲＡＭ２５ｄ）およびＤＩＭＭ２９について、それぞれ所定の初期化処理を実行し、初期設定の状態にする。
ステップＳ４４０では、マイクロコンピューター２７は、上記特定されたＲＡＭ（ＲＡＭ２５ａおよびＲＡＭ２５ｂ）のセルフリフレッシュ状態を解除する。
ステップＳ４５０では、マイクロコンピューター２７は、セルフリフレッシュ状態を解いたＲＡＭ（ＲＡＭ２５ａおよびＲＡＭ２５ｂ）に記録されている上記プログラムを、ＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄそれぞれに分けて書き戻し、上記ステップＳ３２０より前の状態に戻す。この結果、通常動作モードへの復帰処理が完了する。

このように当該変形例によれば、電子機器１０は、複数のＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄがそれぞれ異なるレギュレーターによって電源供給される構成とし、省電力モード移行時には、ＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄに格納されているプログラムを記録するために必要なＲＡＭを、プログラムのデータ量に応じて特定し、当該特定したＲＡＭに、ＲＡＭ２５ａ，２５ｂ，２５ｃ，２５ｄに格納されているプログラムをまとめて記録し、少なくとも当該特定したＲＡＭをセルフリフレッシュ状態とし、当該特定したＲＡＭ以外のＲＡＭについて、それぞれが対応するレギュレーターを制御して電源供給を停止させるようにした。つまり、省電力モード中に保持すべきプログラムのデータ量に応じて、省電力モード中に電源供給を継続するＲＡＭと電源供給を停止するＲＡＭとを変更可能としたため、省電力モード時における確実なプログラムデータの保持と低消費電力化とを、両立することができる。

１０…電子機器、１１…操作パネル、１２…制御部、１３…印刷機構部、１４…ファクシミリ回路、１５…スキャナー部、２１…ＣＰＵ、２２…メモリー制御ＡＳＩＣ、２２ａ…バッファ、２４…Ｉ／Ｏ制御ＡＳＩＣ、２５，２５ａ，２５ｂ，２５ｃ，２５ｄ…ＲＡＭ、２６…ＲＯＭ、２７…マイクロコンピューター、２８…スキャナー制御ＡＳＩＣ、２９…ＤＩＭＭ、３１ａ，３１ｂ，３２ａ，３２ｂ，３３ａ，３３ｂ，３４ａ，３４ｂ，３５ａ，３５ｂ，３６ａ，３６ｂ…レギュレーター、５０…ＰＣ

Claims (7)

1. セルフリフレッシュを実行可能な複数のＲＡＭと、
   上記複数のＲＡＭのうち一部のＲＡＭに対して電源供給を行う第一電源供給部と、
   上記第一電源供給部とは異なる供給経路にて、上記複数のＲＡＭのうち上記一部のＲＡＭ以外のＲＡＭに対して電源供給を行う第二電源供給部と、
   動作モードの変更に応じて電源供給を制御する制御部とを備え、
   上記制御部は、省電力モードへの移行指示を受けた場合に、上記複数のＲＡＭに格納されているプログラムを上記一部のＲＡＭに記録した上で少なくとも上記一部のＲＡＭをセルフリフレッシュ状態とし、かつ上記第二電源供給部による上記一部のＲＡＭ以外のＲＡＭに対する電源供給を停止させ、省電力モードから通常動作モードへの復帰指示を受けた場合には、上記第二電源供給部による上記一部のＲＡＭ以外のＲＡＭに対する電源供給を再開させ、上記一部のＲＡＭのセルフリフレッシュ状態を解除し、かつ上記一部のＲＡＭに記録した上記プログラムを、上記複数のＲＡＭそれぞれに書き戻すことを特徴とする電子機器。
2. 上記プログラムは、外部からの印刷要求、ファクシミリの受信または送信要求、ユーザーインターフェイスの制御要求、の少なくともいずれか一つに応答するために必要なプログラムであることを特徴とする請求項１に記載の電子機器。
3. 上記制御部は、上記省電力モードへの移行指示を受けた場合に、上記複数のＲＡＭに格納されているプログラムを上記一部のＲＡＭに記録した上で上記複数のＲＡＭの全てをセルフリフレッシュ状態とすることを特徴とする請求項１または請求項２に記載の電子機器。
4. プリンターであることを特徴とする請求項１〜請求項３のいずれかに記載の電子機器。
5. 少なくともプリント機能とスキャン機能とファクシミリ機能とを備えた複合機であることを特徴とする請求項１〜請求項３のいずれかに記載の電子機器。
6. セルフリフレッシュを実行可能な複数のＲＡＭと、
   上記複数のＲＡＭと一対一で対応する複数の電源供給部であって、互いに異なる供給経路にて、対応するＲＡＭに対して電源供給を行う複数の電源供給部と、
   動作モードの変更に応じて電源供給を制御する制御部とを備え、
   上記制御部は、省電力モードへの移行指示を受けた場合に、上記複数のＲＡＭに格納されているプログラムのデータ量に基づいて、当該プログラムを記録するために必要な一以上のＲＡＭを上記複数のＲＡＭの中から特定し、当該特定したＲＡＭに当該プログラムを記録した上で少なくとも当該特定したＲＡＭをセルフリフレッシュ状態とし、かつ当該特定したＲＡＭ以外のＲＡＭに対する上記各電源供給部による電源供給を停止させ、省電力モードから通常動作モードへの復帰指示を受けた場合には、上記特定したＲＡＭ以外のＲＡＭに対する電源供給を再開させ、上記特定したＲＡＭのセルフリフレッシュ状態を解除し、かつ上記特定したＲＡＭに記録した上記プログラムを、上記複数のＲＡＭそれぞれに書き戻すことを特徴とする電子機器。
7. セルフリフレッシュを実行可能な複数のＲＡＭと、
   上記複数のＲＡＭのうち所定のプログラムが格納されている一部のＲＡＭに対して電源供給を行う第一電源供給部と、
   上記第一電源供給部とは異なる供給経路にて、上記複数のＲＡＭのうち上記一部のＲＡＭ以外のＲＡＭに対して電源供給を行う第二電源供給部と、
   動作モードの変更に応じて電源供給を制御する制御部とを備え、
   上記制御部は、省電力モードへの移行指示を受けた場合に、少なくとも上記一部のＲＡＭをセルフリフレッシュ状態とし、かつ上記第二電源供給部による上記一部のＲＡＭ以外のＲＡＭに対する電源供給を停止させ、省電力モードから通常動作モードへの復帰指示を受けた場合には、上記第二電源供給部による上記一部のＲＡＭ以外のＲＡＭに対する電源供給を再開させ、上記一部のＲＡＭのセルフリフレッシュ状態を解除することを特徴とする電子機器。

Images