JP2011054877A - Method of manufacturing thin-film transistor - Google Patents
Method of manufacturing thin-film transistor Download PDFInfo
- Publication number
- JP2011054877A JP2011054877A JP2009204568A JP2009204568A JP2011054877A JP 2011054877 A JP2011054877 A JP 2011054877A JP 2009204568 A JP2009204568 A JP 2009204568A JP 2009204568 A JP2009204568 A JP 2009204568A JP 2011054877 A JP2011054877 A JP 2011054877A
- Authority
- JP
- Japan
- Prior art keywords
- sacrificial layer
- electrode
- film transistor
- thin film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、薄膜トランジスタの製造方法に関し、特に転写印刷法および液滴塗布法を用いた薄膜トランジスタの製造方法に関する。 The present invention relates to a method for manufacturing a thin film transistor, and more particularly to a method for manufacturing a thin film transistor using a transfer printing method and a droplet coating method.
近年、基板上に薄膜トランジスタ（以下、ＴＦＴとも記す）を形成する技術が大幅に進歩し、特にアクティブマトリクス型の大画面表示装置の駆動素子への応用開発が進められている。現在実用化されているＴＦＴは、半導体材料としてａ−Ｓｉやｐｏｌｙ−ＳｉといったＳｉ系の無機材料を用いて製造されているが、このような無機材料を用いたＴＦＴの製造においては、真空プロセスや高温プロセスを必要とし、製造コストに大きく影響を及ぼしている。 In recent years, a technique for forming a thin film transistor (hereinafter also referred to as TFT) on a substrate has greatly advanced, and in particular, application development to a drive element of an active matrix type large screen display device has been advanced. TFTs currently in practical use are manufactured using Si-based inorganic materials such as a-Si and poly-Si as semiconductor materials. In manufacturing TFTs using such inorganic materials, a vacuum process is used. And high-temperature processes are required, greatly affecting production costs.
そこで、このような問題に対応する為、近年、有機材料を用いたＴＦＴ（以下、有機ＴＦＴとも記す）が種々検討されている。有機材料は無機材料に比べ、材料の選択肢が広く、また、有機ＴＦＴの製造工程においては、前述の真空プロセス、高温プロセスに代わり、印刷、塗布といった生産性に優れたプロセスが用いられる為、製造コストを抑えることができる。さらに耐熱性の乏しい、例えばプラスティックフィルム基板等の可撓性を有する基板にも形成することができる可能性があり、曲面ディスプレイ等多方面への応用が期待されている。 Therefore, in order to deal with such problems, various TFTs using organic materials (hereinafter also referred to as organic TFTs) have been studied in recent years. Organic materials have a wider choice of materials than inorganic materials, and the manufacturing process of organic TFTs uses processes with excellent productivity such as printing and coating instead of the vacuum process and high temperature process described above. Cost can be reduced. Furthermore, it may be formed on a flexible substrate such as a plastic film substrate having poor heat resistance, and is expected to be applied to various fields such as a curved display.
有機半導体材料の塗布方法としては、有機半導体材料を溶解した溶液（以下、インクとも記す）を直接塗布するインクジェット法（以下、ＩＪ法とも記す）、ディスペンサ法等の液滴塗布技術が知られている。これらの技術は、１．真空プロセスが不要、２．薄膜形成箇所のみに塗布できる為、材料の浪費がない、３．所望の形状の薄膜を直接パタニングできる為、フォトリソグラフィ法と比べてエッチング工程が不要、といった利点がある。これらにより、製造コストを抑えることができ、とりわけＩＪ法は、多方面で鋭意研究が行われている。 As a method for coating an organic semiconductor material, there are known droplet coating techniques such as an inkjet method (hereinafter also referred to as IJ method) in which a solution (hereinafter also referred to as ink) in which an organic semiconductor material is dissolved is directly applied, and a dispenser method. Yes. These techniques are: 1. No vacuum process is required. 2. Since it can be applied only to the thin film formation site, there is no waste of material. Since a thin film of a desired shape can be directly patterned, there is an advantage that an etching process is not required as compared with the photolithography method. As a result, manufacturing costs can be reduced, and in particular, the IJ method has been extensively studied.
ところで、このような有機ＴＦＴにおいて、優れた電気特性と高い信頼性を得る為には、有機半導体膜を適正な膜厚で所定の位置に精度良く形成する必要がある。しかしながら、有機半導体膜を前述のＩＪ法を用いて形成する際、塗布されたインクが乾燥し固形化するまでに基板の表面状態（撥液性・親液性）や乾燥雰囲気等の影響により濡れ広がり、周縁の不要な領域まで到達する場合がある。この為、パタニング不良や充分な膜厚が得られないといった問題があり、有機ＴＦＴの良好な性能が得られないといった問題があった。 By the way, in such an organic TFT, in order to obtain excellent electrical characteristics and high reliability, it is necessary to accurately form an organic semiconductor film at a predetermined position with an appropriate film thickness. However, when the organic semiconductor film is formed using the above-mentioned IJ method, the applied ink is wetted by the influence of the substrate surface condition (liquid repellency / lyophilicity), the drying atmosphere, etc. until it dries and solidifies. It may spread and reach an unnecessary area on the periphery. For this reason, there existed a problem that a patterning defect and sufficient film thickness were not obtained, and there existed a problem that the favorable performance of organic TFT was not obtained.
そこで、このような問題に対応する為、特許文献１では、インクを塗布する領域を囲む領域に撥液化処理を施すことで、インク液滴が塗布領域から外に濡れ広がるのを防止し、塗布領域に付着、固定させる方法が提案されている。
Therefore, in order to cope with such a problem, in
しかしながら、特許文献１のように、塗布領域を囲む領域に撥液化処理を施すのみでは、インク液滴が塗布領域から外に濡れ広がるのを防止するのは充分ではなかった。
However, as in
そこで、通常、特許文献２で提案されているように、塗布領域の周縁に、インクに対して塗布領域よりも高い撥液性を有するバンクと呼ばれる隔壁層を形成し、吐出されたインク液滴の塗布領域外への流出を防止する方法が用いられている。 Therefore, as proposed in Patent Document 2, a partition layer called a bank having liquid repellency higher than that of the application region is formed on the periphery of the application region, and the ejected ink droplets are usually provided. A method for preventing the outflow of the liquid to the outside of the coating area is used.
一方、電極（ソース電極、ドレイン電極、ゲート電極等）の形成方法としては、スパッタリング法を用いて導電性薄膜を成膜した後、フォトリソグラフィ法を用いてパタニングする方法、スクリーン印刷法、グラビア印刷法、ＩＪ法、μコンタクトプリント法等が知られている。それぞれ一長一短ではあるが、高精細なパタニングが可能、且つタクトタイムが短いものとしてμコンタクトプリント法が鋭意検討されている。μコンタクトプリント法は、いくつかの方式を有するが、例えば凸版反転オフセット印刷法が知られている（特許文献３参照）。これは平版上（転写版）に均一な厚みで印刷材料を成膜し、所望のパターンの反転パターンを有する版を押し当てることにより、平版上に成膜された印刷材料をパタニングし、パタニングされた印刷材料を被転写基板上に転写するものである。この方法は５μｍ以下のラインやチャネル幅の電極を形成することが可能、同一の版を繰返し使用することが可能、タクトタイムを短くすることが可能等の利点を有している。これらにより、μコンタクトプリント法は、更なる高精細、且つ低コスト化が要求されている有機ＴＦＴの製造において非常に有効な方法である。 On the other hand, as a method of forming electrodes (source electrode, drain electrode, gate electrode, etc.), a method of forming a conductive thin film using a sputtering method and then patterning using a photolithography method, screen printing method, gravure printing Methods, IJ method, μ contact printing method and the like are known. Although each has advantages and disadvantages, the μ contact printing method has been intensively studied as being capable of high-definition patterning and having a short tact time. The μ contact printing method has several methods. For example, a letterpress inversion offset printing method is known (see Patent Document 3). This is because the printing material is formed in a uniform thickness on the lithographic plate (transfer plate), and the printing material formed on the lithographic plate is patterned by pressing a plate having a reverse pattern of the desired pattern. The printed material is transferred onto a transfer substrate. This method has advantages such as the ability to form electrodes having a line or channel width of 5 μm or less, the same plate can be used repeatedly, and the tact time can be shortened. Accordingly, the μ contact printing method is a very effective method in the manufacture of organic TFTs that are required to have higher definition and lower cost.
そこで、有機半導体膜の形成方法としてのＩＪ法と電極形成方法としてのμコンタクトプリント法とを組み合わせることで、製造コストを低価格化し、且つ微細な有機ＴＦＴを製造することが検討されている。 Therefore, it has been studied to reduce the manufacturing cost and manufacture a fine organic TFT by combining the IJ method as the organic semiconductor film forming method and the μ contact printing method as the electrode forming method.
しかしながら、ＩＪ法を用いて有機半導体膜を適正な膜厚で所定の位置に精度良く形成するには、通常、特許文献２に示されているように、バンクと呼ばれる隔壁層を設ける必要がある。この為、製造工程の複雑化と製造コストの高価格化を招くといった問題がある。 However, in order to accurately form an organic semiconductor film at a predetermined position with an appropriate film thickness using the IJ method, it is usually necessary to provide a partition layer called a bank as shown in Patent Document 2. . For this reason, there is a problem that the manufacturing process becomes complicated and the manufacturing cost increases.
一方、μコンタクトプリント法を用いて電極を形成する際には、印刷性能を安定させる為に、電極材料に多くの添加剤を混入する必要がある。転写版から被転写基板にパタニングされた印刷材料を転写するときに、印刷材料を転写版から離脱させ、被転写基板に密着させる為に、電極材料に多くの界面活性剤を混入している。これらの界面活性剤は、電極の機能を出現させる為の焼成工程において電極材料中から拡散し、転写された基板の表面に付着することになる。付着した界面活性剤は基板の表面に密着し、通常の洗浄プロセスでは除去できない場合があり、後工程で塗布される有機半導体材料に悪影響を与えることになる。例えば、ＩＪ法を用いて有機半導体膜を形成する際に、インク液滴が基板上に着弾した後、界面活性剤の撥液性が高い場合にはインク液滴は基板上に拡がらず、表面張力により小さくなりすぎてしまい、薄膜にすることができない。また、チャネルを形成する位置に界面活性剤が付着したままの場合には、有機ＴＦＴの性能に大きく影響を及ぼすこととなる。 On the other hand, when an electrode is formed using the μ contact printing method, it is necessary to mix many additives into the electrode material in order to stabilize the printing performance. When transferring the patterned printing material from the transfer plate to the transfer substrate, a large amount of surfactant is mixed in the electrode material so that the print material is detached from the transfer plate and brought into close contact with the transfer substrate. These surfactants diffuse from the electrode material in the firing step for causing the electrode function to appear, and adhere to the surface of the transferred substrate. The adhered surfactant adheres to the surface of the substrate, and may not be removed by a normal cleaning process, which adversely affects the organic semiconductor material applied in a subsequent process. For example, when an organic semiconductor film is formed using the IJ method, after the ink droplet has landed on the substrate, the ink droplet does not spread on the substrate if the liquid repellency of the surfactant is high, It becomes too small due to surface tension and cannot be made into a thin film. In addition, when the surfactant remains attached at the position where the channel is formed, the performance of the organic TFT is greatly affected.
以上より、有機半導体膜の形成方法としてのＩＪ法と電極形成方法としてのμコンタクトプリント法とを組み合わせることで、製造コストを低価格化し、且つ微細な有機ＴＦＴを製造するのは容易ではなかった。 As described above, it is not easy to reduce the manufacturing cost and manufacture a fine organic TFT by combining the IJ method as a method for forming an organic semiconductor film and the μ contact printing method as an electrode forming method. .
本発明は、上記課題を鑑みてなされたもので、高性能を維持しながら、低価格、且つ、微細な薄膜トランジスタを得ることが可能な薄膜トランジスタの製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a method of manufacturing a thin film transistor capable of obtaining a low-cost and fine thin film transistor while maintaining high performance.
上記目的は、下記の１から９の何れか１項に記載の発明によって達成される。 The above object is achieved by the invention described in any one of 1 to 9 below.
１．転写印刷法および液滴塗布法を用いた薄膜トランジスタの製造方法であって、
ソース電極およびドレイン電極が形成される下地層の表面の少なくともチャネル部に対応する領域に、犠牲層を形成する工程と、
転写版の表面に、半導体溶液に対し撥液性を有する成分を含有する電極材料を成膜し、パタニングする工程と、
前記犠牲層が形成された前記下地層の上に、パタニングされた前記電極材料を転写印刷法を用いて転写し、ソース電極およびドレイン電極を形成する工程と、
前記電極材料に含有されている前記撥液性を有する成分を拡散させ、前記ソース電極およびドレイン電極の表面に、撥液層を形成する工程と、
前記チャネル部に形成された前記犠牲層を除去する工程と、
前記犠牲層が除去された前記チャネル部に、液滴塗布法を用いて前記半導体溶液を塗布し半導体膜を成膜する工程と、を有することを特徴とする薄膜トランジスタの製造方法。
1. A method of manufacturing a thin film transistor using a transfer printing method and a droplet coating method,
Forming a sacrificial layer in a region corresponding to at least the channel portion of the surface of the base layer on which the source electrode and the drain electrode are formed;
Depositing and patterning an electrode material containing a component having liquid repellency with respect to the semiconductor solution on the surface of the transfer plate; and
Transferring the patterned electrode material onto the underlayer on which the sacrificial layer is formed using a transfer printing method to form a source electrode and a drain electrode;
Diffusing the liquid-repellent component contained in the electrode material, and forming a liquid-repellent layer on the surfaces of the source electrode and the drain electrode;
Removing the sacrificial layer formed in the channel portion;
And a step of applying the semiconductor solution to the channel portion from which the sacrificial layer has been removed by using a droplet coating method to form a semiconductor film.
２．前記犠牲層は、前記下地層の表面の前記チャネル部に対応する領域に形成することを特徴とする前記１に記載の薄膜トランジスタの製造方法。 2. 2. The method of manufacturing a thin film transistor according to 1 above, wherein the sacrificial layer is formed in a region corresponding to the channel portion on the surface of the base layer.
３．前記犠牲層は、転写印刷法を用いて形成することを特徴とする前記１または２に記載の薄膜トランジスタの製造方法。 3. 3. The method of manufacturing a thin film transistor according to 1 or 2, wherein the sacrificial layer is formed using a transfer printing method.
４．前記犠牲層の材料は、還元性材料を含むことを特徴とする前記１から３の何れか１項に記載の薄膜トランジスタの製造方法。 4). 4. The method for manufacturing a thin film transistor according to any one of 1 to 3, wherein the material of the sacrificial layer includes a reducing material.
５．前記転写印刷法は、μコンタクトプリント法であることを特徴とする前記１から４の何れか１項に記載の薄膜トランジスタの製造方法。 5. 5. The method of manufacturing a thin film transistor according to any one of 1 to 4, wherein the transfer printing method is a μ contact printing method.
６．前記半導体溶液は、有機半導体材料を溶解した溶液であることを特徴とする前記１から５の何れか１項に記載の薄膜トランジスタの製造方法。 6). 6. The method of manufacturing a thin film transistor according to any one of 1 to 5, wherein the semiconductor solution is a solution in which an organic semiconductor material is dissolved.
７．前記液滴塗布法は、インクジェット法であることを特徴とする前記１から６の何れか１項に記載の薄膜トランジスタの製造方法。 7. 7. The method of manufacturing a thin film transistor according to any one of 1 to 6, wherein the droplet coating method is an inkjet method.
８．前記薄膜トランジスタは、ボトムゲート構造であり、
前記下地層は、ゲート絶縁膜であることを特徴とする前記１から７の何れか１項に薄膜トランジスタの製造方法。
8). The thin film transistor has a bottom gate structure,
8. The method of manufacturing a thin film transistor according to any one of 1 to 7, wherein the underlayer is a gate insulating film.
９．前記薄膜トランジスタは、トップゲート構造であり、
前記下地層は、基板であることを特徴とする前記１から７の何れか１項に薄膜トランジスタの製造方法。
9. The thin film transistor has a top gate structure,
8. The method of manufacturing a thin film transistor according to any one of 1 to 7, wherein the underlayer is a substrate.
本発明によれば、転写印刷法を用いて形成されたソース電極、ドレイン電極の表面に、該ソース電極、ドレイン電極の材料に含有されている撥液性を有する成分を拡散させ、撥液層を形成した後、予めチャネル部に形成しておいた犠牲層を除去し、該犠牲層が除去されたチャネル部に、液滴塗布法を用いて半導体溶液を塗布し半導体膜を成膜するようにした。 According to the present invention, the liquid repellent layer is formed by diffusing the liquid repellent component contained in the material of the source electrode and drain electrode on the surface of the source electrode and drain electrode formed using the transfer printing method. After the sacrificial layer is formed, the sacrificial layer previously formed in the channel portion is removed, and a semiconductor solution is applied to the channel portion from which the sacrificial layer has been removed by using a droplet coating method to form a semiconductor film. I made it.
前述のように、転写印刷法を用いて電極を形成する際には、印刷性能を安定させる為に、電極材料に例えば撥液性を有する界面活性剤等の添加剤を混入している。これらの界面活性剤は、電極の機能を出現させる為の焼成工程において電極材料中から拡散し、転写された電極の表面に付着し撥液層を形成する。この電極表面に形成された撥液層を、液滴塗布法を用いて半導体膜を成膜する際の前述のバンクとして利用することができる。すなわち、バンクを形成する為のみの工程を新たに設けることなく、元々設けられている電極の機能を出現させる為の焼成過程において、バンクが形成されることとなる。これにより、製造工程の複雑化と製造コストの高価格化を招くことなく、バンクを形成することができ、半導体膜を適正な膜厚で所定の位置に精度良く形成することができる。 As described above, when forming an electrode using the transfer printing method, an additive such as a surfactant having liquid repellency is mixed in the electrode material in order to stabilize the printing performance. These surfactants diffuse from the electrode material in the firing step for causing the electrode function to appear, and adhere to the surface of the transferred electrode to form a liquid repellent layer. The liquid repellent layer formed on the surface of the electrode can be used as the aforementioned bank when the semiconductor film is formed using the droplet coating method. That is, the bank is formed in the firing process for causing the function of the electrode originally provided without newly providing a process only for forming the bank. As a result, the bank can be formed without complicating the manufacturing process and increasing the manufacturing cost, and the semiconductor film can be accurately formed at a predetermined position with an appropriate film thickness.
また、下地層の表面のチャネル部には、予め犠牲層が形成されているので、喩え焼成工程において界面活性剤が電極材料中からチャネル部に向けて拡散しても、犠牲層により、チャネル部への付着は防止される。そして、界面活性剤が付着した犠牲層を除去することにより、クリーンな状態の下地層のチャネル部を露出させることができるので、半導体膜を精度良く形成することができる。 In addition, since the sacrificial layer is formed in advance on the channel portion of the surface of the base layer, even if the surfactant diffuses from the electrode material toward the channel portion in the firing process, the sacrificial layer causes the channel portion. Adhesion to is prevented. Then, by removing the sacrificial layer to which the surfactant is attached, the channel portion of the base layer in a clean state can be exposed, so that the semiconductor film can be formed with high accuracy.
これらにより、高性能を維持しながら、低価格、且つ、微細な薄膜トランジスタを得ることが可能となる。 Accordingly, it is possible to obtain a low-cost and fine thin film transistor while maintaining high performance.
以下図面に基づいて、本発明の実施形態に係るＴＦＴ、及びＴＦＴの製造方法を説明する。尚、本発明は該実施の形態に限られない。
（実施形態１）
本発明の実施形態１に係るボトムゲート構造のＴＦＴの製造方法を図１を用いて説明する。図１（ａ）〜図１（ｈ）は、実施形態１に係るボトムゲート構造のＴＦＴ１の製造工程を示す断面模式図である。尚、実施形態１を含め後述の実施形態２、実施形態３は、ＴＦＴの代表的な構造であるボトムゲート構造のＴＦＴ１について説明するが、本発明の実施形態に係るＴＦＴ１は、これに限定されることなくトップゲート構造であってもよい。
Hereinafter, a TFT according to an embodiment of the present invention and a method for manufacturing the TFT will be described with reference to the drawings. The present invention is not limited to the embodiment.
(Embodiment 1)
A method for manufacturing a TFT having a bottom gate structure according to
最初に、基板Ｐの上にゲート電極Ｇを形成し、その上にゲート絶縁膜ＧＩ（下地層）を成膜する（図１（ａ））。 First, the gate electrode G is formed on the substrate P, and the gate insulating film GI (underlayer) is formed thereon (FIG. 1A).
基板Ｐの材料としては、ポリイミドやポリアミド、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ガラス、絶縁コートされた導電性材料等を用いることができる。 As the material of the substrate P, polyimide, polyamide, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), glass, a conductive material with an insulating coating, or the like can be used.
ゲート電極Ｇの形成方法としては、スパッタ法、蒸着等を用いてゲート電極材料を成膜した後、フォトリソグラフィ法を用いてパタニングすることで形成することができる。また、マスク蒸着法を用いて形成することもできる。ゲート電極Ｇの材料としては、Ａｌ、Ａｕ、Ａｇ、Ｐｔ、Ｐｄ、Ｃｕ、Ｃｒ、Ｍｏ、Ｉｎ、Ｚｎ、Ｍｇ等の金属、ＩＴＯ、ＺｎＯ等の酸化物導電材料、ＰＥＤＯＴ／ＰＳＳ等の導電性高分子を用いることができる。また、これらの材料を複数用いて積層してもよい。 The gate electrode G can be formed by forming a gate electrode material using a sputtering method, vapor deposition, or the like and then patterning using a photolithography method. Moreover, it can also form using a mask vapor deposition method. Materials for the gate electrode G include metals such as Al, Au, Ag, Pt, Pd, Cu, Cr, Mo, In, Zn, and Mg, oxide conductive materials such as ITO and ZnO, and conductivity such as PEDOT / PSS. Polymers can be used. Further, a plurality of these materials may be used for lamination.
ゲート絶縁膜ＧＩの成膜方法としては、スパッタ法、蒸着、ＣＶＤ法、スピンコート法、ＩＪ法等を用いることができる。ゲート絶縁膜ＧＩの材料としては、ＳｉＯ２、ＳｉＮ等の無機材料、ＰＶＡ、ＰＶＰ、ポリイミド樹脂、ノボラック樹脂等の有機材料を用いることができる。また、これらの材料を複数用いて積層してもよい。尚ゲート絶縁膜ＧＩの材料としては、有機ＴＦＴアレイの特徴である、「真空プロセスを用いることなく液滴塗布技術を用いて、大気圧下で作製し、製造コストを抑えることができる」、という利点を活かす為に、塗布可能な材料が好ましい。 As a method for forming the gate insulating film GI, sputtering, vapor deposition, CVD, spin coating, IJ, or the like can be used. As a material of the gate insulating film GI, an inorganic material such as SiO 2 or SiN, or an organic material such as PVA, PVP, polyimide resin, or novolac resin can be used. Further, a plurality of these materials may be used for lamination. The material of the gate insulating film GI is a feature of the organic TFT array, “It can be manufactured under atmospheric pressure using a droplet coating technique without using a vacuum process, and the manufacturing cost can be reduced.” In order to take advantage of the advantage, a material that can be applied is preferable.
次に、犠牲層ＧＦを成膜する（図１（ｂ））。犠牲層ＧＦの成膜方法としては、スピンコート法、スプレーコート法、ディップコート法、スリットコート法、スクリーン印刷法等を用いることができる。犠牲層ＧＦの材料としては、以下の条件を満たすものが好ましい。ゲート絶縁膜ＧＩ（トップゲート構造の場合は基板Ｐ（下地層））との密着性が優れていること。犠牲層ＧＦの上に転写する電極材料ＤＭ（ソース電極Ｓ、ドレイン電極Ｄ）との密着が優れていること。薄膜形成後、溶媒により除去が可能であること。表面処理の為の界面活性剤等と密着性が高いこと。数ｎｍ〜数十ｎｍの厚みの薄膜が形成できること。また、以下の特徴を有するとさらに好ましい。焼成により電極材料ＤＭと反応し、密着性、導電性等、電極層の機能を向上させること。この特徴を有すると、後述の犠牲層ＧＦの除去工程において電極剥がれが発生し難くなる。具体的には硬化剤、架橋剤、反応促進剤と呼ばれるもので、例えば銀ナノ粒子の低温焼成を可能する脂肪酸や脂肪族アミン等を用いることができる。 Next, a sacrificial layer GF is formed (FIG. 1B). As a method for forming the sacrificial layer GF, spin coating, spray coating, dip coating, slit coating, screen printing, or the like can be used. As a material for the sacrificial layer GF, a material satisfying the following conditions is preferable. Adhesion with the gate insulating film GI (substrate P (underlayer) in the case of a top gate structure) is excellent. Good adhesion to the electrode material DM (source electrode S, drain electrode D) transferred onto the sacrificial layer GF. After thin film formation, it must be removable with a solvent. High adhesion to surfactants for surface treatment. A thin film having a thickness of several nanometers to several tens of nanometers can be formed. Further, it is more preferable to have the following characteristics. React with the electrode material DM by firing to improve the function of the electrode layer such as adhesion and conductivity. With this feature, electrode peeling is less likely to occur in the sacrificial layer GF removal step described later. Specifically, it is called a curing agent, a crosslinking agent, or a reaction accelerator, and for example, a fatty acid or an aliphatic amine that enables low-temperature firing of silver nanoparticles can be used.
次に、転写版Ｈの上にソース電極Ｓ、ドレイン電極Ｄを形成する為の電極材料ＤＭを成膜した後、パタニングする（図１（ｃ））。電極材料ＤＭのパタニング方法は、特に限定されるものでなく、例えば、スピンコート法やスリットコート法を用いて転写版Ｈの全面に電極材料層を成膜し、所望のパターンの反転パターンを凸部とした他の版を押し当てることにより、不要な電極材料層を除去してパタニングすることができる。また、微細なパターンを有する凸版を用いて電極パターンを形成してもよい。電極材料ＤＭとしては、ゲート電極Ｇの場合と同様の材料を用いることができる。尚、電極材料ＤＭで形成されるソース電極Ｓ、ドレイン電極Ｄは、半導体膜ＳＦに接するので、半導体材料へのキャリアの注入特性が優れた材料を用いるのが好ましい。具体的には、ｐ型有機半導体の場合には仕事関数の大きいＡｕ、ＩＴＯ、Ｐｔ等が好適である。また、電極材料ＤＭには、転写性能を安定させる為に、例えば有機半導体溶液に対し撥液性を有する界面活性剤等の添加剤を混入している。 Next, an electrode material DM for forming the source electrode S and the drain electrode D is formed on the transfer plate H, and then patterned (FIG. 1C). The patterning method of the electrode material DM is not particularly limited. For example, an electrode material layer is formed on the entire surface of the transfer plate H by using a spin coat method or a slit coat method, and a reverse pattern of a desired pattern is projected. By pressing another plate as a part, unnecessary electrode material layers can be removed and patterned. Moreover, you may form an electrode pattern using the relief printing which has a fine pattern. As the electrode material DM, the same material as that of the gate electrode G can be used. Note that since the source electrode S and the drain electrode D formed of the electrode material DM are in contact with the semiconductor film SF, it is preferable to use a material having excellent carrier injection characteristics to the semiconductor material. Specifically, in the case of a p-type organic semiconductor, Au, ITO, Pt or the like having a large work function is suitable. Further, in order to stabilize the transfer performance, for example, an additive such as a surfactant having liquid repellency with respect to the organic semiconductor solution is mixed in the electrode material DM.
次に、犠牲層ＧＦが成膜された基板Ｐと電極材料ＤＭがパタニングされた転写版Ｈとを対向させ（図１（ｄ））、犠牲層ＧＦの上に電極材料ＤＭを転写する。尚、電極材料ＤＭのパタニングから転写までの工程は、例えばμコンタクトプリント法を用いることができる。続いて、転写された電極材料ＤＭを加熱処理することでソース電極Ｓ、ドレイン電極Ｄを形成する（図１（ｅ））。この時、加熱により、電極材料ＤＭに含有されている界面活性剤が、電極材料ＤＭ中から外部に拡散することで、転写された基板Ｐの全面に付着し撥液層ＫＦが成膜される（図１（ｆ））。尚、機能性材料としての界面活性剤の材料としては、特に限定されるものではなく、撥液性材料、表面処理材料等を用いることができる。撥液性材料の場合は半導体膜ＳＦを形成する際の隔壁材料として、表面処理材料の場合には有機ＴＦＴの性能を高める、具体的には、有機半導体の配列を制御する、Ｖｔｈを制御する等の機能を発揮することが可能となる。 Next, the substrate P on which the sacrificial layer GF is formed and the transfer plate H patterned with the electrode material DM are opposed to each other (FIG. 1D), and the electrode material DM is transferred onto the sacrificial layer GF. For example, the μ contact printing method can be used for the process from patterning to transfer of the electrode material DM. Subsequently, the transferred electrode material DM is heated to form the source electrode S and the drain electrode D (FIG. 1E). At this time, the surfactant contained in the electrode material DM is diffused from the electrode material DM to the outside by heating, so that it adheres to the entire surface of the transferred substrate P and forms the liquid repellent layer KF. (FIG. 1 (f)). The material for the surfactant as the functional material is not particularly limited, and a liquid repellent material, a surface treatment material, or the like can be used. In the case of a liquid-repellent material, as a partition material when forming the semiconductor film SF, in the case of a surface treatment material, the performance of the organic TFT is improved. Specifically, the arrangement of the organic semiconductor is controlled, and the Vth is controlled. It is possible to exhibit such functions.
次に、撥液層ＫＦが成膜された基板Ｐを例えばＤＭＦ溶媒に浸漬し、チャネル部ＣＨに形成されている犠牲層ＧＦを除去する。このとき、前述の加熱工程において、界面活性剤が電極材料ＤＭ中から外部に拡散し、犠牲層ＧＦのチャネル部ＣＨに対応する位置に付着して形成された撥液層ＫＦは、除去され、その下地層であるクリーンな状態のゲート絶縁膜ＧＩのチャネル部ＣＨを露出させることができる（図１（ｇ））。 Next, the substrate P on which the liquid repellent layer KF is formed is immersed in, for example, a DMF solvent, and the sacrificial layer GF formed in the channel portion CH is removed. At this time, in the heating step described above, the surfactant diffuses from the electrode material DM to the outside, and the liquid repellent layer KF formed by adhering to the position corresponding to the channel portion CH of the sacrificial layer GF is removed, The channel portion CH of the clean gate insulating film GI that is the underlying layer can be exposed (FIG. 1G).
次に、チャネル部ＣＨに半導体膜ＳＦを成膜する（図１（ｈ））。半導体膜ＳＦの材料としては、溶媒に溶解または分散させるものであれば、限定されるものではない。有機高分子材料は勿論のこと、低分子材料、オリゴマー等も用いることができる。また、半導体の前駆体を溶媒に溶解させたものでもよい。また、有機無機ハイブリッド材料、無機材料でも溶媒と同時に塗布し、溶媒を乾燥させることで半導体膜ＳＦを形成するものであれば用いることができる。半導体膜ＳＦの形成方法としては、半導体材料を溶媒に溶解または分散させた溶液をチャネル部ＣＨ近傍に塗布できる方法であれば限定されるものではない。例えば、ＩＪ法を用いることができる。このようにして、ＴＦＴ１を完成させる。
Next, a semiconductor film SF is formed in the channel portion CH (FIG. 1H). The material of the semiconductor film SF is not limited as long as it is dissolved or dispersed in a solvent. In addition to organic polymer materials, low molecular materials, oligomers, and the like can also be used. Alternatively, a semiconductor precursor dissolved in a solvent may be used. In addition, an organic-inorganic hybrid material or an inorganic material can be used as long as the semiconductor film SF is formed by applying it simultaneously with a solvent and drying the solvent. A method for forming the semiconductor film SF is not limited as long as a solution in which a semiconductor material is dissolved or dispersed in a solvent can be applied in the vicinity of the channel portion CH. For example, the IJ method can be used. In this way, the
尚、半導体膜ＳＦを保護する為の図示しない保護膜を半導体膜ＳＦの上に成膜してもよい。保護膜の形成方法としては、スパッタ法等を用いて保護膜材料を成膜した後、フォトリソグラフィ法を用いてパタニングすることで形成することができる。また、ＩＪ法を用いることもできる。保護膜の材料としては、ＳｉＯ２、ＳｉＮ等の無機材料、ＰＶＡ、ＰＶＰ、ポリイミド樹脂、ノボラック樹脂等の有機材料を用いることができる。また、これらの材料を複数用いて積層してもよい。 A protective film (not shown) for protecting the semiconductor film SF may be formed on the semiconductor film SF. The protective film can be formed by forming a protective film material using a sputtering method or the like and then patterning using a photolithography method. Also, the IJ method can be used. As the material for the protective film, inorganic materials such as SiO 2 and SiN, and organic materials such as PVA, PVP, polyimide resin, and novolac resin can be used. Further, a plurality of these materials may be used for lamination.
このように、本発明の実施形態１に係るＴＦＴ１の製造方法においては、転写印刷法（μコンタクトプリント法）を用いて形成されたソース電極Ｓ、ドレイン電極Ｄの表面に、該ソース電極Ｓ、ドレイン電極Ｄの材料に含有されている撥液性を有する成分（界面活性剤）を拡散させ、撥液層ＫＦを形成した後、予めチャネル部ＣＨに形成しておいた犠牲層ＧＦを除去し、該犠牲層ＧＦが除去されたチャネル部ＣＨに、液滴塗布法（ＩＪ法）を用いて半導体溶液を塗布し半導体膜ＳＦを成膜するようにした。
As described above, in the manufacturing method of the
前述のように、転写印刷法を用いて電極（ソース電極Ｓ、ドレイン電極Ｄ）を形成する際には、印刷性能を安定させる為に、電極材料ＤＭに例えば撥液性を有する界面活性剤等の添加剤を混入している。これらの界面活性剤は、電極の機能を出現させる為の焼成工程（加熱工程）において電極材料ＤＭ中から拡散し、転写された電極の表面に付着し撥液層ＫＦを形成する。この電極表面に形成された撥液層ＫＦを、液滴塗布法を用いて半導体膜ＳＦを成膜する際の前述のバンクとして利用することができる。すなわち、バンクを形成する為のみの工程を新たに設けることなく、元々設けられている電極の機能を出現させる為の焼成過程において、バンクが形成されることとなる。これにより、製造工程の複雑化と製造コストの高価格化を招くことなく、バンクを形成することができ、半導体膜を適正な膜厚で所定の位置に精度良く形成することができる。 As described above, when the electrodes (source electrode S, drain electrode D) are formed using the transfer printing method, for example, a surfactant having liquid repellency is used for the electrode material DM in order to stabilize the printing performance. The additive is mixed. These surfactants diffuse from the electrode material DM in the firing step (heating step) for causing the electrode functions to appear, and adhere to the surface of the transferred electrode to form the liquid repellent layer KF. The liquid repellent layer KF formed on the electrode surface can be used as the aforementioned bank when the semiconductor film SF is formed using the droplet coating method. That is, the bank is formed in the firing process for causing the function of the electrode originally provided without newly providing a process only for forming the bank. As a result, the bank can be formed without complicating the manufacturing process and increasing the manufacturing cost, and the semiconductor film can be accurately formed at a predetermined position with an appropriate film thickness.
尚、撥液性を与える材料としてはフッ素系界面活性剤、フッ素系シランカップリング剤を用いることができる。また、電極が銀ナノ粒子からなる場合にはポリアリルアミンやポリアミン等の還元性を持つ材料を混合させることにより、電極の低抵抗化、または、焼成温度の低温化が可能となる。その他、機能性材料を混合することも可能である。 In addition, as a material that imparts liquid repellency, a fluorosurfactant or a fluorosilane coupling agent can be used. In addition, when the electrode is made of silver nanoparticles, the resistance of the electrode can be reduced or the firing temperature can be lowered by mixing a reducing material such as polyallylamine or polyamine. In addition, it is also possible to mix functional materials.
また、下地層（ボトムゲート構造の場合はゲート絶縁膜ＧＩ、トップゲート構造の場合は基板Ｐ）の表面のチャネル部ＣＨには、予め犠牲層ＧＦが形成されているので、焼成工程において界面活性剤が電極材料ＤＭ中からチャネル部ＣＨに向けて拡散しても、犠牲層ＧＦにより、チャネル部ＣＨへの付着は防止される。そして、界面活性剤が付着した犠牲層ＧＦを除去することにより、クリーンな状態の下地層のチャネル部ＣＨを露出させることができるので、半導体膜ＳＦを精度良く形成することができる。 In addition, since the sacrificial layer GF is formed in advance on the channel portion CH on the surface of the base layer (the gate insulating film GI in the case of the bottom gate structure, and the substrate P in the case of the top gate structure), the surface activation is performed in the baking process. Even if the agent diffuses from the electrode material DM toward the channel portion CH, the sacrificial layer GF prevents adhesion to the channel portion CH. Then, by removing the sacrificial layer GF to which the surfactant is attached, the channel portion CH of the clean underlayer can be exposed, so that the semiconductor film SF can be formed with high accuracy.
これらにより、高性能を維持しながら、低価格、且つ、微細なＴＦＴ１を得ることが可能となる。
（実施形態２）
本発明の実施形態２に係るボトムゲート構造のＴＦＴの製造方法を図２を用いて説明する。図２（ａ）〜図２（ｈ）は、実施形態２に係るボトムゲート構造のＴＦＴ１の製造工程を示す断面模式図である。
As a result, it is possible to obtain a low-cost and
(Embodiment 2)
A method for manufacturing a TFT having a bottom gate structure according to Embodiment 2 of the present invention will be described with reference to FIGS. FIG. 2A to FIG. 2H are schematic cross-sectional views illustrating the manufacturing process of the
実施形態２によるＴＦＴ１の製造方法は、犠牲層ＧＦの形成領域のみ実施形態１の場合と異なり、その他の工程は、実施形態１の場合と同様なのでその説明は省略する。すなわち、実施形態２の図２（ａ）〜図２（ｈ）に示す各工程は、実施形態１の場合の図１（ａ）〜図１（ｈ）に示した各工程に対応するものであり、概ね同様である。
The manufacturing method of the
実施形態２による犠牲層ＧＦは、図２（ｂ）に示すように、ゲート絶縁膜ＧＩ（トップゲート構造の場合は基板Ｐ）のチャネル部ＣＨに対応する領域のみに形成する。 As shown in FIG. 2B, the sacrificial layer GF according to the second embodiment is formed only in a region corresponding to the channel portion CH of the gate insulating film GI (substrate P in the case of a top gate structure).
このような構成にすることにより、実施形態１の場合と同様の効果を得ることができるとともに、さらに以下の効果を得ることができる。
By adopting such a configuration, it is possible to obtain the same effects as in the case of
犠牲層ＧＦをチャネル部ＣＨのみに設けることにより、電極材料ＤＭに含有されている界面活性剤が拡散し撥液層ＫＦが形成された後に犠牲層ＧＦを除去すると、犠牲層ＧＦが形成された領域のみの撥液層ＫＦが犠牲層ＧＦとともに除去され、チャネル部ＣＨには有機半導体溶液に対して親液性を有するゲート絶縁膜ＧＩを露出させ、その周縁を囲むように有機半導体溶液に対して撥液性を有する撥液層ＫＦを形成することができる。 By providing the sacrificial layer GF only in the channel portion CH, the sacrificial layer GF is formed by removing the sacrificial layer GF after the surfactant contained in the electrode material DM is diffused to form the liquid repellent layer KF. The liquid repellent layer KF only in the region is removed together with the sacrificial layer GF, and the gate insulating film GI having lyophilicity with respect to the organic semiconductor solution is exposed in the channel portion CH, and the organic semiconductor solution is surrounded by the periphery thereof. Thus, the liquid repellent layer KF having liquid repellency can be formed.
すなわち、チャネル部ＣＨは有機半導体溶液に対して親液性を呈し、チャネル部ＣＨの周縁は撥液性を呈することになるので、この撥液・親液性パターンによりバンクとしての作用をより高めることができる。その結果、半導体膜を適正な膜厚で所定の位置により精度良く形成することができる。
（実施形態３）
本発明の実施形態３に係るボトムゲート構造のＴＦＴの製造方法を図３を用いて説明する。図３（ａ）〜図３（ｇ）は、実施形態３に係るボトムゲート構造のＴＦＴ１の製造工程を示す断面模式図である。
That is, the channel portion CH exhibits lyophilicity with respect to the organic semiconductor solution, and the periphery of the channel portion CH exhibits liquid repellency. Therefore, the function as a bank is further enhanced by this liquid repellency / lyophilic property pattern. be able to. As a result, the semiconductor film can be accurately formed at a predetermined position with an appropriate film thickness.
(Embodiment 3)
A method for manufacturing a TFT having a bottom gate structure according to Embodiment 3 of the present invention will be described with reference to FIGS. FIG. 3A to FIG. 3G are schematic cross-sectional views illustrating the manufacturing process of the
実施形態３によるＴＦＴ１の製造方法は、実施形態２の場合と同様にゲート絶縁膜ＧＩ（トップゲート構造の場合は基板Ｐ）のチャネル部ＣＨに対応する領域のみに犠牲層ＧＦを形成するものであるが、その形成方法は、転写により形成するものである。尚、その他の工程は、実施形態２の場合と同様なのでその説明は省略する。すなわち、実施形態３の図３（ａ）、図３（ｄ）〜図３（ｇ）に示す各工程は、実施形態２の場合の図２（ａ）、図２（ｅ）〜図ｈ（ｈ）に示した各工程に対応するものであり、概ね同様である。
In the manufacturing method of the
実施形態３による犠牲層ＧＦの形成方法は、電極材料ＤＭがパタニングされた転写版Ｈの上に、ＩＪ法等を用いて犠牲層ＧＦを形成する為の犠牲層材料ＧＭを塗布、パタニングし（図３（ｂ））、ゲート絶縁膜ＧＩが成膜された基板Ｐの上に、パタニングされた電極材料ＤＭとともに犠牲層材料ＧＭを転写するものである（図３（ｃ））。尚、本実施形態においては、犠牲層ＧＦは、チャネル部ＣＨのみに形成しているが、実施形態１の場合と同様に、ゲート絶縁膜ＧＩの全面に形成してもよい。 In the method for forming the sacrificial layer GF according to the third embodiment, the sacrificial layer material GM for forming the sacrificial layer GF is applied and patterned on the transfer plate H on which the electrode material DM is patterned using the IJ method or the like ( 3B), the sacrificial layer material GM is transferred together with the patterned electrode material DM onto the substrate P on which the gate insulating film GI is formed (FIG. 3C). In the present embodiment, the sacrificial layer GF is formed only on the channel portion CH, but may be formed on the entire surface of the gate insulating film GI as in the case of the first embodiment.
このような構成にすることにより、実施形態２の場合と同様の効果を得ることができるとともに、さらに以下の効果を得ることができる。 By adopting such a configuration, it is possible to obtain the same effects as those of the second embodiment, and further obtain the following effects.
犠牲層ＧＦをゲート絶縁膜ＧＩの上に直接形成するのではなく、転写版Ｈに形成することにより、転写版Ｈの撥液性を利用することが可能となり、ゲート絶縁膜ＧＩの上に形成するのに比べて、微細なパターンをより精度良く形成することができる。 By forming the sacrificial layer GF on the transfer plate H instead of directly on the gate insulating film GI, the liquid repellency of the transfer plate H can be used, and the sacrificial layer GF is formed on the gate insulating film GI. Compared with this, a fine pattern can be formed with higher accuracy.
（実施例１）
本発明の実施形態１に係るボトムゲート構造のＴＦＴ１の製造方法を用いた実施例を説明する。
Example 1
An example using the method for manufacturing the
最初に、基板Ｐとしてガラスを用い、その上に、ＲＦスパッタ法を用いてＡｌ膜を厚み１３０ｎｍで成膜した後、フォトリソグラフィ法を用いてパタニングしゲート電極Ｇを形成した（図１（ａ））。続いて、スピンコート法を用いてポリイミド系樹脂を厚み５００ｎｍで成膜しゲート絶縁膜ＧＩを成膜した（図１（ａ））。 First, glass is used as the substrate P, and an Al film is formed thereon with a thickness of 130 nm using RF sputtering, and then patterned using photolithography to form a gate electrode G (FIG. 1A )). Subsequently, using a spin coating method, a polyimide resin was formed to a thickness of 500 nm to form a gate insulating film GI (FIG. 1A).
次に、ゲート絶縁膜ＧＩの上に、スピンコート法を用いてＰＭＧＩ ＳＦ３（化薬マイクロケム社製）を厚み５０ｎｍで成膜した後、１９０℃で５分間乾燥させることで犠牲層ＧＦを形成した（図１（ｂ））。 Next, PMGI SF3 (manufactured by Kayaku Microchem) is formed on the gate insulating film GI with a thickness of 50 nm by using a spin coat method, and then dried at 190 ° C. for 5 minutes to form a sacrificial layer GF. (FIG. 1B).
次に、転写版Ｈの上に、凸版反転オフセット印刷法を用いてソース電極Ｓ、ドレイン電極Ｄを形成する為の電極材料ＤＭとしてのフッ素系界面活性剤Ｎｏｖａｋ ＦＣ−４４３０（３Ｍ社製）を０．５質量％添加した銀ナノインクを厚み２００ｎｍで成膜し、パタニングした（図１（ｃ））。 Next, a fluorosurfactant Novak FC-4430 (manufactured by 3M) is used as an electrode material DM for forming the source electrode S and the drain electrode D on the transfer plate H by using the relief reversal offset printing method. A silver nanoink added with 0.5% by mass was formed into a film with a thickness of 200 nm and patterned (FIG. 1C).
次に、犠牲層ＧＦが成膜された基板Ｐと電極材料ＤＭがパタニングされた転写版Ｈとを対向させ（図１（ｄ））、犠牲層ＧＦの上にパタニングされた電極材料ＤＭを転写した。続いて、転写された電極材料ＤＭを２００℃で加熱処理することでソース電極Ｓ、ドレイン電極Ｄを形成した（図１（ｅ））。この時、加熱により、電極材料ＤＭに含有されている界面活性剤が、電極材料ＤＭ中から外部に拡散することで、転写された基板Ｐの全面に付着し撥液層ＫＦが成膜された（図１（ｆ））。 Next, the substrate P on which the sacrificial layer GF is formed and the transfer plate H on which the electrode material DM is patterned are opposed to each other (FIG. 1D), and the electrode material DM patterned on the sacrificial layer GF is transferred. did. Subsequently, the transferred electrode material DM was heated at 200 ° C. to form the source electrode S and the drain electrode D (FIG. 1E). At this time, by heating, the surfactant contained in the electrode material DM diffuses from the electrode material DM to the outside, and thereby adheres to the entire surface of the transferred substrate P, and the liquid repellent layer KF is formed. (FIG. 1 (f)).
次に、撥液層ＫＦが成膜された基板Ｐを水酸化テトラメチルアンモニウム（ＴＭＡＨ）２．３８％水溶液に浸漬し、チャネル部ＣＨに形成されている犠牲層ＧＦを除去した。このとき、前述の加熱工程において、界面活性剤が電極材用Ｍ中から外部に拡散し、犠牲層ＧＦのチャネル部ＣＨに対応する位置に付着して形成された撥液層ＫＦは、除去され、その下地層であるクリーンな状態のゲート絶縁膜ＧＩのチャネル部ＣＨが露出した（図１（ｇ））。 Next, the substrate P on which the liquid repellent layer KF was formed was immersed in a 2.38% aqueous solution of tetramethylammonium hydroxide (TMAH) to remove the sacrificial layer GF formed in the channel portion CH. At this time, in the heating step described above, the surfactant diffuses from the electrode material M to the outside, and the liquid repellent layer KF formed by adhering to the position corresponding to the channel portion CH of the sacrificial layer GF is removed. The channel portion CH of the clean gate insulating film GI that is the underlying layer was exposed (FIG. 1G).
次に、チャネル部ＣＨに、ピエゾ方式のＩＪ法を用いて有機半導体を有機溶媒に溶解させた有機半導体溶液を滴下した後、乾燥させることで半導体膜ＳＦを成膜した（図１（ｈ））。 Next, an organic semiconductor solution in which an organic semiconductor is dissolved in an organic solvent is dropped on the channel portion CH using a piezo-type IJ method, and then dried to form a semiconductor film SF (FIG. 1 (h)). ).
次に、半導体膜ＳＦの上に、スパッタ法を用いてＳｉＯ２を成膜した後、フォトリソグラフィ法を用いてパタニングすることで図示しない保護膜を形成し、ＴＦＴ１を完成させた。
Next, after forming SiO 2 on the semiconductor film SF by sputtering, a protective film (not shown) was formed by patterning using photolithography to complete the
このようにして製作したＴＦＴ１の移動度は平均０．１８ｃｍ２／Ｖｓｅｃ、ＯＮ−ＯＦＦ比は１２５０００であった。μコンタクトプリント法によりチャネル長が４μｍの微細なソース電極Ｓ、ドレイン電極Ｄを形成することができ、且つ、半導体膜ＳＦの成膜にはＩＪ法を用いて有機半導体溶液の液滴を吐出しても、有機半導体溶液は、ゲート絶縁膜ＧＩのチャネル部ＣＨの表面において広がり薄膜を形成することができ、有機ＴＦＴとしても高い性能を示すことが確認できた。
（実施例２）
本発明の実施形態２に係るボトムゲート構造のＴＦＴ１の製造方法を用いた実施例を説明する。
The mobility of the
(Example 2)
An example using the manufacturing method of the
最初に、実施例１の場合と同様にして、基板Ｐの上にゲート電極Ｇを形成し、その上にゲート絶縁膜ＧＩを成膜した（図２（ａ））。 First, in the same manner as in Example 1, the gate electrode G was formed on the substrate P, and the gate insulating film GI was formed thereon (FIG. 2A).
次に、ゲート絶縁膜ＧＩの上に、スピンコート法を用いてＰＭＧＩ ＳＦ３（化薬マイクロケム社製）を厚み５０ｎｍで成膜した後、１９０℃で５分間乾燥させることでＰＭＧＩ ＳＦ３薄膜を形成した。続いて、ＰＭＧＩ ＳＦ３薄膜の上に、スピンコート法を用いてＯＦＰＲ−８００（ＪＳＲ社製）を塗布しレジスト膜を成膜した。続いて、レジスト膜の上に、フォトマスクを用いてＵＶ光を照射した後、水酸化テトラメチルアンモニウム（ＴＭＡＨ）２．３８％に６０秒間浸漬することにより現像を行いＰＭＧＩ ＳＦ３薄膜をパタニングした。その後、ＤＭＡＣ溶媒を用いてレジスト膜を除去することで、ＰＭＧＩ ＳＦ３薄膜からなる犠牲層ＧＦをチャネル部ＣＨに対応する位置に形成した（図２（ｂ））。 Next, a PMGI SF3 thin film is formed on the gate insulating film GI by using a spin coat method to form a PMGI SF3 (made by Kayaku Microchem Co., Ltd.) with a thickness of 50 nm and then drying at 190 ° C. for 5 minutes. did. Subsequently, OFPR-800 (manufactured by JSR) was applied onto the PMGI SF3 thin film using a spin coating method to form a resist film. Subsequently, after irradiating the resist film with UV light using a photomask, the resist film was developed by immersing in 2.38% tetramethylammonium hydroxide (TMAH) for 60 seconds to pattern the PMGI SF3 thin film. Thereafter, the resist film was removed using a DMAC solvent to form a sacrificial layer GF made of a PMGI SF3 thin film at a position corresponding to the channel portion CH (FIG. 2B).
次に、実施例１の場合と同様にして、転写版Ｈの上に、電極材料ＤＭをパタニングした後（図２（ｃ））、犠牲層ＧＦが形成された基板Ｐと電極材料ＤＭがパタニングされた転写版Ｈとを対向させ（図２（ｄ））、犠牲層ＧＦの上にパタニングされた電極材料ＤＭを転写した。続いて、転写された電極材料ＤＭを２００℃で加熱処理することでソース電極Ｓ、ドレイン電極Ｄを形成した（図２（ｅ））。この時、加熱により、電極材料ＤＭに含有されている界面活性剤が、電極材料ＤＭ中から外部に拡散することで、転写された基板Ｐの全面に付着し撥液層ＫＦが成膜された（図２（ｆ））。 Next, in the same manner as in Example 1, after patterning the electrode material DM on the transfer plate H (FIG. 2C), the substrate P on which the sacrificial layer GF is formed and the electrode material DM are patterned. The transferred electrode H was opposed to the transferred transfer plate H (FIG. 2D), and the patterned electrode material DM was transferred onto the sacrificial layer GF. Subsequently, the transferred electrode material DM was heated at 200 ° C. to form the source electrode S and the drain electrode D (FIG. 2E). At this time, by heating, the surfactant contained in the electrode material DM diffuses from the electrode material DM to the outside, and thereby adheres to the entire surface of the transferred substrate P, and the liquid repellent layer KF is formed. (FIG. 2 (f)).
次に、撥液層ＫＦが成膜された基板Ｐを水酸化テトラメチルアンモニウム（ＴＭＡＨ）２．３８％水溶液に浸漬し、チャネル部ＣＨに形成されている犠牲層ＧＦを除去した。このとき、前述の加熱工程において、界面活性剤が電極材用Ｍ中から外部に拡散し、犠牲層ＧＦのチャネル部ＣＨに対応する位置に付着して形成された撥液層ＫＦは、除去され、チャネル部ＣＨには有機半導体溶液に対して親液性を有するゲート絶縁膜ＧＩが露出し、その周縁を囲むように有機半導体溶液に対して撥液性を有する撥液層ＫＦが形成された（図２（ｇ））。 Next, the substrate P on which the liquid repellent layer KF was formed was immersed in a 2.38% aqueous solution of tetramethylammonium hydroxide (TMAH) to remove the sacrificial layer GF formed in the channel portion CH. At this time, in the heating step described above, the surfactant diffuses from the electrode material M to the outside, and the liquid repellent layer KF formed by adhering to the position corresponding to the channel portion CH of the sacrificial layer GF is removed. In the channel portion CH, a gate insulating film GI having lyophilicity with respect to the organic semiconductor solution is exposed, and a liquid repellent layer KF having liquid repellency with respect to the organic semiconductor solution is formed so as to surround the periphery thereof. (FIG. 2 (g)).
その後、実施例１の場合と同様にして、半導体膜ＳＦ（図２（ｈ））、保護膜を成膜し、ＴＦＴ１を完成させた。
Thereafter, in the same manner as in Example 1, a semiconductor film SF (FIG. 2 (h)) and a protective film were formed, and the
このようにして製作したＴＦＴ１の移動度は平均０．１９ｃｍ２／Ｖｓｅｃ、ＯＮ−ＯＦＦ比は１３００００であった。μコンタクトプリントによりチャネル長が４μｍの微細なソース電極Ｓ、ドレイン電極Ｄを形成することができ、且つ、チャネル部ＣＨは有機半導体溶液に対して親液性を呈し、チャネル部ＣＨの周縁は撥液性を呈することになるので、この撥液・親液性パターンによりバンクとしての作用をより高めることができ、半導体膜ＳＦを適正な膜厚で所定の位置により精度良く形成できることが確認できた。
（実施例３）
本発明の実施形態３に係るボトムゲート構造のＴＦＴ１の製造方法を用いた実施例を説明する。
The mobility of
(Example 3)
An example using the manufacturing method of the
最初に、実施例１の場合と同様にして、基板Ｐの上にゲート電極Ｇを形成し、その上にゲート絶縁膜ＧＩを成膜した（図３（ａ））。 First, in the same manner as in Example 1, the gate electrode G was formed on the substrate P, and the gate insulating film GI was formed thereon (FIG. 3A).
次に、ＰＤＭＳ平板（図３（ｂ）：転写版Ｈ）の上に、スピンコート法を用いてソース電極Ｓ、ドレイン電極Ｄを形成する為の電極材料ＤＭとしての銀ナノインクを成膜した後、凸版反転オフセット印刷法を用いてパタニングした。続いて、パタニングされた電極材料ＤＭが成膜されたＰＤＭＳ平板のチャネル部ＣＨに対応する位置に、ＩＪ法を用いて犠牲層ＧＦを形成する為の犠牲層材料ＧＭとしてのＰＭＧＩ ＳＦ３（化薬マイクロケム社製）を塗布し、パタニングした（図３（ｂ））。 Next, after forming a silver nano ink as an electrode material DM for forming the source electrode S and the drain electrode D on the PDMS flat plate (FIG. 3B: transfer plate H) by using a spin coating method. Then, patterning was performed using a letterpress reverse printing method. Subsequently, PMGI SF3 (chemical agent) as a sacrificial layer material GM for forming the sacrificial layer GF using the IJ method at a position corresponding to the channel portion CH of the PDMS flat plate on which the patterned electrode material DM is formed. Microchem Chem.) Was applied and patterned (FIG. 3B).
次に、実施例１の場合と同様にして、ゲート絶縁膜ＧＩが形成された基板Ｐと電極材料ＤＭおよび犠牲層材料ＧＭがパタニングされた転写版Ｈとを対向させ（図３（ｃ））、ゲート絶縁膜ＧＩの上にパタニングされた電極材料ＤＭおよび犠牲層材料ＧＭを転写し、犠牲層ＧＦを形成した。続いて、転写された電極材料ＤＭを２００℃で加熱処理することでソース電極Ｓ、ドレイン電極Ｄを形成した（図３（ｄ））。この時、加熱により、電極材料ＤＭに含有されている界面活性剤が、電極材料ＤＭ中から外部に拡散することで、転写された基板Ｐの全面に付着し撥液層ＫＦが成膜された（図３（ｅ））。 Next, in the same manner as in Example 1, the substrate P on which the gate insulating film GI is formed and the transfer plate H on which the electrode material DM and the sacrificial layer material GM are patterned are opposed to each other (FIG. 3C). Then, the electrode material DM and the sacrificial layer material GM patterned on the gate insulating film GI were transferred to form a sacrificial layer GF. Subsequently, the transferred electrode material DM was heated at 200 ° C. to form the source electrode S and the drain electrode D (FIG. 3D). At this time, by heating, the surfactant contained in the electrode material DM diffuses from the electrode material DM to the outside, and thereby adheres to the entire surface of the transferred substrate P, and the liquid repellent layer KF is formed. (FIG. 3 (e)).
次に、撥液層ＫＦが成膜された基板Ｐを水酸化テトラメチルアンモニウム（ＴＭＡＨ）２．３８％水溶液に浸漬し、チャネル部ＣＨに形成されている犠牲層ＧＦを除去した。このとき、前述の加熱工程において、界面活性剤が電極材用Ｍ中から外部に拡散し、犠牲層ＧＦのチャネル部ＣＨに対応する位置に付着して形成された撥液層ＫＦは、除去され、チャネル部ＣＨには有機半導体溶液に対して親液性を有するゲート絶縁膜ＧＩが露出し、その周縁を囲むように有機半導体溶液に対して撥液性を有する撥液層ＫＦが形成された（図３（ｆ））。 Next, the substrate P on which the liquid repellent layer KF was formed was immersed in a 2.38% aqueous solution of tetramethylammonium hydroxide (TMAH) to remove the sacrificial layer GF formed in the channel portion CH. At this time, in the heating process described above, the surfactant diffuses from the electrode material M to the outside, and the liquid repellent layer KF formed by adhering to the position corresponding to the channel portion CH of the sacrificial layer GF is removed. In the channel portion CH, a gate insulating film GI having lyophilicity with respect to the organic semiconductor solution is exposed, and a liquid repellent layer KF having liquid repellency with respect to the organic semiconductor solution is formed so as to surround the periphery thereof. (FIG. 3 (f)).
その後、実施例１の場合と同様にして、半導体膜ＳＦ（図３（ｇ））、保護膜を成膜し、ＴＦＴ１を完成させた。 Thereafter, in the same manner as in Example 1, a semiconductor film SF (FIG. 3G) and a protective film were formed to complete TFT1.
このようにして製作したＴＦＴ１の移動度は平均０．１６ｃｍ２／Ｖｓｅｃ、ＯＮ−ＯＦＦ比は１１００００であった。μコンタクトプリントによりチャネル長が４μｍの微細なソース電極Ｓ、ドレイン電極Ｄを形成することができ、且つ、チャネル部ＣＨは有機半導体溶液に対して親液性を呈し、チャネル部ＣＨの周縁は撥液性を呈することになるので、この撥液・親液性パターンによりバンクとしての作用をより高めることができ、半導体膜ＳＦを適正な膜厚で所定の位置により精度良く形成できることが確認できた。さらに、犠牲層ＧＦをゲート絶縁膜ＧＩの上に直接形成するのではなく、転写版Ｈに形成することにより、転写版Ｈの撥液性を利用することが可能となり、ゲート絶縁膜ＧＩの上に形成するのに比べて、微細なパターンをより精度良く形成できることが確認できた。
（実施例４）
実施例４は、実施例１に対し、犠牲層ＧＦの材料および形成条件のみ異ならせ、その他の工程は実施例１の場合と同様した。
The mobility of the
Example 4
Example 4 was different from Example 1 only in the material and formation conditions of the sacrificial layer GF, and the other steps were the same as in Example 1.
すなわち、図１（ｂ）に示す工程において、ゲート絶縁膜ＧＩの上に、スピンコート法を用いて還元性を有するＰＡＡ−０１（日東紡社製）を厚み１００ｎｍで成膜した後、１００℃で２分間乾燥させることで犠牲層ＧＦを形成した（図１（ｂ））。尚、犠牲層の除去にはアルカリ性の洗剤を用いた。 That is, in the process shown in FIG. 1B, after reducing PAA-01 (manufactured by Nittobo Co., Ltd.) with a thickness of 100 nm is formed on the gate insulating film GI using a spin coating method, The sacrificial layer GF was formed by drying for 2 minutes (FIG. 1B). An alkaline detergent was used to remove the sacrificial layer.
このようにして製作したＴＦＴ１の移動度は平均０．１８ｃｍ２／Ｖｓｅｃ、ＯＮ−ＯＦＦ比は１２５０００であった。μコンタクトプリント法によりチャネル長が４μｍの微細なソース電極Ｓ、ドレイン電極Ｄを形成することができ、且つ、半導体膜ＳＦの成膜にはＩＪ法を用いて有機半導体溶液の液滴を吐出しても、有機半導体溶液は、ゲート絶縁膜ＧＩのチャネル部ＣＨの表面において広がり薄膜を形成することができ、有機ＴＦＴとしても高い性能を示すことが確認できた。さらに、犠牲層ＧＦの材料として還元性を有するＰＡＡ−０１（ポリアリルアミン）を用いることにより、ソース電極Ｓ、ドレイン電極Ｄの電極材料ＤＭである銀ナノ粒子の還元反応を促進させることができ、ソース電極Ｓ、ドレイン電極Ｄが低抵抗化されることが確認できた。
The mobility of the
１ ＴＦＴ（薄膜トランジスタ）
ＣＨ チャネル部
Ｄ ドレイン電極
Ｇ ゲート電極
ＧＦ 犠牲層
ＧＩ ゲート絶縁膜
Ｈ 転写版
ＫＦ 撥液層
Ｐ 基板
Ｓ ソース電極
ＳＦ 半導体膜
1 TFT (Thin Film Transistor)
CH channel portion D drain electrode G gate electrode GF sacrificial layer GI gate insulating film H transfer plate KF liquid repellent layer P substrate S source electrode SF semiconductor film
Claims (9)
ソース電極およびドレイン電極が形成される下地層の表面の少なくともチャネル部に対応する領域に、犠牲層を形成する工程と、
転写版の表面に、半導体溶液に対し撥液性を有する成分を含有する電極材料を成膜し、パタニングする工程と、
前記犠牲層が形成された前記下地層の上に、パタニングされた前記電極材料を転写印刷法を用いて転写し、ソース電極およびドレイン電極を形成する工程と、
前記電極材料に含有されている前記撥液性を有する成分を拡散させ、前記ソース電極およびドレイン電極の表面に、撥液層を形成する工程と、
前記チャネル部に形成された前記犠牲層を除去する工程と、
前記犠牲層が除去された前記チャネル部に、液滴塗布法を用いて前記半導体溶液を塗布し半導体膜を成膜する工程と、を有することを特徴とする薄膜トランジスタの製造方法。 A method of manufacturing a thin film transistor using a transfer printing method and a droplet coating method,
Forming a sacrificial layer in a region corresponding to at least the channel portion of the surface of the base layer on which the source electrode and the drain electrode are formed;
Depositing and patterning an electrode material containing a component having liquid repellency with respect to the semiconductor solution on the surface of the transfer plate; and
Transferring the patterned electrode material onto the underlayer on which the sacrificial layer is formed using a transfer printing method to form a source electrode and a drain electrode;
Diffusing the liquid-repellent component contained in the electrode material, and forming a liquid-repellent layer on the surfaces of the source electrode and the drain electrode;
Removing the sacrificial layer formed in the channel portion;
And a step of applying the semiconductor solution to the channel portion from which the sacrificial layer has been removed by using a droplet coating method to form a semiconductor film.
前記下地層は、ゲート絶縁膜であることを特徴とする請求項１から７の何れか１項に薄膜トランジスタの製造方法。 The thin film transistor has a bottom gate structure,
8. The method of manufacturing a thin film transistor according to claim 1, wherein the underlayer is a gate insulating film.
前記下地層は、基板であることを特徴とする請求項１から７の何れか１項に薄膜トランジスタの製造方法。 The thin film transistor has a top gate structure,
8. The method of manufacturing a thin film transistor according to claim 1, wherein the underlayer is a substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009204568A JP5560629B2 (en) | 2009-09-04 | 2009-09-04 | Thin film transistor manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009204568A JP5560629B2 (en) | 2009-09-04 | 2009-09-04 | Thin film transistor manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011054877A true JP2011054877A (en) | 2011-03-17 |
| JP5560629B2 JP5560629B2 (en) | 2014-07-30 |
Family
ID=43943567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009204568A Expired - Fee Related JP5560629B2 (en) | 2009-09-04 | 2009-09-04 | Thin film transistor manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5560629B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013046547A1 (en) * | 2011-09-26 | 2013-04-04 | パナソニック株式会社 | Organic thin film transistor |
| WO2013146035A1 (en) * | 2012-03-26 | 2013-10-03 | ソニー株式会社 | Semiconductor device and method for manufacturing same, display device, and electronic equipment |
| CN115611230A (en) * | 2022-10-28 | 2023-01-17 | 华中科技大学 | Microelectrode and preparation method and application thereof |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003059940A (en) * | 2001-08-08 | 2003-02-28 | Fuji Photo Film Co Ltd | Substrate for microfabrication, production method therefor and image-shaped thin film forming method |
| JP2005159328A (en) * | 2003-10-28 | 2005-06-16 | Semiconductor Energy Lab Co Ltd | Method of manufacturing wiring, method of manufacturing thin film transistor, and method of discharging droplet |
| JP2006269599A (en) * | 2005-03-23 | 2006-10-05 | Sony Corp | Pattern forming method, method of manufacturing organic field effect transistor, and method of manufacturing flexible printed circuit board |
| JP2008186885A (en) * | 2007-01-29 | 2008-08-14 | Sony Corp | Thin-film semiconductor device and its manufacturing method |
| WO2008117395A1 (en) * | 2007-03-26 | 2008-10-02 | Pioneer Corporation | Organic semiconductor element and its manufacturing method |
| JP2008258532A (en) * | 2007-04-09 | 2008-10-23 | Brother Ind Ltd | Manufacturing method for thin film transistor and thin film transistor manufactured by its method |
| JP2009059737A (en) * | 2007-08-29 | 2009-03-19 | Ricoh Co Ltd | Silicone elastomer stamp and manufacturing method thereof |
| JP2009065011A (en) * | 2007-09-07 | 2009-03-26 | Konica Minolta Holdings Inc | Fabrication process of organic thin film transistor |
| WO2009044659A1 (en) * | 2007-10-05 | 2009-04-09 | Konica Minolta Holdings, Inc. | Pattern forming method |
-
2009
- 2009-09-04 JP JP2009204568A patent/JP5560629B2/en not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003059940A (en) * | 2001-08-08 | 2003-02-28 | Fuji Photo Film Co Ltd | Substrate for microfabrication, production method therefor and image-shaped thin film forming method |
| JP2005159328A (en) * | 2003-10-28 | 2005-06-16 | Semiconductor Energy Lab Co Ltd | Method of manufacturing wiring, method of manufacturing thin film transistor, and method of discharging droplet |
| JP2006269599A (en) * | 2005-03-23 | 2006-10-05 | Sony Corp | Pattern forming method, method of manufacturing organic field effect transistor, and method of manufacturing flexible printed circuit board |
| JP2008186885A (en) * | 2007-01-29 | 2008-08-14 | Sony Corp | Thin-film semiconductor device and its manufacturing method |
| WO2008117395A1 (en) * | 2007-03-26 | 2008-10-02 | Pioneer Corporation | Organic semiconductor element and its manufacturing method |
| JP2008258532A (en) * | 2007-04-09 | 2008-10-23 | Brother Ind Ltd | Manufacturing method for thin film transistor and thin film transistor manufactured by its method |
| JP2009059737A (en) * | 2007-08-29 | 2009-03-19 | Ricoh Co Ltd | Silicone elastomer stamp and manufacturing method thereof |
| JP2009065011A (en) * | 2007-09-07 | 2009-03-26 | Konica Minolta Holdings Inc | Fabrication process of organic thin film transistor |
| WO2009044659A1 (en) * | 2007-10-05 | 2009-04-09 | Konica Minolta Holdings, Inc. | Pattern forming method |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013046547A1 (en) * | 2011-09-26 | 2013-04-04 | パナソニック株式会社 | Organic thin film transistor |
| US8916863B2 (en) | 2011-09-26 | 2014-12-23 | Panasonic Corporation | Organic thin-film transistor and method of manufacturing organic thin-film transistor |
| JPWO2013046547A1 (en) * | 2011-09-26 | 2015-03-26 | パナソニック株式会社 | Organic thin film transistor |
| WO2013146035A1 (en) * | 2012-03-26 | 2013-10-03 | ソニー株式会社 | Semiconductor device and method for manufacturing same, display device, and electronic equipment |
| CN115611230A (en) * | 2022-10-28 | 2023-01-17 | 华中科技大学 | Microelectrode and preparation method and application thereof |
| CN115611230B (en) * | 2022-10-28 | 2023-09-15 | 华中科技大学 | Microelectrode and preparation method and application thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5560629B2 (en) | 2014-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4561934B2 (en) | Organic thin film transistor manufacturing method and organic thin film transistor | |
| JP2007142305A (en) | Field-effect transistor and its manufacturing method | |
| JP2011216647A (en) | Method for manufacturing pattern-formed body, method for manufacturing functional element, and method for manufacturing semiconductor element | |
| CN101542744A (en) | Self-aligned organic thin film transistor and fabrication method thereof | |
| JP2007067390A (en) | Manufacturing method of semiconductor device and manufacturing apparatus of semiconductor device | |
| JP4984416B2 (en) | Thin film transistor manufacturing method | |
| US7608476B2 (en) | Electronic device | |
| JP5560629B2 (en) | Thin film transistor manufacturing method | |
| JP2007268715A (en) | Printing method, forming method of electrode pattern and forming method of thin film transistor | |
| JP6073880B2 (en) | Method for forming top gate type transistor | |
| JP5445590B2 (en) | Thin film transistor manufacturing method | |
| JP4656262B2 (en) | Thin film transistor manufacturing method | |
| US8652964B2 (en) | Method and apparatus for the formation of an electronic device | |
| US8202771B2 (en) | Manufacturing method of organic semiconductor device | |
| JP5181515B2 (en) | Pattern forming method and electronic device manufacturing method | |
| JP4857669B2 (en) | ORGANIC TRANSISTOR, ITS MANUFACTURING METHOD, AND ORGANIC TRANSISTOR SHEET | |
| JP2008205144A (en) | Pattern forming method and method of manufacturing semiconductor device | |
| JP5737505B2 (en) | Method for manufacturing organic semiconductor element | |
| JP5817402B2 (en) | Thin film transistor manufacturing method | |
| JP2008153354A (en) | Method of forming organic semiconductor pattern, and method of manufacturing semiconductor device | |
| JP2010199130A (en) | Method of manufacturing thin film transistor | |
| Suzuki et al. | High-resolution Patterning Technologies using Ink-jet Printing and Laser Processing for Organic TFT Array | |
| WO2011058859A1 (en) | Method for forming electrode pattern and method for manufacturing thin film transistor | |
| JP6620556B2 (en) | Functional material lamination method and functional material laminate | |
| JP5509629B2 (en) | Thin film transistor array manufacturing method and thin film transistor array |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120514 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120713 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140513 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140526 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5560629 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |