JP2011054862A - エピタキシャルウエハ、発光素子、エピタキシャルウエハの製造方法、及び発光素子の製造方法 - Google Patents

エピタキシャルウエハ、発光素子、エピタキシャルウエハの製造方法、及び発光素子の製造方法 Download PDF

Info

Publication number
JP2011054862A
JP2011054862A JP2009204289A JP2009204289A JP2011054862A JP 2011054862 A JP2011054862 A JP 2011054862A JP 2009204289 A JP2009204289 A JP 2009204289A JP 2009204289 A JP2009204289 A JP 2009204289A JP 2011054862 A JP2011054862 A JP 2011054862A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
light
semiconductor layer
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009204289A
Other languages
English (en)
Inventor
Taiichiro Konno
泰一郎 今野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2009204289A priority Critical patent/JP2011054862A/ja
Priority to US12/692,754 priority patent/US8212268B2/en
Priority to CN2010102250662A priority patent/CN102013451A/zh
Priority to TW099128710A priority patent/TW201110412A/zh
Publication of JP2011054862A publication Critical patent/JP2011054862A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】高出力、低順方向電圧のエピタキシャルウエハ、発光素子、及びそれらの製造方法を提供する。
【解決手段】エピタキシャルウエハ1は発光部20と反射部210と電流分散層240とを備え、反射部は第1の半導体層と第2の半導体層とからなるペア層を複数有し、第1の半導体層は、式(1)の厚さTを有し、第2の半導体層は式(2)の厚さTを有し、第2の電流分散層は高いキャリア濃度又は不純物濃度を有すると共に、表面に凹凸部250を有する。
Figure 2011054862

【選択図】図1A

Description

本発明は、エピタキシャルウエハ、発光素子、エピタキシャルウエハの製造方法、及び発光素子の製造方法に関する。特に、本発明は、光取り出し面に凹凸を有すると共に複数の半導体層からなる反射層を備えるエピタキシャルウエハ、発光素子、エピタキシャルウエハの製造方法、及び発光素子の製造方法に関する。
従来、n型GaAs基板と、n型GaAs基板上に設けられる光反射層と、光反射層上に設けられるn型Al0.45Ga0.55Asクラッド層と、n型Al0.45Ga0.55Asクラッド層上に設けられるp型GaAs活性層と、p型GaAs層上に設けられるp型Al0.45Ga0.55Asクラッド層と、p型Al0.45Ga0.55Asクラッド層上に設けられるp型GaAsキャップ層とを備え、光反射層は、n型AlAs/n型AlGa1−xAsの積層構造からなり、当該積層構造は膜厚を連続的に変化させたチャープ状に形成されると共に、所定の反射波長幅及び反射率が得られる変厚割合、積層数、及び混晶比の関係が規定されている発光素子が知られている(例えば、特許文献1参照)。
特許文献1に記載の発光素子は、基板側へ進行した光を光反射層が光波干渉によって反射するので、光出力を向上させることができる。
特開平5−37017号公報
しかしながら、特許文献1に記載の発光素子は、光反射層単体での反射波長領域を広げることができるものの、光反射層の膜厚を増加させずに発光素子の発光出力を向上させることは困難である。そして、発光素子の発光出力を向上させるには光反射層の膜厚を増加させることを要する場合があるが、斯かる場合、成長すべきエピタキシャル層の総数が増加することによる原料の増加、成長時間の増加等、製造コストが大幅に増加する場合がある。更に、従来の光反射層を備えると共に、素子表面に凹凸を形成した発光素子であっても発光出力の大幅な向上ができないことがあり、また、素子表面に凹凸を形成した発光素子用のエピタキシャルウエハから発光素子を作製すると、順方向電圧が実用に耐えることができないほど高くなる場合がある。
したがって、本発明の目的は、製造コストを大幅に増加させずに製造できる高出力、低順方向電圧のエピタキシャルウエハ、発光素子、エピタキシャルウエハの製造方法、及び発光素子の製造方法を提供することにある。
(1)本発明は、上記目的を達成するため、半導体基板と、第1導電型の第1クラッド層と、第1導電型とは異なる第2導電型の第2クラッド層とに挟まれる活性層を有する発光部と、半導体基板と発光部との間に設けられ、活性層が発する光を反射する反射部と、発光部の反射部の反対側に設けられ、キャリア濃度又は不純物濃度が互いに異なる第1の電流分散層と第2の電流分散層とを有する電流分散層とを備え、反射部は、第1の半導体層と、第1の半導体層とは異なる第2の半導体層とからなるペア層を複数有して形成され、第1の半導体層は、活性層が発する光のピーク波長をλ、第1の半導体層の屈折率をn、第2の半導体層の屈折率をn、第1クラッド層の屈折率をnIn、第2の半導体層への光の入射角をθとした場合に、式(1)で定められる厚さTを有し、第2の半導体層は、式(2)で定められる厚さTを有し、第2の電流分散層は、第1の電流分散層のキャリア濃度又は不純物濃度より高いキャリア濃度又は不純物濃度を有すると共に、表面に凹凸部を有するエピタキシャルウエハが提供される。
Figure 2011054862
Figure 2011054862
(2)また、上記エピタキシャルウエハは、反射部は、ペア層を少なくとも3つ含み、当該複数のペア層の厚さはそれぞれ、式(1)及び式(2)のθの値がペア層ごとに異なることにより互いに異なり、少なくとも1つのペア層は、θの値が50°以上の値で規定される第1の半導体層及び第2の半導体層を含むことができる。
(3)また、上記エピタキシャルウエハは、第2クラッド層と電流分散層との間に設けられる介在層を更に備え、介在層は、第2クラッド層を構成する半導体のバンドギャップエネルギーと、電流分散層を構成する半導体のバンドギャップエネルギーとの間のバンドギャップエネルギーを有する半導体から形成されることもできる。
(4)また、上記エピタキシャルウエハは、第1の半導体層及び第2の半導体層は、活性層から発せられる光に対して透明であり、活性層を構成する半導体のバンドギャップより大きなバンドギャップを有するAlGaAs系半導体から形成され、かつ、第1の半導体層を構成する半導体のAl組成と、第2の半導体層を構成する半導体のAl組成とが異なることが好ましい。
(5)また、上記エピタキシャルウエハは、反射部の半導体基板側から1つ目のペア層、又は1つ目及び2つ目のペア層の第1の半導体層若しくは第2の半導体層のいずれか一方が、活性層が発する光に対して不透明、又は活性層のバンドギャップエネルギーより小さなバンドギャップエネルギーを有する半導体材料から形成されることが好ましい。
(6)また、上記エピタキシャルウエハは、介在層は、GaIn1−zP(ただし、0.6≦z≦0.9)からなることが好ましい。
(7)また、本発明は上記目的を達成するため、上記(1)〜(6)のいずれか一つに記載のエピタキシャルウエハと、第2の電流分散層上に設けられる表面電極と、半導体基板の反射部の反対側に設けられる裏面電極とを備える発光素子が提供される。
(8)また、上記発光素子は、表面電極が設けられている領域を除く第2の電流分散層の表面に、活性層が発する光に対して透明であり、電流分散層を構成する半導体の屈折率と空気の屈折率との間の屈折率を有する材料からなる光取り出し層を更に備えることもできる。
(9)また、上記発光素子は、光取り出し層は、活性層が発する光の波長をλ、光取り出し層を構成する材料の屈折率をn、定数A(ただし、Aは奇数)とした場合に、A×λ/(4×n)で規定される値の±30%の範囲内の厚さdを有することが好ましい。
(10)また、本発明は上記目的を達成するため、半導体基板上に、第1の半導体層と、第1の半導体層とは異なる第2の半導体層とからなる複数のペア層を有して形成される反射部と、第1導電型の第1クラッド層と、第1導電型とは異なる第2導電型の第2クラッド層とに挟まれる活性層を有する発光部と、発光部上に形成され、キャリア濃度又は不純物濃度が互いに異なる第1の電流分散層と第2の電流分散層とを有する電流分散層とを形成する成長工程と、第2の電流分散層の表面に凹凸部を形成する凹凸部形成工程とを備え、第1の半導体層は、活性層が発する光のピーク波長をλ、第1の半導体層の屈折率をn、第2の半導体層の屈折率をn、第1クラッド層の屈折率をnIn、第1半導体層への光の入射角をθとした場合に、式(1)で定められる厚さTを有し、第2の半導体層は、式(2)で定められる厚さTを有し、第2の電流分散層は、第1の電流分散層のキャリア濃度又は不純物濃度より高いキャリア濃度又は不純物濃度を有し、表面に凹凸部を有するエピタキシャルウエハの製造方法が提供される。
Figure 2011054862
Figure 2011054862
(11)また、本発明は上記目的を達成するため、半導体基板上に、第1の半導体層と、第1の半導体層とは異なる第2の半導体層とからなる複数のペア層を有して形成される反射部と、第1導電型の第1クラッド層と、第1導電型とは異なる第2導電型の第2クラッド層とに挟まれる活性層を有する発光部と、発光部上に形成され、キャリア濃度又は不純物濃度が互いに異なる第1の電流分散層と第2の電流分散層とを有する電流分散層とを形成する成長工程と、第2の電流分散層の表面に凹凸部を形成する凹凸部形成工程と、凹凸部形成工程の後に、第2の電流分散層の表面に複数の表面電極を形成する表面電極形成工程と、複数の表面電極それぞれの間を切断する切断工程とを備え、第1の半導体層は、活性層が発する光のピーク波長をλ、第1の半導体層の屈折率をn、第2の半導体層の屈折率をn、第1クラッド層の屈折率をnIn、第1半導体層への光の入射角をθとした場合に、式(1)で定められる厚さTを有し、第2の半導体層は、式(2)で定められる厚さTを有し、第2の電流分散層は、第1の電流分散層のキャリア濃度又は不純物濃度より高いキャリア濃度又は不純物濃度を有し、表面に凹凸部を有する発光素子の製造方法が提供される。
Figure 2011054862
Figure 2011054862
本発明に係るエピタキシャルウエハ、発光素子、エピタキシャルウエハの製造方法、及び発光素子の製造方法によれば、製造コストを大幅に増加させずに製造できる高出力、低順方向電圧のエピタキシャルウエハ、発光素子、エピタキシャルウエハの製造方法、及び発光素子の製造方法を提供できる。
本発明の第1の実施の形態に係るエピタキシャルウエハの模式的な部分断面図である。 本発明の第1の実施の形態に係るエピタキシャルウエハが備える反射部の模式的な断面図である。 本発明の第2の実施の形態に係る発光素子の模式的な断面図である。 本発明の第2の実施の形態に係る発光素子の模式的な平面図である。 本発明の第3の実施の形態に係る発光素子の模式的な断面図である。 本発明の第4の実施の形態に係る発光素子の模式的な断面図である。 実施例1において電流分散層を成長する際におけるCpMg流量とキャリア濃度との関係を示す図である。 実施例1に係る発光素子が備える反射部の簡易的な構造を示す図である。 実施例1に係る発光素子が備える反射部の簡易的な構造における反射スペクトルを示す図である。 0°DBR層を備える発光素子が備える反射部の簡易的な構造を示す図である。 0°DBR層を備える発光素子が備える反射部の簡易的な構造における反射スペクトルを示す図である。 凹凸部を備えていないエピタキシャルウエハに粗面化処理を施す時間と最大高さRyとの関係を示す図である。 実施例3に係る発光素子が備える反射部の断面図である。 比較例1に係る発光素子の模式的な断面図である。 比較例1に係る発光素子の反射部のペア数の違いによる発光出力を示す図である。 比較例2に係る発光素子用のエピタキシャルウエハの断面図である。 比較例2に係る発光素子の断面図である。
[実施の形態の要約]
半導体基板と、第1導電型の第1クラッド層と、第1導電型とは異なる第2導電型の第2クラッド層とに挟まれる活性層を有する発光部と、半導体基板と発光部との間に設けられ、活性層が発する光を反射する反射部とを備えるエピタキシャルウエハにおいて、発光部の反射部の反対側に設けられ、キャリア濃度又は不純物濃度が互いに異なる第1の電流分散層と第2の電流分散層とを有する電流分散層を更に備え、反射部は、第1の半導体層と、第1の半導体層とは異なる第2の半導体層とからなるペア層を複数有して形成され、第1の半導体層は、活性層が発する光のピーク波長をλ、第1の半導体層の屈折率をn、第2の半導体層の屈折率をn、第1クラッド層の屈折率をnIn、第1の半導体層への光の入射角をθとした場合に、式(1)で定められる厚さTを有し、第2の半導体層は、式(2)で定められる厚さTを有し、第2の電流分散層は、第1の電流分散層のキャリア濃度又は不純物濃度より高いキャリア濃度又は不純物濃度を有すると共に、表面に凹凸部を有する。
また、半導体基板と、第1導電型の第1クラッド層と、第1導電型とは異なる第2導電型の第2クラッド層とに挟まれる活性層を有する発光部と、半導体基板と発光部との間に設けられ、活性層が発する光を反射する反射部とを備える発光素子において、発光部の反射部の反対側に設けられ、キャリア濃度又は不純物濃度が互いに異なる第1の電流分散層と第2の電流分散層とを有する電流分散層と、第2の電流分散層上に設けられる表面電極と、半導体基板の反射部の反対側に設けられる裏面電極とを更に備え、反射部は、第1の半導体層と、第1の半導体層とは異なる第2の半導体層とからなるペア層を複数有して形成され、第1の半導体層は、活性層が発する光のピーク波長をλ、第1の半導体層の屈折率をn、第2の半導体層の屈折率をn、第1クラッド層の屈折率をnIn、第1の半導体層への光の入射角をθとした場合に、式(1)で定められる厚さTを有し、第2の半導体層は、式(2)で定められる厚さTを有し、第2の電流分散層は、第1の電流分散層のキャリア濃度又は不純物濃度より高いキャリア濃度又は不純物濃度を有すると共に、表面に凹凸部を有する。
また、半導体基板上に複数の半導体層をエピタキシャル成長させることにより発光素子用のエピタキシャルウエハを製造するエピタキシャルウエハの製造方法において、半導体基板上に、第1の半導体層と、第1の半導体層とは異なる第2の半導体層とからなる複数のペア層を有して形成される反射部と、第1導電型の第1クラッド層と、第1導電型とは異なる第2導電型の第2クラッド層とに挟まれる活性層を有する発光部と、発光部上に形成され、キャリア濃度又は不純物濃度が互いに異なる第1の電流分散層と第2の電流分散層とを有する電流分散層とを形成する成長工程と、第2の電流分散層の表面に凹凸部を形成する凹凸部形成工程とを備え、第1の半導体層は、活性層が発する光のピーク波長をλ、第1の半導体層の屈折率をn、第2の半導体層の屈折率をn、第1クラッド層の屈折率をnIn、第1半導体層への光の入射角をθとした場合に、式(1)で定められる厚さTを有し、第2の半導体層は、式(2)で定められる厚さTを有し、第2の電流分散層は、第1の電流分散層のキャリア濃度又は不純物濃度より高いキャリア濃度又は不純物濃度を有し、表面に凹凸部を有する。
また、半導体基板上に複数の半導体層をエピタキシャル成長させることにより発光素子用のエピタキシャルウエハを製造した後、当該エピタキシャルウエハを切断することにより発光素子を製造する発光素子の製造方法において、半導体基板上に、第1の半導体層と、第1の半導体層とは異なる第2の半導体層とからなる複数のペア層を有して形成される反射部と、第1導電型の第1クラッド層と、第1導電型とは異なる第2導電型の第2クラッド層とに挟まれる活性層を有する発光部と、発光部上に形成され、キャリア濃度又は不純物濃度が互いに異なる第1の電流分散層と第2の電流分散層とを有する電流分散層とを形成する成長工程と、第2の電流分散層の表面に凹凸部を形成する凹凸部形成工程と、凹凸部形成工程の後に、第2の電流分散層の表面に複数の表面電極を形成する表面電極形成工程と、複数の表面電極それぞれの間を切断する切断工程とを備え、第1の半導体層は、活性層が発する光のピーク波長をλ、第1の半導体層の屈折率をn、第2の半導体層の屈折率をn、第1クラッド層の屈折率をnIn、第1半導体層への光の入射角をθとした場合に、式(1)で定められる厚さTを有し、第2の半導体層は、式(2)で定められる厚さTを有し、第2の電流分散層は、第1の電流分散層のキャリア濃度又は不純物濃度より高いキャリア濃度又は不純物濃度を有し、表面に凹凸部を有する。
[第1の実施の形態]
図1Aは、本発明の第1の実施の形態に係るエピタキシャルウエハの模式的な部分断面を示し、図1Bは、本発明の第1の実施の形態に係るエピタキシャルウエハが備える反射部の模式的な断面を示す。
(エピタキシャルウエハ1の構造の概要)
第1の実施の形態に係るエピタキシャルウエハ1は、一例として、赤色光を放射する半導体発光素子としての発光ダイオード(Light Emitting Diode:LED)用のエピタキシャルウエハである。具体的に、エピタキシャルウエハ1は、第1導電型としてのn型の半導体基板10と、半導体基板10の上に設けられるn型のバッファ層200と、バッファ層200の上に設けられるn型の化合物半導体の多層構造を有する反射部210と、反射部210の上に設けられるn型の第1クラッド層220と、第1クラッド層220の上に設けられる活性層222と、活性層222の上に設けられる第1導電型とは異なる第2導電型としてのp型の第2クラッド層224と、第2クラッド層224の上に設けられるp型の介在層230と、介在層230の上に設けられ、キャリア濃度又は不純物濃度が互いに異なる第1の電流分散層242と第2の電流分散層244とを有する電流分散層240とを備える。
本実施の形態において第2の電流分散層244は、第1の電流分散層242よりも半導体基板10から遠い側に形成され、表面(すなわち、光取り出し面)に凹凸部250を有している。すなわち、第2の電流分散層244は、電流分散層240の最上層を形成する。また、本実施の形態において、活性層222は第1クラッド層220と第2クラッド層224とに挟まれて設けられており、以下の説明において、第1クラッド層220と、活性層222と、第2クラッド層224とをまとめて発光部20という場合がある。
(半導体基板10)
半導体基板10としては、例えば、所定の導電型のキャリアを含み、所定のキャリア濃度を有するGaAs基板を用いることができる。また、半導体基板10としては、所定のオフ角度を有するオフ基板、又は、オフ角度を有さないジャスト基板を用いることができる。なお、半導体基板10上に形成する複数の化合物半導体層の種類に応じて、半導体基板10を構成する化合物半導体材料を適宜、代えることもできる。
(反射部210)
反射部210は、半導体基板10と発光部20との間に設けられ、活性層222が発する光を反射する。具体的に、反射部210は、図1Bに示すように、複数の化合物半導体層の積層構造から形成される。そして、反射部210は、第1の半導体層210aと、第1の半導体層210aとは異なる屈折率を有する第2の半導体層210bとからなるペア層を複数有して形成される。第1の半導体層210a及び第2の半導体層210bは、活性層222から発せられる光に対して透明であり、活性層222を構成する半導体のバンドギャップより大きなバンドギャップを有するAlGaAs系半導体(例えば、AlGa1−xAs(ただし、0≦x≦1))から形成される。更に、第1の半導体層210aを構成する半導体のAl組成と、第2の半導体層210bを構成する半導体のAl組成とが異なるように第1の半導体層210a及び第2の半導体層210bは形成される。
また、反射部210は、少なくとも3対以上のペア層を有して形成される。そして、第1の半導体層210aは、例えば、AlGa1−xAs(ただし、0≦x≦1)から形成することができ、第2の半導体層210bは、例えば、AlGa1−yAs(ただし、0≦y≦1)から形成することができる。そして、第1の半導体層210aの屈折率と第2の半導体層210bの屈折率とは互いに異なるように形成する。なお、第1の半導体層210aがAlGaAsから形成される場合、第1の半導体層210aのAl組成「x」は、第2の半導体層210bのAl組成「y」とは異なる値に制御される。また、第1の半導体層210aの厚さ、及び第2の半導体層210bの厚さは、後述するように光の入射角に応じた厚さを有して形成することができるが、図1Bにおいては説明の便宜上、略同一の厚さで示す。
ここで、反射部210が有する複数のペア層はそれぞれ、活性層222が発する光の発光ピーク波長以上の波長の光を反射すると共に、それぞれ異なる入射角の光を反射する。具体的に、第1の半導体層210aは、活性層222が発する光のピーク波長をλ、第1の半導体層210aの屈折率をn、第2の半導体層210bの屈折率をn、第1クラッド層220の屈折率をnIn、第2の半導体層210bへの光の入射角をθとした場合(ただし、θは、第2の半導体層210bの主面を光の入射面とした場合、入射面の法線に対する角度である)とした場合に、以下の式(1)で定められる厚さTを有して形成される。また、第2の半導体層210bは、以下の式(2)で定められる厚さTを有して形成される。
Figure 2011054862
Figure 2011054862
複数のペア層のうち、一のペア層に含まれる第1の半導体層210aの厚さは、当該一のペア層に入射する光の入射角θに応じて式(1)から算出される厚さを有して形成される。同様に当該一のペア層に含まれる第2の半導体層210bの厚さも、入射角θに応じて式(2)から算出される厚さを有して形成される。同様にして、複数のペア層に含まれる他のペア層についても、当該他のペア層に入射する光の入射角θに応じた厚さを有する第1の半導体層210a及び第2の半導体層210bを含んで形成される。
ここで、本実施の形態において反射部210は、ペア層を少なくとも3つ含んで形成される。そして、複数のペア層はそれぞれ、式(1)及び式(2)のθの値がペア層ごとに異なることにより、互いに異なる厚さを有して形成される。例えば、一のペア層の厚さと他のペア層の厚さとは、互いに異なるように形成される。そして、一のペア層におけるθの値をθ、他のペア層おけるθの値をθにした場合に、一のペア層に含まれる第1の半導体層210aの厚さ及び第2の半導体層210bの厚さは、θの値を用いて式(1)及び式(2)から算出され、他のペア層に含まれる第1の半導体層210aの厚さ及び第2の半導体層210bの厚さは、θとは異なるθの値を用いて式(1)及び式(2)から算出される。更に、少なくとも1つのペア層が、θの値が50以上の値で規定される厚さの第1の半導体層210a及び第2の半導体層210bを含んで形成されることにより、発光部20から反射部210に入射した直射入射光を除く光を反射部210において光取り出し面側に反射することができる。本実施の形態に係るエピタキシャルウエハ1はこのような反射部210を備えているので、活性層222から放射された光が反射部210に様々な入射角で入射しても、当該光が反射部210において光取り出し面の方向に反射されるような発光素子を提供できる。
また、反射部210の半導体基板10側から1つ目のペア層、又は1つ目及び2つ目のペア層の第1の半導体層210a若しくは第2の半導体層210bのいずれか一方が、活性層222が発する光に対して不透明、又は活性層222のバンドギャップエネルギーより小さなバンドギャップエネルギーを有する半導体材料から形成されることが好ましい。
(バッファ層200、発光部20)
発光部20は、第1クラッド層220、活性層222、及び第2クラッド層234を有する。まず、バッファ層200は、半導体基板10に接して設けられる。バッファ層200は、半導体基板10上に設けられ、例えば、所定の導電型のキャリアを含み、所定のキャリア濃度を有する化合物半導体から形成することができる。例えば、バッファ層200は、半導体基板10がn型のGaAs基板から形成される場合、n型のGaAsから形成される。また、第1クラッド層220と、活性層222と、第2クラッド層224とはそれぞれ、例えば、(AlGa1−xIn1−yP(ただし、0≦x≦1、0≦y≦1)で表される三元系、又は四元系のIII族化合物半導体材料から形成される。なお、第1の実施の形態に係る活性層222は、例えば、ノンドープのGaIn1−xP単層(ただし、0≦x≦1)から形成することもできる。
(介在層230)
介在層230は、第2クラッド層224を構成する半導体材料と電流分散層240を構成する半導体材料とが互いに異なる場合に、第2クラッド層224と電流分散層240とのヘテロ界面の電位障壁を低減する半導体材料から形成される。具体的に、介在層230は、第2クラッド層224と電流分散層240(より詳細には、第1の電流分散層242)との間に設けられる。より具体的に、介在層230は、第2クラッド層224の活性層222の反対側に設けられると共に、第2クラッド層224を構成する半導体のバンドギャップエネルギーと電流分散層240(すなわち、第1の電流分散層242及び第2の電流分散層244)を構成する半導体のバンドギャップエネルギーとの間のバンドギャップエネルギーを有する半導体材料から形成される。例えば、介在層230は、p型のGaIn1−zP(ただし、zは、一例として、0.6≦z≦0.9)から形成される。エピタキシャルウエハ1が介在層230を備えることにより、エピタキシャルウエハ1から製造される発光素子の順方向電圧を低減できる。
(電流分散層240)
電流分散層240は、発光部20の反射部210の反対側に設けられ、エピタキシャルウエハ1から製造される発光素子に電流が供給された場合に、活性層222に略均一に電流が供給されるように当該電流を分散させる。また、電流分散層240は、活性層222が発する光を透過する半導体材料から形成される。例えば、電流分散層240は、p型のGaP、p型のGaAsP、又はp型のAlGaAsから形成することができる。更に、本実施の形態に係る電流分散層240は、半導体基板10の側から順に第1の電流分散層242と第2の電流分散層244とを有する。
本実施の形態において、第2の電流分散層244は、第1の電流分散層242のキャリア濃度又は不純物濃度より高いキャリア濃度又は不純物濃度を有して形成される。より具体的に、第2の電流分散層244は、電流分散層240中においてキャリア濃度又は不純物濃度が最も高い領域であり、エピタキシャルウエハ1の主面(表面)側に形成される。更に、第2の電流分散層244は、表面に凹凸部250を有して形成される。
なお、電流分散層240は、2.0μm以上10.0μm以下の厚さを有して形成されることが好ましい。そして、第2の電流分散層244(以下、電流分散最上層という場合がある)は、電流分散層240の厚さを超えない範囲内で、1.0μm以上3.0μm以下の厚さを有することが好ましい。
(凹凸部250)
凹凸部250は、第2の電流分散層244の発光部20の反対側の表面を粗面化して形成される。凹凸部250は、当該表面を所定のエッチャントでエッチングすることによりランダムな形状を有して形成される。また、凹凸部250は、当該表面に予め定められたパターンを有して形成することもできる。更に、凹凸部250は、エピタキシャルウエハ1から製造される発光素子の光取り出し効率を向上させることを目的として、最大高さRyが1.0μm以上3.0μm以下であることが好ましい。
(エピタキシャルウエハ1の製造方法)
第1の実施の形態に係るエピタキシャルウエハ1は、例えば、以下のようにして製造することができる。まず、半導体基板10を準備する。そして、半導体基板10上に、例えば、有機金属気相成長法(Metal Organic Vapor Phase Epitaxy:MOVPE法)によって複数の化合物半導体層(すなわち、バッファ層200、反射部210、第1クラッド層220、活性層222、第2クラッド層224、介在層230、第1の電流分散層242、第2の電流分散層244)を含むIII−V族化合物半導体の半導体積層構造を形成する(成長工程)。これにより、凹凸部250を備えていないエピタキシャルウエハが製造される。
ここで、MOVPE法を用いた半導体積層構造の形成は、成長温度、成長圧力、半導体積層構造が有する複数の化合物半導体層のそれぞれの成長速度、及びV/III比をそれぞれ所定の値に設定して実施する。なお、V/III比とは、トリメチルガリウム(TMGa)、トリメチルアルミニウム(TMAl)等のIII族原料のモル数を基準にした場合における、アルシン(AsH)、ホスフィン(PH)等のV族原料のモル数の比である。
また、MOVPE法において用いる原料は、Ga原料として、トリメチルガリウム(TMGa)、又はトリエチルガリウム(TEGa)を用いることができ、Al原料としてトリメチルアルミニウム(TMAl)を用いることができ、In原料としてトリメチルインジウム(TMIn)等の有機金属化合物を用いることができる。また、As源としてアルシン(AsH)を用いることができ、P源としてホスフィン(PH)等の水素化物ガスを用いることができる。更に、n型のドーパントの原料は、セレン化水素(HSe)、ジシラン(Si)を用いることができる。そして、p型のドーパントの原料は、ビスシクロペンタジエニルマグネシウム(CpMg)を用いることができる。
また、n型のドーパントの原料として、モノシラン(SiH)、ジシラン(Si)、ジエチルテルル(DETe)、又はジメチルテルル(DMTe)を用いることもできる。そして、p型のドーパントの原料として、CpMgの代わりに、ジメチルジンク(DMZn)又はジエチルジンク(DEZn)を用いることもできる。
なお、半導体基板10上にバッファ層200を形成することにより、MOVPE装置内に残留している、前回の結晶成長時に用いたドーパントの影響(すなわち、炉内メモリーの影響)をキャンセルできる。これにより、エピタキシャルウエハ1を安定的に製造することができる。また、バッファ層200を半導体基板10上にエピタキシャル成長させることで、バッファ層200上にエピタキシャル成長させる化合物半導体層の結晶性を向上させることができる。
続いて、第2の電流分散層244の表面に凹凸化処理(すなわち、粗面化処理)を施すことにより、凹凸部250を形成する(凹凸部形成工程)。本実施の形態において粗面化処理は、発光素子を形成する前、すなわち、後述する発光素子2が備える表面電極30を形成する前に浸食法により実施する。なお、第2の電流分散層244の表面にフォトリソグラフィー法を用いて予め定められたマスクパターンを形成した後、形成したマスクパターンをマスクとして、第2の電流分散層244の表面にエッチング処理を施すこともできる。
以上の各工程を経ることにより、第1の実施の形態に係るエピタキシャルウエハ1が製造される。エピタキシャルウエハ1は、後述するLED等の発光素子用のエピタキシャルウエハとして用いられる。
(変形例)
第1の実施の形態に係るエピタキシャルウエハ1は、半導体基板10上にバッファ層200を備えるが、第1の実施の形態の変形例に係るエピタキシャルウエハは、バッファ層200を備えずに形成することができる。
また、第1の実施の形態に係るエピタキシャルウエハ1は、赤色を含む光(例えば、発光波長が630nm帯の光)を発する発光素子用のエピタキシャルウエハであるが、エピタキシャルウエハ1から製造される発光素子が発する光の波長はこの波長に限定されない。活性層222の構造を制御して、所定の波長範囲の光を発する発光素子用のエピタキシャルウエハを形成することもできる。活性層222が発する光としては、例えば、橙色光、黄色光、又は緑色光等の波長範囲の光が挙げられる。また、エピタキシャルウエハ1が備える発光部20は、紫外領域、紫色領域、若しくは青色領域の光を発する活性層222を含むInAlGaN系の化合物半導体から形成することもできる。
更に、エピタキシャルウエハ1が備える半導体基板10、バッファ層200、反射部210、第1クラッド層220、第2クラッド層224、介在層230、第1の電流分散層242、及び第2の電流分散層244の化合物半導体層は、これらの化合物半導体層を構成する化合物半導体の導電型を、本実施の形態の反対にすることもできる。例えば、半導体基板10、バッファ層200、反射部210、及び第1クラッド層220の導電型をp型にすると共に、第2クラッド層224、介在層230、第1の電流分散層242、及び第2の電流分散層244の導電型をn型にすることもできる。
また、活性層222は量子井戸構造を有して形成することもできる。量子井戸構造は、単一量子井戸構造、多重量子井戸構造、又は歪み多重量子井戸構造のいずれの構造からも形成することができる。なお、発光部20は、第1クラッド層220、活性層222、及び第2クラッド層234以外の半導体層を含んで形成することもできる。
図2Aは、本発明の第2の実施の形態に係る発光素子の模式的な断面を示し、図2Bは、本発明の第2の実施の形態に係る発光素子の模式的な平面を示す。
第2の実施の形態に係る発光素子2は、第1の実施の形態に係るエピタキシャルウエハ1から形成され、表面電極30及び裏面電極35を備える点を除き、エピタキシャルウエハ1と略同一の構成を備える。したがって、相違点を除き詳細な説明は省略する。
(発光素子2の構造の概要)
第2の実施の形態に係る発光素子2は、半導体基板10と、半導体基板10の上に設けられるバッファ層200と、バッファ層200の上に設けられる反射部210と、反射部210の上に設けられる第1クラッド層220と、第1クラッド層220の上に設けられる活性層222と、活性層222の上に設けられる第2クラッド層224と、第2クラッド層224の上に設けられる介在層230と、介在層230の上に設けられる第1の電流分散層242及び第2の電流分散層244を有する電流分散層240とを備える。そして、発光素子2は、第2の電流分散層244上、すなわち、凹凸部250の上に設けられる表面電極30と、半導体基板10の反射部210の反対側に設けられる裏面電極35とを更に備える。
(表面電極30、裏面電極35)
表面電極30は、第2の電流分散層244にオーミック接触する材料から形成される。具体的に、表面電極30は、Be、Zn、Ni、Ti、Pt、Al、Au等の金属材料から選択される少なくとも1つのp型電極用の金属材料を含んで形成される。例えば、表面電極30は、第2の電流分散層244側からAuBe、Ni、Auの順に積層された積層構造を有して形成することができる。なお、表面電極30は、電流分散層240の介在層230の反対側の面、つまり、発光素子2の光取り出し面の一部に設けられる。
また、表面電極30は、凹凸部250上に設けられる。更に、表面電極30は、図2Bに示すように、発光素子2の上面視にて略円形状の円部分30aと、円部分30aから発光素子2の四隅に向かって延びる4本の足部分30bとを有して形成される。なお、表面電極30の形状は、例えば、四角形状、菱形形状、多角形状等の形状を有して形成することができる。
裏面電極35は、半導体基板10にオーミック接触する材料から形成される。具体的に、裏面電極35は、Ge、Ni、Ti、Pt、Al、Au等の金属材料から選択される少なくとも1つのn型電極用の金属材料を含んで形成される。例えば、裏面電極35は、半導体基板10側からAuGe、Ni、Auの順に積層された積層構造を有して形成することができる。なお、裏面電極35は、半導体基板10の裏面の全面若しくは略全面に形成される。
(発光素子2の製造方法)
まず、第1の実施の形態において説明したように、エピタキシャルウエハ1を準備する。次に、フォトリソグラフィー法、成膜法(例えば、真空蒸着法、スパッタ法等)を用いて、エピタキシャルウエハ1の表面、すなわち、凹凸部250を有する第2の電流分散層244の表面に複数の表面電極30を形成する(表面電極形成工程)。なお、表面電極30の形成にはリフトオフ法を用いることができる。続いて、半導体基板10の裏面の略全面に裏面電極35を形成する。更に、表面電極30と第2の電流分散層244との間、及び裏面電極35と半導体基板10裏面との間のそれぞれをオーミック接触させるべく、所定の雰囲気下(例えば、窒素雰囲気等の不活性雰囲気下)、所定の温度、所定の時間、アロイ処理を実施する(アロイ工程)。
次に、表面電極30及び裏面電極35が設けられたエピタキシャルウエハを、製造する発光素子2のサイズに合わせて切断することにより、複数の発光素子2が製造される(切断工程)。具体的には、複数の表面電極30それぞれの間を、製造すべき発光素子2のサイズに合わせてダイシング装置によりダイシングする。なお、ダイシング処理後に、複数の発光素子2の端面にエッチング処理を施すことにより、ダイシングによる機械的ダメージを除去することもできる。
このようにして製造される発光素子2は、例えば、発光波長が634nm付近の赤色領域の光を発する発光ダイオードである。そして、発光素子2の上面視における形状は略矩形であり、上面視における寸法は、一例として、275μm角である。なお、発光素子2は、表面電極30の上にワイヤーボンディング用パッドとしてのパッド電極を更に備えることもできる。
(第1の実施の形態及び第2の実施の形態の効果)
第1の実施の形態に係るエピタキシャルウエハ1から製造した発光素子2は、複数の入射角に対応して厚さが制御された第1の半導体層210aと第2の半導体層210bとからなる複数のペア層を有する反射部210を備えるので、反射部210に様々な入射角から光が入射したとしても、反射部210は、当該光を光取り出し面側に反射することができる。更に、発光素子2は、光取り出し面に凹凸部250を備えるので、反射部210により反射された光を効率的に発光素子2の外部に取り出すことができる。これにより、光取り出し効率が向上された本実施の形態に係る発光素子2を提供することができる。
また、第1の実施の形態に係るエピタキシャルウエハ1から製造される発光素子2は、まずエピタキシャルウエハ1の主面に粗化処理を施した後に表面電極30を形成するので、エッチャントによる影響が表面電極30の表面に及ぶことがないことからワイヤーボンディング不良を低減できる。また、電流分散層240の最上層に、キャリア濃度が電流分散層240中で最も高いか、若しくは不純物濃度が電流分散層240中で最も高い第2の電流分散層244を設けたので、製造コストを大幅に増加させずに順方向電圧の上昇を抑制した高出力の発光素子2を提供できる。更に、凹凸部250上に表面電極30が形成されるので、表面電極30と第2の電流分散層244との接触面積が増加して、表面電極30の剥がれを低減できる。
また、発光素子2は、式(1)及び式(2)の角度θの値が大きい値で規定される厚さの第1の半導体層210aと第2の半導体層210bとを有するペア層により反射された光であっても、光取り出し面に凹凸部250が形成されているので、光取り出し面から当該光を有効に取り出すことができる。これにより、本実施の形態に係る発光素子2は、例えば、反射部210を、活性層222が発する光の発光ピーク波長に対応した半導体層のみで構成した場合に比べて、発光出力を向上させることができる。したがって、本実施の形態によれば、半導体基板10上に成長する化合物半導体層の総数の増加による原料の増加、及び成長時間の増加による製造コストの増加を伴うことなく、光出力の高い発光素子2を提供することができる。
[第3の実施の形態]
図3は、本発明の第3の実施の形態に係る発光素子の模式的な断面の概要を示す。
第3の実施の形態に係る発光素子2aは、第2の実施の形態に係る発光素子2と異なり、凹凸部250上に光取り出し層40を更に備える点を除き、第2の実施の形態に係る発光素子2と略同一の構成を備える。したがって、相違点を除き詳細な説明は省略する。
発光素子2aは、表面電極30が設けられている領域を除く第2の電流分散層244の表面に、活性層222が発する光に対して透明であり、電流分散層240(すなわち、第1の電流分散層242及び第2の電流分散層244)を構成する半導体の屈折率と空気の屈折率との間の屈折率を有する材料から形成される光取り出し層40を備える。光取り出し層40は、活性層222が発する光の波長をλ、光取り出し層40を構成する材料の屈折率をn、定数A(ただし、Aは奇数)とした場合に、A×λ/(4×n)で規定される値の±30%の範囲内の厚さdを有して形成される。
光取り出し層40は、絶縁体、又は第1導電型若しくは第2導電型の酸化物若しくは窒化物から形成することができる。光取り出し層40は、例えば、SiN、SiO、ITO、Sn、TiO、ZnO等の酸化物若しくは窒化物から形成することができる。また、光取り出し層40を構成する材料は、導電性を有することは要さない。更に、光取り出し層40を構成する材料の導電型は、p型、n型のいずれであってもよい。
発光素子2aは、第2の電流分散層244と外部の空気との間に、第2の電流分散層244を構成する材料の屈折率と空気の屈折率との間の屈折率を有する光取り出し層40を備えるので、発光素子2aの光取り出し効率を更に向上させることができる。
[第4の実施の形態]
図4は、本発明の第4の実施の形態に係る発光素子の模式的な断面の概要を示す。
第4の実施の形態に係る発光素子2bは、第2の実施の形態に係る発光素子2と異なり、活性層222が第1アンドープ層221と第2アンドープ層223により挟まれている点を除き、第2の実施の形態に係る発光素子2と略同一の構成を備える。したがって、相違点を除き詳細な説明は省略する。
具体的に、第4の実施の形態に係る発光素子2bは、半導体基板10と、半導体基板10上に形成されるバッファ層200と、バッファ層200上に形成される反射部210と、反射部210上に形成される第1クラッド層220と、第1クラッド層220上に形成される第1アンドープ層221と、第1アンドープ層221上に形成される活性層222と、活性層222上に形成される第2アンドープ層223と、第2アンドープ層223上に形成される第2クラッド層224と、第2クラッド層224上に形成される介在層230と、介在層230上に形成される第1の電流分散層242と、第1の電流分散層上242の第2の電流分散層244と、第2の電流分散層244の表面に形成される凹凸部250と、第2の電流分散層244の表面の一部に設けられる表面電極30と、半導体基板10の裏面の全面若しくは略全面に設けられる裏面電極35とを備える。
第1アンドープ層221は、第1クラッド層220中のn型ドーパントが活性層222中に拡散することを抑制する。また、第2アンドープ層223は、第2クラッド層224中のp型ドーパントが活性層222中に拡散することを抑制する。第1アンドープ層221及び第2アンドープ層223は、例えば、ドーパントを含まない(AlGa1−xIn1−yPから形成される。活性層222を第1アンドープ層221と第2アンドープ層223とで挟むことにより、第1クラッド層220及び第2クラッド層224から活性層222中へのドーパントの拡散が抑制されるので、発光部20aにおける発光効率の向上を図ることができると共に、発光素子2bの信頼性を向上させることができる。
なお、第4の実施の形態に係る発光素子2bにおいては、活性層222を第1アンドープ層221と第2アンドープ層223とによって挟んだ構造としたが、第4の実施の形態の変形例においては、第1アンドープ層221又は第2アンドープ層223のいずれか一方を設けない発光素子を形成することもできる。
実施例1に係る発光素子として、第2の実施の形態に係る発光素子2に対応する発光素子であって、発光ピーク波長が631nm付近の赤色発光の発光素子を製造した。具体的に、まず、15°オフのオフ角を有する半導体基板10としてのn型GaAs基板上に、MOVPE法を用いてn型GaAsからなるバッファ層(ただし、Seドープ、キャリア濃度:1×1018/cm、膜厚200nm)と、第1の半導体層210aとしてのAlAs層と、第2の半導体層210bとしてのAl0.5Ga0.5As層とからなるペア層を15ペア(すなわち、15層の第1の半導体層210aと15層の第2の半導体層210bとで30層)含む反射部210とをエピタキシャル成長させた。反射部210を構成する各半導体層のキャリア濃度は、約1×1018/cmに制御した。
更に、反射部210の上に第1クラッド層220としてのn型(Al0.7Ga0.30.5In0.5Pクラッド層(ただし、Seドープ、キャリア濃度:4×1017/cm、膜厚400nm)と、活性層222としてのアンドープ(Al0.1Ga0.90.5In0.5P活性層(ただし、膜厚600nm)と、第2クラッド層224としてのp型(Al0.7Ga0.30.5In0.5Pクラッド層(ただし、Mgドープ、キャリア濃度:2×1017/cm、膜厚500nm)と、介在層230としてのp型Ga0.7In0.3P介在層(ただし、Mgドープ、キャリア濃度:6×1018/cm、膜厚20nm)と、電流分散層240としてのp型GaP電流分散層(ただし、Mgドープ、キャリア濃度:2×1018/cm、膜厚8000nm)とを順次エピタキシャル成長させた。
図5は、実施例1において電流分散層を成長する際におけるCpMg流量とキャリア濃度との関係を示す。
電流分散層240、具体的には、第1の電流分散層242を成長する場合におけるCpMg流量(Mg流量)は、第1の電流分散層242のキャリア濃度が2×1018/cmになるように68sccMに設定した。そして、電流分散層240の膜厚8000nm中の最上部の2000nm(すなわち、第2の電流分散層244に該当する部分)の部分については、第1の電流分散層242を成長する場合のMg流量の約2倍のMg流量(すなわち、135sccM)に設定して、キャリア濃度が4×1018/cmになるように第2の電流分散層244を成長した。更に、第2の電流分散層244のMg流量を190sccMにした試料も作製した。これにより、実施例1に係る発光素子用のエピタキシャルウエハを製造した。
なお、MOVPE成長での成長温度は、n型GaAsからなるバッファ層からp型Ga0.7In0.3P介在層までの成長温度を650℃に設定すると共に、p型GaP電流分散層の成長温度を675℃に設定した。また、その他の成長条件は、成長圧力を6666.1Pa(50Torr)に設定すると共に、複数の化合物半導体層のそれぞれの成長速度を0.3nm/secから1.5nm/secに設定した。また、V/III比は、約150に設定した。ただし、p型GaP電流分散層の成長におけるV/III比は、25に設定した。MOVPE成長において用いた原料等は、第1の実施の形態において説明したので詳細な説明は省略する。
ここで、反射部210について詳細に説明する。反射部210が有する複数のペア層の第1の半導体層210aであるAlAs層の厚さ、及び第2の半導体層210bであるAl0.5Ga0.5As層の厚さはそれぞれ、式(1)及び式(2)から算出される厚さに制御した。すなわち、λとしてはアンドープ(Al0.1Ga0.90.5In0.5P活性層から放出される光の発光ピーク波長「631nm」を、nとしてはAlAs層の屈折率「3.114」を、nとしてはAl0.5Ga0.5As層の屈折率「3.507」を、nInとしてはn型(Al0.7Ga0.30.5In0.5Pクラッド層の屈折率「3.127」を用いた。更に、式(1)及び式(2)中の角度θは、0°、20°、30°、40°、50°、60°、70°を用いた。なお、この場合において、1つのペア層になるAlAs層と、Al0.5Ga0.5As層のθの値は同一である。
具体的に、実施例1に係る発光素子用のエピタキシャルウエハに形成した反射部210の構造は以下のとおりである。すなわち、まず、n型GaAsバッファ層上に、θを70°に設定して式(1)及び式(2)から算出される厚さを有するAlAs層とAl0.5Ga0.5As層とからなるペア層(以下、「70°DBR層」という)を2ペア形成した。次に、70°DBR層の上にθを60°に設定して式(1)及び式(2)から算出される厚さを有するAlAs層とAl0.5Ga0.5As層とからなるペア層(以下、「60°DBR層」という)を2ペア形成した。そして、60°DBR層の上にθを50°に設定して式(1)及び式(2)から算出される厚さを有するAlAs層とAl0.5Ga0.5As層とからなるペア層(以下、「50°DBR層」という)を1ペア形成した。
更に、50°DBR層の上にθを40°に設定して式(1)及び式(2)から算出される厚さを有するAlAs層とAl0.5Ga0.5As層とからなるペア層(以下、「40°DBR層」という)を1ペア形成した。そして、40°DBR層の上にθを30°に設定して式(1)及び式(2)から算出される厚さを有するAlAs層とAl0.5Ga0.5As層とからなるペア層(以下、「30°DBR層」という)を2ペア形成した。
更に、30°DBR層の上にθを20°に設定して式(1)及び式(2)から算出される厚さを有するAlAs層とAl0.5Ga0.5As層とからなるペア層(以下、「20°DBR層」という)を6ペア形成した。そして、20°DBR層の上に最上層として、θを0°に設定して式(1)及び式(2)から算出される厚さを有するAlAs層とAl0.5Ga0.5As層とからなるペア層(以下、「0°DBR層」という)を1ペア形成した。このような15ペアのペア層を有する反射部210をn型GaAsバッファ層上に形成した。
なお、実施例1に係る発光素子の反射部210が有する複数のペア層のペア数を15ペア(なお、反射部210の厚さは約2000nm弱である)にした理由は、後述する比較例1に係る発光素子の反射部212が21ペアのペア層を有して形成されているので(なお、当該反射部212の厚さは約2000nm強である)、比較例1に係る発光素子の反射部212と同等の厚さの反射部210を形成することにより、実施例1に係る発光素子と比較例1に係る発光素子とを比較することを目的にしたことによる。これにより、凹凸部250を備えていない実施例1に係るエピタキシャルウエハが得られた。
(反射部210の構成について)
図6Aは、実施例1に係る発光素子が備える反射部の簡易的な構造を示し、図6Bは、実施例1に係る発光素子が備える反射部の簡易的な構造における反射スペクトルを示す。また、図7Aは、0°DBR層を備える発光素子が備える反射部の簡易的な構造を示し、図7Bは、0°DBR層を備える発光素子が備える反射部の簡易的な構造における反射スペクトルを示す。
図6Aを参照すると分かるように、実施例1に係る発光素子が備える反射部210の簡易的な構造は、半導体基板10としてのn型GaAs基板の上に、70°DBR層と、40°DBR層と、0°DBR層とがこの順に形成された構造を備える。斯かる構造の反射部210の反射スペクトルを測定したところ、図6Bに示すように、様々な波長の光を反射することが示された。
一方、図7Aを参照すると分かるように、0°DBR層を備える発光素子が備える反射部の簡易的な構造は、半導体基板10としてのn型GaAs基板の上に、3つの0°DBR層が形成された構造を備える。斯かる構造の反射部の反射スペクトルを測定したところ、図7Bに示すように、ピーク波長が640nm付近の波長の光のみを主として反射することが示された。
(凹凸部250の粗さについて)
次に、実施例1に係る凹凸部250を備えていないエピタキシャルウエハをMOVPE装置から搬出した後、劈開により4分割して、1/4のサイズの小片を作製した。実施例1に係る凹凸部250を備えていないエピタキシャルウエハから作製した1/4サイズの1枚の小片はそのままの状態で比較用として保管した。一方、実施例1に係る凹凸部250を備えていないエピタキシャルウエハから作製した1/4サイズの3枚の小片については、第2の電流分散層244の表面に凹凸化処理(粗面化処理)を施した。
粗面化処理は、酢酸系のエッチング液を用いて実施した。凹凸化(粗面化)は、エッチング時間(粗化処理時間)を変えて3パターン実施した。すなわち、電流分散層の表面の凹凸を、エッチング時間(粗化処理時間)によって異なる形状にした。エッチング時間(粗化処理時間)は、15秒、30秒、60秒の3パターンを実施した。そして、エッチング時間(粗化処理時間)を変えてエッチングされた第2の電流分散層244の表面の凹凸を評価した結果、凹凸の最大高さRyは、1.4μm以上2.6μm以下であった。
図8は、凹凸部を備えていないエピタキシャルウエハに粗面化処理を施す時間と最大高さRyとの関係を示す。
図8においては、エッチング時間(粗化処理時間)を90秒にして粗面化処理を実施した場合の表面粗さも示す。図8を参照すると分かるように、Ryは、エッチング時間(粗化処理時間)を15秒以上にすることにより1.4μm以上になることが示された。
以上のようにして表面に粗化処理を施した実施例1に係るエピタキシャルウエハの1/4サイズの小片3枚の表面(すなわち、ウエハの上面であって、第2の電流分散層244の表面)と、表面に粗化処理を施していない比較用の小片1枚の表面(すなわち、ウエハの上面であって、第2の電流分散層244の表面)とのそれぞれに、直径が100μmの円部分と、円部分の外縁から延びる4本の足部分とを有する表面電極30をマトリックス状に配列するように形成した。表面電極30の形成には、フォトリソグラフィー法を用いた。すなわち、エピタキシャルウエハの表面にフォトレジストを塗布した後、マスクアライナーを用いたフォトリソグラフィー法により、複数の表面電極30が形成される領域のそれぞれに開口を有するマスクパターンをエピタキシャルウエハの表面に形成した。その後、真空蒸着法を用いて開口に400nm厚のAuBeと、10nm厚のNiと、1000nn厚のAuとをこの順に蒸着した。蒸着後、リフトオフ法によりエピタキシャルウエハに形成されたマスクパターンを除去することにより、エピタキシャルウエハの表面に表面電極30を形成した。
次に、エピタキシャルウエハの裏面、すなわち、表面電極30が形成された面の反対側の面の全面に、真空蒸着法を用いて裏面電極35を形成した。裏面電極35は、60nm厚のAuGeと、10nm厚のNiと、500nm厚のAuとをこの順に蒸着することにより形成した。表面電極30及び裏面電極35を形成した後、電極を合金化するアロイ工程を実施した。具体的には、表面電極30及び裏面電極35が形成されたエピタキシャルウエハを、窒素ガス雰囲気中、400℃にて5分間加熱することにより実施した。これにより、実施例1に係る発光素子用の電極付エピタキシャルウエハ、及び実施例1の比較用の電極付きエピタキシャルウエハを製造した。
続いて、実施例1に係る発光素子用の電極付エピタキシャルウエハ、つまり、粗面化処理を施した1/4サイズの3枚の小片(すなわち、15秒、30秒、60秒のエッチングを施すことにより表面を粗面化した小片)、及び実施例1の比較用の電極付きエピタキシャルウエハ(すなわち、粗面化処理を施していない1/4サイズの1枚の小片)のそれぞれについて、表面電極30が中心になるようにダイシング装置を用いて切断した。
これにより、粗面化処理を施していない比較用のLEDベアチップ(すなわち、実施例1に係る凹凸部250を備えていないエピタキシャルウエハから作製した比較用のLEDベアチップ)と、実施例1に係る3種類のLEDベアチップ(すなわち、粗面化処理を施したLEDベアチップであり、粗面化処理の時間が15秒、30秒、60秒の3種類のLEDベアチップ)とを作製した。なお、チップサイズはいずれも、275μm角である。
次に、作製したLEDベアチップのそれぞれをTO−18ステムにAgペーストを用いてダイボンディングした。そして、TO−18ステムにマウントされたLEDベアチップの表面電極30にAuからなるワイヤーを用いてワイヤーボンディングして、実施例1、及び実施例1の比較用の発光素子をそれぞれ作製した。
上述したように作製した実施例1及び実施例1の比較用の発光素子の初期特性を評価した結果を表1に示す。なお、評価に用いた発光素子はそれぞれ、エピタキシャルウエハの中心付近から取り出した素子である。また、表1における発光出力は、20mA通電時の発光出力である。
Figure 2011054862
表1を参照すると、実施例1の比較用に係る発光素子(すなわち、表面に凹凸部250を備えていない発光素子)の発光出力は2.163mWであり、後述する比較例1に係る発光素子の発光出力2.250mWより約4%発光出力が低くなった。しかしながら、実施例1に係る発光素子(すなわち、表面に凹凸部250を備える発光素子)については、発光出力が2.745mW〜2.802mWであり、比較例1に係る発光素子の発光出力よりも約22%〜25%向上した。また、実施例1においては表面電極30を形成する前に第2の電流分散層244の表面に凹凸部250を形成したが、順方向電圧の上昇、発光ピーク波長の変動は認められなかった。なお、第2の電流分散層244を成長する際におけるMg流量を190sccMにした試料についても実施例1と同様に発光素子を作製した。当該発光素子についても、実施例1と同様のLED特性が得られた。
すなわち、LED用のエピタキシャルウエハの形態で、発光素子としてのLEDの特性を略決定することのできるエピタキシャルウエハを提供できることが示された。なお、若干、順方向電圧が高くなっているようにも思われるが、ばらつきによる誤差範囲である。仮に順方向電圧が上昇していたとしても、表1に記載した順方向電圧の値であれば、実用上問題はない。
また、実施例1に係る発光素子について信頼性試験を実施した。具体的に、信頼性試験は、室温、50mA通電の条件で168時間、通電試験を実施して評価した。信頼性試験の結果、実施例1に係るいずれの発光素子も、相対出力が97%から105%であった。なお、相対出力は、168時間通電後の発光出力/初期発光出力×100から算出した。したがって、実施例1に係る発光素子の信頼性は、後述する比較例1に係る発光素子と同程度であることが確認された。なお、50mA通電前後共に、評価電流値は20mAである。
以上のように実施例1に係る発光素子は、表面電極30の形成前に第2の電流分散層244の表面を粗化するので、表面電極30を形成した後に粗化する場合に比べて表面電極30の表面をエッチャントから保護する必要がなく、容易、簡易に粗化処理を実施できる。また、粗化処理後に表面電極30を形成するので、表面電極30の表面がエッチャントに触れることに起因するワイヤーボンディング不良の発生を低減できると共に、表面電極30と第2の電流分散層244との接触面積の増加による表面電極30の剥がれの抑制ができる。これにより、発光出力を後述する比較例1に係る発光素子の1.25倍にすることが低コストでできた。すなわち、実施例1においては、発光素子用のエピタキシャルウエハの形態で、発光素子としてのLEDの特性を略決定することのできるエピタキシャルウエハを低コストで提供できることが示された。なお、凹凸部250の作製においてはエッチング処理が実施されるので、エッチング処理を多数枚でのバッチ処理で実施することにより、製造コストを抑えることができる。
また、実施例1に係る発光素子おいては、第2の電流分散層244のキャリア濃度を第1の電流分散層242のキャリア濃度よりも高くすることにより、順方向電圧を低減できることが示された。また、第2の電流分散層244のキャリア濃度が第1の電流分散層242のキャリア濃度と同程度である場合においても、第2の電流分散層244に添加するMg量を第1の電流分散層242に添加するMg量より増加させることにより、キャリア濃度を高くした場合と同様の効果があることも確認した。すなわち、第2の電流分散層244のキャリア濃度を高くすることより、Mg量を増加させることの方が発光素子の順方向電圧を低下させることができることが示された。
なお、電流分散層240全体のMg量を増加させて発光素子の順方向電圧を低下させる方法も考えられるものの、電流分散層240全体のMg量を増加させると、Mgが発光部20側に拡散して信頼性が低下する場合がある。また、第2の電流分散層244の厚さを薄くし過ぎると、第2の電流分散層244による順方向電圧を低下させる効果が低下して、順方向電圧が高くなることがある。更に、第2の電流分散層244の厚さを厚くし過ぎると、発光素子の信頼性が低下する場合があり、Mgの光吸収(すなわち、不純物による光吸収)による発光出力の低下が発生しうる。したがって、第2の電流分散層244の厚さは、1.0μm以上3.0μm以下が好ましい。
実施例2に係る発光素子として、実施例1に係る発光素子とは異なる反射部210を備える発光素子を製造した。ただし、第1の電流分散層242を成長する際におけるMg流量は68sccMに設定すると共に、第1の電流分散層242のキャリア濃度は2×1018/cmにした。反射部210を除く他の構成は実施例1と同一であるので、相違点を除き詳細な説明は省略する。
実施例2に係る発光素子が備える反射部210の構成は以下のような構成である。すなわち、実施例2に係る反射部210は、n型GaAsバッファ層の側から、0°DBR層を1ペアと、20°DBR層を6ペアと、30°DBR層を2ペアと、40°DBR層を1ペアと、50°DBR層を1ペアと、60°DBR層を2ペアと、70°DBR層を2ペアとを順次成長することにより形成した。すなわち、実施例2に係る反射部210のペア層の構成は、実施例1に係る反射部210の構成と上下が反対の構成である。
実施例2に係る発光素子においても、実施例1に係る発光素子と同等のLED特性(すなわち、発光出力、発光波長、順方向電圧、及び信頼性)を示すことを確認した。すなわち、実施例2に係る発光素子の発光出力は比較例1に係る発光素子の約1.25倍であり、順方向電圧も1.9V以下であった。これにより、反射部210のペア層の構成が実施例1の場合の反対であっても、良好なLED特性を示す発光素子が得られることが示された。
実施例3に係る発光素子として、実施例1に係る発光素子とは異なる反射部210を備える発光素子を製造した。ただし、第1の電流分散層242を成長する際におけるMg流量は68sccMに設定すると共に、第1の電流分散層242のキャリア濃度は2×1018/cmにした。反射部210を除く他の構成は実施例1と同一であるので、相違点を除き詳細な説明は省略する。
図9は、実施例3に係る発光素子が備える反射部の断面の概要を示す。
実施例3に係る発光素子が備える反射部210の構成は以下のような構成である。すなわち、実施例3に係る反射部210は、n型GaAsバッファ層の側から、0°DBR層を1ペアと、70°DBR層を2ペアと、60°DBR層を2ペアと、50°DBR層を1ペアと、40°DBR層を1ペアと、30°DBR層を3ペアと、20°DBR層を4ペアと、10°DBR層を1ペアとを順次成長することにより形成した。ここで、実施例3においては、0°DBR層1ペアの第2の半導体層をGaAsから形成した。すなわち、実施例3においては、実施例1の反射部210の第1クラッド層220に接していた0°DBR層をn型GaAsバッファ層上に置き換えると共に、0°DBR層を構成する第2の半導体層210cを、活性層222から発せられた光に対して不透明な半導体材料であるGaAsから形成した。
実施例3に係る発光素子においても、実施例1に係る発光素子と同等のLED特性(すなわち、発光出力、発光波長、順方向電圧、及び信頼性)を示すことを確認した。すなわち、実施例3に係る発光素子の発光出力は比較例1に係る発光素子の約1.28倍であり、順方向電圧も1.9V以下であった。
実施例3に係る発光素子の発光出力は、実施例1及び実施例2に係る発光素子の発光出力よりも高出力化した。これは、反射部210のAlAsからなる第1の半導体層210aの屈折率とGaAsからなる第2の半導体層210cの屈折率との屈折率差が、AlAsからなる第1の半導体層210aの屈折率とAl0.5Ga0.5Asからなる第2の半導体層210bの屈折率との屈折率差より大きいことから、反射部210の反射率が向上したことに起因する。なお、GaAsからなる層は活性層222が発する光を吸収する。したがって、仮に反射部210の第2の半導体層のすべてをGaAsから形成した場合、発光素子の発光出力は低下する。したがって、反射部210の最下層、すなわち、活性層222から最も離れた位置に設けられるペア層にGaAsからなる層を設けることが好ましい。これは、反射部210に含まれるペア層の数を増加させない場合、反射部210の最下層については、光吸収を考慮するよりも反射率を増加させる方が発光出力を増加させる効果が大きいからである。
(比較例1)
図10は、比較例1に係る発光素子の模式的な断面の概要を示し、図11は、比較例1に係る発光素子の反射部のペア数の違いによる発光出力を示す。
比較例1に係る発光素子は、反射部212の構成等が異なる点を除き、実施例1と略同様の構成を備える。したがって、実施例1に係る発光素子との相違点を除き詳細な説明は省略する。
比較例1に係る発光素子の実施例1に係る発光素子と異なる点は、反射部212を構成する半導体層の膜厚を、λ/4nから算出される厚さに規定した点である。ここで、λは活性層222が発する光の発光ピーク波長であり、nは、第1の半導体層又は第2の半導体層の屈折率である。
まず、比較例1に係る発光素子の反射部212は、第1の半導体層としてのAlAs層と、第2の半導体層としてのAl0.5Ga0.5As層とからなる複数のペア層を有する。そして、発光ピーク波長を631nmにすると、比較例1に係る第1の半導体層としてのAlAs層の厚さTは、T=631/4×3.114(ただし、3.114はAlAs層の屈折率)となり、50.7nmである。また、比較例2に係る第2の半導体層としてのAl0.5Ga0.5As層の厚さTは、T=631/4×3.507(ただし、3.507は、Al0.5Ga0.5As層の屈折率)となり、45.0nmである。したがって、このような厚さを有する第1の半導体層及び第2の半導体層からなるペア層を有する反射部212を備えるように、比較例1に係る発光素子を製造した。
また、反射部212に含まれるペア層のペア数を様々に変えたところ、図11を参照すると分かるように、反射部212に含まれるペア層のペア数が20以上になると比較例1に係る発光素子の発光出力が飽和することが示された。したがって、反射部212が有するペア層のペア数は20以上にした。ただし、反射部212の膜厚を用いた比較の容易さを考慮して、反射部212の厚さが約2000nmになるようにペア数を制御した。具体的に、比較例1に係る反射部212が有するペア層のペア数は21ペアにした。そして、反射部212の厚さは2010nmであった。
また、比較例1に係る発光素子として、凹凸部250を備えていない発光素子だけでなく、凹凸部250を備えている発光素子も作製した。具体的には、実施例1と同様に、発光素子用の電極付エピタキシャルウエハを4分割して、粗面化処理を施さない小片と、エッチング時間(すなわち、粗化処理時間)を変化させた粗面化処理を施した3種類の小片とを作製した。エッチング時間(粗化処理時間)は、実施例1と同様に、15秒、30秒、60秒の3パターンである。粗面化処理により形成された電流分散層の表面は、実施例1と同程度のRyであることを確認した。比較例1に係る発光素子の発光特性を表2に示す。
Figure 2011054862
表2に示すように、比較例1に係る発光素子の発光出力は、粗面化処理を施していない素子、すなわち、凹凸部を備えていない素子で2.25mWであった。また、粗面化処理を施した素子の発光出力は、凹凸部を備えていない素子の発光出力よりも約10%低下することが確認された。すなわち、比較例1に係る発光素子においては、電流分散層の表面に粗面化処理を施すと発光出力が低下することが示された。すなわち、比較例1においては、電流分散層の表面を粗面化すると発光出力が低下すること、発光出力の増大には実施例において説明した発光素子の構成が要求されることが確認された。
(比較例2)
図12は、比較例2に係る発光素子用のエピタキシャルウエハの断面の概要を示し、図13は、比較例2に係る発光素子の断面の概要を示す。
比較例2に係る発光素子は、実施例1に係る発光素子とは電流分散層240の構成と、表面電極30の構成順が異なる点を除き、実施例1に係る発光素子と略同一の構成、機能を備える。したがって、相違点を除き詳細な説明は省略する。
比較例2に係る発光素子用のエピタキシャルウエハ4は、電流分散層240として膜厚が8000nmの電流分散層、すなわち、実施例1と異なり、第2の電流分散層244を有しておらず、電流分散層240の全体が実施例1に係る第1の電流分散層242に該当するものである。また、比較例2に係る発光素子5は、実施例1と同様に表面電極30を形成する前に電流分散層240の表面に凹凸部250を形成したエピタキシャルウエハ4から製造した。
比較例2に係る発光素子5の初期特性を評価したところ、順方向電圧が2.5V以上になった。すなわち、比較例2に係る発光素子5は実施例1に係る発光素子と異なり第2の電流分散層244を備えていないので、表面電極30を形成する前に電流分散層240の表面に粗面化処理を施すと、順方向電圧が実用上問題がある程度にまで上昇してしまうことが示された。
以上、本発明の実施の形態及び実施例を説明したが、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
1 エピタキシャルウエハ
2、2a、2b 発光素子
3 発光素子
4 エピタキシャルウエハ
5 発光素子
10 半導体基板
20、20a 発光部
30 表面電極
35 裏面電極
40 光取り出し層
200 バッファ層
210 反射部
212 反射部
210a 第1の半導体層
210b、210c 第2の半導体層
220 第1クラッド層
221 第1アンドープ層
222 活性層
223 第2アンドープ層
224 第2クラッド層
230 介在層
240 電流分散層
242 第1の電流分散層
244 第2の電流分散層
250 凹凸部

Claims (11)

  1. 半導体基板と、
    第1導電型の第1クラッド層と、前記第1導電型とは異なる第2導電型の第2クラッド層とに挟まれる活性層を有する発光部と、
    前記半導体基板と前記発光部との間に設けられ、前記活性層が発する光を反射する反射部と、
    前記発光部の前記反射部の反対側に設けられ、キャリア濃度又は不純物濃度が互いに異なる第1の電流分散層と第2の電流分散層とを有する電流分散層と
    を備え、
    前記反射部は、第1の半導体層と、前記第1の半導体層とは異なる第2の半導体層とからなるペア層を複数有して形成され、
    前記第1の半導体層は、前記活性層が発する光のピーク波長をλ、前記第1の半導体層の屈折率をn、前記第2の半導体層の屈折率をn、前記第1クラッド層の屈折率をnIn、前記第2の半導体層への光の入射角をθとした場合に、式(1)で定められる厚さTを有し、
    前記第2の半導体層は、式(2)で定められる厚さTを有し、
    前記第2の電流分散層は、前記第1の電流分散層の前記キャリア濃度又は前記不純物濃度より高い前記キャリア濃度又は前記不純物濃度を有すると共に、表面に凹凸部を有するエピタキシャルウエハ。
    Figure 2011054862
    Figure 2011054862
  2. 前記反射部は、ペア層を少なくとも3つ含み、
    当該複数のペア層の厚さはそれぞれ、前記式(1)及び前記式(2)のθの値がペア層ごとに異なることにより互いに異なり、少なくとも1つのペア層は、θの値が50°以上の値で規定される前記第1の半導体層及び前記第2の半導体層を含む請求項1に記載のエピタキシャルウエハ。
  3. 前記第2クラッド層と前記電流分散層との間に設けられる介在層
    を更に備え、
    前記介在層は、前記第2クラッド層を構成する半導体のバンドギャップエネルギーと、前記電流分散層を構成する半導体のバンドギャップエネルギーとの間のバンドギャップエネルギーを有する半導体から形成される請求項2に記載のエピタキシャルウエハ。
  4. 前記第1の半導体層及び前記第2の半導体層は、前記活性層から発せられる光に対して透明であり、前記活性層を構成する半導体のバンドギャップより大きなバンドギャップを有するAlGaAs系半導体から形成され、かつ、前記第1の半導体層を構成する半導体のAl組成と、前記第2の半導体層を構成する半導体のAl組成とが異なる請求項3に記載のエピタキシャルウエハ。
  5. 前記反射部の前記半導体基板側から1つ目のペア層、又は1つ目及び2つ目のペア層の第1の半導体層若しくは第2の半導体層のいずれか一方が、前記活性層が発する光に対して不透明、又は前記活性層のバンドギャップエネルギーより小さなバンドギャップエネルギーを有する半導体材料から形成される請求項4に記載のエピタキシャルウエハ。
  6. 前記介在層は、GaIn1−zP(ただし、0.6≦z≦0.9)からなる請求項5に記載のエピタキシャルウエハ。
  7. (素子のクレーム)
    請求項1〜6のいずれか1項に記載のエピタキシャルウエハと、
    前記第2の電流分散層上に設けられる表面電極と、
    前記半導体基板の前記反射部の反対側に設けられる裏面電極と
    を備える発光素子。
  8. 前記表面電極が設けられている領域を除く前記第2の電流分散層の前記表面に、前記活性層が発する光に対して透明であり、前記電流分散層を構成する半導体の屈折率と空気の屈折率との間の屈折率を有する材料からなる光取り出し層
    を更に備える請求項7に記載の発光素子。
  9. 前記光取り出し層は、前記活性層が発する光の波長をλ、前記光取り出し層を構成する材料の屈折率をn、定数A(ただし、Aは奇数)とした場合に、A×λ/(4×n)で規定される値の±30%の範囲内の厚さdを有する請求項8に記載の発光素子。
  10. 半導体基板上に、第1の半導体層と、前記第1の半導体層とは異なる第2の半導体層とからなる複数のペア層を有して形成される反射部と、第1導電型の第1クラッド層と、前記第1導電型とは異なる第2導電型の第2クラッド層とに挟まれる活性層を有する発光部と、前記発光部上に形成され、キャリア濃度又は不純物濃度が互いに異なる第1の電流分散層と第2の電流分散層とを有する電流分散層とを形成する成長工程と、
    前記第2の電流分散層の表面に凹凸部を形成する凹凸部形成工程と
    を備え、
    前記第1の半導体層は、前記活性層が発する光のピーク波長をλ、前記第1の半導体層の屈折率をn、前記第2の半導体層の屈折率をn、前記第1クラッド層の屈折率をnIn、前記第2半導体層への光の入射角をθとした場合に、式(1)で定められる厚さTを有し、
    前記第2の半導体層は、式(2)で定められる厚さTを有し、
    前記第2の電流分散層は、前記第1の電流分散層の前記キャリア濃度又は前記不純物濃度より高い前記キャリア濃度又は前記不純物濃度を有し、表面に凹凸部を有するエピタキシャルウエハの製造方法。
    Figure 2011054862
    Figure 2011054862
  11. 半導体基板上に、第1の半導体層と、前記第1の半導体層とは異なる第2の半導体層とからなる複数のペア層を有して形成される反射部と、第1導電型の第1クラッド層と、前記第1導電型とは異なる第2導電型の第2クラッド層とに挟まれる活性層を有する発光部と、前記発光部上に形成され、キャリア濃度又は不純物濃度が互いに異なる第1の電流分散層と第2の電流分散層とを有する電流分散層とを形成する成長工程と、
    前記第2の電流分散層の表面に凹凸部を形成する凹凸部形成工程と、
    前記凹凸部形成工程の後に、前記第2の電流分散層の表面に複数の表面電極を形成する表面電極形成工程と、
    前記複数の表面電極それぞれの間を切断する切断工程と
    を備え、
    前記第1の半導体層は、前記活性層が発する光のピーク波長をλ、前記第1の半導体層の屈折率をn、前記第2の半導体層の屈折率をn、前記第1クラッド層の屈折率をnIn、前記第2半導体層への光の入射角をθとした場合に、式(1)で定められる厚さTを有し、
    前記第2の半導体層は、式(2)で定められる厚さTを有し、
    前記第2の電流分散層は、前記第1の電流分散層の前記キャリア濃度又は前記不純物濃度より高い前記キャリア濃度又は前記不純物濃度を有し、表面に凹凸部を有する発光素子の製造方法。
    Figure 2011054862
    Figure 2011054862
JP2009204289A 2009-09-04 2009-09-04 エピタキシャルウエハ、発光素子、エピタキシャルウエハの製造方法、及び発光素子の製造方法 Pending JP2011054862A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009204289A JP2011054862A (ja) 2009-09-04 2009-09-04 エピタキシャルウエハ、発光素子、エピタキシャルウエハの製造方法、及び発光素子の製造方法
US12/692,754 US8212268B2 (en) 2009-09-04 2010-01-25 Epitaxial wafer, light-emitting element, method of fabricating epitaxial wafer and method of fabricating light-emitting element
CN2010102250662A CN102013451A (zh) 2009-09-04 2010-07-05 外延晶片、发光元件及其制造方法
TW099128710A TW201110412A (en) 2009-09-04 2010-08-26 Epitaxial wafer, light-emitting element, method of fabricating epitaxial wafer and method of fabricating light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009204289A JP2011054862A (ja) 2009-09-04 2009-09-04 エピタキシャルウエハ、発光素子、エピタキシャルウエハの製造方法、及び発光素子の製造方法

Publications (1)

Publication Number Publication Date
JP2011054862A true JP2011054862A (ja) 2011-03-17

Family

ID=43647019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009204289A Pending JP2011054862A (ja) 2009-09-04 2009-09-04 エピタキシャルウエハ、発光素子、エピタキシャルウエハの製造方法、及び発光素子の製造方法

Country Status (4)

Country Link
US (1) US8212268B2 (ja)
JP (1) JP2011054862A (ja)
CN (1) CN102013451A (ja)
TW (1) TW201110412A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084692A (ja) * 2010-10-12 2012-04-26 Hitachi Cable Ltd 発光素子

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012102148A1 (de) * 2012-03-14 2013-09-19 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US10672948B2 (en) * 2017-12-15 2020-06-02 Saphlux, Inc. Methods for producing light extraction structures for semiconductor devices
US10665752B2 (en) 2017-12-15 2020-05-26 Saphlux, Inc. Air void structures for semiconductor fabrication
CN112909138B (zh) * 2021-01-04 2022-05-20 华灿光电(苏州)有限公司 AlGaInP发光二极管的外延片及其制备方法
CN113793887A (zh) * 2021-08-24 2021-12-14 天津三安光电有限公司 Led外延结构及其制备方法、led芯片及其制备方法
CN113851927B (zh) * 2021-09-18 2023-12-08 常州纵慧芯光半导体科技有限公司 一种半导体激光器

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS646905A (en) * 1987-06-30 1989-01-11 Hoya Corp Laser light reflecting filter
JPH04229665A (ja) * 1990-08-20 1992-08-19 Toshiba Corp 半導体発光装置
JPH08288544A (ja) * 1995-04-14 1996-11-01 Toshiba Corp 半導体発光素子
JP2002280606A (ja) * 2001-03-19 2002-09-27 Sharp Corp 半導体発光素子および製造方法
JP2003124504A (ja) * 2001-10-18 2003-04-25 Toshiba Corp 半導体発光装置、および半導体発光装置の製造方法
JP2005136033A (ja) * 2003-10-29 2005-05-26 Matsushita Electric Ind Co Ltd 半導体発光素子
JP2006040998A (ja) * 2004-07-23 2006-02-09 Hitachi Cable Ltd 半導体発光素子、半導体発光素子用エピタキシャルウェハ
JP2008066442A (ja) * 2006-09-06 2008-03-21 Hitachi Cable Ltd 発光ダイオード
JP2008143028A (ja) * 2006-12-11 2008-06-26 Kimoto & Co Ltd 表示用フィルムおよび表示方法
JP2009010224A (ja) * 2007-06-28 2009-01-15 Daido Steel Co Ltd 半導体発光素子の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3134382B2 (ja) 1991-07-31 2001-02-13 大同特殊鋼株式会社 チャープ状光反射層を備えた半導体装置
US5260589A (en) * 1990-11-02 1993-11-09 Norikatsu Yamauchi Semiconductor device having reflecting layers made of varying unit semiconductors
US5226053A (en) * 1991-12-27 1993-07-06 At&T Bell Laboratories Light emitting diode
JP2001298212A (ja) * 2000-02-07 2001-10-26 Sharp Corp 半導体発光素子およびその製造方法
JP2008091789A (ja) * 2006-10-04 2008-04-17 Hitachi Cable Ltd 発光ダイオード
TW201015747A (en) * 2008-10-03 2010-04-16 Wei-Tai Cheng LED die with expanded effective reflection angles

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS646905A (en) * 1987-06-30 1989-01-11 Hoya Corp Laser light reflecting filter
JPH04229665A (ja) * 1990-08-20 1992-08-19 Toshiba Corp 半導体発光装置
JPH08288544A (ja) * 1995-04-14 1996-11-01 Toshiba Corp 半導体発光素子
JP2002280606A (ja) * 2001-03-19 2002-09-27 Sharp Corp 半導体発光素子および製造方法
JP2003124504A (ja) * 2001-10-18 2003-04-25 Toshiba Corp 半導体発光装置、および半導体発光装置の製造方法
JP2005136033A (ja) * 2003-10-29 2005-05-26 Matsushita Electric Ind Co Ltd 半導体発光素子
JP2006040998A (ja) * 2004-07-23 2006-02-09 Hitachi Cable Ltd 半導体発光素子、半導体発光素子用エピタキシャルウェハ
JP2008066442A (ja) * 2006-09-06 2008-03-21 Hitachi Cable Ltd 発光ダイオード
JP2008143028A (ja) * 2006-12-11 2008-06-26 Kimoto & Co Ltd 表示用フィルムおよび表示方法
JP2009010224A (ja) * 2007-06-28 2009-01-15 Daido Steel Co Ltd 半導体発光素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084692A (ja) * 2010-10-12 2012-04-26 Hitachi Cable Ltd 発光素子

Also Published As

Publication number Publication date
US8212268B2 (en) 2012-07-03
CN102013451A (zh) 2011-04-13
TW201110412A (en) 2011-03-16
US20110057214A1 (en) 2011-03-10

Similar Documents

Publication Publication Date Title
US8258529B2 (en) Light-emitting element and method of making the same
US7564071B2 (en) Semiconductor light emitting device
US7692203B2 (en) Semiconductor light emitting device
US8350277B2 (en) Light emitting element
US8796711B2 (en) Light-emitting element
JP4367393B2 (ja) 透明導電膜を備えた半導体発光素子
JP5304662B2 (ja) 発光素子
US7368759B2 (en) Semiconductor light-emitting device
JP5169012B2 (ja) 半導体発光素子
US7723731B2 (en) Semiconductor light emitting device
JP2011054862A (ja) エピタキシャルウエハ、発光素子、エピタキシャルウエハの製造方法、及び発光素子の製造方法
US20070075321A1 (en) Semiconductor light-emitting device
JP2010278112A (ja) 半導体発光素子
JP2012129357A (ja) 半導体発光素子
JP2009252860A (ja) 半導体発光素子
JP2006261219A (ja) 半導体発光素子
JP2006040998A (ja) 半導体発光素子、半導体発光素子用エピタキシャルウェハ
JP2012084779A (ja) 半導体発光素子
JP5298927B2 (ja) 発光素子
TWI437729B (zh) 發光二極體
JP2011176001A (ja) 発光素子及び発光素子の製造方法
JP2013030606A (ja) 半導体発光素子
JP2012129298A (ja) 半導体発光素子及びその製造方法
JP2012104730A (ja) 半導体発光素子
JP2012069684A (ja) 発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130501

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130625