JP2011047660A - Minute sample stand, substrate used for manufacturing the minute sample stand, method for manufacturing the minute sample stand and analyzing method using the minute sample stand - Google Patents

Minute sample stand, substrate used for manufacturing the minute sample stand, method for manufacturing the minute sample stand and analyzing method using the minute sample stand Download PDF

Info

Publication number
JP2011047660A
JP2011047660A JP2009193980A JP2009193980A JP2011047660A JP 2011047660 A JP2011047660 A JP 2011047660A JP 2009193980 A JP2009193980 A JP 2009193980A JP 2009193980 A JP2009193980 A JP 2009193980A JP 2011047660 A JP2011047660 A JP 2011047660A
Authority
JP
Japan
Prior art keywords
micro sample
micro
base
mounting portion
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009193980A
Other languages
Japanese (ja)
Other versions
JP5666791B2 (en
Inventor
Daisuke Ikeda
大輔 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoi Electronics Co Ltd filed Critical Aoi Electronics Co Ltd
Priority to JP2009193980A priority Critical patent/JP5666791B2/en
Publication of JP2011047660A publication Critical patent/JP2011047660A/en
Application granted granted Critical
Publication of JP5666791B2 publication Critical patent/JP5666791B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Sampling And Sample Adjustment (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a minute sample stand capable of achieving the enhancement of productivity and easy to miniaturize. <P>SOLUTION: The minute sample stand 100 is formed of a silicon semiconductor substrate as a whole and a minute sample loader 20 is formed in the recess 11 of a minute sample stand base 10. Accordingly, the minute sample loader 20 is formed so as to become thinner than the minute sample stand base 10. Since a large number of the minute sample stands 100 can be manufactured from one semiconductor wafer, if separated from the semiconductor wafer, the enhancement of productivity can be achieved, and the miniaturization of the minute sample stand 100 becomes possible. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

この発明は、電子顕微鏡等により分析を行う試料を固定する微小試料台、微小試料台作成用基板、微小試料台の製造方法および微小試料台を用いた分析方法に関する。   The present invention relates to a micro sample table for fixing a sample to be analyzed by an electron microscope or the like, a substrate for preparing a micro sample table, a method for manufacturing a micro sample table, and an analysis method using the micro sample table.

半導体ウエハの上面に形成された半導体素子やディスクリートの半導体デバイスを透過型電子顕微鏡（Transmission Electron Microscope:ＴＥＭ）またはオージェ電子分光法（Auger Electron Spectroscopy：ＡＥＳ）等による分析あるいは観察等の評価は次のようにして行う。半導体素子や半導体デバイス等の分析エリアをエッチング法やＦＩＢ（Focused Ion Beam）により加工して微小試料を形成し、該微小試料を切り取ったうえ、この微小試料よりも大幅に大きい厚さの微小試料台に固定する。次に、微小試料が固定された微小試料台を、上部にガード部が設けられたほぼ半円状のメッシュといわれる試料ホルダに固定したものを準備する。そして、微小試料台を介して微小試料が固定された試料台ホルダをピンセット等により把持して、分析装置のステージに取り付けて分析を行う。   Analysis of semiconductor elements and discrete semiconductor devices formed on the upper surface of a semiconductor wafer by transmission electron microscope (TEM) or Auger Electron Spectroscopy (AES), etc. To do so. The analysis area of a semiconductor element or semiconductor device is processed by an etching method or FIB (Focused Ion Beam) to form a micro sample, the micro sample is cut out, and a micro sample having a significantly larger thickness than the micro sample Secure to the base. Next, there is prepared a sample holder in which a sample holder on which a sample is fixed is fixed to a sample holder called a substantially semicircular mesh having a guard portion on the top. Then, the sample stage holder on which the micro sample is fixed via the micro sample stage is held by tweezers and attached to the stage of the analyzer for analysis.

通常、微小試料台は金属製の基板を用い、試料台ホルダは、シリコン基板や金属製の基板等を用いる。この、微小試料は、例えば、１０μｍ×１０μｍ×１μｍ（厚さ）程度のサイズにしたうえ、微小試料台の側面に固定される。
そして、微小試料台に微小試料を固定した後、Ｇａ＋イオン等の荷電粒子イオンを用いたＦＩＢ法にて微小試料を、一般的には、１００ｎｍ程度の厚さにまで薄片化する。 Usually, a metal substrate is used for the micro sample table, and a silicon substrate, a metal substrate, or the like is used for the sample table holder. The micro sample is, for example, about 10 μm × 10 μm × 1 μm (thickness) and fixed to the side surface of the micro sample table.
Then, after fixing the micro sample on the micro sample stage, the micro sample is generally sliced to a thickness of about 100 nm by the FIB method using charged particle ions such as Ga + ions.

微小試料台または試料台ホルダが金属製の場合、試料固定面の粗さが試料のサイズに対して、凹凸が大きいので、固定した試料の位置を確認するのが困難であり、また、固定した試料が傾くために観察面を正確に位置あわせすることも困難である。
そこで、微小試料台をシリコン基板で形成するようにしたものも知られている（例えば、特許文献１参照）。 When the micro sample stage or the sample stage holder is made of metal, it is difficult to confirm the position of the fixed sample because the roughness of the sample fixing surface is larger than the sample size. Since the sample is inclined, it is difficult to accurately align the observation surface.
Therefore, there is also known one in which a micro sample table is formed of a silicon substrate (see, for example, Patent Document 1).

特開２００８−１８５３３８号公報JP 2008-185338 A

しかし、上記特許文献１に記載された微小試料台は、この微小試料台を支持する試料台ホルダを必要とする。つまり、微小試料台および試料台ホルダを別々に作製したうえ、両者を接着する必要がある。このため、生産性が低く、また、接着する工程を含むため、小型化が困難となる。   However, the micro sample stage described in Patent Document 1 requires a sample stage holder that supports the micro sample stage. That is, it is necessary to produce a micro sample stage and a sample stage holder separately and bond them together. For this reason, productivity is low, and since the process of bonding is included, downsizing becomes difficult.

請求項１に記載の微小試料台は、微小試料搭載部と、前記微小試料搭載部を支持し、分析装置への取付部となる微小試料台基部とを具備し、微小試料搭載部と微小試料台基部とは、
（ｉ）半導体層により一体化されて形成されている、
（ｉｉ）微小試料搭載部と微小試料台基部との間に無機絶縁膜を介在して半導体層により形成されている、
のいずれかの構成を有することを特徴とする。 The micro sample stage according to claim 1 comprises a micro sample mounting part, and a micro sample stage base part that supports the micro sample mounting part and serves as an attachment part to the analyzer. The base is
(I) formed integrally with a semiconductor layer;
(Ii) formed of a semiconductor layer with an inorganic insulating film interposed between the micro sample mounting portion and the micro sample base.
It has the structure in any one of these.

請求項１０に記載の微小試料台作成用基板は、それぞれが微小試料搭載部と微小試料台基部を有する多数の微小試料台を有する半導体ウエハまたはＳＯＩウエハであり、半導体ウエハまたはＳＯＩウエハにおける微小試料台の周囲を、連結部を残して厚さ方向に切り欠いた貫通溝を有することを特徴とする。   The substrate for creating a micro sample stage according to claim 10 is a semiconductor wafer or SOI wafer having a large number of micro sample stages each having a micro sample mounting part and a micro sample stage base, and the micro sample in the semiconductor wafer or SOI wafer. It has a through-groove that is cut out in the thickness direction around the base, leaving a connecting portion.

請求項１４に記載の微小試料台の製造方法は、半導体基板の一面に無機材料からなる微小試料搭載部上面形成用薄膜を形成する工程と、半導体基板の他面に、無機材料からなる微小試料搭載部形成用薄膜を形成する工程と、微小試料搭載部上面形成用薄膜および微小試料搭載部形成用薄膜を含む微小試料台の形成領域の外周における半導体基板を除去して貫通溝を設け、貫通溝の周囲における半導体基板に連結部で連結されるように微小試料台の外形を形成する工程と、微小試料搭載部上面形成用薄膜および微小試料搭載部形成用薄膜を除去する工程と、微小試料搭載部上面形成用薄膜下および微小試料搭載部形成用薄膜下の半導体基板を除去して微小試料台搭載部および微小試料台基部を形成する工程と、連結部で連結された微小試料台を半導体基板から分離する工程と、を具備することを特徴とする。   The method of manufacturing a micro sample stage according to claim 14 includes a step of forming a thin film for forming an upper surface of a micro sample mounting portion made of an inorganic material on one surface of a semiconductor substrate, and a micro sample made of an inorganic material on the other surface of the semiconductor substrate. A step of forming a thin film for forming a mounting portion, and removing a semiconductor substrate on the outer periphery of the formation region of the micro sample stage including the thin film for forming the upper surface of the micro sample mounting portion and the thin film for forming the micro sample mounting portion, providing a through groove and penetrating Forming the outer shape of the micro sample stage so as to be connected to the semiconductor substrate around the groove by the connecting portion, removing the thin film for forming the upper surface of the micro sample mounting portion and the thin film for forming the micro sample mounting portion; Removing the semiconductor substrate under the thin film for forming the top surface of the mounting portion and the thin film for forming the micro sample mounting portion to form a micro sample base mounting portion and a micro sample base, and a micro sample base connected by the connecting portion. Characterized by comprising the step of separating from the conductive substrate.

請求項１７に記載の微小試料台の製造方法は、第１の半導体層と、第２の半導体層と、第１の半導体層と第２の半導体層の間に設けられた無機絶縁膜を有する微小試料台形成用基板を準備する工程と、第１の半導体層の一部を除去して微小試料搭載部を形成する工程と、第２の半導体層の一部を除去して開口部を含む微小試料台基部の外形を形成する工程と、無機絶縁膜を除去して、微小試料台基部の開口部に対応して微小試料搭載部が形成された微小試料台を得る工程と、の各工程を含むことを特徴とする。   The method for manufacturing a micro sample stage according to claim 17 includes a first semiconductor layer, a second semiconductor layer, and an inorganic insulating film provided between the first semiconductor layer and the second semiconductor layer. Including a step of preparing a microsample table forming substrate, a step of removing a part of the first semiconductor layer to form a microsample mounting portion, and a part of the second semiconductor layer being removed to include an opening. Each step of forming the outer shape of the micro sample table base and removing the inorganic insulating film to obtain a micro sample table in which the micro sample mounting part is formed corresponding to the opening of the micro sample table base It is characterized by including.

請求項２０に記載の微小試料台を用いた分析方法は、微小試料搭載部および微小試料台基部を有する微小試料台を準備し、微小試料台の前記微小試料搭載部に微小試料を固定し、微小試料が固定された微小試料台を、直接、分析用装置の分析ステージに取り付ける微小試料台の分析方法であって、微小試料搭載部と微小試料台基部とは、
（ｉ）半導体層により一体化されて形成されている、
（ｉｉ）微小試料搭載部と小試料台基部との間に無機絶縁膜を介在して半導体層により形成されている、
のいずれかの構成を有することを特徴とする。 The analysis method using the micro sample stage according to claim 20 is prepared by preparing a micro sample stage having a micro sample mounting part and a micro sample stage base, fixing the micro sample to the micro sample mounting part of the micro sample stage, A method for analyzing a micro sample table, in which a micro sample table to which a micro sample is fixed is directly attached to an analysis stage of an analysis device, wherein the micro sample mounting unit and the micro sample table base are:
(I) formed integrally with a semiconductor layer;
(Ii) formed of a semiconductor layer with an inorganic insulating film interposed between the micro sample mounting portion and the small sample base.
It has the structure in any one of these.

この発明によれば、微小試料搭載部と、微小試料搭載部を支持し、分析装置への取付部となる微小試料台基部とを半導体層により形成するので、生産性の向上を図ることができる。また、小型化が可能となる。   According to this invention, the micro sample mounting part and the micro sample base that supports the micro sample mounting part and serves as the mounting part to the analyzer are formed by the semiconductor layer, so that productivity can be improved. . Further, the size can be reduced.

この発明の微小試料台の一例としての実施形態１に関する外観拡大斜視図。The external appearance expansion perspective view regarding Embodiment 1 as an example of the micro sample stand of this invention. （ａ）および（ｂ）は、図１の微小試料台の製造方法を説明するための所定の工程における拡大断面図（図９における領域ＡのＩＩ−ＩＩ線切断断面図）および拡大平面図。(A) And (b) is the expanded sectional view (II-II line cutting sectional view of the area | region A in FIG. 9) and the enlarged plan view in the predetermined | prescribed process for demonstrating the manufacturing method of the micro sample stand of FIG. （ａ）および（ｂ）は、図２に続く工程を説明するため拡大断面図（図９における領域ＡのＩＩ−ＩＩ線切断断面図）および拡大平面図。(A) And (b) is an expanded sectional view (II-II sectional view taken on the line A in FIG. 9) and an enlarged plan view for demonstrating the process following FIG. （ａ）および（ｂ）は、図３に続く工程を説明するため拡大断面図（図９における領域ＡのＩＩ−ＩＩ線切断断面図）および拡大平面図。(A) And (b) is an expanded sectional view (II-II line cutting sectional view of the area | region A in FIG. 9) and an enlarged plan view for demonstrating the process following FIG. （ａ）および（ｂ）は、図４に続く工程を説明するため拡大断面図（図９における領域ＡのＶＩＩＩ−ＶＩＩＩ線切断断面図）および拡大平面図。(A) And (b) is an expanded sectional view (VIII-VIII sectional view taken on the line A in FIG. 9) and an enlarged plan view for demonstrating the process following FIG. （ａ）および（ｂ）は、図５に続く工程を説明するため拡大断面図（図９における領域ＡのＶＩＩＩ−ＶＩＩＩ線切断断面図）および拡大平面図。(A) And (b) is an expanded sectional view (VIII-VIII sectional view taken on the line VIII-VIII in FIG. 9) and an enlarged plan view for demonstrating the process following FIG. （ａ）および（ｂ）は、図６に続く工程を説明するため拡大断面図（図９における領域ＡのＶＩＩＩ−ＶＩＩＩ線切断断面図）および拡大平面図。(A) And (b) is an expanded sectional view (VIII-VIII sectional view taken on the line VIII-VIII in FIG. 9) and an enlarged plan view for demonstrating the process following FIG. （ａ）および（ｂ）は、図７に続く工程を説明するため拡大断面図（図９における領域ＡのＶＩＩＩ−ＶＩＩＩ線切断断面図）および拡大平面図。(A) And (b) is an expanded sectional view (VIII-VIII sectional view taken on the line A in FIG. 9) and an enlarged plan view for demonstrating the process following FIG. 図１に示す微小試料台を半導体ウエハから分離する直前の状態を示す平面図。The top view which shows the state just before isolate | separating the micro sample stand shown in FIG. 1 from a semiconductor wafer. この発明の微小試料台の実施形態２に関する外観拡大斜視図。The external appearance expansion perspective view regarding Embodiment 2 of the micro sample stand of this invention. 図１０に示す微小試料台を半導体ウエハから分離する直前の状態を示す平面図。The top view which shows the state just before isolate | separating the micro sample stand shown in FIG. 10 from a semiconductor wafer. （ａ）および（ｂ）は、図１０の微小試料台の製造方法を説明するための所定の工程における拡大断面図（図１１における領域ＡのＸＩＩＩ−ＸＩＩＩ線切断断面図）および拡大平面図。(A) And (b) is the expanded sectional view in the predetermined process for demonstrating the manufacturing method of the micro sample stand of FIG. 10 (XIII-XIII sectional view taken on the line A in FIG. 11), and an enlarged plan view. （ａ）および（ｂ）は、図１２に続く工程を説明するため拡大断面図（図１１における領域ＡのＸＩＩＩ−ＸＩＩＩ線切断断面図）および拡大平面図。(A) And (b) is an expanded sectional view (XIII-XIII sectional view taken on the line AIII in FIG. 11) and an enlarged plan view for demonstrating the process following FIG. この発明の微小試料台の実施形態３に関する外観拡大斜視図。The external appearance expansion perspective view regarding Embodiment 3 of the micro sample stand of this invention. （ａ）および（ｂ）は、図１４の微小試料台の製造方法を説明するための所定の工程における拡大断面図（図１５（ｂ）のＡ−Ａ線切断断面図）および拡大平面図。(A) And (b) is the expanded sectional view in the predetermined process for demonstrating the manufacturing method of the micro sample stand of FIG. 14 (the AA cut sectional view of FIG.15 (b)), and an enlarged plan view. （ａ）および（ｂ）は、図１５に続く工程を説明するため拡大断面図および拡大平面図。(A) And (b) is an expanded sectional view and an enlarged plan view for demonstrating the process following FIG. （ａ）および（ｂ）は、図１６に続く工程を説明するため拡大断面図および拡大平面図。(A) And (b) is an expanded sectional view and an enlarged plan view for demonstrating the process following FIG. （ａ）および（ｂ）は、図１７に続く工程を説明するため拡大断面図および拡大平面図。(A) And (b) is an expanded sectional view and an enlarged plan view for demonstrating the process following FIG. （ａ）および（ｂ）は、図１８に続く工程を説明するため拡大断面図および拡大平面図。(A) And (b) is an expanded sectional view and an enlarged plan view for demonstrating the process following FIG. （ａ）および（ｂ）は、図１９に続く工程を説明するため拡大断面図）および拡大平面図。(A) And (b) is an expanded sectional view for demonstrating the process following FIG. 19, and an enlarged plan view. （ａ）および（ｂ）は、図２０に続く工程を説明するため拡大断面図および拡大平面図。(A) And (b) is an expanded sectional view and an enlarged plan view for demonstrating the process following FIG. この発明の微小試料台に微小試料を固定する方法を説明するための外観拡大斜視図。The external appearance expansion perspective view for demonstrating the method to fix a micro sample to the micro sample stand of this invention. 図２２に続く工程を説明するための外観拡大斜視図。The external appearance expansion perspective view for demonstrating the process following FIG. 実施形態１および実施形態２に示す試料台に微小試料を固定した状態を示す第一の例の概要側面図。FIG. 4 is a schematic side view of a first example showing a state in which a micro sample is fixed to the sample stage shown in the first and second embodiments. 実施形態１および実施形態２に示す試料台に微小試料を固定した状態を示す第二の例の概要側面図。FIG. 6 is a schematic side view of a second example showing a state in which a micro sample is fixed to the sample stage shown in the first and second embodiments. 実施形態３に示す試料台に微小試料を固定した状態を示す第一の例を示す概要側面図。FIG. 5 is a schematic side view showing a first example showing a state in which a micro sample is fixed to a sample stage shown in Embodiment 3. 実施形態３に示す試料台に微小試料を固定した状態を示す第二の例を示す概要側面図。FIG. 9 is a schematic side view showing a second example showing a state in which a micro sample is fixed to the sample stage shown in the third embodiment. 実施形態３に示す試料台に微小試料を固定した状態を示す第三の例を示す概要側面図。FIG. 6 is a schematic side view showing a third example showing a state in which a micro sample is fixed to the sample stage shown in the third embodiment.

（実施形態１）
以下、この発明の微小試料台の一例に関する実施形態１について説明する。
図１はこの発明の微小試料台の拡大斜視図である。
微小試料台１００は、全体がシリコン基板等の半導体基板からなり、微小試料台基部１０および微小試料搭載部２０を有する。微小試料台基部１０は、平面視で、平坦な上面１３と、中心角が半円（中心角１８０度）より大きい直径２〜４ｍｍの扇形の円弧状の外形部を有している。微小試料台基部１０の中央の上方側には平面視で矩形形状の凹部１１が形成されている。凹部１１は、下面１１ａと一対の側面１１ｂとを有し、下面１１ａの対向側は開放されている。下面１１ａおよび一対の側面１１ｂは一面１０ａから対向面(裏面)側に向かって凹部１１が小さくなる方向に傾斜する傾斜面となっている。後述する如く、傾斜面はシリコン基板の（１１１）面である。 (Embodiment 1)
Hereinafter, Embodiment 1 regarding an example of the micro sample stand of this invention is described.
FIG. 1 is an enlarged perspective view of a micro sample table according to the present invention.
The micro sample stage 100 is entirely made of a semiconductor substrate such as a silicon substrate, and has a micro sample base 10 and a micro sample mounting part 20. The micro sample base 10 has a flat upper surface 13 and a fan-shaped arc-shaped outer portion having a diameter of 2 to 4 mm larger than a semicircle (center angle 180 degrees) in plan view. A concave portion 11 having a rectangular shape in plan view is formed on the upper side of the center of the micro sample base 10. The recess 11 has a lower surface 11a and a pair of side surfaces 11b, and the opposite side of the lower surface 11a is open. The lower surface 11a and the pair of side surfaces 11b are inclined surfaces that are inclined in a direction in which the concave portion 11 becomes smaller from the one surface 10a toward the opposing surface (back surface) side. As will be described later, the inclined surface is the (111) surface of the silicon substrate.

微小試料台基部１０の下部には矩形状の小さな溝１２が形成されている。凹部１１および溝１２は、扇形の円弧状の中心線上に位置している。この溝１２は、詳細は後述するが、半導体ウエハから各微小試料台１００を分離する際、分離を容易にするために形成されたものである。   A small rectangular groove 12 is formed in the lower part of the micro sample base 10. The recess 11 and the groove 12 are located on a fan-shaped arc-shaped center line. Although details will be described later, the groove 12 is formed to facilitate separation when the micro sample stage 100 is separated from the semiconductor wafer.

微小試料搭載部２０は、微小試料台基部１０の凹部１１内に形成されている。微小試料搭載部２０は上面２１および一側面２２を有する。微小試料搭載部２０の上面２１は、微小試料台基部１０の上面１３よりも低い位置にある。換言すれば、微小試料台基部１０の上面１３は微小試料搭載部２０の上面２１よりも突き出して形成されている。このため、微小試料台基部１０の上面１３は、微小試料搭載部２０に固定された微小試料を分析する作業において、微小試料に分析装置等が衝突するのを防止し、また、微小試料台１００が落下した場合に微小試料をガードする。すなわち、微小試料台基部１０の微小試料搭載部２０よりも高い部分はガード部となっている。   The micro sample mounting portion 20 is formed in the concave portion 11 of the micro sample base 10. The micro sample mounting portion 20 has an upper surface 21 and one side surface 22. The upper surface 21 of the micro sample mounting part 20 is located at a position lower than the upper surface 13 of the micro sample base 10. In other words, the upper surface 13 of the micro sample base 10 is formed so as to protrude from the upper surface 21 of the micro sample mounting unit 20. For this reason, the upper surface 13 of the micro sample base 10 prevents the analysis device or the like from colliding with the micro sample in the operation of analyzing the micro sample fixed to the micro sample mounting unit 20. Guards the small sample when the drops. That is, the part higher than the micro sample mounting part 20 of the micro sample base 10 is a guard part.

微小試料搭載部２０の一側面２２は、微小試料台基部１０の凹部１１内に位置し、この一側面２２の対向面(裏面)は微小試料台基部１０の対向面（裏面）と面一となっている。限定する意味ではないが、微小試料搭載部２０の厚さｔは、例えば、数μｍ以下である。   One side surface 22 of the micro sample mounting part 20 is located in the recess 11 of the micro sample base 10, and the opposing surface (back surface) of the one side 22 is flush with the opposing surface (back surface) of the micro sample base 10. It has become. Although not limiting, the thickness t of the micro sample mounting portion 20 is, for example, several μm or less.

通常、微小試料は、微小試料台１００に固定する前には、５μｍ程度の厚さを有しており、微小試料台に固定した後、Ｇａ＋ビーム等の荷電粒子ビームを照射して、０．１μｍ程度の厚さにする薄片化処理を行う。この際、微小試料搭載部がスパッタされて微小試料の表面に異物として付着して、分析をする際のバックグラウンドノイズとなる。しかし、この発明では、微小試料搭載部２０が大変薄いので、微小試料に付着する異物の量を大幅に抑止することができる。 Usually, the micro sample has a thickness of about 5 μm before being fixed to the micro sample table 100. After fixing to the micro sample table, the sample is irradiated with a charged particle beam such as a Ga + beam and the like. .Thinning processing is performed to a thickness of about 1 μm. At this time, the micro sample mounting portion is sputtered and adheres to the surface of the micro sample as a foreign substance, which becomes background noise during analysis. However, in the present invention, since the minute sample mounting portion 20 is very thin, the amount of foreign matter adhering to the minute sample can be greatly suppressed.

合わせて、本発明の微小試料台では、以下に説明するように、微小試料搭載部２０および微小試料台基部１０を含む微小試料台１００全体が半導体基板をフォトリソグラフィ法で形成される。フォトリソグラフィ法により形成したパターンは直線性が高く、エッジ部にも殆ど凹凸が形成されない。このため、微小試料搭載部２０に固定された微小試料がエッジによって固定した位置で傾斜したり、固定時に位置がずれたり、あるいはエッジのために観難くなったりすることがない。
すなわち、微小試料の取付および位置の確認が容易である、という効果を奏することができる。 In addition, in the micro sample table of the present invention, as described below, the entire micro sample table 100 including the micro sample mounting unit 20 and the micro sample table base 10 is formed by a photolithography method. A pattern formed by the photolithography method has high linearity, and almost no unevenness is formed on the edge portion. For this reason, the micro sample fixed to the micro sample mounting portion 20 is not inclined at the position fixed by the edge, the position is not shifted at the time of fixing, or it is difficult to view due to the edge.
That is, the effect that it is easy to attach and position the minute sample can be achieved.

そして、この微小試料台は、微小試料を固定した状態で、直接、分析装置等による評価のために、直接、評価装置のステージ上に取り付けられる。この点で、本発明の微小試料台は、微小試料台を微小試料台ホルダに固定した上、分析装置等のステージ上に取り付ける従来のものとは全く相違する。
このように、本発明の微小試料台は、従来のものと異なり、単一のディスクリート部材として構成され、それゆえに、微小試料を微小試料台ホルダに固定する作業がないので、きわめて効率的に生産をすることが可能であり、また、コスト的なメリットを得ることもできる。 And this micro sample stand is directly attached on the stage of an evaluation apparatus for the evaluation by an analyzer etc. in the state which fixed the micro sample. In this respect, the micro sample table of the present invention is completely different from a conventional sample sample mounted on a stage such as an analyzer while the micro sample table is fixed to the micro sample table holder.
Thus, unlike the conventional one, the micro sample stage of the present invention is configured as a single discrete member, and therefore, there is no work of fixing the micro sample to the micro sample stage holder, so that it can be produced very efficiently. It is also possible to obtain a cost advantage.

図９は、シリコン基板からなる半導体ウエハ１に本発明の微小試料台１００が多数形成された状態を示す平面図であり、各微小試料台１００を半導体ウエハ１から分離する直前の状態を示す。半導体ウエハ１から分離する直前の各微小試料台１００は、その周囲が半導体ウエハ１に形成された貫通溝２により該半導体ウエハ１の周囲の領域と分離されており、それぞれ、１箇所の連結部３によってのみ、半導体ウエハ１に連結されている。   FIG. 9 is a plan view showing a state in which a large number of micro sample tables 100 according to the present invention are formed on a semiconductor wafer 1 made of a silicon substrate, and shows a state immediately before the micro sample tables 100 are separated from the semiconductor wafer 1. Each micro sample table 100 immediately before being separated from the semiconductor wafer 1 is separated from the area around the semiconductor wafer 1 by a through groove 2 formed in the semiconductor wafer 1, and each has a connecting portion. 3 is connected to the semiconductor wafer 1 only.

半導体ウエハから分離する前の各微小試料台１００は、それぞれ、左右２個を一対として配列されており、各一対の微小試料台１００は、貫通溝２の中心線、換言すれば、一対の微小試料台基部１０の上面１３間の中間線、を対称軸とする線対称に形成されている。
半導体ウエハ１は、上面が（１００）面であり、（１１０）面のフラット面４を有しており、各一対の微小試料台１００は、フラット面４に対して平行または垂直に配列されている。
次に、図１に図示された微小試料台１００を製造する方法の一例を図２乃至図８を参照して説明する。 Each of the micro sample tables 100 before being separated from the semiconductor wafer is arranged as a pair of two on the left and right sides, and each pair of micro sample tables 100 is a center line of the through groove 2, in other words, a pair of micro sample tables 100. It is formed in line symmetry with an intermediate line between the upper surfaces 13 of the sample base 10 as the symmetry axis.
The semiconductor wafer 1 has an upper surface of (100) and a flat surface 4 of (110), and each pair of micro sample tables 100 is arranged in parallel or perpendicular to the flat surface 4. Yes.
Next, an example of a method for manufacturing the micro sample table 100 shown in FIG. 1 will be described with reference to FIGS.

図２〜図８の各図において、（ａ）は図９において二点鎖線で囲んだ領域ＡのＶＩＩＩ−ＶＩＩＩ線切断拡大断面図であり、（ｂ）は図９において二点鎖線で囲んだ領域Ａ近傍の拡大平面図である。
先ず、半導体ウエハ（以下、半導体基板という）１の表面全面および裏面全面に窒化シリコン等の無機材料からなる薄膜３１をＣＶＤ（Chemical Vapor Deposition）法により成膜する。 2 to 8, (a) is an enlarged sectional view taken along the line VIII-VIII of the region A surrounded by a two-dot chain line in FIG. 9, and (b) is surrounded by a two-dot chain line in FIG. 9. FIG. 3 is an enlarged plan view near a region A.
First, a thin film 31 made of an inorganic material such as silicon nitride is formed on the entire front surface and back surface of a semiconductor wafer (hereinafter referred to as a semiconductor substrate) 1 by a CVD (Chemical Vapor Deposition) method.

次に、半導体基板１の表面に形成された薄膜３１上の全面にフォトレジストを塗布し、露光用マスクを介して露光し、その後、現像を行って、第１のフォトレジストパターンを形成する。なお、フォトレジストの塗布からフォトレジストパターンを形成するまでの方法はフォトリソグラフ法として知られているものであり、以下、単にフォトリソグラフ法と記載して、その説明を、適宜、省略する。   Next, a photoresist is applied to the entire surface of the thin film 31 formed on the surface of the semiconductor substrate 1, exposed through an exposure mask, and then developed to form a first photoresist pattern. The method from the application of the photoresist to the formation of the photoresist pattern is known as a photolithographic method. Hereinafter, the method will be simply referred to as a photolithographic method, and the description thereof will be omitted as appropriate.

次に、第１のフォトレジストパターンをマスクとして、Ｃ２Ｆ６を主ガスとするＲＩＥ（Reactive Ion Etching）法により、第１のフォトレジストパターンの周囲の薄膜を除去し、第１のフォトレジストパターン下に第１の基板エッチング用薄膜（微小試料搭載部上面形成用薄膜）５１を形成する。この後、第１のフォトレジストパターンを剥離する。この状態を図２（ａ）および図２（ｂ）に示す。
第１のフォトレジストパターン除去は、例えば、酸素ガスを含むＲＩＥ法を用いる。 Next, by using the first photoresist pattern as a mask, the thin film around the first photoresist pattern is removed by RIE (Reactive Ion Etching) method using C 2 F 6 as a main gas, and the first photoresist pattern is removed. A first substrate etching thin film (micro sample mounting portion upper surface forming thin film) 51 is formed under the pattern. Thereafter, the first photoresist pattern is peeled off. This state is shown in FIGS. 2 (a) and 2 (b).
For removing the first photoresist pattern, for example, an RIE method containing oxygen gas is used.

次に、半導体基板１の他面側に形成された窒化シリコン等の無機材料からなる薄膜３１上に、フォトリソグラフ法により第２のフォトレジスパターンを形成する。そして、この第２のフォトレジストパターンをマスクとして薄膜３１をパターニングして第２の基板エッチング用薄膜（微小試料搭載部形成用薄膜）５２を形成し、第２のフォトレジスパターンを剥離する。第２のフォトレジストパターン除去は、例えば、酸素ガスを含むＲＩＥ法を用いる。この状態を図３（ａ）および図３（ｂ）に示す。   Next, a second photoresist pattern is formed by photolithography on the thin film 31 made of an inorganic material such as silicon nitride formed on the other surface side of the semiconductor substrate 1. Then, the thin film 31 is patterned using the second photoresist pattern as a mask to form a second substrate etching thin film (thin sample mounting portion forming thin film) 52, and the second photoresist pattern is peeled off. For the second photoresist pattern removal, for example, an RIE method containing oxygen gas is used. This state is shown in FIGS. 3 (a) and 3 (b).

図３（ｂ）に図示されるように、第２の基板エッチング用薄膜５２は、第１の基板エッチング用薄膜５１と重合する部分と重合しない部分とを有する。第２の基板エッチング用薄膜５２の第１の基板エッチング用薄膜５１と重合しない部分は半円形形状を有し、重合する部分は、半円形形状部分の直径と同一の幅を有する矩形形状を有する。また、第２の基板エッチング用薄膜５２の幅は、第１の基板エッチング用薄膜５１の幅よりも小さい。   As shown in FIG. 3B, the second substrate etching thin film 52 has a portion that overlaps with the first substrate etching thin film 51 and a portion that does not overlap. The portion of the second substrate etching thin film 52 that does not overlap with the first substrate etching thin film 51 has a semicircular shape, and the overlapping portion has a rectangular shape having the same width as the diameter of the semicircular shape portion. . The width of the second substrate etching thin film 52 is smaller than the width of the first substrate etching thin film 51.

次に、半導体基板１の第１の基板エッチング用薄膜５１が形成された面全体に外形用フォトレジストを形成し、フォトリソグラフィ法により、図９に図示されている、貫通溝２が形成される領域が除去された形状を有する外形用フォトレジストパターン４３を形成する。つまり、半導体基板１の第１の基板エッチング用薄膜５１が形成された面に形成される外形用フォトレジストパターン４３は、貫通溝２に対応する部分が除去され、微小試料台１００、連結部３およびその周囲の半導体基板１の領域を覆う形状を有する。この場合、図４（ａ）および図４（ｂ）に図示されるように、第１の基板エッチング用薄膜５１の幅ｗは、外形用フォトレジストパターン４３における微小試料台１００の上面１３の間隔ｄよりも大きい寸法とされている。   Next, an outer shape photoresist is formed on the entire surface of the semiconductor substrate 1 on which the first substrate etching thin film 51 is formed, and the through groove 2 illustrated in FIG. 9 is formed by photolithography. An external photoresist pattern 43 having a shape from which the region has been removed is formed. That is, the outer photoresist pattern 43 formed on the surface of the semiconductor substrate 1 on which the first substrate etching thin film 51 is formed is removed at portions corresponding to the through-grooves 2, and the micro sample table 100 and the connecting portion 3 are removed. And the shape which covers the area | region of the semiconductor substrate 1 of the circumference | surroundings. In this case, as shown in FIGS. 4A and 4B, the width w of the first substrate etching thin film 51 is the distance between the upper surface 13 of the micro sample stage 100 in the photoresist pattern 43 for outer shape. The dimension is larger than d.

そして、外形用フォトレジストパターン４３をマスクとして、ＩＣＰ（Inductively Coupled Plasma）−ＲＩＥ法により半導体基板１を除去し、連結部３で周囲の半導体基板１と連結された微小試料台基部１０の外形を形成する。但し、この時点では、各微小試料台基部１０は、対となる微小試料台基部１０の上面１３の間に形成された第１の基板エッチング用薄膜５１下では連結されている。また、微小試料台基部１０の凹部１１は未だ形成されていない。
そして、酸素ガスを用いたＲＩＥ法により外形用フォトレジストパターン４３を除去する。この状態を図４（ａ）および図４（ｂ）に示す。 Then, the semiconductor substrate 1 is removed by an ICP (Inductively Coupled Plasma) -RIE method using the outer photoresist pattern 43 as a mask, and the outer shape of the micro sample base 10 connected to the surrounding semiconductor substrate 1 by the connecting portion 3 is obtained. Form. However, at this time, each micro sample base 10 is connected under the first substrate etching thin film 51 formed between the upper surfaces 13 of the pair of micro sample bases 10. Further, the recess 11 of the micro sample base 10 is not yet formed.
Then, the outer photoresist pattern 43 is removed by RIE using oxygen gas. This state is shown in FIGS. 4 (a) and 4 (b).

次に、熱酸化炉に収容して熱酸化を行い、図５（ａ）および図５（ｂ）に図示される如く、半導体基板１における、第１の基板エッチング用薄膜５１および第２の基板エッチング用薄膜５２に覆われた領域以外の領域全てに酸化シリコン膜からなるエッチングストッパ５３を形成する。   Next, the first substrate etching thin film 51 and the second substrate in the semiconductor substrate 1 are housed in a thermal oxidation furnace and subjected to thermal oxidation, as shown in FIGS. 5 (a) and 5 (b). An etching stopper 53 made of a silicon oxide film is formed in all regions other than the region covered with the etching thin film 52.

次に、Ｃ２Ｆ６を主ガスとするＲＩＥ法により、半導体基板１の表面および裏面に形成された第１の基板エッチング用薄膜５１および第２の基板エッチング用薄膜５２を剥離する。この状態を図６（ａ）および図６（ｂ）に示す。図６（ａ）に図示されるように、第１の基板エッチング用薄膜５１および第２の基板エッチング用薄膜５２下の半導体基板１の領域が露出される。 Next, the first substrate etching thin film 51 and the second substrate etching thin film 52 formed on the front surface and the back surface of the semiconductor substrate 1 are peeled off by RIE using C 2 F 6 as a main gas. This state is shown in FIGS. 6 (a) and 6 (b). As shown in FIG. 6A, the region of the semiconductor substrate 1 under the first substrate etching thin film 51 and the second substrate etching thin film 52 is exposed.

この状態で、例えば、水酸化カリウム（ＫＯＨ）の２０〜３０重量％水溶液中に浸漬し、半導体基板１の露出部をウエットエッチングする。このエッチングは、（１１１）面が残存する異方性エッチングである。
ここで、（１１１）面は、（１１０）面と平行または垂直な辺を有し、ｚ軸（図９において紙面と垂直な方向）と交差する方向に傾斜する傾斜面となる面である。各微小試料基部１０は、（１１０）面に対し、平行または垂直な方向に配列され、第２の基板エッチング用薄膜５２は、平面視で半円形状であるので、半導体基板１のエッチングはフラット面４と垂直方向および平行方向に拡大して進行する。 In this state, for example, it is immersed in a 20 to 30% by weight aqueous solution of potassium hydroxide (KOH), and the exposed portion of the semiconductor substrate 1 is wet-etched. This etching is anisotropic etching in which the (111) plane remains.
Here, the (111) plane is a plane that has a side that is parallel or perpendicular to the (110) plane and that is inclined in a direction that intersects the z-axis (the direction perpendicular to the paper surface in FIG. 9). The micro sample bases 10 are arranged in a direction parallel or perpendicular to the (110) plane, and the second substrate etching thin film 52 has a semicircular shape in plan view, so that the etching of the semiconductor substrate 1 is flat. It progresses by expanding in a direction perpendicular to and parallel to the surface 4.

この場合、図１に示す如く、微小試料台基部１０の凹部１１の下面１１ａおよび一対の側面１１ｂは（１１１）面に平行または垂直であることから、半導体基板１のウエットエッチングは下面１１ａおよび一対の側面１１ｂを一面１０ａ側から対向面側に向けて内側に傾斜する斜面を形成するように進行する。ウエットエッチングは、半導体基板１の表面側および裏面側から進行するので、半導体基板１は、図７（ａ）および図７（ｂ）に図示されるように、凹部１１および微小試料搭載部２０を形成するようにエッチングされる。   In this case, as shown in FIG. 1, since the lower surface 11a of the recess 11 and the pair of side surfaces 11b of the micro sample base 10 are parallel or perpendicular to the (111) plane, the wet etching of the semiconductor substrate 1 is performed on the lower surface 11a and the pair of side surfaces 11b. The side surface 11b of the surface proceeds from the one surface 10a side toward the opposing surface side so as to form a slope inclined inward. Since the wet etching proceeds from the front surface side and the back surface side of the semiconductor substrate 1, the semiconductor substrate 1 includes the recess 11 and the micro sample mounting portion 20 as shown in FIGS. 7 (a) and 7 (b). Etched to form.

これにより、各一対の微小試料台基部１０間の半導体基板１の部分が除去され、各微小試料台基部１０は連結部３のみで半導体基板１に連結された状態となる。また、第１の基板エッチング用薄膜５１の幅ｗは、一対となる微小試料台１００を形成するための外形用フォトレジストパターン４３の間隔ｄよりも大きく形成されているので、微小試料台基部１０の上面１３ａは微小試料搭載部２０の上面２１よりも突き出して形成される。
微小試料搭載部２０の厚さｔは、ウエットエッチング液のエッチング速度に応じて適切に決定することができる。因みに、水酸化カリウム（ＫＯＨ）の２０〜３０重量％水溶液のエッチング速度は０．５〜１．０μｍ／分である。
なお、第２の基板エッチング用薄膜５２は、平面視で円弧状でなく、方形としてもよく、この場合も、異方性エッチングは、フラット面４と垂直方向および平行方向に拡大して進行する。 As a result, the portion of the semiconductor substrate 1 between each pair of micro sample bases 10 is removed, and each micro sample base 10 is connected to the semiconductor substrate 1 only by the connecting part 3. Further, since the width w of the first substrate etching thin film 51 is formed to be larger than the interval d of the outer-form photoresist pattern 43 for forming the pair of micro sample tables 100, the micro sample table base 10. The upper surface 13 a is formed so as to protrude from the upper surface 21 of the minute sample mounting portion 20.
The thickness t of the micro sample mounting portion 20 can be appropriately determined according to the etching rate of the wet etching solution. Incidentally, the etching rate of a 20-30 wt% aqueous solution of potassium hydroxide (KOH) is 0.5-1.0 μm / min.
The second substrate etching thin film 52 may be rectangular instead of arcuate in plan view. In this case as well, anisotropic etching proceeds in a direction perpendicular to and parallel to the flat surface 4. .

次に、リンスをし、さらに、バッファード弗酸（ＢＨＦ）により酸化シリコン膜からなるエッチングストッパ５３を除去する。これにより、図８（ａ）および図８（ｂ）に図示されるようにと、微小試料搭載部２０の上面２１が表出する。   Next, rinsing is performed, and the etching stopper 53 made of a silicon oxide film is removed with buffered hydrofluoric acid (BHF). As a result, as shown in FIGS. 8A and 8B, the upper surface 21 of the micro sample mounting portion 20 is exposed.

この後、リンス、乾燥を行い、各微小試料台基部１０の連結部３をエッチング等適宜な方法で切断または除去することにより、図１に示す微小試料台１００が、同時に多数個得られる。   Thereafter, rinsing and drying are performed, and the connecting portion 3 of each micro sample base 10 is cut or removed by an appropriate method such as etching, whereby a large number of micro sample bases 100 shown in FIG. 1 are obtained simultaneously.

以上の通り、この発明においては、微小試料搭載部２０および微小試料台基部１０を有する微小試料台１００を、１枚の半導体ウエハから作製する。半導体ウエハから分離すると微小試料台が製作されるので、生産性の向上を図ることができる。また、小型化が可能となる。半導体ウエハは凹凸が小さく、換言すれば、平坦性が高いので、高精細な加工をすることができる。このため、微小試料搭載部２０に固定した微小試料にイオンビームを照射して薄片化処理を行う際に、微小試料搭載部がスパッタされることにより微小試料の表面に付着する異物の量を大幅に抑止することができる。
また、微小試料が固定される箇所を含む微小試料搭載部２０の表面全体の平坦性が高いので、微小試料搭載部２０に固定された微小試料の位置の確認が容易である。これと共に、微小試料台に固定された微小試料の傾きが殆ど無く、分析装置による観察面の位置合わせが容易である、という効果を奏することができる。 As described above, in the present invention, the micro sample stage 100 having the micro sample mounting part 20 and the micro sample base 10 is manufactured from one semiconductor wafer. Since a micro sample stage is manufactured when it is separated from the semiconductor wafer, productivity can be improved. Further, the size can be reduced. Since the semiconductor wafer has small irregularities, in other words, high flatness, high-definition processing can be performed. For this reason, when performing thinning treatment by irradiating a micro sample fixed to the micro sample mounting portion 20 with an ion beam, the amount of foreign matter adhering to the surface of the micro sample is greatly increased by sputtering the micro sample mounting portion. Can be deterred.
In addition, since the flatness of the entire surface of the micro sample mounting portion 20 including the portion where the micro sample is fixed is high, the position of the micro sample fixed to the micro sample mounting portion 20 can be easily confirmed. At the same time, there can be obtained an effect that there is almost no inclination of the micro sample fixed to the micro sample stage, and the alignment of the observation surface by the analyzer is easy.

本発明の微小試料台１００は、１枚の半導体ウエハから作製されるので、生産性が高い。この場合、微小試料台基部１０を扇形形状とし、且つ、微小試料をガードするガード部を設けたので、直接、分析装置等のステージに取り付けることができる。このことによっても、さらに、生産性の向上およびコスト的なメリットを得ることができる。   Since the micro sample stage 100 of the present invention is manufactured from a single semiconductor wafer, the productivity is high. In this case, since the minute sample base 10 is formed in a fan shape and a guard part for guarding the minute sample is provided, it can be directly attached to a stage such as an analyzer. Also by this, the improvement of productivity and the cost advantage can be acquired.

微小試料台基部１０には、微小試料搭載部２０を形成するための凹部１１を形成するが、微小試料搭載部２０の形成は半導体ウエハのエッチング異方性を利用し、微小試料台基部１０と微小試料搭載部２０の境界は傾斜面とするので、直角に形成される場合よりも強度を高めることができる。   A recess 11 for forming the micro sample mounting part 20 is formed in the micro sample base 10, and the micro sample mounting part 20 is formed by utilizing the etching anisotropy of the semiconductor wafer. Since the boundary of the micro sample mounting portion 20 is an inclined surface, the strength can be increased as compared with the case where the micro sample mounting portion 20 is formed at a right angle.

なお、上記実施形態１では、各微小試料台基部１０を（１１０）フラット面４に平行または垂直な方向に配列されるように形成する場合で説明した。
しかし、この発明は、各微小試料台基部１０が、（１１０）フラット面４に対して傾斜する方向に配列されるように形成することもできる。
次に、そのような実施形態について説明する。 In the first embodiment, the case has been described in which the micro sample bases 10 are formed so as to be arranged in a direction parallel to or perpendicular to the (110) flat surface 4.
However, the present invention can also be formed so that the micro sample bases 10 are arranged in a direction inclined with respect to the (110) flat surface 4.
Next, such an embodiment will be described.

（実施形態２）
図１０は、本発明の微小試料台の実施形態２に係る拡大斜視図である。
実施形態２においても、微小試料台２００は１枚の半導体基板から作製されるもので、シリコン基板等の半導体基板からなる微小試料台基部６０および微小試料搭載部７０を有する。
実施形態２が実施形態１と相違する点は、微小試料台基部６０に形成される凹部６１がＶ字形状であり、従って、この凹部６１内に形成される微小試料搭載部７０は、凹部６１との境界部がこのＶ字形状に沿う形状を有することである。 (Embodiment 2)
FIG. 10 is an enlarged perspective view according to Embodiment 2 of the micro sample table of the present invention.
Also in the second embodiment, the micro sample stage 200 is manufactured from a single semiconductor substrate, and has a micro sample base 60 and a micro sample mounting part 70 made of a semiconductor substrate such as a silicon substrate.
The difference between the second embodiment and the first embodiment is that the concave portion 61 formed in the micro sample base 60 is V-shaped. Therefore, the micro sample mounting portion 70 formed in the concave portion 61 has the concave portion 61. And the boundary part has a shape along the V-shape.

微小試料台基部６０に形成されたＶ字形状の凹部６１は９０度の頂角を有している。凹部６１の頂点と溝１２の中心を結ぶ線は、扇形形状の試料台基部６０の中心を通る。凹部６１の一対の側面６１ａは、一面６０ａから対向面に向かって凹部６１を小さくする方向に傾斜する傾斜面である。この側面６１ａはシリコンの（１１１）面である。   The V-shaped recess 61 formed in the micro sample base 60 has an apex angle of 90 degrees. A line connecting the apex of the recess 61 and the center of the groove 12 passes through the center of the fan-shaped sample base 60. The pair of side surfaces 61a of the recessed portion 61 are inclined surfaces that are inclined in a direction of decreasing the recessed portion 61 from the one surface 60a toward the opposing surface. The side surface 61a is a (111) surface of silicon.

その他の構成は実施形態１と同様であるので、逐一、その説明をすることは省略するが、以下に、その一例を記載する。
微小試料台基部６０の上面６３は、微小試料搭載部７０の上面７１より高い位置に突き出して形成されており、微小試料搭載部７０に固定される微小試料をガードする。微小試料搭載部７０の一側面７２は、微小試料台基部７０の凹部６１内に位置し、この一側面７２の対向面（裏面）は微小試料台基部６０の対向面(裏面)と面一となっている。微小試料搭載部７０の厚さｔは、実施形態１と同様である。また、微小試料台基部６０の外形形状、サイズ等も実施形態１の微小試料台基部１０と同様である。
次に、図１０に図示された微小試料台２００の製造方法について説明する。 Since other configurations are the same as those of the first embodiment, description thereof will be omitted one by one, but an example thereof will be described below.
The upper surface 63 of the micro sample base 60 is formed so as to protrude to a position higher than the upper surface 71 of the micro sample mounting part 70, and guards the micro sample fixed to the micro sample mounting part 70. One side surface 72 of the micro sample mounting portion 70 is located in the recess 61 of the micro sample base 70, and the opposing surface (back surface) of the one side 72 is flush with the opposing surface (back surface) of the micro sample base 60. It has become. The thickness t of the micro sample mounting part 70 is the same as that of the first embodiment. The external shape, size, etc. of the micro sample base 60 are the same as those of the micro sample base 10 of the first embodiment.
Next, a method for manufacturing the micro sample table 200 shown in FIG. 10 will be described.

図１１は、シリコン基板からなる半導体ウエハ２０１に本発明の微小試料台２００が多数形成された状態を示す平面図であり、各微小試料台２００を半導体ウエハ２０１から分離する直前の状態を示す。半導体ウエハ２０１から分離する直前の各微小試料台２００は、その周囲が半導体ウエハ２０１に形成された貫通溝２により半導体ウエハ２０１の周囲の領域と分離されている。つまり、それぞれ、各微小試料台２００は１箇所の連結部３によってのみ、半導体ウエハ２０１に連結されている。   FIG. 11 is a plan view showing a state in which a large number of micro sample tables 200 according to the present invention are formed on a semiconductor wafer 201 made of a silicon substrate, and shows a state immediately before each micro sample table 200 is separated from the semiconductor wafer 201. Each micro sample table 200 immediately before being separated from the semiconductor wafer 201 is separated from the surrounding area of the semiconductor wafer 201 by a through groove 2 formed in the semiconductor wafer 201. That is, each micro sample stage 200 is connected to the semiconductor wafer 201 only by one connecting portion 3.

半導体ウエハ２０１から分離する直前の各微小試料台２００は、それぞれ、上下２個を一対として配列されており、各一対の微小試料台２００は、貫通溝２の中心線、換言すれば、微小試料台基部６０の上面６３側の中心線、を対称軸とする線対称に形成されている。
半導体ウエハ２０１は、上面が（１００）面であり、（１１０）面のフラット面４を有しており、各一対の微小試料台２００は、フラット面４に対して４５度傾斜した軸と平行に配列されている。 Each of the micro sample stands 200 immediately before being separated from the semiconductor wafer 201 is arranged as a pair of upper and lower two, and each pair of micro sample stands 200 is the center line of the through groove 2, in other words, the micro sample. The base 60 is formed in line symmetry with the center line on the upper surface 63 side as the axis of symmetry.
The semiconductor wafer 201 has a (100) plane and a (110) plane flat surface 4, and each pair of micro sample tables 200 is parallel to an axis inclined by 45 degrees with respect to the flat surface 4. Is arranged.

実施形態２の微小試料台２００を形成するには、半導体ウエハ２０１のフラット面４に対し、４５度傾斜した軸と平行な方向を基準軸として各工程を行う。
実施形態２の微小試料台２００の製造方法は、上記した如く、基準軸がフラット面４に対し４５度傾斜している点を除けば、実施形態１の微小試料台１００の製造方法と同一である。 In order to form the micro sample table 200 of the second embodiment, each process is performed with respect to the flat surface 4 of the semiconductor wafer 201 as a reference axis in a direction parallel to an axis inclined 45 degrees.
The manufacturing method of the micro sample table 200 of the second embodiment is the same as the manufacturing method of the micro sample table 100 of the first embodiment except that the reference axis is inclined 45 degrees with respect to the flat surface 4 as described above. is there.

実施形態２において、凹部６１がＶ字形状に形成される理由および工程を、図１２（ａ）、図１２（ｂ）および１３（ａ）、図１３（ｂ）と共に説明する。
各図において、（ａ）は図１１において二点鎖線で囲んだ領域ＡのＸＩＩＩ−ＸＩＩＩ線切断拡大断面図であり、（ｂ）は図１１において二点鎖線で囲んだ領域Ａ近傍の拡大平面図である。
フラット面４に対し４５度傾斜した軸を基準軸として、図２（ａ）および図２（ｂ）〜図６（ａ）および図６（ｂ）に示す各工程を行うと、図１２（ａ）および図１２（ｂ）に図示する状態となる。図１２（ａ）および図１２（ｂ）は図６（ａ）および図６（ｂ）に対応する図である。すなわち、半導体ウエハ（半導体基板）２０１において、第１の基板エッチング用薄膜５１の下面に位置していた第１の領域２５１および第２の基板エッチング用薄膜５２の下面に位置していた第２の領域２５２（第１の基板エッチング用薄膜５１および第２の基板エッチング用薄膜５２は図５（ａ）および図５（ｂ）参照）が露出され、それ以外の全領域には酸化シリコン膜からなるエッチングストッパ２５３が形成されている。 In the second embodiment, the reason and process for forming the recess 61 in a V shape will be described with reference to FIGS. 12 (a), 12 (b) and 13 (a), and FIG. 13 (b).
In each figure, (a) is an XIII-XIII line cut enlarged sectional view of region A surrounded by a two-dot chain line in FIG. 11, and (b) is an enlarged plane in the vicinity of region A surrounded by a two-dot chain line in FIG. FIG.
When the steps shown in FIGS. 2 (a) and 2 (b) to 6 (a) and 6 (b) are performed using an axis inclined 45 degrees with respect to the flat surface 4 as a reference axis, FIG. ) And the state shown in FIG. 12 (a) and 12 (b) are diagrams corresponding to FIGS. 6 (a) and 6 (b). That is, in the semiconductor wafer (semiconductor substrate) 201, the first region 251 located on the lower surface of the first substrate etching thin film 51 and the second region located on the lower surface of the second substrate etching thin film 52. Region 252 (see FIGS. 5 (a) and 5 (b) for first substrate etching thin film 51 and second substrate etching thin film 52) is exposed, and all other regions are made of a silicon oxide film. An etching stopper 253 is formed.

この場合において、半導体基板２０１の第２の領域２５２は、第１の領域２５１と重合する部分と重合しない部分とを有する。半導体基板２０１の第２の領域２５２の第１の領域２５１と重合しない部分は半円形形状を有し、重合する部分は、半円形形状部分の直径と同一の幅を有する矩形形状を有する。つまり、第２の実施形態におけるエッチングストッパ２５３は、第１の実施形態におけるエッチングストッパ５３と同一の形状を有する。   In this case, the second region 252 of the semiconductor substrate 201 has a portion that overlaps with the first region 251 and a portion that does not overlap. A portion of the second region 252 of the semiconductor substrate 201 that does not overlap with the first region 251 has a semicircular shape, and the overlapping portion has a rectangular shape having the same width as the diameter of the semicircular shape portion. That is, the etching stopper 253 in the second embodiment has the same shape as the etching stopper 53 in the first embodiment.

この状態で、例えば、水酸化カリウム（ＫＯＨ）の２０〜３０重量％水溶液中に浸漬し、半導体基板１の露出部をウエットエッチングする。このエッチングは、（１１１）面が残存する異方性エッチングである。
ここで、（１１１）面は、（１１０）面と平行な辺を有し、ｚ軸（図１１において紙面と垂直な方向）と交差する方向に傾斜する傾斜面となる面であり、フラット面４が（１１０）面であることから、フラット面４と垂直な面および平行な面に対し傾斜する斜面となる。上述した如く、半導体基板２０１の第２の領域２５２の第１の領域２５１と重合しない部分は、平面視で半円形形状である。また、一対となる各微小試料基部６０は、（１１０）面に対し、４５度傾斜した軸に平行な方向に配列されている。このため、半導体基板２０１の第２の領域２５２のウエットエッチングは、フラット面４と垂直方向および平行方向に拡大して進行する。 In this state, for example, it is immersed in a 20 to 30% by weight aqueous solution of potassium hydroxide (KOH), and the exposed portion of the semiconductor substrate 1 is wet-etched. This etching is anisotropic etching in which the (111) plane remains.
Here, the (111) plane is a plane that has a side parallel to the (110) plane and is an inclined plane that is inclined in a direction intersecting the z-axis (the direction perpendicular to the paper surface in FIG. 11). Since 4 is a (110) plane, the inclined surface is inclined with respect to a plane perpendicular to the flat plane 4 and a plane parallel to the plane. As described above, the portion of the second region 252 of the semiconductor substrate 201 that does not overlap with the first region 251 has a semicircular shape in plan view. The pair of minute sample bases 60 are arranged in a direction parallel to an axis inclined by 45 degrees with respect to the (110) plane. For this reason, the wet etching of the second region 252 of the semiconductor substrate 201 proceeds while expanding in a direction perpendicular to and parallel to the flat surface 4.

すなわち、図１３に示す如く、微小試料台基部６０には、Ｖ字状の凹部６１が形成される。凹部６１の側面６１ａは（１１１）面であり、その頂角θは９０度である。また、エッチングは、半導体基板２０１の第１の領域２５１側からも進行するので、凹部６１内に微小試料搭載部７０が形成され、図１３（ａ）および図１３（ｂ）に図示された状態となる。この後は、連結部３を除去して半導体基板２０１から分離して微小試料台２００を得る。   That is, as shown in FIG. 13, a V-shaped recess 61 is formed in the minute sample base 60. The side surface 61a of the recess 61 is a (111) plane, and the apex angle θ is 90 degrees. Further, since the etching also proceeds from the first region 251 side of the semiconductor substrate 201, the micro sample mounting portion 70 is formed in the recess 61, and the state shown in FIGS. 13 (a) and 13 (b). It becomes. Thereafter, the connecting portion 3 is removed and separated from the semiconductor substrate 201 to obtain the micro sample stage 200.

実施形態２においても、実施形態１と同様な効果を奏する。加えて、実施形態２では、凹部６１がＶ字形状であるので、一層、強度を大きくすることができる。
なお、本発明の微小試料台は、全体が単一半導体層の半導体ウエハだけでなく、複数層の半導体層を有する半導体ウエハを用いて形成することができる。次に、そのような実施形態について説明する。 In the second embodiment, the same effect as in the first embodiment is obtained. In addition, in Embodiment 2, since the recessed part 61 is V-shaped, intensity | strength can be enlarged further.
Note that the micro sample stage of the present invention can be formed using not only a semiconductor wafer having a single semiconductor layer but also a semiconductor wafer having a plurality of semiconductor layers. Next, such an embodiment will be described.

（実施形態３）
図１４は、本発明の微小試料台の実施形態３に係る拡大斜視図である。
微小試料台３００は、詳細は後述するが、ＳＯＩ（Silicon on Insulator）ウエハを用いて形成されるものであり、シリコン等の単結晶半導体層からなる微小試料台基部３１０、微小試料搭載部３２０および微小試料台基部３１０と微小試料搭載部３２０との間に介在された酸化シリコンからなる絶縁膜３４０を有する。 (Embodiment 3)
FIG. 14 is an enlarged perspective view according to Embodiment 3 of the micro sample table of the present invention.
Although the details will be described later, the micro sample table 300 is formed using an SOI (Silicon on Insulator) wafer, and includes a micro sample table base 310 made of a single crystal semiconductor layer such as silicon, a micro sample mounting unit 320, and the like. An insulating film 340 made of silicon oxide is provided between the micro sample base 310 and the micro sample mounting unit 320.

微小試料台基部３１０の外形形状およびサイズは実施形態１と同様であり、中心角が半円（中心角１８０度）より大きい直径２〜４ｍｍの扇形の円弧状の外形部を有している。微小試料台基部３１０の中央の上方側には平面視で矩形形状の開口部３１１が形成されている。開口部３１１は、下面３１１ａと一対の側面３１１ｂとを有し、下面３１１ａの対向側は開放されている。下面３１１ａおよび一対の側面３１１ｂは一面３１０ａに対しほぼ垂直に形成されている。   The external shape and size of the micro sample base 310 are the same as those in the first embodiment, and have a fan-shaped arc-shaped external portion having a diameter of 2 to 4 mm larger than the semicircle (center angle 180 degrees). A rectangular opening 311 is formed on the upper side of the center of the micro sample base 310 in a plan view. The opening 311 has a lower surface 311a and a pair of side surfaces 311b, and the opposite side of the lower surface 311a is open. The lower surface 311a and the pair of side surfaces 311b are formed substantially perpendicular to the one surface 310a.

微小試料搭載部３２０は、微小試料台基部３１０の一面３１０ａ上に形成されている。微小試料搭載部３２０は、開口部３１１より長く、一部が開口部３１１の一面を覆っている。微小試料搭載部３２０は、上部側に複数の試料設置部３２１を有する。図１４に図示された試料設置部の数は三個であるが、これよりも多くても少なくてもよい。試料設置部３２１の上面３２１ａは、微小試料台基部３１０の上面３１３よりも低い位置とされている。これにより、微小試料搭載部３２０に固定された微小試料はガードされる。   The micro sample mounting portion 320 is formed on one surface 310 a of the micro sample base base 310. The micro sample mounting part 320 is longer than the opening 311 and partly covers one surface of the opening 311. The micro sample mounting part 320 has a plurality of sample setting parts 321 on the upper side. Although the number of sample placement units shown in FIG. 14 is three, it may be more or less than this. The upper surface 321 a of the sample placement unit 321 is positioned lower than the upper surface 313 of the micro sample table base 310. Thereby, the micro sample fixed to the micro sample mounting part 320 is guarded.

絶縁膜３４０は、微小試料台基部３１０と微小試料搭載部３２０との間に設けられている。絶縁膜３４０の形状は、微小試料搭載部３２０に対応する領域の中、開口部３１１に面する領域が除去された形状および面積を有する。このような、形状および面積となる理由は、この半導体装置３００の製造方法と共に後述する。   The insulating film 340 is provided between the micro sample table base 310 and the micro sample mounting unit 320. The shape of the insulating film 340 has a shape and an area in which a region facing the opening 311 is removed from a region corresponding to the micro sample mounting portion 320. The reason for the shape and area will be described later together with the method for manufacturing the semiconductor device 300.

微小試料台基部３１０の下部には矩形状の小さな溝１２が形成されている。開口部３１１および溝１２は、扇形の円弧状の中心線上に位置している。上記以外に記載のない構成に関しては、実施形態１と同様である。
次に、図１４に図示された微小試料台３００の製造方法について説明する。 A small rectangular groove 12 is formed in the lower part of the minute sample base 310. The opening 311 and the groove 12 are located on a fan-shaped arc-shaped center line. The configurations other than those described above are the same as those in the first embodiment.
Next, a method for manufacturing the micro sample table 300 shown in FIG. 14 will be described.

図１５（ａ）および図１５（ｂ）〜図２１（ａ）および図２１（ｂ）は、図１４に図示された微小試料台３００の製造方法を説明するための図である。図示は省略するが、実施形態４の微小試料台３００も、実施形態１および実施形態２と同様に、半導体ウエハに多数配列して形成される。図１５（ａ）および図１５（ｂ）〜図２１（ａ）および図２１（ｂ）の各図において、（ａ）は図９および図１１における領域Ａに対応する部分の拡大断面図であり、（ｂ）はその領域近傍の拡大平面図である。   FIG. 15A and FIG. 15B to FIG. 21A and FIG. 21B are views for explaining a method of manufacturing the micro sample table 300 shown in FIG. Although illustration is omitted, the micro sample stage 300 according to the fourth embodiment is also formed in a large number on a semiconductor wafer as in the first and second embodiments. 15 (a) and 15 (b) to FIG. 21 (a) and FIG. 21 (b), (a) is an enlarged cross-sectional view of a portion corresponding to region A in FIGS. (B) is an enlarged plan view of the vicinity of the region.

先ず、ＳＯＩウエハを準備する。ＳＯＩウエハには、２枚のシリコン半導体基板を、酸化膜を介在して張り合わせたＤＢＷ（Direct Bonded Wafer）と、シリコン半導体基板内部に酸素イオンを注入して高温で酸化させることによりシリコン半導体基板の内部に酸化シリコン層を形成するＳＩＭＯＸ（Separation by Implantation of Oxygen）方式により形成したものとがある。このどちらでもよい。
すなわち、ＳＯＩウエハ（以下、「半導体基板」という）３０１は、第１半導体層３０２と、第１半導体層３０２下に配置された第２半導体層３０３と、第１半導体層３０２と第２半導体層３０３との間に介在された酸化シリコンからなる絶縁膜３０４を有する。 First, an SOI wafer is prepared. An SOI wafer includes a DBW (Direct Bonded Wafer) in which two silicon semiconductor substrates are bonded together with an oxide film interposed therebetween, and oxygen ions are implanted into the silicon semiconductor substrate and oxidized at a high temperature to thereby oxidize the silicon semiconductor substrate. Some are formed by a SIMOX (Separation by Implantation of Oxygen) method in which a silicon oxide layer is formed inside. Either of these is acceptable.
That is, an SOI wafer (hereinafter referred to as “semiconductor substrate”) 301 includes a first semiconductor layer 302, a second semiconductor layer 303 disposed under the first semiconductor layer 302, a first semiconductor layer 302, and a second semiconductor layer. An insulating film 304 made of silicon oxide is provided between the insulating film 304 and the insulating film 304.

第１半導体層３０２の一面３０２ａ上の全面にフォトレジストを塗布する。そして、第１半導体層３０２上に塗布されたフォトレジストを、フォトリソグラフィ法を用いてパターニングし、微小試料搭載部形成用マスク３６１を形成する。この状態を図１５（ａ）および図１５（ｂ）に示す。図１５（ａ）に図示されるように、微小試料搭載部形成用マスク３６１は、図１４に図示される微小試料搭載部３２０に対応する形状を有しており、三個の試料設置部３２１に対応する部分を含んでいる。   A photoresist is applied to the entire surface of the first surface 302 a of the first semiconductor layer 302. Then, the photoresist applied on the first semiconductor layer 302 is patterned using a photolithography method to form a micro sample mounting portion formation mask 361. This state is shown in FIGS. 15 (a) and 15 (b). As shown in FIG. 15A, the micro sample mounting portion forming mask 361 has a shape corresponding to the micro sample mounting portion 320 shown in FIG. The part corresponding to is included.

次に、微小試料搭載部形成用マスク３６１をマスクとして、第１半導体層３０２をドライエッチングして微小試料搭載部３２０を形成する。ドライエッチングとしては、例えば、ＩＣＰ―ＲＩＥ法を用いる。この後、微小試料搭載部形成用マスク３６１を除去する。微小試料搭載部形成用マスク３６１の除去は、例えば、酸素ガスを含むＲＩＥ法を用いる。この状態を図１６（ａ）および図１６（ｂ）に示す。   Next, the first semiconductor layer 302 is dry-etched using the minute sample mounting portion formation mask 361 as a mask to form the minute sample mounting portion 320. As the dry etching, for example, an ICP-RIE method is used. Thereafter, the fine sample mounting portion forming mask 361 is removed. For example, the RIE method containing oxygen gas is used to remove the micro sample mounting portion forming mask 361. This state is shown in FIGS. 16 (a) and 16 (b).

次に、第２半導体層３０３の一面３０３ａ上の全面にフォトレジストを塗布し、フォトリソグラフィ法により、フォトレジストをパターニングして、微小試料台基部３１０の外形形状を有するフォトレジストパターン３４３を形成する（図１７（ａ）および図１７（ｂ）参照）。フォトレジストパターン３４３は貫通溝２を除く領域、すなわち、形成しようとする微小試料台基部３１０、連結部３および連結部３間を連結する領域の第２半導体層３０３を覆う形状を有する。この場合、形成しようとする微小試料台基部３１０に対するフォトレジストパターン３４３の形状は、開口部３１１に対応する部分が除かれた形状である。図１７（ｂ）においては、フォトレジストパターン３４３は、絶縁膜３０４下に位置するため、点線で描画されたパターンの内側領域となっている。   Next, a photoresist is applied on the entire surface of the first surface 303a of the second semiconductor layer 303, and the photoresist is patterned by a photolithography method to form a photoresist pattern 343 having the outer shape of the micro sample base 310. (See FIG. 17 (a) and FIG. 17 (b)). The photoresist pattern 343 has a shape that covers the second semiconductor layer 303 in a region excluding the through groove 2, that is, in the region to be formed, the connecting portion 3, and the connecting portion 3. In this case, the shape of the photoresist pattern 343 with respect to the minute sample base base 310 to be formed is a shape in which a portion corresponding to the opening 311 is removed. In FIG. 17B, since the photoresist pattern 343 is located below the insulating film 304, it is an inner region of the pattern drawn with a dotted line.

次に、フォトレジストパターン３４３をマスクとして、ＩＣＰ（Inductively Coupled Plasma）−ＲＩＥ法等のドライエッチングにより、第２半導体層３０３を除去し、連結部３で周囲の第２半導体層３０３と連結された微小試料台基部３１０を形成する。この工程では、第２半導体層３０３は、微小試料台基部３１０の開口部３１１に対応する領域が除かれた形状に形成されるので、微小試料台基部３１０が形成されることになる。つまり、最初に準備したＳＯＩ基板の全体に亘って形成されていた絶縁膜３０４の一面上に第１半導体層３０２により形成された微小試料搭載部３２０が形成されている。また、絶縁膜３０４の他面上に第２半導体層３０３により形成された微小試料台基部３１０および連結部３が形成されている。この状態を、図１８（ａ）および図１８（ｂ）に示す。   Next, the second semiconductor layer 303 is removed by dry etching such as an ICP (Inductively Coupled Plasma) -RIE method using the photoresist pattern 343 as a mask, and the second semiconductor layer 303 is connected by the connecting portion 3. A micro sample table base 310 is formed. In this step, since the second semiconductor layer 303 is formed in a shape excluding the region corresponding to the opening 311 of the micro sample base 310, the micro sample base 310 is formed. That is, the micro sample mounting portion 320 formed of the first semiconductor layer 302 is formed on one surface of the insulating film 304 formed over the entire SOI substrate prepared first. In addition, on the other surface of the insulating film 304, the micro sample base 310 and the connecting portion 3 formed of the second semiconductor layer 303 are formed. This state is shown in FIGS. 18 (a) and 18 (b).

次に、微小試料搭載部３２０をマスクとして、バッファード弗酸（ＢＨＦ）により酸化シリコンよりなる絶縁膜３０４をウエットエッチングする。この工程により、図１９（ａ）および図１９（ｂ）に図示されるように絶縁膜３０４は、微小試料搭載部３２０に対応する領域の中、開口部３１１に面する領域が除去された形状および面積を有する絶縁膜３４０となる。また、絶縁膜３０４が開口部３１１に面する領域が除去される結果、絶縁膜３０４によって連結されて一対となっていた微小試料台基部３１０は分離され、それぞれ、連結部３のみにより第２半導体層３０３に連結された状態となる。   Next, the insulating film 304 made of silicon oxide is wet-etched with buffered hydrofluoric acid (BHF) using the micro sample mounting portion 320 as a mask. By this process, as shown in FIGS. 19A and 19B, the insulating film 304 has a shape in which the region facing the opening 311 is removed from the region corresponding to the micro sample mounting portion 320. And an insulating film 340 having an area. Further, as a result of removing the region where the insulating film 304 faces the opening 311, the pair of minute sample bases 310 connected by the insulating film 304 is separated, and each of the second semiconductors is separated only by the connecting part 3. It is connected to the layer 303.

上記の状態で、微小試料台基部３１０を連結部３から分離すれば、微小試料台３００が得られるが、本実施形態では、この後、微小試料搭載部３２０の試料設置部３２１の上面３２１ａの平坦化処理を行う。この処理を行うため、図１９（ａ）および図１９（ｂ）に図示された状態のＳＯＩウエハを、熱酸化炉に収容して熱酸化を行う。この処理により、図２０（ａ）および図２０（ｂ）に図示されるように、絶縁膜３４０から表出している微小試料搭載部３２０および微小試料台基部３１０の全表面に酸化シリコン膜３４５が形成される。   In the above state, the micro sample base 300 can be obtained by separating the micro sample base 310 from the connecting unit 3. In this embodiment, however, the upper surface 321 a of the sample setting unit 321 of the micro sample mounting unit 320 is thereafter obtained. Perform planarization. In order to perform this process, the SOI wafer in the state shown in FIGS. 19A and 19B is accommodated in a thermal oxidation furnace and subjected to thermal oxidation. By this process, as shown in FIGS. 20A and 20B, the silicon oxide film 345 is formed on the entire surface of the micro sample mounting portion 320 and the micro sample base base 310 exposed from the insulating film 340. It is formed.

次に、ＢＨＦを用いて、微小試料搭載部３２０および微小試料台基部３１０に形成された酸化シリコン膜３４５をウエットエッチングする。これにより、図２１（ａ）および図２１（ｂ）に図示されるように、熱酸化により形成された酸化シリコン膜が除去され、微小試料搭載部３２０および連結部３により相互に連結された微小試料台基部３１０が絶縁膜３４０を介して一体化された状態となる。
この後、リンス、乾燥を行い、連結部３をエッチング等適宜な方法で除去または切断して微小試料台基部３１０を第２半導体層３０３から分離することにより、図１４に図示される多数の微小試料台３００を同時に得ることができる。 Next, the silicon oxide film 345 formed on the micro sample mounting portion 320 and the micro sample base base 310 is wet-etched using BHF. As a result, as shown in FIGS. 21A and 21B, the silicon oxide film formed by thermal oxidation is removed, and the minute samples connected to each other by the minute sample mounting portion 320 and the connecting portion 3 are removed. The sample stage base 310 is integrated through the insulating film 340.
Thereafter, rinsing and drying are performed, and the connecting portion 3 is removed or cut by an appropriate method such as etching, so that the micro sample base 310 is separated from the second semiconductor layer 303. The sample stage 300 can be obtained simultaneously.

図１６（ａ）および図１６（ｂ）にて説明した通り、微小試料搭載部３２０は、いったんは、ＩＣＰ―ＲＩＥ法等のドライエッチング法により形成される。通常、この処理によって、試料設置部３２１の上面３２１ａを含む微小試料搭載部３２０全体にスキャロップといわれる規則的な凹凸が形成される。これに対し、本実施形態では、上述の如く、絶縁膜３０４から表出している微小試料搭載部３２０および微小試料台３１０の全表面を熱酸化して酸化膜を形成し、この酸化膜をウエットエッチングにより除去するので、試料設置部３２１全体およびその上面３２１ａを含む微小試料搭載部３２０が平坦化される。   As described with reference to FIGS. 16A and 16B, the micro sample mounting portion 320 is once formed by a dry etching method such as an ICP-RIE method. Normally, regular irregularities called scallops are formed on the entire micro sample mounting part 320 including the upper surface 321a of the sample setting part 321 by this process. On the other hand, in this embodiment, as described above, the entire surface of the micro sample mounting portion 320 and the micro sample stage 310 exposed from the insulating film 304 is thermally oxidized to form an oxide film, and this oxide film is wet. Since it is removed by etching, the entire sample mounting portion 321 and the micro sample mounting portion 320 including the upper surface 321a thereof are flattened.

実施形態３では、複数の試料設置部３２１を有する。これらの試料設置部３２１は、それぞれ、上面３２１ａが平坦とされるので、これらの上面３２１ａ上に、それぞれ、微小試料を固定することが可能となる。複数の試料設置部３２１の間における微小試料搭載部３２０は凹部となっているため、微小試料の薄片化処理において、イオンビームを照射した際、逆スパッタにより発生する微粉の量が低減する。このため、分析時におけるバックグラウンドノイズを一層低減することができる。   In the third embodiment, a plurality of sample placement units 321 are provided. Since these sample placement portions 321 each have a flat upper surface 321a, it is possible to fix a micro sample on each of these upper surfaces 321a. Since the micro sample mounting portion 320 between the plurality of sample setting portions 321 is a concave portion, the amount of fine powder generated by reverse sputtering is reduced when the ion beam is irradiated in the thinning process of the micro sample. For this reason, the background noise at the time of analysis can be further reduced.

実施形態３においても、実施形態１と同様な効果を奏する。加えて、実施形態３では、上述した如く、微小試料搭載部３２０を、いったんドライエッチングによりパターニングした後、熱酸化して酸化層を形成し、この酸化層をウエットエッチングにより除去する平坦化処理を行うので、微小試料搭載部３２０の試料設置部３２１の側面および上面３２１ａ上に微小試料を設置することが可能となる。
この場合、実施形態３では、微小試料台基部３１０を含んで平坦化処理したが、微小試料台３２０のみ平坦化処理するようにしてもよい。 In the third embodiment, the same effect as in the first embodiment is obtained. In addition, in the third embodiment, as described above, after the micro sample mounting portion 320 is patterned by dry etching once, it is thermally oxidized to form an oxide layer, and this oxide layer is removed by wet etching. As a result, it is possible to install a micro sample on the side surface and the upper surface 321a of the sample mounting unit 321 of the micro sample mounting unit 320.
In this case, in the third embodiment, the flattening process is performed including the micro sample table base 310, but only the micro sample table 320 may be flattened.

次に、上述した微小試料台１００、２００および３００に微小試料を固定する方法につき、図２２および図２３と共に説明する。
図２２において、８０はシリコン基板等からなる微小試料である。微小試料８０は、分析領域８３の周囲をＧａイオンビーム等で除去して溝８２を形成したものである。この微小試料の上面には、マイクロプローブ８５が固定されている。マイクロプローブ８５は、微小試料を、母材であるデバイスから分離する前に、微小試料８０の上面にマイクロプローブ８５を押し当てた状態で、ＣＶＤ法によりカーボン８６を成膜して固定される。 Next, a method for fixing a micro sample to the micro sample stage 100, 200 and 300 will be described with reference to FIGS.
In FIG. 22, 80 is a micro sample made of a silicon substrate or the like. The micro sample 80 has a groove 82 formed by removing the periphery of the analysis region 83 with a Ga ion beam or the like. A microprobe 85 is fixed on the upper surface of the minute sample. The microprobe 85 is fixed by depositing carbon 86 by a CVD method in a state where the microprobe 85 is pressed against the upper surface of the microsample 80 before the microsample is separated from the device as a base material.

マイクロプローブ８５が固定された状態で、微小試料８０は、微小試料台１００、２００または３００の微小試料搭載部９０の上面９０ａに固定される。
微小試料台１００または２００と微小試料搭載部９０との固定も、上記と同様に、ＣＶＤ法により成膜したカーボン８７によって行うことができる。 With the microprobe 85 fixed, the micro sample 80 is fixed to the upper surface 90a of the micro sample mounting portion 90 of the micro sample stage 100, 200 or 300.
The micro sample stage 100 or 200 and the micro sample mounting part 90 can be fixed by the carbon 87 formed by the CVD method as described above.

なお、上記においては、微小試料８０をマイクロプローブ８５に固定した後、微小試料台１００、２００または３００の微小試料搭載部９０の上面９０ａに固定する方法で説明したが、微小試料８０を、直接、ナノピンセットにより把持し、この状態のまま、微小試料搭載部９０の上面９０ａに固定するようにしてもよい。   In the above description, the method of fixing the micro sample 80 to the micro probe 85 and then fixing the micro sample 80 to the upper surface 90a of the micro sample mounting portion 90 of the micro sample stage 100, 200 or 300 has been described. The sample may be held by the nanotweezers and fixed to the upper surface 90a of the micro sample mounting portion 90 in this state.

図２２に図示される如く、微小試料８０が、微小試料台１００、２００または３００の微小試料搭載部９０の上面９０ａに固定されたら、イオンビームを照射してマイクロプローブを分離して図２３の状態とする。
そして、この後、図示はしないが、微小試料８０にＧａ＋イオン等の荷電粒子をＦＩＢ法により照射して微小試料８０を０．１μｍ程度の厚さになるまで薄片化する。
この薄片化工程において、本発明では、微小試料搭載部９０が数μｍ以下の厚さであるため、微小試料搭載部９０がイオンビームによってスパッタされることがなく、したがって、異物が微小試料の表面に付着することが全くないか、あるいは極く少量しかない。
よって、分析時のバックグラウンドノイズを大幅に低減することが可能である。 As shown in FIG. 22, when the micro sample 80 is fixed to the upper surface 90a of the micro sample mounting portion 90 of the micro sample stage 100, 200 or 300, the micro probe is separated by irradiating the ion beam. State.
After that, although not shown, the micro sample 80 is irradiated with charged particles such as Ga + ions by the FIB method, so that the micro sample 80 is thinned to a thickness of about 0.1 μm.
In this thinning step, in the present invention, since the micro sample mounting portion 90 has a thickness of several μm or less, the micro sample mounting portion 90 is not sputtered by the ion beam, and therefore, the foreign matter is on the surface of the micro sample. There is no or very little adhesion to the surface.
Therefore, the background noise at the time of analysis can be greatly reduced.

図２３は、微小試料８０を微小試料搭載部９０の上面９０ａに固定した状態の側面図である。
微小試料８０は微小試料搭載部９０の側面に固定することも可能である。
図２４および図２５は、微小試料搭載部９０が、微小試料台基部９１に形成された凹部９２内に形成された状態の側面図である。図２４では、微小試料８０は、微小試料搭載部９０の、微小試料台基部９１の凹部９２側と反対面側の側面に固定されている。また、図２５では、微小試料８０は、微小試料搭載部９０の、微小試料台基部９１の凹部９２側に固定されている。 FIG. 23 is a side view of a state in which the micro sample 80 is fixed to the upper surface 90 a of the micro sample mounting portion 90.
The micro sample 80 can also be fixed to the side surface of the micro sample mounting portion 90.
24 and 25 are side views of the state in which the minute sample mounting portion 90 is formed in the recess 92 formed in the minute sample base 91. FIG. In FIG. 24, the micro sample 80 is fixed to the side surface of the micro sample mounting portion 90 on the side opposite to the concave portion 92 side of the micro sample base 91. In FIG. 25, the micro sample 80 is fixed to the concave portion 92 side of the micro sample base 91 of the micro sample mounting portion 90.

図２６〜２８は、それぞれ、微小試料が固定された微小試料搭載部３２０が、絶縁膜３０４を介して微小試料台基部３１０の一側面に設けられた微小試料台の側面図である。図２６では、微小試料８０は、微小試料搭載部３２０の、微小試料台基部３１０とは反対面側の側面に固定されている。この場合、図２６において、二点鎖線で示すように、微小試料８０は、微小試料搭載部３２０の、微小試料台基部３１０側に固定することも可能である。図２７は、微小試料８０が微小試料搭載部３２０に形成された試料設置部３２１の上面３２１ａに固定された状態を示す。試料設置部３２１は上面３２１ａを含む全表面がウエットエッチングにより形成されており、平坦性が高いので、このように上面３２１ａ上に微小試料８０を固定することが可能となる。図２８では、微小試料８０は、微小試料搭載部３２０に形成された試料設置部３２１の厚さ方向の側面に固定されている。この場合、微小試料８０は、実線で示す右側面側および二点鎖線で示す左側面側のいずれに固定してもよい。上述した如く、微小試料が固定される試料設置部３２１間の微小試料搭載部３２０を凹部とすることにより、微小試料の薄片化処理における微粉の発生を一層抑止することができる。   26 to 28 are side views of the micro sample stage in which the micro sample mounting part 320 to which the micro sample is fixed is provided on one side surface of the micro sample stage base 310 with the insulating film 304 interposed therebetween. In FIG. 26, the micro sample 80 is fixed to the side surface of the micro sample mounting portion 320 opposite to the micro sample table base 310. In this case, as shown by a two-dot chain line in FIG. 26, the micro sample 80 can be fixed to the micro sample stage base 310 side of the micro sample mounting unit 320. FIG. 27 shows a state in which the micro sample 80 is fixed to the upper surface 321 a of the sample setting unit 321 formed on the micro sample mounting unit 320. Since the entire surface including the upper surface 321a of the sample mounting portion 321 is formed by wet etching and has high flatness, the micro sample 80 can be fixed on the upper surface 321a in this way. In FIG. 28, the micro sample 80 is fixed to the side surface in the thickness direction of the sample setting unit 321 formed on the micro sample mounting unit 320. In this case, the micro sample 80 may be fixed to either the right side indicated by a solid line or the left side indicated by a two-dot chain line. As described above, by forming the minute sample mounting portion 320 between the sample setting portions 321 to which the minute sample is fixed as a recess, generation of fine powder in the thinning process of the minute sample can be further suppressed.

なお、上記実施形態では、半導体基板としてシリコン基板を用いた場合で説明したが、半導体基板として、Ｇｅ等の元素半導体、あるいはＧａＡｓ、ＩｎＰ等の化合物半導体基板を用いることができる。
半導体基板または半導体層から分離する前、微小試料台基部を１箇所の連結部で保持する場合で説明したが、連結部の数および位置は、適宜、適切に設定することができる。
また、微小試料台の２個を一対として生産する方法で説明したが、個々に独立して形成することもできる。 In the above embodiment, the case where a silicon substrate is used as the semiconductor substrate has been described. However, an elemental semiconductor such as Ge or a compound semiconductor substrate such as GaAs or InP can be used as the semiconductor substrate.
Although the description has been given of the case where the micro sample base is held by one connecting portion before separation from the semiconductor substrate or the semiconductor layer, the number and positions of the connecting portions can be appropriately set as appropriate.
Moreover, although the method of producing two micro sample stands as a pair has been described, they can be formed independently.

その他、本発明の微小試料台は発明の趣旨の範囲内において、種々、変形して構成することが可能であり、要は、微小試料搭載部と前記微小試料搭載部を支持する微小試料台基部とを具備し、微小試料搭載部と微小試料台基部とは
（ｉ）半導体層により一体化されて形成されている、
（ｉｉ）微小試料搭載部と微小試料台基部との間に無機絶縁膜を介在して半導体層により形成されている、のいずれかの構成を有するものであればよい。 In addition, the micro sample stage of the present invention can be variously modified and configured within the scope of the invention. In short, the micro sample base and the micro sample base that supports the micro sample base are provided. And the micro sample mounting part and the micro sample base are integrally formed by (i) a semiconductor layer,
(Ii) Any structure may be used as long as it is formed of a semiconductor layer with an inorganic insulating film interposed between the micro sample mounting portion and the micro sample base.

また、本発明の微小試料台作成用基板は、それぞれが微小試料搭載部と微小試料台基部を有する多数の微小試料台を有する半導体ウエハまたはＳＯＩウエハであり、半導体ウエハまたはＳＯＩウエハにおける微小試料台の周囲を、連結部を残して厚さ方向に切り欠いた貫通部を有するものであればよい。   The substrate for preparing a micro sample stage according to the present invention is a semiconductor wafer or SOI wafer having a large number of micro sample stages each having a micro sample mounting part and a micro sample stage base, and the micro sample stage in the semiconductor wafer or SOI wafer. What is necessary is just to have the penetration part which notched the circumference | surroundings, leaving the connection part in the thickness direction.

本発明の微小試料台の製造方法は、半導体基板の一面に無機材料からなる微小試料搭載部上面形成用薄膜を形成する工程と、半導体基板の他面に、無機材料からなる微小試料搭載部形成用薄膜を形成する工程と、微小試料搭載部上面形成用薄膜および小試料搭載部形成用薄膜を含む微小試料台の形成領域の外周における半導体基板を除去して、連結部で連結された微小試料台の外形を形成する工程と、微小試料搭載部上面形成用薄膜および微小試料搭載部形成用薄膜を除去する工程と、微小試料搭載部上面形成用薄膜下および微小試料搭載部形成用薄膜下の半導体基板を除去して微小試料台搭載部および微小試料台基部を形成する工程と、連結部で連結された微小試料台を半導体基板から分離する工程と、を具備するものであればよい。
また、本発明の微小試料台の製造方法は、第１の半導体層と、第２の半導体層と、第１の半導体層と第２の半導体層の間に設けられた無機絶縁膜を有する微小試料台形成用基板を準備する工程と、第１の半導体層の一部を除去して微小試料搭載部を形成する工程と、第２の半導体層の一部を除去して開口部を含む微小試料台基部の外形を形成する工程と、無機絶縁膜を除去して、微小試料台基部の開口部に対応して微小試料搭載部が形成された微小試料台を得る工程と、の各工程を含むものであればよい。 The manufacturing method of the micro sample stage of the present invention includes a step of forming a thin film for forming an upper surface of a micro sample mounting portion made of an inorganic material on one surface of a semiconductor substrate, and a formation of the micro sample mounting portion made of an inorganic material on the other surface of the semiconductor substrate. Forming a thin film for use, and removing the semiconductor substrate on the outer periphery of the formation area of the micro sample stage including the thin film for forming the upper surface of the micro sample mounting part and the thin film for forming the small sample mounting part, and the micro sample connected by the connecting part A step of forming the outer shape of the stage, a step of removing the thin film for forming the upper surface of the micro sample mounting portion and the thin film for forming the micro sample mounting portion, a thin film for forming the upper surface of the micro sample mounting portion, and a thin film for forming the micro sample mounting portion What is necessary is just to have the process of removing a semiconductor substrate and forming a micro sample stand mounting part and a micro sample stand base, and the process of isolate | separating the micro sample stand connected by the connection part from a semiconductor substrate.
In addition, the method for manufacturing a micro sample table according to the present invention includes a first semiconductor layer, a second semiconductor layer, and a micro sample having an inorganic insulating film provided between the first semiconductor layer and the second semiconductor layer. A step of preparing a sample stage forming substrate, a step of removing a portion of the first semiconductor layer to form a micro sample mounting portion, and a micro portion including an opening by removing a portion of the second semiconductor layer. The steps of forming the outer shape of the sample base and the step of removing the inorganic insulating film to obtain a micro sample base in which the micro sample mounting portion is formed corresponding to the opening of the micro sample base It only has to be included.

さらに、本発明の微小試料台の分析方法は、微小試料搭載部および微小試料台基部を有する微小試料台を準備する工程と、微小試料台の微小試料搭載部に微小試料を固定するステップと、微小試料が固定された前記微小試料台を、直接、分析用装置の分析ステージに取り付けるステップと、を具備し、微小試料搭載部と微小試料台基部とは、
（ｉ）半導体層により一体化されて形成されている、
（ｉｉ）微小試料搭載部と微小試料台基部との間に無機絶縁膜を介在して半導体層により形成されている、のいずれかの構成を有するものであればよい。 Furthermore, the method for analyzing a micro sample stage of the present invention includes a step of preparing a micro sample stage having a micro sample mounting part and a micro sample stage base, a step of fixing a micro sample to the micro sample mounting part of the micro sample stage, Attaching the micro sample table to which the micro sample is fixed directly to the analysis stage of the analysis device, and the micro sample mounting part and the micro sample base part
(I) formed integrally with a semiconductor layer;
(Ii) Any structure may be used as long as it is formed of a semiconductor layer with an inorganic insulating film interposed between the micro sample mounting portion and the micro sample base.

１、２０１ 半導体ウエハ(半導体基板)
２ 貫通溝
３ 連結部
４ フラット面
１０、６０ 微小試料台基部
１０ａ 一面
１１、６１ 凹部
１１ａ 下面
１１ｂ、６１ａ 側面
１３、６３ 上面
２０、７０ 微小試料搭載部
２１、７１ 上面
２２、７２ 一側面
３１ 薄膜
４３ 外形用フォトレジストパターン
５１ 第１の基板エッチング用薄膜（微小試料搭載部上面形成用薄膜）
５２ 第２の基板エッチング用薄膜（微小試料搭載部形成用薄膜）
５３、２５３ エッチングストッパ
８０ 微小試料
８２ 溝
８３ 分析領域
８６、８７ カーボン
９０ 微小試料搭載部
１００、２００ 微小試料台
２５１ 第１の領域
２５２ 第２の領域
３００ 微小試料台
３０１ ＳＯＩウエハ（半導体基板）
３０２ 第１半導体層
３０２ａ 一面
３０３ 第２半導体層
３０３ａ 一面
３０４ 絶縁膜
３１０ 微小試料台基部
３１０ａ 一面
３１１ 開口部
３１１ａ 下面
３１１ｂ 側面
３２０ 微小試料搭載部
３２１ 試料設置部
３２１ａ 上面
３４３ フォトレジストパターン
３４５ 酸化シリコン膜
３６１ 微小試料搭載部形成用マスク
1,201 Semiconductor wafer (semiconductor substrate)
2 Through groove 3 Connecting portion 4 Flat surface 10, 60 Minute sample base 10a One surface 11, 61 Recessed portion 11a Lower surface 11b, 61a Side surface 13, 63 Upper surface 20, 70 Minute sample mounting portion 21, 71 Upper surface 22, 72 One side surface 31 Thin film 43 Photoresist pattern for outer shape 51 First thin film for etching substrate (thin film for forming upper surface of micro sample mounting portion)
52 2nd substrate etching thin film (thin sample forming portion forming thin film)
53, 253 Etching stopper 80 Micro sample 82 Groove 83 Analysis region 86, 87 Carbon 90 Micro sample mounting part 100, 200 Micro sample table 251 First region 252 Second region 300 Micro sample table 301 SOI wafer (semiconductor substrate)
302 First semiconductor layer 302a One surface 303 Second semiconductor layer 303a One surface 304 Insulating film 310 Minute sample base 310a One surface 311 Opening 311a Lower surface 311b Side surface 320 Minute sample mounting portion 321 Sample installation portion 321a Upper surface 343 Photoresist pattern 345 Silicon oxide film 361 Mask for forming minute sample mounting portion

Claims (20)

微小試料搭載部と、前記微小試料搭載部を支持し、分析装置への取付部となる微小試料台基部とを具備し、前記微小試料搭載部と前記微小試料台基部とは
（ｉ）半導体層により一体化されて形成されている、
（ｉｉ）前記微小試料搭載部と前記微小試料台基部との間に無機絶縁膜を介在して半導体層により形成されている、
のいずれかの構成を有することを特徴とする微小試料台。 A micro sample mounting part; and a micro sample base that supports the micro sample mounting part and serves as an attachment part to the analyzer, wherein the micro sample mounting part and the micro sample base are (i) a semiconductor layer It is integrated and formed by
(Ii) formed of a semiconductor layer with an inorganic insulating film interposed between the micro sample mounting portion and the micro sample base.
A micro sample stage having any one of the following structures. 請求項１に記載の微小試料台において、前記微小試料搭載部と前記微小試料台基部は前記半導体層により一体化されて形成され、前記微小試料台基部は、厚さ方向に陥没した凹部を有し、前記微小試料搭載部は前記微小試料台基部の凹部内に形成されていることを特徴とする微小試料台。   2. The micro sample base according to claim 1, wherein the micro sample mounting part and the micro sample base are integrally formed by the semiconductor layer, and the micro sample base has a concave part that is depressed in the thickness direction. The micro sample mounting portion is formed in a recess of the micro sample base. 請求項２に記載の微小試料台において、前記微小試料台基部の凹部は、平面矩形形状を有することを特徴とする微小試料台。   3. The micro sample table according to claim 2, wherein the concave portion of the base of the micro sample table has a planar rectangular shape. 請求項２に記載の微小試料台において、前記微小試料台基部の凹部は、平面Ｖ字矩形形状を有することを特徴とする微小試料台。   3. The micro sample table according to claim 2, wherein the concave portion of the micro sample table base has a flat V-shaped rectangular shape. 請求項１に記載の微小試料台において、前記微小試料搭載部と前記微小試料台基部は、前記微小試料搭載部と前記微小試料台基部との間に無機絶縁膜を介在して半導体層により形成され、前記無機絶縁膜は酸化シリコンを含むことを特徴とする微小試料台。   2. The micro sample stage according to claim 1, wherein the micro sample mounting part and the micro sample stage base are formed of a semiconductor layer with an inorganic insulating film interposed between the micro sample mounting part and the micro sample stage base. And the inorganic insulating film contains silicon oxide. 請求項１乃至５のいずれか１項に記載の微小試料台において、前記微小試料台基部は前記微小試料搭載部よりも高さ方向に高く突き出すガード部を有することを特徴とする微小試料台。   6. The micro sample stage according to claim 1, wherein the micro sample stage base has a guard part protruding higher in the height direction than the micro sample mounting part. 請求項１乃至６のいずれか１項に記載の微小試料台において、前記微小試料台基部は、外形が半円よりも中心角の大きい扇形の円弧状部分を有することを特徴とする微小試料台。   7. The micro sample table according to claim 1, wherein the micro sample table base has a fan-shaped arc-shaped portion whose outer shape has a central angle larger than a semicircle. . 請求項１乃至７のいずれか１項に記載の微小試料台において、前記微小試料搭載部は、その厚さが数μｍ以下であることを特徴とする微小試料台。   8. The micro sample stage according to claim 1, wherein the micro sample mounting part has a thickness of several [mu] m or less. 請求項１乃至８のいずれか１項に記載の微小試料台において、微小試料搭載部は突き出し状に形成された複数の試料設置部を有することを特徴とする微小試料台。   9. The micro sample stage according to claim 1, wherein the micro sample mounting part has a plurality of sample setting parts formed in a protruding shape. それぞれが微小試料搭載部と微小試料台基部を有する多数の微小試料台を有する半導体ウエハまたはＳＯＩウエハであり、前記半導体ウエハまたは前記ＳＯＩウエハにおける前記微小試料台の周囲を、連結部を残して厚さ方向に切り欠いた貫通溝を有することを特徴とする微小試料台作成用基板。   Each is a semiconductor wafer or SOI wafer having a large number of micro sample tables each having a micro sample mounting portion and a micro sample table base, and the periphery of the micro sample table in the semiconductor wafer or the SOI wafer is thicker with the connection portion remaining. A substrate for making a micro sample stage, characterized by having a through groove cut out in the vertical direction. 請求項１０に記載の微小試料台作成用基板において、前記半導体ウエハまたは前記ＳＯＩウエハは（１１０）面のフラット面を有し、前記微小試料台は前記フラット面に対し水平方向または垂直方向に配列されていることを特徴とする微小試料台作成用基板。   11. The micro sample stage preparation substrate according to claim 10, wherein the semiconductor wafer or the SOI wafer has a (110) flat surface, and the micro sample stage is arranged in a horizontal direction or a vertical direction with respect to the flat surface. A substrate for preparing a micro sample stage, characterized in that 請求項１０に記載の微小試料台作成用基板において、前記半導体ウエハまたは前記ＳＯＩウエハは（１１０）面のフラット面を有し、前記微小試料台は前記フラット面に対し４５度傾斜した方向に配列されていることを特徴とする微小試料台作成用基板。   11. The micro sample stage preparation substrate according to claim 10, wherein the semiconductor wafer or the SOI wafer has a (110) flat surface, and the micro sample stage is arranged in a direction inclined by 45 degrees with respect to the flat surface. A substrate for preparing a micro sample stage, characterized in that 請求項１０乃至１２のいずれか１項に記載の微小試料台作成用基板において、前記微小試料台の各々は、前記微小試料搭載部を相互に近接する側に向けて線対称となる一対を構成するように配置されていることを特徴とする微小試料台作成用基板。   13. The micro sample stage preparation substrate according to claim 10, wherein each of the micro sample stages constitutes a pair that is line symmetric toward the side where the micro sample mounting parts are close to each other. A substrate for preparing a micro sample stage, characterized in that the substrate is arranged in such a manner. 半導体基板の一面に無機材料からなる微小試料搭載部上面形成用薄膜を形成する工程と、
前記半導体基板の他面に、無機材料からなる微小試料搭載部形成用薄膜を形成する工程と、
前記微小試料搭載部上面形成用薄膜および前記微小試料搭載部形成用薄膜を含む微小試料台の形成領域の外周における前記半導体基板を除去して貫通溝を設け、前記貫通溝の周囲における前記半導体基板に連結部で連結されるように前記微小試料台の外形を形成する工程と、
前記微小試料搭載部上面形成用薄膜および前記微小試料搭載部形成用薄膜を除去する工程と、
前記微小試料搭載部上面形成用薄膜下および前記微小試料搭載部形成用薄膜下の前記半導体基板を除去して微小試料台搭載部および微小試料台基部を形成する工程と、
前記連結部で連結された前記微小試料台を前記半導体基板から分離する工程と、
を具備することを特徴とする微小試料台の製造方法。 Forming a thin film for forming an upper surface of a micro sample mounting portion made of an inorganic material on one surface of a semiconductor substrate;
Forming a thin film for forming a microscopic sample mounting portion made of an inorganic material on the other surface of the semiconductor substrate;
The semiconductor substrate in the outer periphery of the formation area of the micro sample stage including the micro sample mounting part upper surface forming thin film and the micro sample mounting part forming thin film is provided to provide a through groove, and the semiconductor substrate in the periphery of the through groove Forming the outer shape of the micro sample table so as to be connected to the connecting portion to
Removing the thin film for forming the upper surface of the micro sample mounting portion and the thin film for forming the micro sample mounting portion;
Removing the semiconductor substrate under the microsample mounting portion upper surface forming thin film and under the microsample mounting portion forming thin film to form a microsample base mounting portion and a microsample base base;
Separating the micro sample stage connected by the connecting portion from the semiconductor substrate;
A method of manufacturing a micro sample stage, comprising: 請求項１４に記載の微小試料台の製造方法において、前記微小試料搭載部上面形成用薄膜の下面および前記微小試料搭載部形成用薄膜の下面の前記半導体基板を除去して微小試料台搭載部および微小試料台基部を形成する工程は、ウエットエッチングにより前記半導体基板を除去する工程を含むことを特徴とする微小試料台の製造方法。   15. The method of manufacturing a micro sample stage according to claim 14, wherein the semiconductor substrate is removed from the lower surface of the thin film for forming the upper surface of the micro sample mounting part and the lower surface of the thin film for forming the micro sample mounting part, The method of manufacturing a micro sample table, wherein the step of forming the micro sample table base includes a step of removing the semiconductor substrate by wet etching. 請求項１４または１５のいずれか１項に記載の微小試料台の製造方法において、前記連結部で連結された微小試料台の外形を形成する工程の後、前記微小試料搭載部上面形成用薄膜および前記微小試料搭載部形成用薄膜を除去する工程の前に、前記微小試料搭載部上面形成用薄膜および前記微小試料搭載部形成用薄膜で覆われた領域以外の前記半導体基板の領域の表面に前記微小試料搭載部上面形成用薄膜および前記微小試料搭載部形成用薄膜とは異なる材料からなる無機絶縁物を形成する工程を含むことを特徴とする微小試料台の製造方法。   16. The method of manufacturing a micro sample stage according to claim 14, wherein after forming the external shape of the micro sample stage connected by the connecting part, the thin film for forming the upper surface of the micro sample mounting part and Before the step of removing the thin film for forming the micro sample mounting portion, the surface of the semiconductor substrate region other than the thin film for forming the upper surface of the micro sample mounting portion and the region covered with the thin film for forming the micro sample mounting portion A method of manufacturing a micro sample stage, comprising: forming a thin film for forming an upper surface of a micro sample mounting portion and an inorganic insulator made of a material different from the thin film for forming the micro sample mounting portion. 第１の半導体層と、第２の半導体層と、前記第１の半導体層と前記第２の半導体層の間に設けられた無機絶縁膜を有する微小試料台形成用基板を準備する工程と、
前記第１の半導体層の一部を除去して微小試料搭載部を形成する工程と、
前記第２の半導体層の一部を除去して開口部を含む微小試料台基部の外形を形成する工程と、
前記無機絶縁膜を除去して、前記微小試料台基部の前記開口部に対応して前記微小試料搭載部が形成された微小試料台を得る工程と、
の各工程を含むことを特徴とする微小試料台の製造方法。 Preparing a substrate for forming a micro sample stage having a first semiconductor layer, a second semiconductor layer, and an inorganic insulating film provided between the first semiconductor layer and the second semiconductor layer;
Removing a part of the first semiconductor layer to form a micro sample mounting portion;
Removing a part of the second semiconductor layer to form an outer shape of a micro sample base including an opening;
Removing the inorganic insulating film to obtain a micro sample table in which the micro sample mounting portion is formed corresponding to the opening of the micro sample table base; and
The manufacturing method of the micro sample stand characterized by including each process of these. 請求項１７に記載の微小試料台の製造方法において、前記第１の半導体層の一部を除去して微小試料搭載部を形成する工程は、ドライエッチングにより前記第１の半導体層を除去する工程を含むことを特徴とする微小試料台の製造方法。   18. The method of manufacturing a micro sample stage according to claim 17, wherein the step of removing a part of the first semiconductor layer to form the micro sample mounting portion includes the step of removing the first semiconductor layer by dry etching. The manufacturing method of the micro sample stand characterized by including. 請求項１７または１８のいずれか１項に記載の微小試料台の製造方法において、前記第１の半導体層の一部を除去して微小試料搭載部を形成する工程の後、少なくとも前記微小試料搭載部の表面に酸化膜を形成し、前記酸化膜をウエットエッチングにより除去する工程を含むことを特徴とする微小試料台の製造方法。   19. The method of manufacturing a micro sample stage according to claim 17, wherein at least the micro sample mounting is performed after the step of removing a part of the first semiconductor layer to form a micro sample mounting unit. A method of manufacturing a micro sample table, comprising the steps of forming an oxide film on the surface of the portion and removing the oxide film by wet etching. 微小試料搭載部および微小試料台基部を有する微小試料台を準備し、
前記微小試料台の前記微小試料搭載部に微小試料を固定し、
前記微小試料が固定された前記微小試料台を、直接、分析用装置の分析ステージに取り付ける微小試料台の分析方法であって、
前記微小試料搭載部と前記微小試料台基部とは、
（ｉ）半導体層により一体化されて形成されている、
（ｉｉ）前記微小試料搭載部と前記微小試料台基部との間に無機絶縁膜を介在して半導体層により形成されている、
のいずれかの構成を有することを特徴とする微小試料台を用いた分析方法。 Prepare a sample holder with a sample holder and a sample holder base,
A micro sample is fixed to the micro sample mounting portion of the micro sample stage,
A method of analyzing a micro sample table, wherein the micro sample table to which the micro sample is fixed is directly attached to an analysis stage of an analysis device,
The micro sample mounting portion and the micro sample base are:
(I) formed integrally with a semiconductor layer;
(Ii) formed of a semiconductor layer with an inorganic insulating film interposed between the micro sample mounting portion and the micro sample base.
The analysis method using the micro sample stand characterized by having either structure of these.
JP2009193980A 2009-08-25 2009-08-25 Micro sample table and method for manufacturing micro sample table Active JP5666791B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009193980A JP5666791B2 (en) 2009-08-25 2009-08-25 Micro sample table and method for manufacturing micro sample table

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009193980A JP5666791B2 (en) 2009-08-25 2009-08-25 Micro sample table and method for manufacturing micro sample table

Publications (2)

Publication Number Publication Date
JP2011047660A true JP2011047660A (en) 2011-03-10
JP5666791B2 JP5666791B2 (en) 2015-02-12

Family

ID=43834160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009193980A Active JP5666791B2 (en) 2009-08-25 2009-08-25 Micro sample table and method for manufacturing micro sample table

Country Status (1)

Country Link
JP (1) JP5666791B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232281A (en) * 2012-04-27 2013-11-14 Wincess Corp Sample mount
US20160372301A1 (en) * 2015-06-16 2016-12-22 Hitachi High-Tech Science Corporation Microsample stage and method of manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11108813A (en) * 1997-10-03 1999-04-23 Hitachi Ltd Method and device for preparing sample
JP2001124676A (en) * 1999-10-25 2001-05-11 Hitachi Ltd Sample support member for electron microscopic observation
JP2005345347A (en) * 2004-06-04 2005-12-15 Hitachi High-Technologies Corp Micro-sample preparation device, micro-sample installation tool, and micro-sample processing method
JP2007033376A (en) * 2005-07-29 2007-02-08 Aoi Electronics Co Ltd Micro sample block aggregate
JP2008185338A (en) * 2007-01-26 2008-08-14 Aoi Electronics Co Ltd Micro sample stand, its production method, micro sample stand assembly, and sample holder
JP2010271101A (en) * 2009-05-20 2010-12-02 Aoi Electronics Co Ltd Minute sample stand, substrate for forming the minute sample stand, method for manufacturing the minute sample stand, and analyzing method using the minute sample stand

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11108813A (en) * 1997-10-03 1999-04-23 Hitachi Ltd Method and device for preparing sample
JP2001124676A (en) * 1999-10-25 2001-05-11 Hitachi Ltd Sample support member for electron microscopic observation
JP2005345347A (en) * 2004-06-04 2005-12-15 Hitachi High-Technologies Corp Micro-sample preparation device, micro-sample installation tool, and micro-sample processing method
JP2007033376A (en) * 2005-07-29 2007-02-08 Aoi Electronics Co Ltd Micro sample block aggregate
JP2008185338A (en) * 2007-01-26 2008-08-14 Aoi Electronics Co Ltd Micro sample stand, its production method, micro sample stand assembly, and sample holder
JP2010271101A (en) * 2009-05-20 2010-12-02 Aoi Electronics Co Ltd Minute sample stand, substrate for forming the minute sample stand, method for manufacturing the minute sample stand, and analyzing method using the minute sample stand

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232281A (en) * 2012-04-27 2013-11-14 Wincess Corp Sample mount
US20160372301A1 (en) * 2015-06-16 2016-12-22 Hitachi High-Tech Science Corporation Microsample stage and method of manufacturing the same
JP2017010615A (en) * 2015-06-16 2017-01-12 アオイ電子株式会社 Minute sample base and manufacturing method for the same
US10014155B2 (en) * 2015-06-16 2018-07-03 Hitachi High-Tech Science Corporation Microsample stage and method of manufacturing the same
TWI697934B (en) * 2015-06-16 2020-07-01 日商日立高新技術科學股份有限公司 Micro sample stage and its manufacturing method

Also Published As

Publication number Publication date
JP5666791B2 (en) 2015-02-12

Similar Documents

Publication Publication Date Title
EP3299802B1 (en) Chip assembly for measuring electrochemical reaction on solid-liquid phase interface in situ
JP4426512B2 (en) Micro sample table
US11041755B2 (en) Production method for Fabry-Perot interference filter
US6140652A (en) Device containing sample preparation sites for transmission electron microscopic analysis and processes of formation and use
JP2003194681A (en) Tem sample preparation method
JP5666791B2 (en) Micro sample table and method for manufacturing micro sample table
JP3768197B2 (en) Preparation method of transmission electron microscope specimen
JP4937775B2 (en) Micro sample table, method for producing the same, micro sample table assembly, and sample holder
JP5101563B2 (en) Manufacturing method of micro sample stage
JP4937896B2 (en) Method for manufacturing micro sample table assembly, method for manufacturing micro sample table, and method for manufacturing sample holder
JP4460501B2 (en) Micro sample table
US20200051877A1 (en) Substrate processing carrier
US6927174B2 (en) Site-specific method for large area uniform thickness plan view transmission electron microscopy sample preparation
US7394075B1 (en) Preparation of integrated circuit device samples for observation and analysis
JP2007103595A (en) Semiconductor chip and cut-out method therefor
CN113466268A (en) Combined sample and preparation method thereof
KR100744267B1 (en) specimen manufacturing method for Transmission Electron Microscope
JP2009156599A (en) Sample preparing method and sample preparation apparatus
JP2004271393A (en) Pedestal base plate, measuring holder for electron microscope, measuring sample assembly, method for producing measuring sample and measuring method
KR20050033699A (en) Method for forming sample using analysis by tem
JP2004253232A (en) Sample fixing table
KR100620728B1 (en) Method for Manufacturing Specimen for Analyzing by Transmission Electron Microscope
JP5298230B2 (en) Micro sample table, substrate for preparing micro sample table, and analysis method using micro sample table
KR20050112261A (en) Method of forming sample using analysis by tem
KR20040031279A (en) method for manufacturing Transmission Electron Microscope of Specimen for Analyzing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140917

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141211

R150 Certificate of patent or registration of utility model

Ref document number: 5666791

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250