JP2011040593A - 半導体装置ならびに半導体装置の製造方法 - Google Patents

半導体装置ならびに半導体装置の製造方法 Download PDF

Info

Publication number
JP2011040593A
JP2011040593A JP2009187077A JP2009187077A JP2011040593A JP 2011040593 A JP2011040593 A JP 2011040593A JP 2009187077 A JP2009187077 A JP 2009187077A JP 2009187077 A JP2009187077 A JP 2009187077A JP 2011040593 A JP2011040593 A JP 2011040593A
Authority
JP
Japan
Prior art keywords
layer
plasma
alnd
plasma etching
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009187077A
Other languages
English (en)
Inventor
Hiroshi Sera
博 世良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009187077A priority Critical patent/JP2011040593A/ja
Publication of JP2011040593A publication Critical patent/JP2011040593A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

【課題】ヒロックに対して400℃程度の耐熱性を有するNd添加量2at%のAlNd層を塩素系ガスでプラズマエッチングする場合、フェンスと呼ばれる反応生成物が堆積した領域が生じる。フェンスの存在により、AlNd層をゲート電極としてTFTを形成した場合、ゲート電極脇に電気的に不安定な領域ができることから、TFTの電気的特性が不安定になる場合があるという課題がある。
【解決手段】AlNd層203を層厚0.45μm以上0.8μm以下、Ndの含有量を0.5at%以上1.0at%以下に形成した。この条件範囲であれば、塩素ガスを主としたプラズマエッチングを行ってもフェンスの発生が抑えられる。また、基板温度を500℃まで上げられることから、層間絶縁層211として信頼性が高い酸化シリコン層をAlNd層203にヒロックを発生させることなく形成することができ、信頼性が高いTFT220を提供することが可能となる。
【選択図】図4

Description

本発明は、半導体装置ならびに半導体装置の製造方法に関する。
アルミニウム(以下Alとも記載する)にネオジム(以下Ndとも記載する)を添加した合金(以下、AlNdとも記載する)は、熱処理時に発生するヒロック(微細な突起状欠陥)の発生が、純Alを用いた場合と比べて抑えられる。非特許文献1に示されるように、Ndを2at%程度添加することで400℃1時間の熱処理に対してもヒロックの発生が抑えられる。Ndを用いた場合、2at%程度と添加量が少なくてもヒロックの発生を抑えられることから、他の物質を加えてヒロックを抑制した場合と比べ、合金散乱による抵抗率上昇を最低限に抑えることができる。
AlNd層を用いて例えばゲート電極やその他の配線構造を作り、当該AlNd層を埋め込むべく層間絶縁層を形成する場合には、プラズマCVD(化学気相堆積)法等、低い基板温度で形成する場合においても、300℃程度の基板温度を必要とし、AlNd層はこの基板温度に耐えうるもので構成される必要がある。
2at%程度のNdを含むAlNd層はこの工程に耐える耐熱性を有している。そのため、液晶パネル等の配線材料として好適に用いられている。2at%程度のNdを含むAlNdをエッチングする工程では、特許文献2に示すように、主にウェットエッチングが用いられている。
近年、ディスプレイパネルに求められてきている高精細化に対応するため、ウェットエッチング法で得られる寸法精度では不足となり、寸法精度が高いドライエッチング法が研究されてきている。そして、ドライエッチング法の中でも、エッチング反応種を基板に対して方向性を揃えて照射可能なプラズマエッチング法が好適な方法として活用されてきている。ドライエッチングで実用的なエッチングが行えるのは、Ndの含有量が1at%以下程度の場合に限られる。そのため、特許文献1に示される(特に段落0078)ように、Moを用いた積層構造を用いてヒロックの発生を抑えることで耐熱性を向上させる技術が用いられている。
特開2004−55842号公報 特開2004−356616号公報
神戸製鋼技報/Vol.52.No.2(Sep.2002)・2頁−11頁
2at%程度のNdを含むAlNdに対し塩素ガス主体のプラズマエッチングを行うと、レジストマスクとの選択比が取れず(例えば0.2:AlNdを1削ると、レジストマスクは5削られる)、甚だしい場合にはエッチング途中でレジストマスクが消失し、パターン形成そのものが出来なくなる。そのため、非特許文献1に示すように、三塩化硼素ガスを添加し、AlNdとレジストマスクとの選択比を向上させる方法が研究されているが、この場合エッチングにより得られたパターン側面にフェンスと呼ばれる反応生成物が堆積した領域が生じる。これは、三塩化硼素ガスの流量比を多くした条件を用いてプラズマエッチングを行う場合に頻発する。
図7は、基板上に形成されたAlNdパターン側面に反応生成物が付着した状態を示すSEM写真である。これは、ヒドロキシルアミン系の溶剤に可溶であることから、AlNdがスパッタされて再付着したものではなく、AlやNdの塩化物や酸化物が堆積されたものと推測されている。フェンスの存在により、AlNd層をゲート電極や配線層に用いた場合、ゲート電極脇や配線層脇に電気的に不安定な領域ができることから、TFTの電気的特性が不安定になるおそれがある。また、フェンス内には活性の高い塩素ガスや酸素が含まれるため、AlNd層を用いたゲート電極や他の配線層を徐々に腐蝕し、信頼性を低下させるという課題がある。
また、三塩化硼素ガスの流量比を多くすることで、プラズマエッチング装置内に反応生成物(たとえば酸化硼素)が付着する。頻繁にプラズマエッチング装置のクリーニングを行う必要が生じ、量産性が低下するという課題がある。
また、Mo層でAlNd層を挟む構造を作るためには製造工程が長くなるため、量産性が低下するという課題がある。さらに、多層構造を備える配線のエッチングはプロセス余裕が小さく、Moの雪庇(Moが庇のように張り出してしまう現象)などの発生が生じ、歩留まりを落としてしまうという課題がある。
以上のように、ドライエッチングを可能とし、かつ単層構造で500℃程度の熱処理に耐える配線層を得ることは困難であることが知られている。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。なお、「上」とは、基板内部からネオジムが添加されたアルミニウム合金層側に向かう方向と定義する。
[適用例1]本適用例にかかる金属配線層を備える半導体装置であって、前記金属配線層の少なくとも一部にネオジムを0.5at%以上1.0at%以下の含有量で含むアルミニウム合金層を用い、かつ前記アルミニウム合金層の厚さが0.45μm以上0.8μm以下の厚さを備えることを特徴とする。
これによれば、ネオジムの含有量を1.0at%以下としたことでフェンスの発生を防止し、エッチング装置内壁への堆積物付着を抑えられる塩素ガスを主成分としたプラズマエッチングを行うことで得られたアルミニウム合金層を備えることが可能となる。また、ネオジムの含有量を0.5at%以上とし、かつ層厚を0.45μm以上とすることでアルミニウム合金層を500℃で熱処理した場合にもヒロックの発生が抑えられたアルミニウム合金層を備えることが可能となる。
ヒロックの発生が抑えられる機構については明確には把握できていないが、ネオジムの総量が増えることにより、ヒロックの発生が抑えられている、もしくはアルミニウム合金層を厚く堆積することで応力緩和によりヒロックの発生が抑えられているものと推定している。また、0.8μm以下の厚さを備えることで、アルミニウム合金層のプラズマエッチングを実用的な時間で行うことが可能となる。また、アルミニウム合金層内に発生する内部応力が低減されることから、アルミニウム合金層の信頼性を確保することが可能となる。
[適用例2]本適用例にかかる金属配線層を備える半導体装置の製造方法であって、ネオジムを0.5at%以上1.0at%以下の含有量で含み、0.45μm以上0.8μm以下の厚さを備えるアルミニウム合金層を用い、塩素を含む雰囲気でプラズマエッチングを行う工程と、300℃以上500℃以下の熱処理を行う工程と、を備えることを特徴とする。
これによれば、ネオジムが添加されたアルミニウム合金層の熱処理に伴うヒロックの発生を抑えることが可能となる。ヒロックの発生が抑えられる機構については明確には把握できていないが、ネオジムの総量が増えることにより、ヒロックの発生が抑えられている、もしくはアルミニウム合金層を厚く堆積することで応力緩和によりヒロックの発生が抑えられているものと推定している。
ICPエッチング装置の構成を示す外略図。 (a)〜(c)は、プラズマエッチング工程を行うパターンとして、典型的な例となるゲート電極の形成を行う工程を示す工程断面図。 本実施形態のエッチング条件でICPエッチング装置を用いてプラズマエッチングを行った場合の断面SEM写真。 第1の実施形態で示したプラズマエッチング法を用いて形成したTFTの断面図。 ECRプラズマエッチング装置の概略図。 HWPエッチング装置の概略図。 基板上に形成されたAlNdパターン側面に反応生成物が付着した状態を示すSEM写真。
(第1の実施形態:半導体装置の製造方法)
(プラズマエッチング装置の構成)
以下、半導体装置としてのAlNd配線層を形成するためのプラズマエッチング装置の構成について図面を用いて説明する。図1は、本実施形態にかかるプラズマエッチング装置として好適に用いられるICP(誘導結合プラズマ)エッチング装置の構成を示す外略図である。ICPエッチング装置100は、基板200を搬送する搬送系101、ゲートバルブ102、処理室103、対向電極104、基板支持部105、結合コンデンサー106、ACバイアス電源107、アンテナ108、ガス供給系109、ガス排気系110、RF電源111、予備排気系112、予備排気室113を含み、基板200を処理する。
搬送系101は、基板200を大気中から、処理室103へと搬送する機能を有している。ゲートバルブ102は、大気と処理室103との間を気密封止し、基板200を処理室103から挿入/排出する場合に開放される。予備排気室113は、基板200を大気中から搬送した際に入る大気を予備排気系112より排出し、処理室103への大気の混入を抑制する機能を果たしている。
アンテナ108は、処理室103内で、ガス供給系109から供給されるエッチングガスを励起し、誘導結合によりプラズマを発生させる機能を有している。そして、ガス供給系109は、図示せぬガス流量コントローラーから供給されるエッチングガスを処理室103に導入する機能を有している。ガス排気系110は、図示せぬターボ分子ポンプや圧力制御機構により、処理室103内の圧力を制御している。
RF電源111は、13.56MHzの高周波電力をアンテナ108に供給することで、処理室103内でのプラズマを発生、維持するためのエネルギーを供給している。
ACバイアス電源107は、結合コンデンサー106を介して、対向電極104と基板200との間にDCバイアスを発生させ、異方性エッチングのアスペクト比や、プラズマ中からのイオンの引き込みによるエッチング(イオンボンバードメント)状態の制御を行っている。結合コンデンサー106は、ACバイアス電源107からの高周波電力を受けて、プラズマ中に発生するDC電位を保持する機能を有している。
図中、アンテナ108として2ターンの構成を有するものを用いているが、これは1ターン型のものや、多ターン型のものを用いても良い。また、ここではICPエッチング装置について説明したが、これはECR(電子サイクロトロンスピン共鳴)プラズマエッチング装置や、HWP(ヘリコン波励起プラズマ)エッチング装置等、プラズマ励起エネルギーとプラズマ引き込みエネルギーとを独立して扱えるプラズマエッチング装置を用いても良い。また、図1において、対向電極104は省略可能であり、プラズマと基板200との間にバイアス電力を供給するようにしても良い。
次にECRプラズマエッチング装置の概要について説明する。図5は、ECRプラズマエッチング装置の概略図である。給排気系や搬送系は省略している。石英窓から入射されたマイクロ波により励起されたプラズマは、磁石からの磁気と協働して電子サイクロトロン共鳴を起こし、高効率なプラズマを発生する。プラズマは、ACバイアス電源との間に挿入された、直流成分を遮るためのコンデンサーを介して処理室内に配置された基板にACバイアスが与えられる。このACバイアスにより、プラズマ内にDC電位が発生し(電子とイオンとの速度差により生じている)、基板のエッチング状態を制御している。即ち、プラズマを生成する電力と、プラズマを引き込む電力とは、独立して制御されている。
次に、HWPエッチング装置の概要について説明する。図6は、HWPエッチング装置の概略図である。給排気系や搬送系は省略している。RF電源からアンテナに供給された高周波電力は、磁石と協働してヘリコン波を発生させる。ヘリコン波により励起されたプラズマは、ACバイアス電源との間に挿入された、直流成分を遮るためのコンデンサーを介して処理室内に配置された基板にACバイアスが与えられる。このACバイアスにより、プラズマ内にDC電位が発生し(電子とイオンとの速度差により生じている)、基板のエッチング状態を制御している。即ち、プラズマを生成する電力と、プラズマを引き込む電力とは、独立して制御されている。このように、生成する電力とプラズマを引き込む電力とが、独立に制御できるプラズマエッチング装置を用いる場合、以下に示すプラズマエッチング法が適用可能である。
(プラズマエッチング工程)
以下、上記したプラズマエッチング装置を用いたプラズマエッチング工程について図面を用いて説明する。プラズマエッチング工程に用いる装置としては、たとえば第1実施形態で説明したICPエッチング装置や、ECRプラズマエッチング装置、HWPエッチング装置等、プラズマ励起エネルギーとプラズマ引き込みエネルギーとを独立して扱えるプラズマエッチングを用いることが好適である。本実施形態では、前述したICPプラズマエッチング装置を用いた例について説明する。また、以下に示すエッチング条件は一例を示すものであり、このエッチング条件に限定されるものではない。
図4は、半導体装置としてのTFTの一形態を示すものである。以下、図2に示す工程断面図を参照してTFT220を製造するための製造工程について説明する。図2(a)〜(c)は、プラズマエッチング工程を行うパターンとして、典型的な例となるゲート電極の形成を行う工程を示す工程断面図である。図2(a)は、プラズマエッチングを行う前の状態の工程断面図を示している。図2(a)に示されるように、無アルカリガラスを用い、バッファー層として酸化シリコンが堆積された基板200上には、多結晶シリコン層201が島状(同一工程で形成された同一材料からなる層と平面的に見て分離されている状態)に配置されている。そして、多結晶シリコン層201上には、ゲート絶縁層202として層厚100nm程度の酸化シリコン層が形成されている。ゲート絶縁層202の厚みは、後述するTFTの耐圧に依存するため、この層厚は一例を示すべく目安として記載している。なお、多結晶シリコン層201はTFT220を形成すべく、公知の不純物導入がなされたものを用いても良い。また、AlNd層203を加工して得られたゲート電極をマスクとしてイオン注入法等の工程を用いてTFT220の形成を行っても良い。
ゲート絶縁層202上には、0.8at%程度のNdが添加されたAlNd層203が形成されている。AlNd層203は、たとえばスパッタ法を用いて形成することができる。ここで、Ndの添加量としては、0.5at%以上1.0at%以下であることが好適である。添加量を0.5at%以上とすることで純アルミニウムと比べ、熱処理を行ってもヒロック(微細な突起状欠陥)の発生を抑制することが可能となる。また、添加量を1.0at%以下とすることで、フェンスの発生を抑えてプラズマエッチングを行うことが可能となる。
また、層厚は0.45μm以上0.8μm以下の値を取ることが好ましい。0.45μm以上の層厚を取ることでアニールなどの熱処理、もしくは真空加熱をともなうCVD処理などを行ってもヒロックの発生を抑制することが可能となる。また、0.8μm以下の層厚を取ることで、プラズマエッチングにかかる時間を抑え、量産性を確保することが可能となる。また、アルミニウム合金層内に発生する内部応力を抑制することが可能となる。
AlNd層203上には、テーパー状のパターン形状を備えたフォトレジスト層230が形成されている。そして、プラズマエッチングを行う。図2(b)はプラズマエッチング中の構成を示す工程断面図である。プラズマの照射によりフォトレジスト層230は後退し、それに伴いAlNd層203にテーパー形状が転写され、ゲート電極として機能するAlNd層203が形成される。その後、フォトレジスト層230をたとえばアッシング等の処理により除去する。ここまでの工程を終えた工程断面図を図2(c)に示す。
エッチング条件としては、電極間距離(図1に示す対向電極104と基板支持部105との距離):150mm、処理室103内の圧力:0.6Pa、プラズマ励起出力:2200W、プラズマ引き込み出力:3300W、プラズマ引き込み周波数:3.0MHz、塩素ガス流量:250sccm、プラズマ励起周波数:13.56MHz、基板200には400mm×500mmの寸法を有する無アルカリガラスを用いている。図3に示すように、図7で見られたフェンスは無く、AlNd層203をプラズマエッチング法で加工することを可能としている。図3は、上記したエッチング条件でガラス基板上に形成したAlNd層をエッチングした後のSEM写真である。
ここで、同様の条件を用いることで、図5に示したECRプラズマエッチング装置や、図6に示したHWPエッチング装置等、プラズマ励起エネルギーとプラズマ引き込みエネルギーとを独立して扱えるプラズマエッチング装置を用いた場合でも、図3に示すようにフェンス形成を抑えた形状にプラズマエッチングを行うことが可能である。なお、図1に示した対向電極104を有さない装置を用いる場合には、上記した電極間距離という記載は無効となる。これは、対向電極を有さない他のプラズマエッチング装置を用いた場合においても同様である。この場合においては、対向電極104に代えてプラズマと基板200との間に、プラズマ引き込みエネルギーが印加されることとなる。すなわち、プラズマと基板との平均距離が等価的な電極間距離となった状態でエッチングが進行する。
図5に示したECRプラズマエッチング装置や、図6に示したHWPエッチング装置等を用いても、図3に示すように、図7で見られたフェンスを発生させることなく、AlNd層203をプラズマエッチング法で加工することが可能である。
次に、層間絶縁層211をプラズマCVD法等を用いて堆積する。この際に、400℃、好ましくは500℃程度の基板温度を必要とするが、上記した条件範囲でAlNd層203を形成することでこの堆積温度に耐え、ヒロックの発生を抑えて堆積することが可能となる。続けて、コンタクトホール212やソース側電極209、ドレイン側電極210等を公知の方法を用いて形成することで図4に示すTFT220が形成される。
(第2の実施形態:半導体装置)
以下、第2の実施形態として、半導体装置としてのTFTについて説明する。本実施形態のTFTは、第1の実施形態で例示したプラズマエッチング法を用いてエッチングしたAlNd層203をゲート電極として用いることも好適である。図4は、第1の実施形態で例示したプラズマエッチング法を用いて形成したTFTの断面図である。
なお、第1の実施形態で例示したように、ECRプラズマエッチング装置や、HWPエッチング装置等、プラズマ励起エネルギーとプラズマ引き込みエネルギーとを独立して扱えるプラズマエッチング装置を用いてAlNd層203をエッチングしたものを用いても良い。TFT220は、基板200、多結晶シリコン層201、ゲート絶縁層202、ゲート電極としてのAlNd層203、ソース204、ソース側LDD205、チャネル206、ドレイン側LDD207、ドレイン208、ソース側電極209、ドレイン側電極210、層間絶縁層211、コンタクトホール212と、を含む。
基板200上には、多結晶シリコン層201を用いたソース204、ソース側LDD205、チャネル206、ドレイン側LDD207、ドレイン208、ソース側電極209、ドレイン側電極210が形成される。ここで、AlNd層203のNd濃度を0.5at%以上1.0at%以下の値を備えることが好適で、フェンス等の発生を抑えた状態でプラズマエッチングが可能となる。ここでは、0.8at%としている。また、層厚は0.45μm以上0.8μm以下の値を取ることが好ましい。0.45μm以上の層厚を取ることで熱処理を行ってもヒロックの発生を抑制することが可能となる。また、0.8μm以下の層厚を取ることで、プラズマエッチングにかかる時間を抑え、量産性を確保することが可能となる。また、アルミニウム合金層内に発生する内部応力を抑制することが可能となる。
ソース204とドレイン208は、チャネル206を通して伝達されるキャリアを供給する機能を有している。ソース204とドレイン208は、ソース側電極209、ドレイン側電極210に対してオーム性接触を可能とすべく、例えば5×1020cm-3程度の高い不純物濃度が与えられている。
ソース側LDD205、ドレイン側LDD207は、チャネル206の端部近傍に配置され、ソース204とドレイン208と、チャネル206との間の不純物濃度を備え、AlNd層203(ゲートとして機能する)の端部で生じる電界集中を緩和するために形成されている。
チャネル206は、AlNd層203(ゲートとして機能する)からゲート絶縁層202を介して印加される電界に応じたキャリアを誘起し、TFT220のコンダクタンスを変調する機能を有している。
ソース側電極209はソース204と、ドレイン側電極210はドレイン208と、それぞれコンタクトホール212により接続され、図示せぬ外部回路とTFT220とを電気的に接続させる機能を有している。
上記したように、AlNd層203のNd濃度を0.5at%以上1.0at%以下程度とし、AlNd層203の厚さを0.45μm以上0.8μm以下とすることで、500℃程度の熱工程がヒロックを発生させることなく行えるため、層間絶縁層211にアクリル樹脂やポリイミド樹脂等の有機層と比べ信頼性が高い酸化シリコン層を用いることが可能となる。酸化シリコン層はプラズマCVD等を用いて400℃〜500℃程度の温度で形成することができる。そのため、信頼性が高いTFT220を提供することが可能となる。
100…ICPエッチング装置、101…搬送系、102…ゲートバルブ、103…処理室、104…対向電極、105…基板支持部、106…結合コンデンサー、107…ACバイアス電源、108…アンテナ、109…ガス供給系、110…ガス排気系、111…RF電源、112…予備排気系、113…予備排気室、200…基板、201…多結晶シリコン層、202…ゲート絶縁層、203…AlNd層、204…ソース、205…ソース側LDD、206…チャネル、207…ドレイン側LDD、208…ドレイン、209…ソース側電極、210…ドレイン側電極、211…層間絶縁層、220…TFT、230…フォトレジスト層。

Claims (2)

  1. 金属配線層を備える半導体装置であって、
    前記金属配線層の少なくとも一部にネオジムを0.5at%以上1.0at%以下の含有量で含むアルミニウム合金層を用い、かつ前記アルミニウム合金層の厚さが0.45μm以上0.8μm以下の厚さを備えることを特徴とする半導体装置。
  2. 金属配線層を備える半導体装置の製造方法であって、
    ネオジムを0.5at%以上1.0at%以下の含有量で含み、0.45μm以上0.8μm以下の厚さを備えるアルミニウム合金層を用い、塩素を含む雰囲気でプラズマエッチングを行う工程と、
    300℃以上500℃以下の熱処理を行う工程と、
    を備えることを特徴とする半導体装置の製造方法。
JP2009187077A 2009-08-12 2009-08-12 半導体装置ならびに半導体装置の製造方法 Pending JP2011040593A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009187077A JP2011040593A (ja) 2009-08-12 2009-08-12 半導体装置ならびに半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009187077A JP2011040593A (ja) 2009-08-12 2009-08-12 半導体装置ならびに半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011040593A true JP2011040593A (ja) 2011-02-24

Family

ID=43768052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009187077A Pending JP2011040593A (ja) 2009-08-12 2009-08-12 半導体装置ならびに半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2011040593A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9552996B2 (en) 2014-07-10 2017-01-24 Seiko Epson Corporation Semiconductor device, having conductive pattern and electronic apparatus

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01248136A (ja) * 1988-03-30 1989-10-03 Toshiba Corp 液晶表示用薄膜トランジスタの製造方法
JPH0472633A (ja) * 1990-07-12 1992-03-06 Fujitsu Ltd 半導体装置の製造方法
JPH10274787A (ja) * 1997-03-31 1998-10-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2001093862A (ja) * 1999-09-21 2001-04-06 Vacuum Metallurgical Co Ltd 液晶ディスプレイ用の電極・配線材及びスパッタリングターゲット
JP2001311954A (ja) * 2000-04-28 2001-11-09 Hitachi Ltd 液晶表示装置とその製造方法
JP2002305306A (ja) * 2001-04-05 2002-10-18 Hitachi Ltd アクティブマトリクス型表示装置
JP2002341367A (ja) * 2001-05-18 2002-11-27 Nec Corp 液晶表示装置及びその製造方法
JP2003203919A (ja) * 2001-12-28 2003-07-18 Fujitsu Display Technologies Corp 薄膜トランジスタ装置及びその製造方法
JP2004055842A (ja) * 2002-07-19 2004-02-19 Kobe Steel Ltd 半導体デバイス電極/配線、半導体デバイス電極用膜/配線用膜並びにAl合金薄膜形成用スパッタリングターゲット
JP2005057242A (ja) * 2003-07-18 2005-03-03 Seiko Epson Corp 薄膜トランジスタ、アクティブマトリクス基板、表示装置、及び電子機器
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP2006310317A (ja) * 2005-04-28 2006-11-09 Samsung Sdi Co Ltd 有機エレクトロルミネッセンス素子及びその製造方法
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP2008243451A (ja) * 2007-03-26 2008-10-09 Asahi Glass Co Ltd 補助配線付き電極基体の製造方法
JP2009088537A (ja) * 2001-03-27 2009-04-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01248136A (ja) * 1988-03-30 1989-10-03 Toshiba Corp 液晶表示用薄膜トランジスタの製造方法
JPH0472633A (ja) * 1990-07-12 1992-03-06 Fujitsu Ltd 半導体装置の製造方法
JPH10274787A (ja) * 1997-03-31 1998-10-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2001093862A (ja) * 1999-09-21 2001-04-06 Vacuum Metallurgical Co Ltd 液晶ディスプレイ用の電極・配線材及びスパッタリングターゲット
JP2001311954A (ja) * 2000-04-28 2001-11-09 Hitachi Ltd 液晶表示装置とその製造方法
JP2009088537A (ja) * 2001-03-27 2009-04-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2002305306A (ja) * 2001-04-05 2002-10-18 Hitachi Ltd アクティブマトリクス型表示装置
JP2002341367A (ja) * 2001-05-18 2002-11-27 Nec Corp 液晶表示装置及びその製造方法
JP2003203919A (ja) * 2001-12-28 2003-07-18 Fujitsu Display Technologies Corp 薄膜トランジスタ装置及びその製造方法
JP2004055842A (ja) * 2002-07-19 2004-02-19 Kobe Steel Ltd 半導体デバイス電極/配線、半導体デバイス電極用膜/配線用膜並びにAl合金薄膜形成用スパッタリングターゲット
JP2005057242A (ja) * 2003-07-18 2005-03-03 Seiko Epson Corp 薄膜トランジスタ、アクティブマトリクス基板、表示装置、及び電子機器
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP2006310317A (ja) * 2005-04-28 2006-11-09 Samsung Sdi Co Ltd 有機エレクトロルミネッセンス素子及びその製造方法
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP2008243451A (ja) * 2007-03-26 2008-10-09 Asahi Glass Co Ltd 補助配線付き電極基体の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9552996B2 (en) 2014-07-10 2017-01-24 Seiko Epson Corporation Semiconductor device, having conductive pattern and electronic apparatus

Similar Documents

Publication Publication Date Title
TWI600083B (zh) Plasma etching method
JP3326974B2 (ja) 多層配線の形成方法および半導体装置の製造方法
JP4488999B2 (ja) エッチング方法およびエッチング装置
TW202022917A (zh) 電子束介導電漿蝕刻及沉積製程之設備及方法
TWI647762B (zh) 電漿處理裝置、薄膜電晶體之製造方法及記憶媒體
JP2007142229A (ja) 貼合せ基板の製造方法及びその方法で製造された貼合せ基板
KR20100002130A (ko) Soi 기판의 제작 방법
JP5520744B2 (ja) 半導体基板の再生方法
JP2016136617A (ja) シリコンのエッチングおよびクリーニング
US20040129674A1 (en) Method and system to enhance the removal of high-k dielectric materials
CN109904054B (zh) 腔室环境恢复方法及刻蚀方法
JP2000512085A (ja) ポリカーボネートエッチマスクを用いるプラズマエッチング
KR20100036209A (ko) 반도체 기판의 제작 방법
KR20100085840A (ko) Soi 기판의 제작 방법 및 반도체 장치의 제작 방법
US8871610B2 (en) Method for manufacturing SOI substrate
US20130330920A1 (en) Method and apparatus for substrate preclean with hydrogen containing high frequency rf plasma
JP4395896B2 (ja) 半導体装置の製造方法
JP2011040593A (ja) 半導体装置ならびに半導体装置の製造方法
JP2010141082A (ja) 半導体装置の製造方法ならびに半導体装置
JP4577328B2 (ja) 半導体装置の製造方法
TWI497586B (zh) Plasma etching method
JP5814663B2 (ja) プラズマ処理方法及びゲートラスト方式のメタルゲートの製造方法
KR101133697B1 (ko) 반도체소자 가공방법
JP5851113B2 (ja) Soi基板の作製方法
WO2016150287A1 (zh) 用于制造半导体器件的方法及设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140729