JP2011029739A - 信号処理装置 - Google Patents
信号処理装置 Download PDFInfo
- Publication number
- JP2011029739A JP2011029739A JP2009170718A JP2009170718A JP2011029739A JP 2011029739 A JP2011029739 A JP 2011029739A JP 2009170718 A JP2009170718 A JP 2009170718A JP 2009170718 A JP2009170718 A JP 2009170718A JP 2011029739 A JP2011029739 A JP 2011029739A
- Authority
- JP
- Japan
- Prior art keywords
- data
- order
- noise
- signal
- noise shaper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
【課題】無信号時にノイズシェーパを巡回する量子化誤差ノイズを除去する際に、可聴帯域に発生するノイズを抑圧する。
【解決手段】信号処理装置100は、乗算器22-0〜22-3を有するノイズシェーパ20A、PCMデータDinの無信号状態を検出する無信号状態検出回路30、および係数設定回路40を備える。係数設定回路40は、無信号状態が検出されると、ノイズシェーパ20Aの次数を、4次から0次に向けて順次減少させるように係数a0〜a3を設定する。これにより、高域周波数成分が段階的に減少するので、第2データD2の振幅は段階的に減少する。
【選択図】図1
【解決手段】信号処理装置100は、乗算器22-0〜22-3を有するノイズシェーパ20A、PCMデータDinの無信号状態を検出する無信号状態検出回路30、および係数設定回路40を備える。係数設定回路40は、無信号状態が検出されると、ノイズシェーパ20Aの次数を、4次から0次に向けて順次減少させるように係数a0〜a3を設定する。これにより、高域周波数成分が段階的に減少するので、第2データD2の振幅は段階的に減少する。
【選択図】図1
Description
本発明は、無信号時のノイズを除去することが可能な信号処理装置に関する。
従来より、オーバーサンプリング回路とノイズシェーパを組み合わせたDA変換器が知られている。このDA変換器では、例えば、オーバーサンプリング回路によってオーバーサンプリングされた24ビットのPCM(Pulse Code Modulation)データをノイズシェーパで6ビットのPCMデータに変換する。ノイズシェーパでは、変換に伴って発生する量子化ノイズを高周波数帯域に押しやり、低周波数帯域のノイズを抑圧する。
ノイズシェーパは、巡回型のフィルタで構成される、このため、PCMデータが無信号の状態(ゼロレベル)になっても量子化誤差ノイズがフィルタを巡回して消去されないといった問題がある。
特許文献1には、複数の微分器を有するループフィルタを備えたDA変換器が開示されている。各微分器の入力には、「0」データと前段の微分器の出力を選択するスイッチが設けられている。そして、ノイズシェーパの次数が減少するように各スイッチが制御される。
ノイズシェーパは、巡回型のフィルタで構成される、このため、PCMデータが無信号の状態(ゼロレベル)になっても量子化誤差ノイズがフィルタを巡回して消去されないといった問題がある。
特許文献1には、複数の微分器を有するループフィルタを備えたDA変換器が開示されている。各微分器の入力には、「0」データと前段の微分器の出力を選択するスイッチが設けられている。そして、ノイズシェーパの次数が減少するように各スイッチが制御される。
ところで、ノイズシェーパの構成には、特許文献1に記載されたように複数の微分器を備えるものの他、量子化誤差ノイズを、直列に接続された複数の遅延回路にフィードバックし、各遅延回路の出力に係数を乗算し、乗算結果を加算して量子化器の入力とするものがある。複数の微分器を備えるノイズシェーパは、微分器ごとに減算器を備える必要があるが、後者のタイプではそのような減算器が不要であるので、構成を簡素化できる利点がある。
しかしながら、後者のタイプについては、量子化誤差ノイズがフィルタを巡回して消去されないといった課題は未解決である。
本発明は、以上の事情に鑑みてなされたものであり、量子化誤差ノイズを直列に接続された複数の遅延回路にフィードバックするノイズシェーパにおいて、無信号時にノイズシェーパを巡回する量子化誤差ノイズを除去する際に、可聴帯域に発生するノイズを抑圧することを解決課題とする。
しかしながら、後者のタイプについては、量子化誤差ノイズがフィルタを巡回して消去されないといった課題は未解決である。
本発明は、以上の事情に鑑みてなされたものであり、量子化誤差ノイズを直列に接続された複数の遅延回路にフィードバックするノイズシェーパにおいて、無信号時にノイズシェーパを巡回する量子化誤差ノイズを除去する際に、可聴帯域に発生するノイズを抑圧することを解決課題とする。
以上の課題を解決するために、本発明に係る信号処理装置は、n(nは2以上の自然数)ビットの入力データにノイズシェーピングを施してm(mはn未満の自然数)ビットの出力データを生成するノイズシェーパを備えるものであって、前記ノイズシェーパは、供給されるデータを加算する加算手段(例えば、図1に示す21-0〜21-3)と、前記加算手段から出力されるデータを量子化して、前記出力データを生成する量子化手段と、前記出力データから、前記加算手段から出力されるデータを減算して量子化誤差データを生成する減算手段と、前記量子化誤差データを順次遅延させる複数の遅延手段と、各々が、前記複数の遅延手段に対応して設けられており、対応する遅延手段から出力されるデータに係数を乗算し、乗算結果を前記加算手段の入力に供給する複数の乗算手段と、前記入力データが無信号になったことを検出する検出手段と、前記検出手段によって前記入力データが無信号になったことが検出されると、前記出力データの振幅が減少するように前記複数の乗算手段の係数を段階的に変化させる係数設定手段とを備える。
入力データが無信号になった時点ではノイズシェーパの内部に量子化誤差データが存在し、これがノイズシェーパを巡回する。量子化誤差データを除去するため出力データの振幅を瞬間的にゼロにリセットすると、可聴帯域にノイズが発生する。この発明によれば、入力データが無信号になったことが検出されると、出力データの振幅が減少するように係数を段階的に変化させる。よって、出力データの振幅が次第に減少するので、可聴帯域に発生するノイズを抑圧することができる。
入力データが無信号になった時点ではノイズシェーパの内部に量子化誤差データが存在し、これがノイズシェーパを巡回する。量子化誤差データを除去するため出力データの振幅を瞬間的にゼロにリセットすると、可聴帯域にノイズが発生する。この発明によれば、入力データが無信号になったことが検出されると、出力データの振幅が減少するように係数を段階的に変化させる。よって、出力データの振幅が次第に減少するので、可聴帯域に発生するノイズを抑圧することができる。
上述した信号処理装置の具体的な態様としては、前記ノイズシェーパの最大の次数がN(Nは2以上の自然数)次である場合、前記係数設定手段は、前記検出手段によって前記入力データが無信号になったことが検出されると、N次から順に次数を減少させて零次に至るように前記複数の乗算手段の係数を変化させることが好ましい。ノイズシェーパの周波数特性は次数が下がるほど、高域のゲインが減少する。入力データが無信号になった時点でノイズシェーパを巡回する量子化誤差データは、高域に大きな周波数成分を有する。したがって、次数を順次減少させることによって出力データの振幅を次第に減少させることができる。
さらに、前記係数設定手段は、次数をN次から零次に順次減少させる過程の少なくとも1つにおいて、同一の次数で前記ノイズシェーパの極をシフトさせて高域周波数成分が減少するように、前記複数の乗算手段の係数を変化させることが好ましい。この場合には、極シフトを介してノイズシェーパの次数を減少させるので、出力データの振幅を減少させる段階の数を増加させることができる。この結果、より一層、スムーズに出力データの振幅を「0」に収束させることができる。
なお、上述した信号処理装置において、入力データをオーバーサンプリングするオーバーサンプリング手段を備え、前記オーバーサンプリング手段の出力を前記ノイズシェーパに供給し、前記検出手段は、少なくとも前記オーバーサンプリング手段の遅延時間だけ、前記入力データのレベルが「0」であることが継続すると、前記入力データが無信号になったことを検出してもよい。入力データが無信号の状態となるのは、瞬間的にレベルが「0」になったことでは足らず、これが所定時間継続されることが必要である。この発明によれば、少なくともオーバーサンプリング手段の遅延時間だけ入力データのレベルが「0」であることが継続されることによって、無信号の状態が検出されるので、オーバーサンプリング手段から有効なデータが出力されている期間は、ノイズシェーパの次数が減少することはない。
ここで、所定時間を遅延時間にほぼ一致させることが好ましい。この場合には、量子化誤差ノイズを短時間で「0」に収束させることが可能となる。
ここで、所定時間を遅延時間にほぼ一致させることが好ましい。この場合には、量子化誤差ノイズを短時間で「0」に収束させることが可能となる。
<1.第1実施形態>
次に、本願に好適な実施の形態について、図面を参照して説明する。なお、以下に説明する実施形態は、処理系統は1系統であるが、同様の処理系統を設けて、LチャンネルおよびRチャンネルに対応した信号処理装置としてもよい。
次に、本願に好適な実施の形態について、図面を参照して説明する。なお、以下に説明する実施形態は、処理系統は1系統であるが、同様の処理系統を設けて、LチャンネルおよびRチャンネルに対応した信号処理装置としてもよい。
図1は、第1実施形態の信号処理装置100の構成を示すブロック図である。本実施形態の信号処理装置100は、外部から供給されるPCM形式のオーディオデータDin(以下、単に「PCMデータ」という。)にオーバーサンプリング処理を施して第1データD1を生成するオーバーサンプリング回路10と、量子化誤差ノイズを高域にシフトさせて第2データD2を生成するノイズシェーパ20A、PCMデータDinに基づいて無信号の状態を検出する無信号状態検出回路30、ノイズシェーパ20Aの係数a0〜a3を設定する係数設定回路40を備える。PCMデータDinおよび第1データD1は24ビットであり、第2データD2は6ビットである。
また、信号処理装置100は、第2データD2にパルス幅変調を施してPWM(Pulse Width Modulation)信号を生成するPWM回路50、PWM信号をD級増幅するD級アンプ60、可聴帯域より高域の周波数成分を除去するローパスフィルタ70、およびローパスフィルタ70の出力信号で駆動されるスピーカ80を備える。
また、信号処理装置100は、第2データD2にパルス幅変調を施してPWM(Pulse Width Modulation)信号を生成するPWM回路50、PWM信号をD級増幅するD級アンプ60、可聴帯域より高域の周波数成分を除去するローパスフィルタ70、およびローパスフィルタ70の出力信号で駆動されるスピーカ80を備える。
オーバーサンプリング回路10は、所定倍(例えば32倍)のオーバーサンプリングフィルタにて構成されており、ナイキスト周波数を上げ、入力されたPCMデータDinの量子化誤差ノイズのレベルを低下させるために用いる。
ノイズシェーパ20Aは、4個の加算器21-0〜21-3と、4個の乗算器22-0〜22-3と、4個の遅延回路25-0〜25-3と、24ビットのデータを6ビットのデータに量子化する量子化器23と、加算器21-0の出力と量子化器23の出力である第2データD2との差分を演算して、量子化誤差データDeを生成する減算器24とを備える。このノイズシェーパ20Aは、ナイキスト周波数帯域全体で一様に分布している量子化誤差ノイズを可聴周波数帯域内において低減させるノイズシェーピング処理を実行し、24ビットの第1データD1を6ビットの第2データD2に変換する。
量子化器23は、24ビットを6ビットに圧縮するため、量子化誤差ノイズが発生する。量子化誤差データDeは誤差分を表している。量子化誤差ノイズは現在のサンプルに対して未来のサンプルに分配される。未来のサンプルに分配するために、4個の遅延回路25-0〜25-3が用いられ、分配の割合が係数a0〜a3によって定められる。例えば、2次のノイズシェーピング処理では次のサンプルとその次のサンプルといったように未来の2つのサンプルに誤差分を分配する。このように次数は、量子化誤差ノイズを拡散する上で用いられる未来のサンプルの個数に対応している。
なお、この例では、4個の加算器21-0〜21-3を用いて、4個の乗算器22-0〜22-3から出力されるデータを加算しているが、これらを1個の加算器で実現してもよい。要は、乗算器22-0〜22-3の出力されるデータを加算できる手段であれば、どのように構成してもよい。
なお、この例では、4個の加算器21-0〜21-3を用いて、4個の乗算器22-0〜22-3から出力されるデータを加算しているが、これらを1個の加算器で実現してもよい。要は、乗算器22-0〜22-3の出力されるデータを加算できる手段であれば、どのように構成してもよい。
無信号状態検出回路30は、PCMデータDinが無信号の状態を検出する。無信号の状態とは、PCMデータDinの振幅が「0」である状態を意味する。PCMデータDinは0レベルを中心に振れる。このため、無信号状態検出回路30は、PCMデータDinのレベルを監視し、0レベルが所定時間継続した時点で、PCMデータDinが無信号の状態であることを検出する。無信号状態検出回路30は、PCMデータDinが有効な状態で「0」となり、無信号状態で「1」となる検出信号30aを生成する。この例では、PCMデータDinに基づいて無信号の状態を検出するが、第1データD1に基づいて無信号の状態を検出してもよい。
係数設定回路40は、検出信号30aが「0」の場合にノイズシェーパ20Aの次数が4次となるように係数a0〜a3を生成し、PCMデータDinが無信号の状態になり検出信号30aが「0」から「1」に変化すると、ノイズシェーパ20Aの次数が3次→2次→1次→0次となるように係数a0〜a3を生成する。より具体的には、係数設定回路40は、図2に示す係数a0〜a3を記憶した記憶回路を備えており、記憶回路から読み出した係数a0〜a3をノイズシェーパ20Aに供給する。すなわち、通常状態では、次数を4次とするように係数a0〜a3としてK04〜K34を与え、次数を3次にする場合にはa3=0とし且つ係数a0〜a2としてK03〜K23を与え、次数を2次にする場合にはa3=a2=0とし且つ係数a0〜a1としてK02〜K12を与え、次数を1次にする場合にはa3=a2=a1=0とし且つ係数a0としてK01を与え、次数を0次にする場合にはa3=a2=a1=a0=0を与える。
一般に、n次のノイズシェーパの伝達関数H(Z)は、以下に示す式(1)で与えられる。
H(Z)=(1−Z−1)n……(1)
また、ノイズレベルと周波数の関係は図3に示すものとなる。すなわち、ノイズシェーパ20Aの次数が高くなるほど、高域のノイズレベルが大きくなり、低域のノイズレベルが小さくなる。
H(Z)=(1−Z−1)n……(1)
また、ノイズレベルと周波数の関係は図3に示すものとなる。すなわち、ノイズシェーパ20Aの次数が高くなるほど、高域のノイズレベルが大きくなり、低域のノイズレベルが小さくなる。
次に、図4を参照して、信号処理装置100の動作を説明する。この例では、時刻t0においてPCMデータDinのレベルが「0」になる。無信号状態検出回路20は、常時、PCMデータDinのレベルを監視しており、PCMデータDinのレベルが「0」になるとカウンタを用いて計時を開始する。この例では、計時の開始から時間T1が経過すると、検出信号30aを「0」から「1」に変化させる。
オーバーサンプリング回路10は、PCMデータDinが入力されてから第1データD1を出力するまでに遅延時間T2を有する。このため、時刻t0から遅延時間T2が経過した時刻t1に至ると、第1データD1のレベルは、「0」に向かって変化する。
そして、時刻t2に至ると、係数設定回路40はノイズシェーパ20Aの次数を3次とするように係数a0〜a3を変化させ、時刻t3に至ると次数を2次とするように係数a0〜a3を変化させ、時刻t4に至ると次数を1次とするように係数a0〜a3を変化させ、時刻t5に至ると次数を0次とするように係数a0〜a3を変化させる。
時刻t1以降では、ノイズシェーパ20Aの内部を巡回するのは、ノイズ成分になる。このノイズ成分は、図3に示すように高域にノイズが押しやれており、低域のノイズは比較的小さい。したがって、ノイズシェーパ20Aの周波数特性において低域が持ち上がったとしても高域を減衰するように変化させれば、第2データD2の振幅を次第に「0」に収束させることができる。この例では、4次→3次→2次→1次→0次といったように次数を下げるので、第2データD2の振幅を段階的に減衰させることができる。仮に、ノイズシェーパ20Aの次数を4次から0次に突如として変化させると、振幅が大きく変化することになり、可聴帯域にノイズが発生してしまう。本実施形態では、第2データD2の振幅を徐々に「0」に収束させるので、可聴帯域に発生するノイズを抑圧しつつ、ノイズシェーパ20Aを巡回する量子化誤差ノイズを除去することができる。
<2.第2実施形態>
第1実施形態に係る信号処理装置100において、ノイズシェーパ20Aの伝達関数は上述した式(1)に示す通りである。この場合、極と零点との関係は、図5(A)に示すものとなる。第2実施形態に係る信号処理装置では、ノイズシェーパ20Aの替わりにノイズシェーパ20Bを用いる。
ノイズシェーパ20Bは、極をシフトさせて図5(B)に示す特性を持たせている。この例では極を0.5にシフトさせている。この場合の伝達関数H(Z)は、以下に示す式(2)で与えられる。
H(Z)=(1−Z−1)n/(1−0.5Z−1)n……(2)
第1実施形態に係る信号処理装置100において、ノイズシェーパ20Aの伝達関数は上述した式(1)に示す通りである。この場合、極と零点との関係は、図5(A)に示すものとなる。第2実施形態に係る信号処理装置では、ノイズシェーパ20Aの替わりにノイズシェーパ20Bを用いる。
ノイズシェーパ20Bは、極をシフトさせて図5(B)に示す特性を持たせている。この例では極を0.5にシフトさせている。この場合の伝達関数H(Z)は、以下に示す式(2)で与えられる。
H(Z)=(1−Z−1)n/(1−0.5Z−1)n……(2)
図6に4次及び3次の極シフト有りと極シフト無しの特性を示す。この図に示すように高域の特性は、4次極シフト無し→4次極シフト有り→3次極シフト無し→3次極シフト有りの順に減衰する。本実施形態のノイズシェーパ20Bは、係数を調整することにより極シフトの有無を設定できるようになっている。
図7にノイズシェーパ20Bの構成を示す。ノイズシェーパ20Bは、加算器21-4〜21-6と、乗算器22-4〜22-7と、加算器26とを追加した点を除いて、図1に示す第1実施形態のノイズシェーパ20Aと同様に構成されている。追加された構成部分によって式(2)の分母が実現される。係数設定回路40は、係数a0〜a3の他に係数b0〜b3を生成する。
より具体的には、係数設定回路40は、通常状態において、4次の極シフト無しとなるように係数a0〜a3およびb0〜b3を設定する。そして、無信号の状態が検出され検出信号30aが「1」に遷移すると、係数設定回路40は、4次の極シフト有り→3次の極シフト無し→3次の極シフト有り→2次の極シフト無し→2次の極シフト有り→1次の極シフト無し→→1次の極シフト有り→0次となるように、係数a0〜a3およびb0〜b3を設定する。
より具体的には、係数設定回路40は、通常状態において、4次の極シフト無しとなるように係数a0〜a3およびb0〜b3を設定する。そして、無信号の状態が検出され検出信号30aが「1」に遷移すると、係数設定回路40は、4次の極シフト有り→3次の極シフト無し→3次の極シフト有り→2次の極シフト無し→2次の極シフト有り→1次の極シフト無し→→1次の極シフト有り→0次となるように、係数a0〜a3およびb0〜b3を設定する。
これにより、第2データD2の振幅を減衰させる段階数を増加させることができるので、よりスムーズに第2データD2の振幅を「0」に収束させることが可能となる。この結果、ノイズシェーパ20Bを巡回する量子化誤差ノイズを除去するに際して、可聴帯域に発生するノイズをより一層抑圧することができる。
<3.変形例>
本発明は、上述した実施形態に限定されるものではなく、例えば、以下の変形が可能である。
(1)上述した実施形態では、PCMデータDinが無信号の状態になると、ノイズシェーパ20Aまたは20Bの次数を減少させるように係数を変化させたが、本発明はこれに限定されるものではなく、第2データD2の振幅が減少するように係数を変化させてもよい。例えば、3次の係数が(a0,a1,a2,a3)=(3,-3,1,0)であり、2次の係数が(a0,a1,a2,a3)=(2,-1,0,0)の場合に、3次から2次に切り替える途中に係数を(a0,a1,a2,a3)=(2.5,-2.5,0.5,0)として良い。また、4次の係数を0.8倍、0.6倍、0.4倍、0.2倍、0倍したものを順次供給してもよい。
本発明は、上述した実施形態に限定されるものではなく、例えば、以下の変形が可能である。
(1)上述した実施形態では、PCMデータDinが無信号の状態になると、ノイズシェーパ20Aまたは20Bの次数を減少させるように係数を変化させたが、本発明はこれに限定されるものではなく、第2データD2の振幅が減少するように係数を変化させてもよい。例えば、3次の係数が(a0,a1,a2,a3)=(3,-3,1,0)であり、2次の係数が(a0,a1,a2,a3)=(2,-1,0,0)の場合に、3次から2次に切り替える途中に係数を(a0,a1,a2,a3)=(2.5,-2.5,0.5,0)として良い。また、4次の係数を0.8倍、0.6倍、0.4倍、0.2倍、0倍したものを順次供給してもよい。
(2)上述した第2実施形態では、次数を4次から1次に減少させる全ての過程において極シフトを実行したが、本発明はこれに限定されるものではなく、少なくとも1つの過程において、同一の次数でノイズシェーパ20Bの極をシフトさせて高域成分が減少するように、係数a0〜a3およびb0〜b3を変化させるようにしてもよい。この場合にも、第1実施形態と比較して第2データD2の振幅を減衰させる段階数を増加させることができるので、可聴帯域に発生するノイズをより一層抑圧することができる。
(3)上述した第1実施形態および第2実施形態において、係数設定回路40は、PCMデータDinの「0」レベルが時間T1だけ継続することによって、無信号の状態を検出した。この時間T1はオーバーサンプリング回路10の遅延時間T2以上であることが必要であるが、量子化誤差ノイズを短時間で「0」に収束させる観点から、時間T1を遅延時間T2にほぼ一致させることが好ましい。
(4)上述した第1実施形態、第2実施形態、および変形例において、信号処理装置100のうち、オーバーサンプリング回路10、ノイズシェーパ20A,20B、無信号状態検出回路30、および係数設定回路40は、DSP(Digital Signal Processor)を用いて構成してもよい。
10……オーバーサンプリング回路、20A,20B……ノイズシェーパ、21-0〜21-6、26……加算器、22-0〜22-7……乗算器、23……量子化器、24……減算器、25-0〜25-3…遅延回路、30……無信号状態検出回路、30a……検出信号、40……係数設定回路、50……PWM回路、60……D級アンプ、70……ローパスフィルタ、80……スピーカ、100……信号処理装置、Din……PCMデータ、D1……第1データ、D2……第2データ、De……量子化誤差データ、a0〜a3,b0〜b3……係数。
Claims (3)
- n(nは2以上の自然数)ビットの入力データにノイズシェーピングを施してm(mはn未満の自然数)ビットの出力データを生成するノイズシェーパを備えた信号処理装置であって、
前記ノイズシェーパは、
供給されるデータを加算する加算手段と、
前記加算手段から出力されるデータを量子化して、前記出力データを生成する量子化手段と、
前記出力データから、前記加算手段から出力されるデータを減算して量子化誤差データを生成する減算手段と、
前記量子化誤差データを順次遅延させる複数の遅延手段と、
各々が、前記複数の遅延手段に対応して設けられており、対応する遅延手段から出力されるデータに係数を乗算し、乗算結果を前記加算手段の入力に供給する複数の乗算手段とを備え、
さらに、前記入力データが無信号になったことを検出する検出手段と、
前記検出手段によって前記入力データが無信号になったことが検出されると、前記出力データの振幅が減少するように前記複数の乗算手段の係数を段階的に変化させる係数設定手段と、
を備えた信号処理装置。 - 前記ノイズシェーパの最大の次数はN(Nは2以上の自然数)次であり、
前記係数設定手段は、前記検出手段によって前記入力データが無信号になったことが検出されると、N次から順に次数を減少させて零次に至るように前記複数の乗算手段の係数を変化させることを特徴とする請求項1に記載の信号処理装置。 - 前記係数設定手段は、次数をN次から零次に順次減少させる過程の少なくとも1つにおいて、同一の次数で前記ノイズシェーパの極をシフトさせて高域周波数成分が減少するように、前記複数の乗算手段の係数を変化させることを特徴とする請求項1に記載の信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009170718A JP2011029739A (ja) | 2009-07-22 | 2009-07-22 | 信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009170718A JP2011029739A (ja) | 2009-07-22 | 2009-07-22 | 信号処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011029739A true JP2011029739A (ja) | 2011-02-10 |
Family
ID=43638011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009170718A Pending JP2011029739A (ja) | 2009-07-22 | 2009-07-22 | 信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011029739A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012235266A (ja) * | 2011-04-28 | 2012-11-29 | Yamaha Corp | 信号処理装置 |
JP2017163240A (ja) * | 2016-03-08 | 2017-09-14 | ローム株式会社 | 高温保護回路およびその動作方法、および音声信号出力装置 |
JP2021518058A (ja) * | 2018-03-27 | 2021-07-29 | シナプティクス インコーポレイテッド | デルタシグマ変調器、回路および方法 |
-
2009
- 2009-07-22 JP JP2009170718A patent/JP2011029739A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012235266A (ja) * | 2011-04-28 | 2012-11-29 | Yamaha Corp | 信号処理装置 |
JP2017163240A (ja) * | 2016-03-08 | 2017-09-14 | ローム株式会社 | 高温保護回路およびその動作方法、および音声信号出力装置 |
JP2021518058A (ja) * | 2018-03-27 | 2021-07-29 | シナプティクス インコーポレイテッド | デルタシグマ変調器、回路および方法 |
JP7301836B2 (ja) | 2018-03-27 | 2023-07-03 | シナプティクス インコーポレイテッド | デルタシグマ変調器、回路および方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8150067B2 (en) | Bass enhancing method, signal processing device, and audio reproducing system | |
KR100832615B1 (ko) | 멀티 비트 δς 변조형 da 컨버터 | |
JP2007267434A (ja) | 過負荷補償のフィードバックステアリングを用いたノイズシェーピング回路および方法ならびにそれを使用するシステム | |
KR100497702B1 (ko) | 디지털데이터변환장치 | |
JP2011029739A (ja) | 信号処理装置 | |
JP4823244B2 (ja) | 変換器 | |
US10951229B1 (en) | Digital filter | |
US9742381B2 (en) | Pulse width modulator and non-transitory computer readable medium for storing program for pulse width modulator | |
US20190296763A1 (en) | Delta-sigma modulator, electronic device, and method for controlling delta-sigma modulator | |
JP2007006317A (ja) | Σδ型ノイズシェーパ | |
JP3858785B2 (ja) | ディジタル信号処理装置及びディジタル信号処理方法 | |
KR102037610B1 (ko) | Sar 양자화기를 사용하는 델타 시그마 adc | |
US8725280B2 (en) | Audio output device | |
JP6217737B2 (ja) | パルス幅変調器およびそのプログラム | |
US20040096070A1 (en) | Method and apparatus for suppressing limit cycles in noise shaping filters | |
US11706062B1 (en) | Digital filter | |
JP7213947B2 (ja) | デルタシグマ変調装置及び通信機器 | |
JP6350265B2 (ja) | Δς変調器およびそのプログラム | |
JP2008099182A (ja) | デジタルフィルタ装置 | |
JP2016119585A (ja) | Δς変調器およびそのプログラム | |
JP2006503472A (ja) | データコンバータ | |
PATEL | Design and implementation of sigma–delta digital to analog converter | |
JP2013058925A (ja) | デルタシグマ型変調回路 | |
JP2007243394A (ja) | 信号処理装置 | |
JP2003348178A (ja) | データ処理装置、プログラムおよび記録媒体、並びに、それを用いたパルス幅変調装置 |