JP2011029625A - 光電変換装置及びその作製方法 - Google Patents

光電変換装置及びその作製方法 Download PDF

Info

Publication number
JP2011029625A
JP2011029625A JP2010145961A JP2010145961A JP2011029625A JP 2011029625 A JP2011029625 A JP 2011029625A JP 2010145961 A JP2010145961 A JP 2010145961A JP 2010145961 A JP2010145961 A JP 2010145961A JP 2011029625 A JP2011029625 A JP 2011029625A
Authority
JP
Japan
Prior art keywords
semiconductor layer
electrode
photoelectric conversion
impurity semiconductor
conversion device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010145961A
Other languages
English (en)
Other versions
JP5524734B2 (ja
JP2011029625A5 (ja
Inventor
Kazuo Nishi
和夫 西
Naoto Kusumoto
直人 楠本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010145961A priority Critical patent/JP5524734B2/ja
Publication of JP2011029625A publication Critical patent/JP2011029625A/ja
Publication of JP2011029625A5 publication Critical patent/JP2011029625A5/ja
Application granted granted Critical
Publication of JP5524734B2 publication Critical patent/JP5524734B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022433—Particular geometry of the grid contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0463—PV modules composed of a plurality of thin film solar cells deposited on the same substrate characterised by special patterning methods to connect the PV cells in a module, e.g. laser cutting of the conductive or active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0465—PV modules composed of a plurality of thin film solar cells deposited on the same substrate comprising particular structures for the electrical interconnection of adjacent PV cells in the module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

【課題】新規の光電変換装置及び、その作製方法を提供する。
【解決手段】絶縁体上に、第１電極と、一導電型を有する第１不純物半導体層、真性半導体層、一導電型とは逆の導電型を有する第２不純物半導体層、透光性の第２電極が順次積層された積層体であって、透光性の第２電極及び第２不純物半導体層は、１つ以上の開口部を有している。開口部の壁面における第２不純物半導体層と真性半導体層の界面の一部位と、同一の開口部の側壁における該一部位に対向する第２不純物半導体層と真性半導体層の界面との最短距離を真性半導体中のホールの拡散長より小さくすることで再結合を抑え、開口部で生成したより多くの光キャリアを電流として取り出し、変換効率を向上させる。
【選択図】図１

Description

本発明は、光電変換装置及び、その作製方法に関する。
地球温暖化の進行が深刻であり、化石燃料に代わるエネルギー源の利用が見直されている。
近年、太陽電池とも称される光電変換装置の研究開発は非常に活発となっており、市場も急拡大している。
光電変換装置は、無尽蔵の太陽光をエネルギー源とし、発電時には二酸化炭素が排出されない大変魅力的な発電手段である。しかしながら、現状では単位面積当たりの光電変換効率が十分でないことや、発電量が日照時間に影響されるなどの問題があり、導入コストの回収に２０年前後の長期間を要している。この問題が一般住宅への光電変換装置の普及の妨げとなっており、光電変換装置の高効率化や低コスト化が求められている。
光電変換装置は、シリコン系材料や化合物半導体材料で作製することができ、市販品の主流には、バルクシリコンや薄膜シリコンなどのシリコン系材料が用いられている。単結晶シリコンウエハや多結晶シリコンウエハで形成されるバルクシリコンを用いた光電変換装置は、比較的高い変換効率を有する。しかしながら、実際に光電変換に利用される領域は、シリコンウエハの厚み方向の一部分に過ぎず、その他の領域は導電性を有する支持体として寄与しているのみである。また、シリコンウエハをインゴットから切り出す際の切り代部分の損失や研磨加工を要することなども、バルクシリコンを用いた光電変換装置のコストが低下しない要因となっている。
一方、薄膜シリコンを用いた光電変換装置は、プラズマＣＶＤ法などにより必要量のシリコン薄膜を形成して構成することができる。また、レーザ加工法やスクリーン印刷法などによる集積化が容易であり、バルクシリコンを用いた光電変換装置よりも低コストで製造することができる。しかしながら、薄膜シリコンを用いた光電変換装置は、バルクシリコンを用いた光電変換装置に比べて変換効率が低いことが欠点となっている。
薄膜シリコンを用いた光電変換装置の変換効率を向上させるため、窓層となるｐ型半導体層にシリコンに替えて酸化シリコンを用いる方法が提案されている。（例えば、特許文献１）薄膜で形成される非単結晶シリコン系のｐ型半導体層は、光吸収係数が高いためｉ型半導体層での光吸収の妨げとなっていた。ｐ型半導体層にシリコンよりもバンドギャップの広い酸化シリコンを用いることで、窓層での光吸収を抑えようとするものである。
また、電界効果によって誘起された反転層を窓層であるｐ型半導体層もしくはｎ型半導体層に置き換えることが提案されている。ｎ−ｉまたはｐ−ｉ構造上に透光性のある誘電体及び導電体を形成し、電界をかけることでｎ−ｉ−ｐまたはｐ−ｉ−ｎの接合を形成するものである。窓層における光吸収の損失を極力低減し、ｉ型半導体層での光吸収効率を高めようとするものである。
特開平０７−１３０６６１号公報
窓層となるｐ型半導体層にシリコンに替えて酸化シリコンを用いた光電変換装置では、窓層の光吸収による損失が減り、光吸収層への光の到達効率は向上する。一方で、シリコンよりバンドギャップの大きい酸化シリコンは、低抵抗化が十分になされないため、抵抗による電流の損失が大きい問題を有している。
また、電界効果型の光電変換装置では、ｉ型半導体層への光の到達効率は向上するが、反転層の形成に比較的高い電圧を要するなど、技術的に困難な要素が多く、実用化には至っていない。
本明細書で開示する本発明の一態様は、上述の問題を鑑み、窓層における光吸収の損失を低減させる効果を持つ光電変換装置を提供することを目的の一つとする。また、上記光電変換装置の作製方法を提供することを目的の一つとする。
本明細書で開示する本発明の一態様は、絶縁体上に設けられたｎｉｐ型またはｐｉｎ型の接合を有する薄膜型光電変換装置であり、光吸収層である真性半導体層に対して窓層となる不純物半導体層を介さずに光が照射される部位を有した構造に関する。
本明細書で開示する本発明の一態様は、絶縁体上に形成された第１電極となる導電膜と、第１電極上に形成された一導電型を有する第１不純物半導体層と、第１不純物半導体層上に形成された真性半導体層と、真性半導体層上に形成された、前記一導電型とは逆の導電型を有する第２不純物半導体層と、第２不純物半導体層上に形成された第２電極となる透光性導電膜と、を有し、第２電極及び前記第２不純物半導体層には開口部が形成されており、前記開口部は、受光部に一つ以上形成されていることを特徴とする光電変換装置である。
本明細書において「第１」、「第２」等の数詞の付く用語は、要素を区別するために便宜的に付与しているものであり、数的に限定するものではなく、また配置及び段階の順序を限定するものでもない。
また、本明細書における「真性半導体」とは、フェルミ準位がバンドギャップの中央に位置する所謂真性半導体の他、半導体に含まれるｐ型若しくはｎ型を付与する不純物が１×１０２０ｃｍ−３以下の濃度であり、酸素及び窒素が９×１０１９ｃｍ−３以下の濃度であり、暗伝導度に対して光伝導度が１００倍以上である半導体を指す。この真性半導体には、周期表第１３族若しくは第１５族の不純物元素が含まれるものを含む。また、本明細書において、真性半導体とｉ型半導体は同義である。
また、本明細書における「受光部」とは、光電変換装置が有する受光領域のうち、光電変換に寄与する領域のことを言う。例えば、透光性の無い電極や集積化のための材料で遮光された領域は受光部には含まれない。
上記第１不純物半導体層の導電型はｎ型であり、第２不純物半導体層の導電型はｐ型であることが好ましい。
また、上記開口部における真性半導体層の膜厚は、第２電極及び第２不純物半導体層に覆われた真性半導体層の膜厚よりも薄く形成されていることが好ましい。開口部の真性半導体層を他の部分より薄く形成することによって、開口部の真性半導体層の断面は凹型となり、側壁が形成される。その側壁から真性半導体中に光が侵入することにより、より多くの光キャリアを発生させることができる。
上記開口部の壁面における第２不純物半導体層と真性半導体層の界面の一部位と、同一の開口部の側壁における該一部位に対向する第２不純物半導体層と真性半導体層の界面との最短距離は、非晶質シリコンを用いる場合は、０．５μｍ以上３．０μｍ以下が好ましく、微結晶または多結晶を用いる場合は、０．５μｍ以上１００μｍ以下が好ましい。この距離は、真性半導体層中のホールの拡散長を考慮して決定されるものであり、用いる真性半導体の状態によってホールの拡散長は異なる。ホールの拡散長は、表面光起電力法などにより求めることができる。
上記開口部の上面形状は、例えば、多角形、円形、楕円形にすることができる。また、曲線形状、折れ曲がった形状、開口の幅が一様で無い形状等でも良い。
上記開口部における第２電極及び第２不純物半導体層の端面には、テーパーが形成されていることが好ましい。テーパーを形成することで、斜め方向から照射された光も開口部における真性半導体層領域へ有効に取り入れることが可能となる。
本明細書で開示する本発明の他の一態様は、絶縁体上に第１電極となる導電膜、一導電型を有する第１不純物半導体層、真性半導体層、前記一導電型とは逆の導電型を有する第２不純物半導体層、第２電極となる透光性導電膜を順次積層した積層体を形成し、受光部となる領域において、第２電極上に一つ以上の開口部を有した形状のフォトレジストを形成し、第２電極及び第２不純物半導体層を開口するエッチングを行い、真性半導体層の一部をエッチングすることを特徴とする光電変換装置の作製方法である。
なお、本発明の一態様は、第２電極及び第２不純物半導体層を介さずに真性半導体層に光を取り入れる部位を設けること特徴を有する。従って、その部位では、第２電極及び第２不純物半導体層が取り除かれればよい。しかしながら、真性半導体層の一部までエッチングを行うことがより好ましい。真性半導体層の一部までエッチングすることで受光面積を増加させることができる。
本発明の一態様により、窓層における光吸収を低減し、光吸収層である真性半導体層において光吸収効率を高めた薄膜型光電変換装置、及びその作製方法を提供することができる。
本発明の一態様に係る光電変換装置を示す断面の模式図。 本発明の一態様に係る光電変換装置を示す平面の模式図。 本発明の一態様に係る光電変換装置の作製方法を示す断面図。 本発明の一態様に係る光電変換装置の作製方法を示す断面図。 本発明の一態様に係る光電変換装置の作製方法を示す断面図及び平面図。 本発明の一態様に係る光電変換装置を示す平面図及び断面図。 本発明の一態様に係る光電変換装置の作製方法を示す断面図及び平面図。 本発明の一態様に係る光電変換装置の作製方法を示す断面図。 本発明の一態様に係る光電変換装置の平面図。
本発明の実施の形態について、図面を用いて以下に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び、詳細をさまざまに変更しうることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
（実施の形態１）
本発明の一態様は、非単結晶系ｎｉｐ型またはｐｉｎ型の薄膜型光電変換装置であり、真性半導体層上には、開口部を有する透光性導電膜及び不純物半導体層が形成されている。また、開口部における真性半導体層の膜厚は、透光性導電膜及び不純物半導体層に覆われた真性半導体層の膜厚よりも薄く形成されていることを特徴とする。
本発明の一態様における光電変換装置の構成を説明する。本発明の一態様における光電変換装置は、図１に示す断面図のように、絶縁体１００上に第１電極１１０、第１不純物半導体層１２０、真性半導体層１２１、第２不純物半導体層１２２、及び第２電極１３０を有する。以下、図１の構成のように集積化されていない単一の光電変換装置を光電変換セルと呼ぶ。図１は、図２（Ａ）に示す平面図のＸ−Ｙの線分位置に相当する断面を示している。なお、図２（Ａ）は、本実施の形態の一例における光電変換セルの平面図を部分的に拡大して図示したものである。
絶縁体１００には、本発明に係る光電変換装置の作製プロセスに耐えれば特に限定されず、例えばガラス基板が用いられる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板や、石英基板、セラミック基板、又はサファイヤ基板などが挙げられる。また、ＰＥＴ（ポリエチレンテレフタレート）またはＰＥＮ（ポリエチレンナフタレート）のような樹脂基板を用いることもできる。更に、アルミニウムやステンレスのような金属基板上に絶縁層を形成したものを用いることもできる。
なお、本実施の形態では、絶縁体１００上に直接第１電極１１０を形成した構造で説明するが、絶縁体１００上に絶縁層を介して第１電極１１０を形成しても良い。
第１電極１１０は、アルミニウム、銀、チタン、タンタル、または銅などの導電膜を用いた反射電極である。なお、第１電極１１０の表面を凹凸状としてもよい。光入射面側に形成された凹凸は光閉じ込め効果を光電変換装置に付与し、真性半導体層１２１中に光を効率良く吸収させることができる。
また、光閉じ込め効果を高めるために第１電極１１０と第１不純物半導体層１２０の間に、亜鉛及びアルミニウムを含む導電性酸窒化物、酸化インジウム、酸化インジウム・スズ合金（ＩＴＯ）、または酸化亜鉛などの透光性の導電材料を設けてもよい。
真性半導体層１２１に用いることが可能な非単結晶半導体層としては、非晶質半導体、微結晶半導体、または多結晶半導体がある。非晶質半導体の代表例としては、アモルファスシリコン、アモルファスシリコンゲルマニウム等がある。また、微結晶半導体の代表例としては、微結晶シリコン、微結晶シリコンゲルマニウム等がある。また、多結晶半導体の代表例としては、ポリシリコン、ポリシリコンゲルマニウム等がある。
第１不純物半導体層１２０と第２不純物半導体層１２２は、一方がｐ型となる不純物をドーピングしたｐ型半導体層であり、他方がｎ型となる不純物をドーピングしたｎ型半導体層である。本実施の形態では、第２電極１３０である透光性導電膜側を光入射側とする構成について説明するため、第１不純物半導体層１２０をｎ型半導体層、第２不純物半導体層１２２をｐ型半導体層とする。
なお、第１不純物半導体層１２０と第２不純物半導体層１２２には、非晶質半導体（代表的にはアモルファスシリコン）、微結晶半導体（代表的には微結晶シリコン）、または多結晶半導体（代表的にはポリシリコン）を用いることができる。
また、窓層となる第２不純物半導体層１２２には、シリコンよりもバンドギャップが大きく、真性半導体層１２１の光吸収波長帯での透過率の高い材料を用いてもよい。この様な材料には、例えば、炭素や窒素を含む化合物系のシリコン材料（例えば、ａ−ＳｉｘＣ１−ｘ：Ｈ（０＜ｘ＜１）、ａ−ＳｉｘＮ１−ｘ：Ｈ（０＜ｘ＜１）など）に不純物をドーピングし、導電型を付与したものがある。
第２不純物半導体層１２２上に形成される第２電極１３０には、酸化インジウム、酸化インジウム・スズ合金（ＩＴＯ）、酸化亜鉛やその化合物、または酸化スズなどの透光性導電膜を用いると良い。
ここで、それぞれの膜厚は、用いる膜の光吸収係数や電気伝導度などを考慮して実施者が好適な条件に決定すればよい。
第２電極１３０及び第２不純物半導体層１２２からなる積層体１５０は、真性半導体層１２１上において、一つ以上の開口部を有した形状で構成する。図２（Ａ）、（Ｂ）にその例を示す。また、図示はしないが、第２電極１３０上に収集電極を設けても良い。
図２（Ａ）は、積層体１５０に上面形状が矩形状の開口部を複数形成した光電変換セルの平面図の一例である。また、図２（Ｂ）は、正方形の開口部を複数形成した一例である。ここで、開口部は図示した上面形状に限らず、例えば、多角形、円形、楕円形、曲線形状、折れ曲がった形状、開口の幅が一様で無い形状等でも良い。
また、この開口部における真性半導体層１２１の膜厚は、積層体１５０に覆われた真性半導体層の膜厚よりも薄く形成されていることが好ましい。開口部の真性半導体層１２１を他の部分より薄く形成することによって、開口部の真性半導体層１２１の断面は凹型となり、側壁が形成される。その側壁から真性半導体層１２１中に光が侵入することにより、より多くの光キャリアを発生させることができる。
集積化を前提とする場合は、光電変換セルとなる領域単位毎に開口を設けた積層体１５０を形成すると良い。そうすることで、素子分離や収集電極や取り出し電極の設計の自由度が増す。詳細は、実施の形態２で説明する。
積層体１５０の開口部の壁面における第２不純物半導体層１２２と真性半導体層１２１の界面の一部位と、同一の開口部の側壁における該一部位に対向する第２不純物半導体層１２２と真性半導体層１２１の界面には好適な距離がある。
該距離は、真性半導体層１２１を構成する材料状態によって異なり、非晶質シリコンを用いる場合は、最短距離を０．５μｍ以上３．０μｍ以下とすることが好ましい。また、真性半導体層１２１に微結晶または多結晶を用いる場合は、最短距離を０．５μｍ以上１００μｍ以下とすることが好ましい。
また、該距離は、真性半導体層１２１中では電子の拡散長より短いホールの拡散長を考慮して決定されるものであるが、用いる真性半導体の状態によってホールの拡散長は異なるため、実施者が好適な距離を決めれば良い。なお、ホールの拡散長は、表面光起電力法などにより求めることができる。
そして、受光面側に透光性絶縁膜からなる保護層１８０、コンタクトホール、及び導電性材料からなる取り出し電極１９０ａ、１９０ｂが設けられる（図５（Ａ）、（Ｂ）参照）。
次に、本発明の一態様における光電変換装置の作用について説明する。本発明の一態様における光電変換装置の受光部には、積層体１５０に開口部が一つ以上形成されている。従って、受光部は、積層体１５０を介して真性半導体層１２１に光が照射される部位と、積層体１５０を介さずに真性半導体層１２１に光が照射される部位とに分かれる。
ｐ型半導体層である第２不純物半導体層１２２がある領域、すなわち、積層体１５０の開口部ではない領域では、ｐｉｎ接合が形成されており、光照射によって真性半導体層１２１中で生成されたホールは内部電界によって第２不純物半導体層１２２まで移動することが可能である。
一方、第２不純物半導体層１２２が無い領域、すなわち、積層体１５０の開口部においても、周辺のｐｉｎ接合で形成されている内部電界が及ぶ領域では、真性半導体層１２１中で生成されたホールは第２不純物半導体層１２２の方向へ移動することができる。
また、周辺のｐｉｎ接合で形成されている内部電界が直接及ばない積層体１５０の開口部中央付近においても、真性半導体層１２１中で発生したほとんどのホールは再結合せずに内部電界が及んでいる領域まで拡散することができる。これは、真性半導体層１２１中のホールの拡散長を超えない距離の範囲に第２不純物半導体層１２２が形成されているためである。ここでは、ホールについて説明したが、当然ながら、より拡散長の長い電子も内部電界が及んでいる領域まで再結合せずに拡散することができる。
本発明の一態様における光電変換装置の効果について説明する。上記作用について説明したように、積層体１５０を介さずに真性半導体層１２１に光が照射される部位であっても、真性半導体層１２１中で発生した光キャリアのほとんどは、拡散中に再結合することなく取り出すことができる。
すなわち、積層体１５０が無い開口部においては、積層体１５０の光吸収による損失を被ることなく真性半導体層１２１中に光を取り入れることが可能で、生成したより多くの光キャリアを電流として取り出し、単位面積当たりの変換効率を向上させることが可能となる。
なお、本実施の形態では、シングル接合セルについて一例を説明したが、本発明の一態様は、多接合型セルにおいても適用が可能である。特にトップセルに適用することでボトムセルに到達する光量を増加させることができるため、変換効率を向上させることができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、本発明の一態様における光電変換装置の作製方法について、図面を参照して一例を詳細に説明する。なお、上記実施の形態と重複する部分の説明は省略或いは一部簡略化する。
まず、絶縁体１００上に第１電極１１０を形成する（図３（Ａ）参照）。
絶縁体１００としては、本発明に係る光電変換装置の製造プロセスに耐えうるものであれば特に限定されず、絶縁表面を有する基板または絶縁基板を用いることができる。好ましくは、ガラス基板を用いると、大面積化や低コスト化を図ることができる。例えば、液晶ディスプレイ用ガラス基板として流通しており、第１世代と呼ばれる３００ｍｍ×４００ｍｍから、第３世代の５５０ｍｍ×６５０ｍｍ、第４世代の７３０ｍｍ×９２０ｍｍ、第５世代の１０００ｍｍ×１２００ｍｍ、第６世代の２４５０ｍｍ×１８５０ｍｍ、第７世代の１８７０ｍｍ×２２００ｍｍ、第８世代の２０００ｍｍ×２４００ｍｍなどの大面積基板を絶縁体１００として用いることができる。
第１電極１１０は、スパッタリング法などを用いてアルミニウム、銀、チタン、タンタルまたは銅などの導電膜を成膜して形成することができる。なお、光閉じ込め効果を得るために、第１電極１１０の表面が凹凸になるような構成や、第１不純物半導体層１２０との間に透光性導電膜を設ける構成としても良い。
次に、第１電極１１０上に第１不純物半導体層１２０、真性半導体層１２１、及び第２不純物半導体層１２２を形成する。ここでは、一例として、第１不純物半導体層１２０、真性半導体層１２１、及び第２不純物半導体層１２２にアモルファスシリコン層を用いる構成の作製方法を示すが、これに限定されるものではなく、結晶状態の異なるものや他の材料を用いることができる（図３（Ｂ）参照）。
第１不純物半導体層１２０、真性半導体層１２１、及び第２不純物半導体層１２２は、化学気相成長（ＣＶＤ；Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、代表的にはプラズマＣＶＤ法により、半導体材料ガスと希釈ガスとを反応ガスとして用いて形成することができる。半導体材料ガスとしては、ＳｉＨ４、Ｓｉ２Ｈ６等の水素化シリコン、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４等の塩化シリコン、またはＳｉＦ４等のフッ化シリコンを用いることができる。また、希釈ガスとしては、水素や、ヘリウム、アルゴン、クリプトン及びネオンなどの希ガスから選ばれた一種または複数の種類（例えば水素とアルゴン）を組み合わせて用いることもできる。
第１不純物半導体層１２０、真性半導体層１２１、及び第２不純物半導体層１２２は、上記反応ガスを用い、電力周波数３ＭＨｚ以上３００ＭＨｚ以下の高周波電力を印加してプラズマを生成するプラズマＣＶＤ装置により形成することができる。また、高周波電力に代えて電力周波数１ＧＨｚ以上５ＧＨｚ以下、代表的には２．４５ＧＨｚのマイクロ波電力を印加しても良い。
例えば、プラズマＣＶＤ装置の処理室内において、水素化シリコン（代表的にはシラン）と水素とを混合し、グロー放電プラズマにより形成することができる。グロー放電プラズマの生成は、３ＭＨｚ以上３０ＭＨｚ以下、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚの高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には６０ＭＨｚを印加することで行われる。基板の加熱温度は１００℃以上３００℃以下、好ましくは１２０℃以上２２０℃以下で行う。
真性半導体層１２１に用いるアモルファスシリコン層は、プラズマＣＶＤ法で形成する。具体的には、処理室内に反応ガスを導入し、所定の圧力を維持してグロー放電プラズマを生成し、アモルファスシリコン層を形成することができる。
なお、真性半導体層１２１中に含まれる酸素及び炭素は、極力少ないことが好ましい。具体的には、酸素濃度及び炭素濃度が５×１０１８／ｃｍ３未満、好ましくは１×１０１８／ｃｍ３未満となるように、処理室内の酸素濃度及び炭素濃度、並びに反応ガス中の酸素濃度及び炭素濃度（反応ガスの純度）を制御する。
真性半導体層１２１に含まれる酸素及び炭素を極力低減させるためには、真性半導体層１２１を超高真空（ＵＨＶ；Ｕｌｔｒａ Ｈｉｇｈ Ｖａｃｕｕｍ）処理室で形成することが好ましい。具体的には、１×１０−８Ｐａ以上１×１０−５Ｐａ以下の真空度に到達させることができる処理室で真性半導体層１２１を形成することが好ましい。
第１不純物半導体層１２０としては、一導電型の不純物半導体層を用いる。一導電型の不純物半導体層は、半導体材料ガスと希釈ガスとを含む反応ガスに一導電型を付与する不純物を含むドーピングガスを混合して形成することができる。本実施の形態では、ｎ型を付与する不純物を含むドーピングガスを混合して、ｎ型のアモルファスシリコン層を形成する。ｎ型を付与する不純物としては、代表的には周期表第１５族元素であるリン、ヒ素、またはアンチモンなどが挙げられる。例えば、フォスフィンなどのドーピングガスを反応ガスに混合することで、ｎ型のアモルファスシリコン層を形成することができる。
第２不純物半導体層１２２としては、第１不純物半導体層１２０と逆の導電型である不純物半導体層を用いる。本実施の形態では、ｐ型を付与する不純物を含むドーピングガスを反応ガスに混合して、ｐ型のアモルファスシリコン層を形成する。ｐ型を付与する不純物としては、代表的には周期表第１３族元素であるホウ素またはアルミニウムなどが挙げられる。例えば、ジボランなどのドーピングガスを反応ガスに混合することで、ｐ型のアモルファスシリコン層を形成することができる。
第２電極１３０となる透光性導電膜は、スパッタリング法などを用いて形成する。第２電極１３０には、酸化インジウム、酸化インジウム・スズ合金（ＩＴＯ）、酸化亜鉛やその化合物、または酸化スズなどの透光性導電膜を用いることができる。第２電極１３０の膜厚は、５０ｎｍ以上５００ｎｍ以下程度とすることが好ましい（図３（Ｃ）参照）。
次に、第２電極１３０上に開口部を有するフォトレジスト１７０を形成する（図４（Ａ）参照）。開口形状は、図２（Ａ）、（Ｂ）に示した例に限らず、例えば、多角形、円形、楕円形、曲線形状、折れ曲がった形状、開口の幅が一様で無い形状等でも良い。ここでは、図２（Ａ）に示すような矩形の開口部を複数有するフォトレジストを形成する。
ここで、効率良く光キャリアを取り出すには、第２電極１３０及び第２不純物半導体層１２２からなる積層体１５０に形成する開口部を実施の形態１で説明した好適なサイズに形成する必要がある。そのサイズを超えて形成した場合は、キャリアが取り出せない領域が発生し、単位面積当たりの電流変換効率は減少してしまう。
次に、開口部を有するフォトレジストをマスクとして積層体１５０のエッチングを行う。より好ましくは、受光面積を増加させるために真性半導体層１２１の一部までエッチングを行うと良い（図１参照）。積層体１５０のエッチングは、ウェットエッチングでも行うことができるが、本実施の形態では、ドライエッチングを用いる。
例えば、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波プラズマエッチング法等でドライエッチングを行う。
エッチングガスとしては、例えば、塩素、塩化硼素、或いは塩化珪素（四塩化珪素含む）等の塩素系ガス、トリフルオロメタン、フッ化炭素、フッ化窒素、或いはフッ化硫黄等のフッ素系ガス、臭化水素等の臭素系ガスなどが挙げられる。また、ヘリウム、アルゴン、キセノン、水素などを添加してもよい。
このとき、積層体１５０の各層は連続した工程でエッチングしても良い。また、異方性エッチングにより各層の端面を層の表面に対してほぼ垂直になるようにエッチングしても良いが、エッチングガスに酸素を添加して、フォトレジストを後退させながらエッチングを行うことが好ましい。または、酸素アッシングより、フォトレジストを後退させる手段と積層体１５０のエッチングを繰り返して行っても良い（図４（Ｂ）参照）。
ここで、「連続した工程」とは、同一チャンバー内で第１の工程から必要とされる第２以降の工程までの一連のプロセスを行うことをいう。
また、異なるチャンバーで第１の工程から必要とされる第２以降の工程までの一連のプロセスを行う場合、第１の工程を終えた後、大気に触れることなくチャンバー間を基板搬送して第２以降の工程を施すことも本明細書における連続した工程の範囲にあるとする。
なお、第１の工程から必要とされる第２以降の工程の間に、基板搬送工程、アライメント工程、徐冷工程、または第２以降の工程に必要な温度とするため基板を加熱または冷却する工程等を有しても、本明細書における連続した工程の範囲にあるとする。
ただし、洗浄工程、ウェットエッチング、フォトレジスト形成といった液体を用いる工程が第１の工程から必要とされる第２以降の工程の間にある場合、本明細書でいう連続した工程の範囲には当てはまらないとする。
次に、受光面側に保護層１８０となる透光性絶縁膜として、酸化シリコン膜をプラズマＣＶＤ法にて形成する。本実施の形態では、１００ｎｍの膜厚とする。次にレーザスクライブ法を用いて素子分離を行う。本実施の形態では、レーザには波長１．０６μｍ、ビーム径φ６０μｍのＹＡＧレーザを用い、発振周波数１ｋＨｚでビームが重なる速度でレーザビームを走査して線状に分断領域を形成し、複数のセルに分離する。また、第１電極の接続口となるコンタクトホールもレーザを用いた同様の方法で形成することができる。
次に、コンタクトホールを形成するためのフォトレジストを保護層１８０上に形成し、第２電極の接続口を設けるためのウェットエッチングを行う。ウェットエッチングのエッチャントには、フッ化水素アンモニウム及びフッ化アンモニウムを含むフッ酸系の混合溶液を用いるとよい。当然ながら、ドライエッチング法を用いることもできる。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４、ＣＣｌ４などの塩素系ガスや、ＣＦ４、ＳＦ６、ＮＦ３などのフッ素系ガスを用いることができる。
なお、保護層１８０の代わりとして、透明絶縁樹脂を用いても良い。スクリーン印刷法を用いれば、コンタクトホールが形成された透明絶縁樹脂を容易に形成することができる。
最後に取り出し電極を設けることで、図５（Ａ）に断面図、図５（Ｂ）に平面図を示す光電変換装置が完成する。取り出し電極１９０ａ、１９０ｂには、金属膜や導電性樹脂を用いることができる。金属膜は、スパッタ法などで形成することができ、導電性樹脂は、スクリーン印刷法などで形成することができる。ここで、第１電極は、コンタクトホールを介して取り出し電極１９０ａと接続したが、光電変換セルの一部をエッチングして第１電極を表面に露出させても良い。また、その領域に導電性樹脂で取り出し電極を形成してもよい。例えば、導電性樹脂には、銀ペーストやニッケルペーストなどを用いることができる。
本発明の一態様は、積層体１５０を介さずに真性半導体層１２１に光を取り入れる部位を設ける特徴を有する。従って、その部位では、積層体１５０が取り除かれればよい（図４（Ｂ）参照）。しかしながら、真性半導体層１２１の一部までエッチングを行うことがより好ましい。真性半導体層の一部までエッチングすることで受光面積を増加させることができる。
また、エッチングガスに酸素を添加して、フォトレジストを後退させながらエッチングを行うことが好ましい。または、酸素アッシングより、フォトレジストを後退させる手段と積層体１５０のエッチングを繰り返して行っても良い。これらの工程により、積層体１５０の端面にテーパーを設けることができ、真性半導体層１２１に光を取り入れやすくなる（図４（Ｂ）参照）。
本実施の形態で説明した光電変換装置の作製方法の一例により、積層体１５０に開口部を設けること、積層体１５０の端面にテーパーを設けること、及び真性半導体層１２１の表面積を増加させることが可能となる。従って、真性半導体層１２１に照射される光量を増加させることができ、単位面積当たりの変換効率を向上させることができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる
（実施の形態３）
本実施の形態では、本発明の一態様における光電変換装置の集積化方法について、図面を参照して一例を詳細に説明する。なお、上記実施の形態と重複する部分の説明は省略或いは一部簡略化する。
本実施の形態において集積化した光電変換装置の平面図を図６（Ａ）に示す。また、図６（Ａ）のＡ−Ａ’に相当する断面図を図６（Ｂ）、図６（Ａ）のＢ−Ｂ’に相当する断面図を図６（Ｃ）に示す。本実施の形態では、素子分離された２つのセルを直列に集積化した例を示すが、所望の電圧が得られるように更に複数のセルを集積化することもできる。
通常のｎｉｐ型の薄膜光電変換装置では、第２電極１３０まで連続で形成すると、構造上集積化が困難となる。従って、素子分離工程を終えた後に導電膜を形成する。この様に、成膜工程が連続でできない場合は、界面の清浄さが劣ることから、電気特性に汚染の影響が出ることがあり、洗浄工程を付加しなければならないことがある。
一方で、本実施の形態の光電変換装置では、各セルの端部近傍において、第２不純物半導体層１２２と第２電極１３０からなる積層体１５０に開口部が設けられている。該開口部の一部は、素子を分離する作用を担うため、第１電極１１０から第２電極１３０まで連続工程で成膜を行うことができる。
図７及び図８に図６（Ａ）、（Ｂ）、（Ｃ）で示した集積化光電変換装置の作製方法を示す。まず、図７（Ａ）に示すように、絶縁体１００上に第１電極１１０となる導電膜、第１不純物半導体層１２０となるｎ型半導体層、真性半導体層１２１、第２不純物半導体層１２２となるｐ型半導体層、第２電極１３０となる透光性導電膜を順に形成する。ここで用いる具体的な材料は、実施の形態１または２に示したものを用いることができる。
第２電極１３０の上部に開口部を有するフォトレジスト１７０を形成する。開口部は、実施の形態１に示した通り、好適なサイズとなるような開口形状とする。ただし、素子分離部や隣り合うセルを接続する電極が形成される領域に真性半導体層１２１が露出していると、導電性樹脂２１０が真性半導体層１２１に接してしまい、ショートの誘発や信頼性上の問題を起こすことがある。従って、本実施の形態では、図７（Ｃ）の平面図に示すように櫛形の開口部を形成し、集積化に伴う素子分離部近傍の領域では、積層体１５０がエッチングされないようにする。
通常のｐｉｎ型またはｎｉｐ型の薄膜光電変換装置の集積化方法では、隣り合う一方のセルの下部電極と他方のセルの上部電極を接続するために、セルを分断するスクライブ線に導電性樹脂等が充填されている。従って、セルの上下電極間は、見かけ上短絡状態となっている。実際には、ｐ型半導体層及びｎ型半導体層の電気抵抗が高いため、完全な短絡状態とはならない。しかしながら、セルの上下電極間の並列抵抗は低下しており、特性の悪化や歩留まりに影響を及ぼすことがある。
本実施の形態では、図７（Ｂ）、（Ｃ）に示すように、エッチング工程において積層体１５０を分断する溝をセルの端部近傍に設けるため、上下電極間の並列抵抗を低下させない構造とすることができる。
図７（Ｂ）の形状を得るためのエッチング工程は、実施の形態１に示した方法を用いることができ、ここではドライエッチングを用いて、真性半導体層１２１の一部までエッチングを行っている。また、エッチングガス中に酸素を添加し、エッチング中にフォトレジストを後退させることで積層体１５０の端面にテーパーを設けている。
次に、図８（Ａ）に示すように素子分離するためのスクライブ線と、隣り合う一方のセルと他方のセルを直列接続する導電材料を充填するためのスクライブ線を近接して設ける。
該スクライブ線は、実施の形態２と同様にレーザ等を用いて形成することができる。該スクライブ線のある領域近傍は電極等の陰となる領域であり、光電変換に寄与する受光部の割合を損ねないようにできるだけ少ない面積に収まるように形成する。ここで、素子を分離するためのスクライブ線は設けなくても良く、導電材料を充填するためのスクライブ線のみでも素子を分離することができる。
図８（Ｂ）は、素子分離するためのスクライブ線に絶縁樹脂２００を充填した状態である。また、図８（Ｃ）は、隣り合う一方のセルと他方のセルを直列接続する導電材料を充填するためのスクライブ線に導電性樹脂２１０を充填した状態である。どちらもスクリーン印刷等で樹脂を充填することができる。
次にスクリーン印刷法で保護膜２２０となる透明絶縁樹脂及び取り出し電極１９０ａ、１９０ｂとなる導電性樹脂を形成し、図６（Ｂ）に示す構造を完成させる。
本実施の形態では、開口部が櫛形に形成された例を示したが、積層体１５０に形成する開口部の形状は問われず、例えば、図９（Ａ）に示す様な正方形の開口形状や、図９（Ｂ）に示す櫛歯の間隔が不均一な形状を混在させた開口形状でも良い。ただし、該開口部は、実施の形態１で説明した好適なサイズに形成する必要がある。また、図９（Ｃ）に示すように、収集電極２３０を設けるための幅を積層体１５０に持たせても良い。なお、図９では図を明確にするために保護層を省いて図示してある。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
１００ 絶縁体
１１０ 第１電極
１２０ 第１不純物半導体層
１２１ 真性半導体層
１２２ 第２不純物半導体層
１３０ 第２電極
１５０ 積層体
１７０ フォトレジスト
１８０ 保護層
１９０ａ 取り出し電極
１９０ｂ 取り出し電極
２００ 絶縁樹脂
２１０ 導電性樹脂
２２０ 保護膜
２３０ 収集電極

Claims (10)

  1. 絶縁体上に形成された第１電極となる導電膜と、
    前記第１電極上に形成された一導電型を有する第１不純物半導体層と、
    前記第１不純物半導体層上に形成された真性半導体層と、
    前記真性半導体層上に形成された、前記一導電型とは逆の導電型を有する第２不純物半導体層と、
    前記第２不純物半導体層上に形成された第２電極となる透光性導電膜と、
    を有し、
    前記第２電極及び前記第２不純物半導体層には開口部が形成されており、前記開口部は、受光部に一つ以上形成されていることを特徴とする光電変換装置。
  2. 請求項１において、前記第１不純物半導体層の導電型はｎ型であり、前記第２不純物半導体層の導電型はｐ型であることを特徴とする光電変換装置。
  3. 請求項１または２において、前記開口部における前記真性半導体層の膜厚は、前記第２電極及び前記第２不純物半導体層に覆われた前記真性半導体層の膜厚よりも薄く形成されていることを特徴とする光電変換装置。
  4. 請求項１乃至３のいずれか一項において、前記開口部の壁面における前記第２不純物半導体層と前記真性半導体層の界面の一部位と、同一の開口部の側壁における該一部位に対向する前記第２不純物半導体層と前記真性半導体層の界面との最短距離は、０．５μｍ以上１００μｍ以下であることを特徴とする光電変換装置。
  5. 請求項１乃至４のいずれか一項において、前記開口部の上面形状は、多角形、円形、楕円形から選ばれた一つの形状を有することを特徴とする光電変換装置。
  6. 請求項１乃至５のいずれか一項において、前記開口部の側壁には、テーパーが形成されていることを特徴とする光電変換装置。
  7. 請求項１乃至６のいずれか一項において、前記第２不純物半導体層は、ａ−ＳｉｘＣ１−ｘ：Ｈ（０＜ｘ＜１）またはａ−ＳｉｘＮ１−ｘ：Ｈ（０＜ｘ＜１）を含むことを特徴とする光電変換装置。
  8. 絶縁体上に第１電極となる導電膜、一導電型を有する第１不純物半導体層、真性半導体層、前記一導電型とは逆の導電型を有する第２不純物半導体層、第２電極となる透光性導電膜を順次積層した積層体を形成し、
    受光部となる領域において、前記第２電極上に一つ以上の開口部を有した形状のフォトレジストを形成し、
    前記第２電極及び前記第２不純物半導体層を開口するエッチングを行い、
    前記真性半導体層の一部をエッチングすることを特徴とする光電変換装置の作製方法。
  9. 請求項８において、酸素を含むエッチングガスを用いることにより、前記フォトレジストを後退させながらエッチングを行うことを特徴とする光電変換装置の作製方法。
  10. 請求項８または９において、前記第２電極及び前記第２不純物半導体層を開口する工程と連続して、前記真性半導体層の一部のエッチングを行うことを特徴とする光電変換装置の作製方法。
JP2010145961A 2009-07-03 2010-06-28 光電変換装置 Expired - Fee Related JP5524734B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010145961A JP5524734B2 (ja) 2009-07-03 2010-06-28 光電変換装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009158529 2009-07-03
JP2009158529 2009-07-03
JP2010145961A JP5524734B2 (ja) 2009-07-03 2010-06-28 光電変換装置

Publications (3)

Publication Number Publication Date
JP2011029625A true JP2011029625A (ja) 2011-02-10
JP2011029625A5 JP2011029625A5 (ja) 2013-08-08
JP5524734B2 JP5524734B2 (ja) 2014-06-18

Family

ID=43410920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010145961A Expired - Fee Related JP5524734B2 (ja) 2009-07-03 2010-06-28 光電変換装置

Country Status (4)

Country Link
US (1) US9496428B2 (ja)
JP (1) JP5524734B2 (ja)
TW (1) TWI500178B (ja)
WO (1) WO2011001842A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013042126A (ja) * 2011-07-21 2013-02-28 Semiconductor Energy Lab Co Ltd 光電変換装置
JP2013093543A (ja) * 2011-10-05 2013-05-16 Semiconductor Energy Lab Co Ltd 光電変換装置
WO2013069324A1 (ja) * 2011-11-10 2013-05-16 三菱電機株式会社 太陽電池およびその製造方法、太陽電池モジュール
WO2013125251A1 (ja) * 2012-02-23 2013-08-29 富士電機株式会社 薄膜太陽電池
JP2014239152A (ja) * 2013-06-07 2014-12-18 シーメンス アクチエンゲゼルシヤフトＳｉｅｍｅｎｓ Ａｋｔｉｅｎｇｅｓｅｌｌｓｃｈａｆｔ 電極層を分断する溝を有する半導体素子及びその溝の形成方法
US10449593B2 (en) 2010-07-09 2019-10-22 Trumpf Werkzeugmaschinen Gmbh + Co. Kg Workpiece discharging devices and related systems and methods

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5300681B2 (ja) * 2009-09-30 2013-09-25 東京エレクトロン株式会社 太陽電池の製造方法
US8704083B2 (en) * 2010-02-11 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and fabrication method thereof
KR20120051974A (ko) * 2010-11-15 2012-05-23 엘지전자 주식회사 태양전지
US9337361B2 (en) 2010-11-26 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
US8735213B2 (en) 2010-12-23 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Electrode, photoelectric conversion device using the electrode, and manufacturing method thereof
JP2013058562A (ja) 2011-09-07 2013-03-28 Semiconductor Energy Lab Co Ltd 光電変換装置
WO2014155833A1 (ja) * 2013-03-28 2014-10-02 三洋電機株式会社 太陽電池
KR101385201B1 (ko) * 2013-05-20 2014-04-15 한국생산기술연구원 태양전지 및 그 제조방법
US10700225B2 (en) 2013-05-22 2020-06-30 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
US11121271B2 (en) 2013-05-22 2021-09-14 W&WSens, Devices, Inc. Microstructure enhanced absorption photosensitive devices
KR102472078B1 (ko) 2013-05-22 2022-11-29 시-위안 왕 마이크로구조-증강 흡수 감광성 디바이스
WO2016081476A1 (en) * 2014-11-18 2016-05-26 Shih-Yuan Wang Microstructure enhanced absorption photosensitive devices
US10446700B2 (en) 2013-05-22 2019-10-15 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
US10468543B2 (en) 2013-05-22 2019-11-05 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
CN112599621B (zh) * 2020-12-11 2023-05-09 京东方科技集团股份有限公司 一种光电转换结构及其制备方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62276884A (ja) * 1986-05-24 1987-12-01 Sharp Corp 薄膜太陽電池素子
JPH0697473A (ja) * 1992-05-06 1994-04-08 Kanegafuchi Chem Ind Co Ltd アモルフアスシリコン系光電素子の製造方法
JPH07254720A (ja) * 1983-09-21 1995-10-03 Rca Corp 光電装置
JP2004079934A (ja) * 2002-08-22 2004-03-11 Citizen Watch Co Ltd 太陽電池およびその製造方法
WO2007095757A1 (en) * 2006-02-24 2007-08-30 Day4 Energy Inc. High voltage solar cell and solar cell module

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51150287A (en) * 1975-06-19 1976-12-23 Agency Of Ind Science & Technol Solar battery
JPS55120181A (en) * 1979-03-09 1980-09-16 Sanyo Electric Co Ltd Fabricating method of photovoltaic device
CA1176740A (en) 1980-12-03 1984-10-23 Yoshihisa Tawada High-voltage photovoltaic cell having a hetero junction of amorphous semiconductor and amorphous silicon
US4385199A (en) 1980-12-03 1983-05-24 Yoshihiro Hamakawa Photovoltaic cell having a hetero junction of amorphous silicon carbide and amorphous silicon
JPS57181176A (en) * 1981-04-30 1982-11-08 Kanegafuchi Chem Ind Co Ltd High voltage amorphous semiconductor/amorphous silicon hetero junction photosensor
US4388482A (en) 1981-01-29 1983-06-14 Yoshihiro Hamakawa High-voltage photovoltaic cell having a heterojunction of amorphous semiconductor and amorphous silicon
JPS58204527A (ja) * 1982-05-24 1983-11-29 Semiconductor Energy Lab Co Ltd 繊維構造を有する半導体およびその作製方法
JPS6077471A (ja) * 1983-10-05 1985-05-02 Hitachi Maxell Ltd 光発電装置
JP3106810B2 (ja) 1993-11-04 2000-11-06 富士電機株式会社 非晶質酸化シリコン薄膜の生成方法
JPH10209048A (ja) * 1997-01-17 1998-08-07 Toyota Motor Corp 半導体薄膜の形成方法
JP3805889B2 (ja) * 1997-06-20 2006-08-09 株式会社カネカ 太陽電池モジュールおよびその製造方法
US20030178057A1 (en) * 2001-10-24 2003-09-25 Shuichi Fujii Solar cell, manufacturing method thereof and electrode material
JP2005101384A (ja) * 2003-09-26 2005-04-14 Sanyo Electric Co Ltd 光起電力装置及びその製造方法
US20090020149A1 (en) * 2007-07-16 2009-01-22 Woods Lawrence M Hybrid Multi-Junction Photovoltaic Cells And Associated Methods
JP4989549B2 (ja) 2007-08-24 2012-08-01 三洋電機株式会社 太陽電池及び太陽電池モジュール
US20090050190A1 (en) 2007-08-24 2009-02-26 Sanyo Electric Co., Ltd. Solar cell and solar cell module
JPWO2009118861A1 (ja) * 2008-03-27 2011-07-21 三菱電機株式会社 光起電力装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254720A (ja) * 1983-09-21 1995-10-03 Rca Corp 光電装置
JPS62276884A (ja) * 1986-05-24 1987-12-01 Sharp Corp 薄膜太陽電池素子
JPH0697473A (ja) * 1992-05-06 1994-04-08 Kanegafuchi Chem Ind Co Ltd アモルフアスシリコン系光電素子の製造方法
JP2004079934A (ja) * 2002-08-22 2004-03-11 Citizen Watch Co Ltd 太陽電池およびその製造方法
WO2007095757A1 (en) * 2006-02-24 2007-08-30 Day4 Energy Inc. High voltage solar cell and solar cell module

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10449593B2 (en) 2010-07-09 2019-10-22 Trumpf Werkzeugmaschinen Gmbh + Co. Kg Workpiece discharging devices and related systems and methods
JP2013042126A (ja) * 2011-07-21 2013-02-28 Semiconductor Energy Lab Co Ltd 光電変換装置
JP2013093543A (ja) * 2011-10-05 2013-05-16 Semiconductor Energy Lab Co Ltd 光電変換装置
US9761749B2 (en) 2011-10-05 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
WO2013069324A1 (ja) * 2011-11-10 2013-05-16 三菱電機株式会社 太陽電池およびその製造方法、太陽電池モジュール
JPWO2013069324A1 (ja) * 2011-11-10 2015-04-02 三菱電機株式会社 太陽電池およびその製造方法、太陽電池モジュール
WO2013125251A1 (ja) * 2012-02-23 2013-08-29 富士電機株式会社 薄膜太陽電池
JP2014239152A (ja) * 2013-06-07 2014-12-18 シーメンス アクチエンゲゼルシヤフトＳｉｅｍｅｎｓ Ａｋｔｉｅｎｇｅｓｅｌｌｓｃｈａｆｔ 電極層を分断する溝を有する半導体素子及びその溝の形成方法
US10128305B2 (en) 2013-06-07 2018-11-13 Siemens Healthcare Gmbh Semiconductor element having grooves which divide an electrode layer, and method of forming the grooves

Also Published As

Publication number Publication date
JP5524734B2 (ja) 2014-06-18
WO2011001842A1 (en) 2011-01-06
TWI500178B (zh) 2015-09-11
TW201130151A (en) 2011-09-01
US20110000545A1 (en) 2011-01-06
US9496428B2 (en) 2016-11-15

Similar Documents

Publication Publication Date Title
JP5524734B2 (ja) 光電変換装置
JP5459901B2 (ja) 光電変換装置モジュールの作製方法
US7888160B2 (en) Process of manufacturing solar cell
JP5774204B2 (ja) 光起電力素子およびその製造方法、太陽電池モジュール
JP5286146B2 (ja) 光電変換装置の作製方法
JP6125594B2 (ja) 光電変換装置の作製方法
KR101053790B1 (ko) 태양 전지 및 그 제조 방법
US9761749B2 (en) Photoelectric conversion device
JP5898062B2 (ja) 太陽電池
WO2010064549A1 (ja) 薄膜光電変換装置の製造方法
WO2015064354A1 (ja) 太陽電池
JP5948148B2 (ja) 光電変換装置
KR20110100725A (ko) 태양전지 및 그 제조방법
KR101405023B1 (ko) 박막형 태양전지 및 그 제조방법
KR101047170B1 (ko) 태양전지 및 그 제조방법
KR102049604B1 (ko) 태양전지 및 그 제조 방법
US20120319157A1 (en) Photoelectric conversion device
AU2018253508A1 (en) Solar cell and preparation method thereof
KR20110131499A (ko) 태양전지용 기판의 세정방법
JP4215608B2 (ja) 光起電力装置
KR101332667B1 (ko) 태양전지 및 태양전지의 제조방법
KR101079614B1 (ko) 박막형 태양전지의 제조방법
KR20100006246A (ko) 박막형 태양전지 및 그 제조방법
JP2002033494A (ja) 光起電力装置およびその製造方法
KR20130113002A (ko) 식각 용액 보호층을 이용한 선택적 에미터층을 형성하는 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130624

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140410

R150 Certificate of patent or registration of utility model

Ref document number: 5524734

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees