JP2011027886A - 液晶装置の製造方法、液晶装置、電子機器 - Google Patents

Abstract

【課題】画素間の横電界による光漏れを低減可能な液晶装置の製造方法、液晶装置、電子機器を提供すること。
【解決手段】対向配置された第１基板としての素子基板１０および第２基板としての対向基板２０と、素子基板１０と対向基板２０とに挟持された液晶層５０と、複数の画素Ｇ１とを備え、素子基板１０において画素Ｇ１ごとに設けられた第１電極としての共通電極１９と第２電極としての画素電極９との間に生ずる電界により液晶層５０が配向制御される液晶装置１００の製造方法であって、少なくとも素子基板１０の画素内の領域に第１配向処理を施すと共に、少なくとも一方の方向における素子基板１０の画素間の領域に第１配向処理とは異なる第２配向処理を施す配向処理工程を備えた。
【選択図】図５

Description

本発明は、液晶装置の製造方法、液晶装置、電子機器に関する。

上記液晶装置として、液晶層を挟持して対向配置された第１基板及び第２基板と、第１基板の液晶層側に設けられた第１電極及び第２電極とを備え、第１電極と第２電極との間に生ずる横電界によって液晶層の液晶分子が配向制御され、第１電極はデータ線と走査線に囲まれた画素領域に配置され、第２電極はデータ線と交差する方向に延在する複数の枝電極と、隣接する枝電極における少なくとも一方の端部を開放させるように各枝電極間を電気的に接続する導通部と、画素領域内で第１電極と平面的に重なる領域とを有するＦＦＳモードの液晶装置が知られている（特許文献１）。

上記液晶装置によれば、枝電極の両端部を閉鎖するように導通部を設ける場合に比べて、枝電極の端部付近で生ずる電界方向の乱れに起因するリバースツイストを低減して、より輝度の高い表示が可能であるとしている。

特開２００７−３２７９９７号公報

上記液晶装置において、光学設計を例えばノーマリーブラックモードとして、隣り合う画素の一方を白表示とし他方を黒表示とすると、画素を構成する第１電極間にも横電界が発生する。そうすると、画素間の液晶分子は該横電界の方向に配列（配向）しようとするので、黒表示が行われている画素側に向かって光漏れが生じ、輝度あるいはコントラストの低下を招くという課題がある。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例１］本適用例の液晶装置の製造方法は、対向配置された第１基板および第２基板と、前記第１基板と前記第２基板とに挟持された液晶層と、第１の方向と前記第１の方向に交差する第２の方向とに配置された複数の画素と、前記第１基板において前記画素ごとに設けられた第１電極と第２電極との間に生ずる電界により前記液晶層が配向制御される液晶装置の製造方法であって、少なくとも前記第１基板の前記画素内の領域に第１配向処理を施すと共に、前記第１の方向と前記第２の方向のうち少なくとも一方の方向における前記第１基板の前記画素間の領域に前記第１配向処理とは異なる第２配向処理を施す配向処理工程を備えたことを特徴とする。

この方法によれば、配向処理工程では、第１基板の画素間の領域に画素内の第１配向処理とは異なる第２配向処理が施される。したがって、隣接する画素の第１電極間に横電界が発生したとしても、画素間の領域において配向する液晶分子は画素内において配向する液晶分子の挙動に影響され難い。言い換えれば、画素間において液晶分子の配向の乱れが生じ難い。ゆえに、第１電極間の横電界による液晶分子の配向の乱れに起因する光漏れが低減され、優れた光学特性を有する液晶装置を製造することができる。

［適用例２］上記適用例の液晶装置の製造方法において、前記配向処理工程は、前記第２基板の前記画素内の領域に前記第１配向処理を施し、前記少なくとも一方の方向における前記第２基板の前記画素間の領域に前記第１配向処理とは異なる前記第２配向処理を施す工程をさらに含むことを特徴とする。
この方法によれば、第１基板に対向配置される第２基板の画素間の領域にも第２配向処理が施されるので、画素間の領域における液晶層の厚み方向に亘って液晶分子の乱れが生じ難い。

［適用例３］上記適用例の液晶装置の製造方法において、前記第２配向処理は、前記第１配向処理に対して液晶分子のプレチルト角が大きくなる配向処理であることが好ましい。
この方法によれば、第１電極間に横電界が発生したとしても、第２配向処理の方が画素内の第１配向処理よりも液晶分子のプレチルト角が大きいので、横電界方向に液晶分子が配列し難い。すなわち、より光漏れが低減される。

［適用例４］上記適用例の液晶装置の製造方法において、前記第１配向処理が水平配向処理であり、前記第２配向処理が垂直配向処理であることが好ましい。
この方法によれば、第１電極間の横電界に対して液晶分子の配向の乱れを最も少なくした配向状態とすることができる。

［適用例５］上記適用例の液晶装置の製造方法において、前記第１基板と前記第２基板のうち少なくとも一方の基板の前記第２配向処理が施される領域に平面的に重なる遮光膜を形成する遮光膜形成工程をさらに備えることが好ましい。
この方法によれば、画素間の領域における液晶分子の配向の乱れに起因する光漏れを遮光膜によって遮光することができる。すなわち、より光漏れを低減した液晶装置を製造することができる。

［適用例６］上記適用例の液晶装置の製造方法において、前記遮光膜形成工程は、前記第２配向処理が施された領域を平面的に含む領域に前記遮光膜を形成するとしてもよい。
この方法によれば、画素間の領域における液晶分子の配向の乱れに起因する光漏れが視認され難い液晶装置を製造することができる。

［適用例７］本適用例の液晶装置は、対向配置された第１基板および第２基板と、前記第１基板と前記第２基板とに挟持された液晶層と、第１の方向と前記第１の方向に交差する第２の方向とに配置された複数の画素と、前記第１基板において前記画素ごとに設けられた第１電極と第２電極との間に生ずる電界により前記液晶層が配向制御される液晶装置であって、前記第１の方向と前記第２の方向のうち少なくとも一方の方向における前記第１基板の前記画素間の領域は、前記画素内の領域に対して異なる配向処理が施されていることを特徴とする。

この構成によれば、第１基板の画素間の領域に画素内の配向処理とは異なる配向処理が施されている。したがって、隣接する画素の第１電極間において、第１の方向と第２の方向のうち少なくとも一方の方向に横電界が発生したとしても、当該画素間の領域における液晶分子の配向の乱れが生じ難い。ゆえに、第１電極間の横電界による液晶分子の配向の乱れに起因する光漏れが低減され、優れた光学特性（輝度、コントラスト）を有する液晶装置を提供することができる。

［適用例８］上記適用例の液晶装置において、前記少なくとも一方の方向における前記第２基板の前記画素間の領域に前記画素内の領域とは異なる配向処理がさらに施されているとしてもよい。
この構成によれば、第１基板に対向配置される第２基板の画素間の領域にも異なる配向処理が施されているので、画素間の領域における液晶層の厚み方向に亘って液晶分子の乱れが生じ難い。つまり横電界による光漏れがより低減される。

［適用例９］上記適用例の液晶装置において、前記第１電極および前記第２電極は間隔を置いて交互に複数配置され、前記第１の方向と前記第２の方向のうち少なくとも前記第１電極と前記第２電極との間に生ずる電界の方向に沿った方向の前記第１基板の前記画素間の領域は、前記画素内の領域に対して異なる配向処理が施されていることが好ましい。
画素間の横電界による液晶分子の乱れに起因する光漏れは、第１電極と第２電極との間に生ずる電界方向に沿った方向が最も顕著となる。
この構成によれば、横電界が最も顕著に発生する方向の画素間の領域において異なる配向処理が施されているので、効果的に光漏れが低減された液晶装置を提供することができる。

［適用例１０］上記適用例の液晶装置において、前記第２電極は、前記第１電極に対して絶縁層を挟んで配置されると共に、間隔を置いて互いに並列して延在する複数の枝電極を有し、前記第１の方向と前記第２の方向のうち少なくとも前記第１電極と前記枝電極との間に生ずる電界の方向に沿った方向の前記第１基板の前記画素間の領域は、前記画素内の領域に対して異なる配向処理が施されているとしてもよい。
画素間の横電界による液晶分子の乱れに起因する光漏れは、第１電極と第２電極の枝電極との間に生ずる電界方向に沿った方向が最も顕著となる。
この構成によれば、横電界が最も顕著に発生する方向の画素間の領域において異なる配向処理が施されているので、効果的に光漏れが低減されたＦＦＳ（Fringe Field Switching）方式の液晶装置を提供することができる。

［適用例１１］上記適用例の液晶装置において、前記画素間の領域は、前記画素内の領域に対して液晶分子のプレチルト角が大きいことが好ましい。
この構成によれば、画素間に横電界が発生したとしても、画素内の配向処理よりも液晶分子のプレチルト角が大きいので、横電界方向に液晶分子が配列し難い。すなわち、より光漏れが低減された液晶装置を提供できる。

［適用例１２］上記適用例の液晶装置において、前記画素内の領域における配向処理が水平配向処理であり、前記画素間の領域における配向処理が垂直配向処理であることが好ましい。
この構成によれば、画素間の横電界に対して液晶分子の配向の乱れを最も少なくした液晶装置を提供することができる。

［適用例１３］上記適用例の液晶装置において、前記第１基板と前記第２基板のうち少なくとも一方の基板は、少なくとも前記異なる配向処理が施された領域に平面的に重なる遮光膜を有することが好ましい。
この構成によれば、画素間の領域における光漏れが遮光膜によって遮光され、優れた光学特性（輝度、コントラスト）を有する液晶装置を提供できる。

［適用例１４］上記適用例の液晶装置において、前記遮光膜は、前記異なる配向処理が施された領域を平面的に含む領域に設けられているとしてもよい。
この構成によれば、画素間の領域における光漏れが遮光膜によってほとんど遮光され視認され難い液晶装置を提供できる。

［適用例１５］本適用例の電子機器は、上記適用例の液晶装置を備えたことを特徴とする。
この構成によれば、画素間の横電界による光漏れが低減され、優れた光学特性を有する液晶装置を備えているので、見栄えのよい表示品質を有する電子機器を提供することができる。

液晶装置の構成を示す概略図であり、（ａ）は正面図、（ｂ）は（ａ）のＨ−Ｈ'線で切った断面図。 液晶装置の等価回路図。 （ａ）および（ｂ）は液晶装置の光学設計条件を示す模式図。 実施例１の画素の構成を示す概略平面図。 （ａ）および（ｂ）は図４のＡ−Ａ'線で切った画素の構造を示す概略断面図。 実施例１の画素境界部の透過率分布を示すグラフ。 実施例１の液晶装置の製造方法を示すフローチャート。 （ａ）〜（ｄ）は実施例１の液晶装置の製造方法を示す概略断面図。 （ｅ）〜（ｇ）は実施例１の液晶装置の製造方法を示す概略断面図。 実施例２の液晶装置の構造を示す要部概略断面図。 実施例２の画素境界部の透過率分布を示すグラフ。 実施例３の画素の構成を示す概略平面図。 （ａ）および（ｂ）は図１２のＢ−Ｂ'線で切った概略断面図。 実施例３の画素境界部の透過率分布を示すグラフ。 電子機器としての投射型表示装置の構成を示す模式図。 （ａ）および（ｂ）は変形例のＢＭの配置を示す概略断面図。

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。

（第１実施形態）
本実施形態では、薄膜トランジスター（Thin Film Transistor；ＴＦＴ）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。
この液晶装置は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調手段（液晶ライトバルブ）として好適に用いることができるものである。

＜液晶装置＞
まず、本実施形態の液晶装置について図１〜図３を参照して説明する。図１は液晶装置の構成を示す概略図であり、同図（ａ）は正面図、同図（ｂ）は同図（ａ）のＨ−Ｈ'線で切った断面図である。

図１（ａ）および（ｂ）に示すように、本実施形態の液晶装置１００は、第１基板としての素子基板１０および第２基板としての対向基板２０と、これら一対の基板によって挟持された液晶層５０とを有する。
素子基板１０は対向基板２０よりも一回り大きく、両基板は、シール材５２を介して接合され、その隙間に正の誘電異方性を有する液晶が封入されて液晶層５０を構成している。

同図（ａ）に示すように、素子基板１０の１辺部に沿ってデータ線駆動回路１０１が設けられ、これに電気的に接続された複数の端子部１０２が配列している。該１辺部と直交し互いに対向する他の２辺部には、該２辺部に沿って走査線駆動回路１０４が設けられている。対向基板２０を挟んで該１辺部と対向する他の１辺部には、２つの走査線駆動回路１０４を繋ぐ複数の配線１０５が設けられている。

額縁状に配置されたシール材５２の内側には、同じく額縁状に見切り部５３が設けられている。見切り部５３は、遮光性を有する金属材料あるいは樹脂材料からなり、見切り部５３の内側が複数の画素Ｇを有する表示領域１０ａとなっている。

同図（ｂ）に示すように、素子基板１０には、画素Ｇを区画する遮光膜としてのＢＭ（ブラックマトリックス）が設けられている。この場合、ＢＭは遮光性を有する例えばＡｌ、Ｔｉなどの金属材料またはその酸化物や窒化物、あるいはこれらの積層物からなる。ＢＭは絶縁膜により覆われており、該絶縁膜上に画素Ｇごとに設けられたスイッチング素子としての薄膜トランジスター３０と、信号配線と、これらを覆う配向膜１８とが形成されている。詳しい構造は後述する。

対向基板２０の液晶層５０側の表面には、見切り部５３と表示領域１０ａとを少なくとも覆うように成膜された配向膜２９が形成されている。これらの配向膜１８および配向膜２９には、所定の方向に配向処理が施されている。

図２は、液晶装置の等価回路図である。図２に示すように、液晶装置１００の表示領域１０ａを構成する各画素Ｇは、第２電極としての画素電極９と画素電極９をスイッチング制御するためのＴＦＴ３０とを有している。画素電極９と第１電極としての共通電極１９との間には液晶層５０が介在している。共通電極１９は走査線駆動回路１０４から延びる共通線３ｂと電気的に接続されており、各画素Ｇにおいて共通の電位に保持されるようになっている。

データ線駆動回路１０１から延びるデータ線６ａがＴＦＴ３０のソースと電気的に接続されている。データ線駆動回路１０１は、画像信号Ｄ１，Ｄ２，…，Ｄｎを、データ線６ａを介して各画素Ｇに供給する。画像信号Ｄ１〜Ｄｎはこの順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループごとに供給するようにしてもよい。

また、ＴＦＴ３０のゲートには、走査線駆動回路１０４から延びる走査線３ａが電気的に接続されている。走査線駆動回路１０４から所定のタイミングで走査線３ａにパルス的に供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍが、この順に線順次でＴＦＴ３０のゲートに印加されるようになっている。画素電極９は、ＴＦＴ３０のドレインに電気的に接続されている。

スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１，ＳＣ２，…，ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１，Ｄ２，…，Ｄｎが所定のタイミングで画素電極９に書き込まれるようになっている。画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｄ１，Ｄ２，…，Ｄｎは、画素電極９と液晶を介して対向する共通電極１９との間で一定期間保持される。

図３（ａ）および（ｂ）は、液晶装置の光学設計条件を示す模式図である。図３に示すように、本実施形態の液晶装置１００の光学設計条件は、ノーマリーブラックモードとなっている。具体的には、図３（ａ）に示すように、入射光に対して液晶装置１００を挟むように装備される一対の偏光板１０７，１０８は、光学軸としての透過軸を有している。偏光板１０７の透過軸１０７ｔと偏光板１０８の透過軸１０８ｔとは、互いに直交するように配置されている。

図３（ｂ）に示すように、オン状態において画素電極９と共通電極１９との間に発生する電界の方向は、データ線６ａの延在方向と直交する方向、すなわち走査線３ａの延在方向に沿った方向である。

素子基板１０側の配向膜１８には、例えば、データ線６ａの延在方向に対して時計回りに５度の角度をなす方向に配向処理（ラビング処理）が施されている。これに対して対向する対向基板２０側の配向膜２９には、データ線６ａの延在方向に対して時計回りに５度の角度をなす方向であって、配向膜１８の配向処理方向（ラビング方向）とは１８０度異なる向きに配向処理（ラビング処理）が施されている。したがって、配向膜１８，２９のラビング方向、すなわち液晶層５０のオフ状態における配向処理方向は、データ線６ａの延在方向に対して時計回りに５度の角度をなす方向となる。

偏光板１０７の透過軸１０７ｔは配向膜１８，２９の配向処理方向と平行となっており、偏光板１０８の透過軸１０８ｔは配向膜１８，２９の配向処理方向と直交している。したがって、オフ状態において光源から照射された入射光は、偏光板１０７により直線偏光に変換され液晶層５０を透過して偏光板１０８に入射する。直線偏光の偏光方向と偏光板１０８の透過軸１０８ｔとは直交しているため、入射した直線偏光は偏光板１０８を透過できない。よって、液晶装置１００はオフ時に黒表示となるノーマリーブラックモードである。なお、透過軸１０８ｔが配向膜１８，２９の配向処理方向と平行し、透過軸１０７ｔが配向膜１８，２９の配向処理方向に直交する方式でもよい。

ところで、隣り合う画素Ｇにおいて、一方を白表示（オン状態）とし他方を黒表示（オフ状態）とするとき、画素電極９間における電位差によって電界が生ずることがある。これを画素間の横電界と呼ぶ。画素間に横電界が生ずると画素間の液晶層５０における液晶分子の配向が乱れる。液晶分子の配向が乱れると当然ながら直線偏光にも乱れが生じて一部が偏光板１０８を透過する。すなわち、白表示が行われている画素Ｇから黒表示が行われている画素Ｇへと光漏れが生ずることになる。このような画素間の横電界による光漏れが生ずると、輝度あるいはコントラストが低下し、所望の光学特性が得られなくなり、液晶装置１００の表示品質が低下する。特に、液晶装置１００は、後述する投射型表示装置の光変調手段として用いられており、画素Ｇが拡大投影されるので、わずかな光漏れも表示品位に影響する。

そこで、発明者は画素間の領域における配向処理を工夫することにより、画素間の横電界による光漏れを低減した。詳しい、配向処理の方法および関連する液晶装置の構成については実施例を挙げて説明する。

（実施例１）
図４は実施例１の画素の構成を示す概略平面図、図５（ａ）および（ｂ）は図４のＡ−Ａ'線で切った画素の構造を示す概略断面図、図６は実施例１の画素境界部の透過率分布を示すグラフである。

図４に示すように、実施例１における液晶装置１００は、互いに絶縁された状態で直交する走査線３ａ（あるいは共通線３ｂ）とデータ線６ａとによりマトリックス状に区分けされた領域に画素Ｇ１を有する。
画素Ｇ１には、データ線６ａに沿って延在すると共に互いに間隔をおいて配列する複数の枝電極９ａを有する画素電極９と、画素電極９に対して平面的に重なるように設けられた共通電極１９とを有する。枝電極９ａの一方の端部は開放されており、他方の端部は導電部に繋がっている。すなわち、画素電極９は櫛歯状となっている。共通電極１９は平面視で四角形となっており、共通線３ｂと一部が重なって配置され、重なった部分において共通線３ｂと電気的に接続されている。

走査線３ａとデータ線６ａとの交差点の近傍において走査線３ａに沿った位置にＴＦＴ３０が配置されている。
ＴＦＴ３０は、ドレイン、ゲート、ソースの３つの領域を有する半導体層３０ａを備え、ゲートに対して平面的に重なる走査線３ａの部分がゲート電極３０ｇとなっている。また、ドレインに対して平面的に重なった部分にドレイン電極３０ｄ（コンタクトホール１３ａ，１４ａ）が設けられ、ソースに対して平面的に重なった部分にソース電極３０ｓ（コンタクトホール１３ｂ）が設けられている。ドレイン電極３０ｄはコンタクトホール１５ａを介して画素電極９と電気的に接続されている。ソース電極３０ｓは、延出されてデータ線６ａと電気的に接続されている。

画素Ｇ１における配向処理方向は、前述した光学設計条件に基づいており、枝電極９ａの延在方向に対して時計回りで５度傾いた方向となっている。

以降、走査線３ａに沿った方向をＸ方向、データ線６ａに沿った方向をＹ方向として説明する。

図５（ａ）に示すように、素子基板１０には、画素Ｇ１を平面的に区分すると共に、画素間を遮光する遮光膜としてのブラックマトリックス（ＢＭ）が設けられている。また、ＢＭを覆った絶縁膜１１上に半導体層３０ａが設けられている。言い換えれば、素子基板１０側から入射する入射光が半導体層３０ａに入射しないようにＢＭが設けられている。

半導体層３０ａを覆うようにゲート絶縁膜１２が設けられており、ゲート絶縁膜１２上にゲート電極３０ｇ（走査線３ａ）と共通線３ｂとが設けられている。これらの配線もしくは電極は、Ａｌなどの低抵抗配線材料をゲート絶縁膜１２上に成膜したのちにパターニングすることによって得られる。よって、ＴＦＴ３０はトップゲート構造となっている。

次に、ゲート電極３０ｇや共通線３ｂを覆うように第１層間絶縁膜１３が形成される。さらに、第１層間絶縁膜１３とゲート絶縁膜１２には、半導体層３０ａのドレインとソースのそれぞれに通ずるコンタクトホール１３ａ，１３ｂとなる孔が形成される。

第１層間絶縁膜１３上に低抵抗配線材料を成膜し、これをパターニングすることによってデータ線６ａとデータ線６ａに繋がるコンタクトホール１３ｂが形成される。

データ線６ａを覆うように第２層間絶縁膜１４が設けられ、第２層間絶縁膜１４上にＩＴＯなどの透明導電膜を成膜してパターニングすることにより、共通電極１９が形成されると共に、共通線３ｂとのコンタクトホール（図示省略）が形成される。

共通電極１９を覆うように第３層間絶縁膜１５が設けられ、第３層間絶縁膜１５と第２層間絶縁膜１４には、半導体層３０ａのドレインに通ずるコンタクトホール１４ａ，１５ａとなる孔が形成される。

第３層間絶縁膜１５上にＩＴＯなどの透明導電膜が成膜され、これをパターニングすることにより、複数の枝電極９ａを有する画素電極９と画素電極９とソースとを繋ぐコンタクトホール１５ａ，１４ａ，１３ａが形成される。

画素電極９を覆うように配向膜１８が設けられ、前述した光学設計条件に基づいた所定の方向にラビング処理（第１配向処理）が施されている。ラビングによって得られる第１配向処理は、液晶分子を配向膜面に対して数度のプレチルト角を有するもののほぼ水平な状態に配向させる水平配向処理である。一方、素子基板１０の画素間に相当する領域には、ラビングによって得られる水平配向処理と異なる第２配向処理が施されている。実施例１における第２配向処理は、液晶分子の長軸が配向膜面に対してほぼ垂直に配向する垂直配向処理である。

このような配向処理が施された素子基板１０に対してラビング処理（第１配向処理）された配向膜２９を有する対向基板２０を所定の間隔をおいて対向配置して、その間に液晶を充填することにより液晶層５０を構成する。

このような構成および構造の液晶装置１００は、第３層間絶縁膜１５を介して対向配置された画素電極９と共通電極１９との間に生ずる電界によって、液晶層５０における液晶分子５１の配向を制御するＦＦＳ（Fringe Field Switching）方式の液晶装置である。

画素Ｇ１における初期配向状態は、素子基板１０と対向基板２０との間において液晶分子５１の長軸がラビング処理によって与えられた配向処理方向にほぼ水平な状態で配向している。

これに対して画素間の領域では、素子基板１０の近傍で液晶分子５１の長軸が垂直となり、対向基板２０の配向膜面に近づくにつれて水平な状態に変位する配向状態となる（図５（ｃ）参照）。

このような初期配向状態の液晶装置１００において、図５（ｂ）に示すように、一方の画素Ｇ１（紙面上では左側）をオフ状態とし、隣接する他方の画素Ｇ１（紙面上では右側）をオン状態とする。オン状態の画素Ｇ１では、画素電極９の枝電極９ａと共通電極１９との間に電界が生じ、液晶分子５１は長軸が電界方向に向くようにツイストする。液晶分子５１がツイストすることで偏光板１０７を透過した直線偏光は、液晶層５０において旋光して偏光板１０８を透過する。すなわち、白表示となる。

一方、画素間において配向した液晶分子５１は、素子基板１０の近傍では垂直に近い状態で配向していたため、画素間を跨いで隣り合う枝電極９ａ間に横電界が生じても、誘電率が小さい液晶分子５１のほぼ短軸方向に横電界が発生することになるので、それほど変位しない。つまり液晶分子５１の配向が乱れ難い。したがって、液晶分子５１の配向の乱れにより、オン状態の画素Ｇ１から隣接するオフ状態の画素Ｇ１へと光漏れが生ずることが低減される。

図６は画素境界部の透過率の分布を示すグラフである。より具体的には、画素間の領域の幅（すなわちＸ方向におけるＢＭの幅に相当）を２μｍとし、第２配向処理（垂直配向処理）の幅を１μｍとする。また、複屈折率Δｎ＝０．１２、誘電率Δε＝８．０の正の誘電異方性を有する液晶を用いて、液晶層５０の厚みを３．３μｍとする。そして、一方の画素Ｇ１をオフ状態とし、隣接する他方の画素Ｇ１をオン状態として画素境界部の透過率の分布を光学的なシミュレーションにより求めたものである。なお、画素電極９と共通電極１９の間の第３層間絶縁膜１５の厚みはおよそ１００ｎｍとしている。

このような実施例１の液晶装置１００によれば、図６に示すように、画素間の領域も画素内と同じ第１配向処理を施した従来例に比べて、オフ側への光漏れが低減されオフ側の画素Ｇ１における透過率が下がっていることが分かる。すなわち、隣接する画素間のコントラスト比が従来例に比べて向上した。

＜液晶装置の製造方法＞
次に、実施例１の液晶装置１００の製造方法について図７〜図９を参照して説明する。図７は実施例１の液晶装置の製造方法を示すフローチャート、図８（ａ）〜（ｄ）および図９（ｅ）〜（ｇ）は、実施例１の液晶装置の製造方法を示す概略断面図である。なお、図８および図９においては、素子基板１０側のＴＦＴ３０や配線など説明に直接係わらない構成は図示省略した。

図７に示すように、実施例１の液晶装置１００の製造方法は、素子基板１０の表面を覆うように配向膜１８を成膜する配向膜成膜工程（ステップＳ１）と、成膜された配向膜１８をパターニングする配向膜パターニング工程（ステップＳ２）と、画素間の領域に第２配向処理としての垂直配向処理を施す垂直配向処理工程（ステップＳ３）と、配向膜１８を所定の方向にラビングするラビング工程（ステップＳ４）とを備えている。
また、対向基板２０に配向膜２９を形成する配向膜形成工程（ステップＳ５）と、配向膜２９を所定の方向にラビングするラビング工程（ステップＳ６）とを備えている。
さらに、ラビング処理された素子基板１０と対向基板２０とを所定の間隔を置いて対向配置して接合し、その間に液晶を注入して封止する液晶注入・封止工程（ステップＳ７）を備えている。

ステップＳ１の配向膜成膜工程では、図８（ａ）に示すように、画素電極９（枝電極９ａ）を覆うように配向膜１８を形成する。形成方法としては、配向膜材料として例えばポリイミド樹脂などを含む溶液をスピンコートやロールコートなどの方法で素子基板１０の全面に亘って塗布し、乾燥・焼成することによって成膜する方法が挙げられる。膜厚はおよそ５０ｎｍ〜１００ｎｍである。形成方法は全面塗布に限定されず、少なくとも表示領域１０ａを覆うように所定の範囲内に上記溶液を塗布するオフセットなどの印刷法やインクジェットなどの液体塗布法を用いてもよい。そして、ステップＳ２へ進む。

ステップＳ２の配向膜パターニング工程では、図８（ｂ）に示すように、感光性のレジスト材料を素子基板１０の全面にスピンコートやロールコートなどの方法で塗布して乾燥させ、レジスト層４０を形成する。レジスト層４０の層厚は、およそ１μｍ〜２μｍである。

続いて、図８（ｃ）に示すように、フォトリソグラフィ法によりレジスト層４０を露光・現像して、画素間のレジスト層４０に開口部４０ａを形成する。開口部４０ａは画素領域を区画するように平面視では額縁状に設ける。その幅は、前述したようにおよそ１μｍである。このような幅の狭い開口部４０ａをフォトリソグラフィ法を用いて形成するにあたり、素子基板１０に形成されているＢＭを基準としてフォトマスクのアライメントを行うことが好ましい。これにより画素間に対応してＢＭが配置された領域内に開口部４０ａを高精度に位置させ、横電界による光漏れが発生したとしてもＢＭによってムラなく遮光することが可能となる。

さらに、図８（ｄ）に示すように、開口部４０ａ内に露出した配向膜１８をエッチングして除去する。エッチング方法としては、微細なエッチング加工が可能なＲＩＥ法（Reactive Ion Etching；反応性イオンエッチング法）が挙げられる。ＲＩＥ法は、プラズマ化した酸素ガスを配向膜１８に衝突させることにより、酸素イオンによるスパッタリングと同時に、有機材料である配向膜材料と酸素イオンとを化学反応させ、酸化物ガスとして排気・除去するエッチング方法である。そして、ステップＳ３へ進む。

ステップＳ３の垂直配向処理工程では、図９（ｅ）に示すように、開口部４０ａ内に露出した素子基板１０の表面に垂直配向処理を施す。垂直配向処理の方法としては、素子基板１０を窒素雰囲気下にて１５０℃〜１８０℃の温度で３時間程度加熱乾燥処理を行う。その後、ＯＤＳ（Octadecyltrimethoxysilane）溶液を入れた容器と共にチャンバーなどの空間に密閉放置する。この容器を例えば１５０℃の温度で１時間程度加熱することにより、ＯＤＳ溶液の蒸気を開口部４０ａ内の露出面に接触させる。
ＯＤＳ分子は、無機系の反応基となるメトキシシランを有しているため、レジスト層４０などの有機材料と結合することなく、無機材料である露出した素子基板１０の表面と結合する。そして、ＯＤＳ分子の長鎖アルキル基を露出面に付与する。これにより、露出面に垂直配向処理が施される。このような垂直配向処理を以降ＯＤＳ処理と呼ぶ。
続いて、図９（ｆ）に示すように、マスクとして機能したレジスト層４０を、有機溶剤や水系剥離液などを用いて剥離する。そして、ステップＳ４へ進む。

ステップＳ４のラビング工程では、素子基板１０を所定の方向にラビングすることにより配向膜１８に第１配向処理を施す。そして、ステップＳ５へ進む。

ステップＳ５の配向膜形成工程では、対向基板２０の見切り部５３および表示領域１０ａを少なくとも覆うように配向膜２９を形成する。形成方向は、所定の領域に配向膜形成材料を含む溶液を塗布可能な印刷法やインクジェット法を用いる。塗布された溶液を乾燥・焼成して配向膜２９を成膜する。配向膜２９の膜厚も配向膜１８と同様に５０ｎｍ〜１００ｎｍである。そして、ステップＳ６へ進む。

ステップＳ６のラビング工程では、対向基板２０を所定の方向にラビングすることにより配向膜２９に第１配向処理を施す。そして、ステップＳ７に進む。

ステップＳ７の液晶注入・封止工程では、例えば、素子基板１０の見切り部５３（図１参照）を囲むように光硬化型のシール材５２（図１参照）を配置し、減圧下でシール材５２の内側に必要量の液晶を滴下して塗布する。その後、素子基板１０に対向基板２０を押圧して接合させ、光を照射してシール材５２を硬化させる。これにより、図９（ｇ）に示すように、素子基板１０と対向基板２０との間に挟持された液晶層５０を形成する。

このような実施例１の液晶装置１００の製造方法によれば、画素内の第１配向処理とは異なる第２配向処理としての垂直配向処理を狭い画素間の領域に位置精度よく施すことができる。

（実施例２）
次に、実施例２の液晶装置について図１０および図１１を参照して説明する。図１０は実施例２の液晶装置の構造を示す要部概略断面図、図１１は実施例２の画素境界部の透過率分布を示すグラフである。なお、実施例１の液晶装置１００と同じ構成には同一の符号を付して詳細の説明は省略する。

図１０に示すように、実施例２の液晶装置１５０は、実施例１の液晶装置１００に対して、対向基板２０側の画素間に相当する領域にも画素内の第１配向処理と異なる第２配向処理としての垂直配向処理を施した。

具体的には、対向基板２０に配向膜２９を形成した後に、実施例１と同様にして、配向膜２９の画素間に相当する領域をおよそ１μｍの幅でＲＩＥ法によりエッチング除去し、露出した対向基板２０の表面に対してＯＤＳ処理を施す。

このように、素子基板１０および対向基板２０の画素間の領域に垂直配向処理を施すことにより、画素間の液晶層５０の厚み方向に亘って液晶分子５１が垂直配向した状態が実現される。これにより、図１１に示すように、光学的なシミュレーションによればオフ側の画素Ｇ１への光漏れが低減され、従来例および実施例１（図６）と比較してもオフ側の画素Ｇ１の透過率が低下していることが分かる。すなわち、従来例および実施例１の液晶装置１００に比べて隣接する画素間のコントラスト比が向上した液晶装置１５０を実現できる。
また、実施例１に比べて画素間の横電界による光漏れ低減効果が優れることから、画素間の領域において垂直配向処理を施す幅を小さくすることができる。言い換えれば、実施例１に比べて画素間の幅が狭くなったとしても、横電界による光漏れを低減でき、高い開口率を有する画素Ｇ１を備えた液晶装置１５０を実現できる。

（実施例３）
次に、実施例３の液晶装置について図１２〜図１４を参照して説明する。図１２は実施例３の画素の構成を示す概略平面図、図１３（ａ）および（ｂ）は図１２のＢ−Ｂ'線で切った概略断面図、図１４は実施例３の画素境界部の透過率分布を示すグラフである。

図１２に示すように、実施例３の液晶装置２００は、走査線３ａ（共通線３ｂ）とデータ線６ａとにより区分された領域に画素電極９'と共通電極１９'とを備えた画素Ｇ２を有する。

画素電極９'は複数の枝電極９'ａを有し、共通電極１９'は同じく複数の枝電極１９'ａを有する。画素電極９'および共通電極１９'は共に櫛歯状である。そして、互いの櫛歯つまり第２電極としての枝電極９'ａと第１電極としての枝電極１９'ａとがほぼ等間隔で交互に配列するように配置されている。
画素電極９'はコンタクトホール１４ａを介してＴＦＴ３０のドレインと電気的に接続されている。共通電極１９'は共通線３ｂと重なった部分において電気的に接続している。

このような構成を有する液晶装置２００は、ＩＰＳ（In Plane Switching）方式と呼ばれるものである。

液晶装置２００における光学設計条件は、実施例１と同じくノーマリーブラックモードであって、画素Ｇ２における配向処理方向は、Ｙ方向つまり枝電極９'（枝電極１９'）の延在方向に対して時計回りに５度傾いた方向となっている。

図１３（ａ）に示すように、液晶装置２００は、素子基板１０上に画素Ｇ２を区画するようにＢＭを形成した後に、トップゲート構造のＴＦＴ３０を形成する。そして、ＴＦＴ３０を覆う第１層間絶縁膜１３上にデータ線６ａとソース電極３０ｓ（コンタクトホール１３ａ）とを形成する。これらを覆うように第２層間絶縁膜１４を形成し、さらに第２層間絶縁膜１４上に枝電極９'ａと枝電極１９'ａとが交互に配置されるように画素電極９'と共通電極１９'をパターニング形成すると共に、ドレイン電極３０ｄ（コンタクトホール１４ａ）を形成する。

画素電極９'および共通電極１９'を覆うように配向膜１８を形成して、画素間の領域に実施例１と同様にして画素内の水平配向処理（第１配向処理）と異なる垂直配向処理（第２配向処理）をＯＤＳ処理により施す。

また、対向基板２０側の配向膜２９についても画素間に相当する領域内に垂直配向処理をＯＤＳ処理により施す。垂直配向処理が施された領域の幅はおよそ１μｍであり、画素間の幅はおよそ２μｍである。
素子基板１０と対向基板２０の間には、実施例１と同様に複屈折率Δｎ＝０．１２、Δε＝８．０の正の誘電異方性を有する液晶が充填されている。

このような液晶装置２００において、図１３（ｂ）に示すように隣接する画素Ｇ２の一方（紙面では左側）をオフ状態とし、他方（紙面では右側）をオン状態とする。
オン状態の画素Ｇ２では、枝電極９'ａと枝電極１９'ａとの間に生じた電界方向に長軸が配列するように液晶分子５１がツイストする。したがって、偏光板１０７側から入射した入射光は液晶層５０を透過して偏光板１０８側から射出する。すなわち、白表示となる。

画素間の液晶分子５１は液晶層５０の厚み方向に亘って垂直配向しているため、隣接する画素Ｇ２の枝電極９'ａと枝電極１９'ａとの間に横電界が生じても、液晶分子５１の配向が乱れ難いので、オン状態の画素Ｇ２からオフ状態の画素Ｇ２に向かう光漏れが低減される。

図１４に示すように、光学的なシミュレーションによれば、オフ側の画素Ｇ２への光漏れが低減され、画素間の領域も水平配向処理としたＩＰＳ方式の従来例に比較してオフ側の画素Ｇ２の透過率が低下していることが分かる。すなわち、従来例に比べて隣接する画素間のコントラスト比が向上したＩＰＳ方式の液晶装置２００を提供できる。

以上に述べた上記第１実施形態によれば、ＦＦＳ方式の液晶装置１００，１５０またはＩＰＳ方式の液晶装置２００において、画素間の領域には、画素内の水平配向処理（第１配向処理）と異なる垂直配向処理（第２配向処理）が施され、画素間に横電界が生じても液晶分子５１の配向が乱れ難くなっている。これにより、オン側からオフ側の画素への光漏れが低減され、少なくとも従来例に比べて隣接する画素間のコントラスト比が改善されている。

なお、上記第１実施形態の実施例１〜実施例３では、画素間の幅およそ２μｍに対して、垂直配向処理が施された領域の幅をおよそ１μｍとしたが、これに限定されるものではない。垂直配向処理が施された領域の幅をおよそ１μｍとすることで画素間の横電界による光漏れを低減可能であるが、画素間の幅は、画素を構成する各電極や配線、これらに繋がるスイッチング素子の配置に関連して設定される画素の大きさにより影響されることは言うまでもない。例えば、画素間の幅を広げれば画素の開口率が低下して、オフ状態とオン状態とのコントラスト比は下がる。それゆえに、画素間の横電界による実際の光漏れの程度を考慮して、画素内と異なる配向処理を施す領域の幅を設定すればよい。開口率が低下しない範囲で異なる配向処理を施す領域の幅は１μｍよりも広い方が好ましく、光漏れをより低減できる。また、わずかな光漏れも遮光しようとすれば、画素間において少なくとも異なる配向処理が施された領域を平面的に含む領域にＢＭを配置することが望ましい。

また、実施例１〜実施例３において画素間に生ずる横電界は、画素電極９の枝電極９ａと共通電極１９との間、あるいは枝電極９'ａと枝電極１９'ａとの間の電界方向に沿ったＸ方向（走査線３ａに沿った方向）が最も顕著となる。それゆえに、画素内と異なる垂直配向処理を施す領域は、Ｘ方向における画素間のみでもその効果を奏する。
同様に、横電界による光漏れを遮光する遮光膜としてのＢＭもＸ方向における画素間のみに設ける構成としてもよい。したがって、実施例１〜実施例３の場合には、画素間にＢＭを設けずに、遮光性を有するデータ線６ａを遮光膜として用いることができる。

さらには、画素内の水平配向処理（第１配向処理）と異なる第２配向処理は、垂直配向処理に限定されず、少なくとも第１配向処理によってもたらされる液晶分子５１のプレチルト角よりも大きなプレチルト角となるように第２配向処理を施せば、同様な作用・効果が得られる。

（第２実施形態）
次に、本実施形態の電子機器としての投射型表示装置（液晶プロジェクター）について、図１５を参照して説明する。図１５は電子機器としての投射型表示装置の構成を示す模式図である。

図１５に示すように、本実施形態の投射型表示装置１０００は、光源１１００と、２つのダイクロイックミラー１１０３，１１０４と、３つの反射ミラー１１０５，１１０６，１１０７と、入射レンズ１１０８と、リレーレンズ１１０９と、出射レンズ１２０１と、３つの光変調手段としての液晶ライトバルブ１２０２，１２０３，１２０４と、クロスダイクロイックプリズム１２０５と、投射レンズ１２０６とを備えている。
光源１１００はメタルハライド等のランプ１１０１とランプの光を反射するリフレクター１１０２とからなる。
青色光・緑色光反射のダイクロイックミラー１１０３は、光源１１００からの光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー１１０７で反射されて、赤色光用の液晶ライトバルブ１２０２に入射される。一方、ダイクロイックミラー１１０３で反射された光のうち緑色光は緑色光反射のダイクロイックミラー１１０４によって反射され、緑色光用の液晶ライトバルブ１２０３に入射される。一方、青色光は第２のダイクロイックミラー１１０４も透過する。青色光に対しては、長い光路による光損失を防ぐため、入射レンズ１１０８、リレーレンズ１１０９、出射レンズ１２０１を含むリレーレンズ系からなる導光手段１２００が設けられ、これを介して青色光が青色光用の液晶ライトバルブ１２０４に入射される。
各液晶ライトバルブ１２０２，１２０３，１２０４により変調された３つの色光はクロスダイクロイックプリズム１２０５に入射する。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投射光学系である投射レンズ１２０６によってスクリーン１３００上に投射され、画像が拡大されて表示される。

各液晶ライトバルブ１２０２，１２０３，１２０４は、上記第１実施形態の液晶装置１００，１５０，２００のいずれかが用いられている。

このような投射型表示装置１０００は、より明るいカラー画像をスクリーン１３００に映し出すために、高出力な光源１１００が用いられる。したがって、光源１１００自体からの発熱と、入射する光によって各液晶ライトバルブ１２０２，１２０３，１２０４が熱せられるので、図示しないファン等の冷却装置を備えて、冷却が必要な部位が冷却される。
各液晶ライトバルブ１２０２，１２０３，１２０４には、上記第１実施形態の液晶装置１００，１５０，２００のいずれかが用いられているので、画素間の横電界による光漏れが低減され高いコントラスト比が得られる投射型表示装置１０００が実現されている。

上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。

（変形例１）上記第１実施形態におけるＢＭの配置は、これに限定されない。図１６（ａ）および（ｂ）は変形例のＢＭの配置を示す概略断面図である。例えば、図１６（ａ）に示すように、液晶装置３００は、実施例１の液晶装置１００に対して、ＢＭを対向基板２０の画素間に相当する位置に配置したものである。入射光が対向基板２０側から入射するとすれば、対向基板２０側にＢＭを設けても、光漏れを遮光することができる。
さらには、図１６（ｂ）に示すように、液晶装置４００は、実施例１の液晶装置１００に対して、ＢＭを素子基板１０と対向基板２０における双方の画素間に設けた。これにより、入射光がどちらから入射しても光漏れを十分に遮光することができる。

（変形例２）上記第１実施形態の素子基板１０に設けられたＴＦＴ３０の構成は、これに限定されない。例えば、走査線３ａ上に絶縁膜を介して半導体層３０ａを配置し、半導体層３０ａと重なった走査線３ａの部分をゲート電極３０ｇとするボトムゲート構造としてもよい。

（変形例３）上記第１実施形態のＦＦＳ方式の液晶装置１００，１５０における画素電極９と共通電極１９の構成は、これに限定されない。例えば、電気的に画素電極９と共通電極１９とを入れ替えてもよい。つまり液晶層５０に近い側を枝電極を備えた共通電極１９とし、第３層間絶縁膜１５を介して枝電極を有しない画素電極９を配置する構成としてもよい。

（変形例４）上記第１実施形態の液晶装置１００，１５０，２００における光学設計条件は、これに限定されない。例えば、ノーマリーブラックモードに比べて画素間の横電界による光漏れ低減効果は減少すると考えられるものの、ノーマリーホワイトモードとしてもよい。
また、枝電極９ａ（枝電極９'ａ，１９'ａ）の延在方向は、データ線６ａに沿った方向に限定されず、例えば走査線３ａに沿った方向としてもよい。

（変形例５）画素間の領域に画素内と異なる配向処理が施された領域を有する液晶装置は、上記第１実施形態のＦＦＳ方式の液晶装置１００，１５０およびＩＰＳ方式の液晶装置２００に限定されない。例えば、素子基板１０側に画素電極を配置し、対向基板２０側に共通電極を配置する。すなわち、液晶層５０を挟んで画素電極と共通電極とが配置される構成においても画素電極間に横電界が生ずるため、該横電界による光漏れを低減するために画素間に異なる配向処理を施してもよい。

（変形例６）上記第１実施形態の液晶装置１００，１５０，２００の構成は、これに限定されない。例えば、対向基板２０側にカラーフィルターを有する構成とする。これにより、フルカラー表示が可能な直視型の液晶装置１００，１５０，２００を提供することができる。また、透過型に限定されず、反射型としても同様な作用・効果を奏する。

（変形例７）したがって、上記第１実施形態の液晶装置１００，１５０，２００のいずれかを備えた電子機器は、投射型表示装置１０００に限定されない。例えば携帯型電話機やＤＶＤプレーヤーやビューワー、ナビゲーターなどの各種電子機器の表示装置として好適に用いることができる。

９…第２電極としての画素電極、９ａ…枝電極、９'ａ…第２電極としての枝電極、１０…第１基板としての素子基板、１９…第１電極としての共通電極、１９'ａ…第１電極としての枝電極、２０…第２基板としての対向基板、５０…液晶層、５１…液晶分子、１００，１５０，２００…液晶装置、１０００…電子機器としての投射型表示装置、ＢＭ…遮光膜としてのブラックマトリックス、Ｇ，Ｇ１，Ｇ２…画素。

Claims (15)

1. 対向配置された第１基板および第２基板と、前記第１基板と前記第２基板とに挟持された液晶層と、第１の方向と前記第１の方向に交差する第２の方向とに配置された複数の画素と、前記第１基板において前記画素ごとに設けられた第１電極と第２電極との間に生ずる電界により前記液晶層が配向制御される液晶装置の製造方法であって、
   少なくとも前記第１基板の前記画素内の領域に第１配向処理を施すと共に、前記第１の方向と前記第２の方向のうち少なくとも一方の方向における前記第１基板の前記画素間の領域に前記第１配向処理とは異なる第２配向処理を施す配向処理工程を備えたことを特徴とする液晶装置の製造方法。
2. 前記配向処理工程は、前記第２基板の前記画素内の領域に前記第１配向処理を施し、前記少なくとも一方の方向における前記第２基板の前記画素間の領域に前記第１配向処理とは異なる前記第２配向処理を施す工程をさらに含むことを特徴とする請求項１に記載の液晶装置の製造方法。
3. 前記第２配向処理は、前記第１配向処理に対して液晶分子のプレチルト角が大きくなる配向処理であることを特徴とする請求項１または２に記載の液晶装置の製造方法。
4. 前記第１配向処理が水平配向処理であり、前記第２配向処理が垂直配向処理であることを特徴とする請求項３に記載の液晶装置の製造方法。
5. 前記第１基板と前記第２基板のうち少なくとも一方の基板の前記第２配向処理が施される領域に平面的に重なる遮光膜を形成する遮光膜形成工程をさらに備えることを特徴とする請求項１乃至４のいずれか一項に記載の液晶装置の製造方法。
6. 前記遮光膜形成工程は、前記第２配向処理が施された領域を平面的に含む領域に前記遮光膜を形成することを特徴とする請求項５に記載の液晶装置の製造方法。
7. 対向配置された第１基板および第２基板と、前記第１基板と前記第２基板とに挟持された液晶層と、第１の方向と前記第１の方向に交差する第２の方向とに配置された複数の画素と、前記第１基板において前記画素ごとに設けられた第１電極と第２電極との間に生ずる電界により前記液晶層が配向制御される液晶装置であって、
   前記第１の方向と前記第２の方向のうち少なくとも一方の方向における前記第１基板の前記画素間の領域は、前記画素内の領域に対して異なる配向処理が施されていることを特徴とする液晶装置。
8. 前記少なくとも一方の方向における前記第２基板の前記画素間の領域に前記画素内の領域とは異なる配向処理がさらに施されていることを特徴とする請求項７に記載の液晶装置。
9. 前記第１電極および前記第２電極は間隔を置いて交互に複数配置され、
   前記第１の方向と前記第２の方向のうち少なくとも前記第１電極と前記第２電極との間に生ずる電界の方向に沿った方向の前記第１基板の前記画素間の領域は、前記画素内の領域に対して異なる配向処理が施されていることを特徴とする請求項７または８に記載の液晶装置。
10. 前記第２電極は、前記第１電極に対して絶縁層を挟んで配置されると共に、間隔を置いて互いに並列して延在する複数の枝電極を有し、
    前記第１の方向と前記第２の方向のうち少なくとも前記第１電極と前記枝電極との間に生ずる電界の方向に沿った方向の前記第１基板の前記画素間の領域は、前記画素内の領域に対して異なる配向処理が施されていることを特徴とする請求項７または８に記載の液晶装置。
11. 前記画素間の領域は、前記画素内の領域に対して液晶分子のプレチルト角が大きいことを特徴とする請求項７乃至１０のいずれか一項に記載の液晶装置。
12. 前記画素内の領域における配向処理が水平配向処理であり、前記画素間の領域における配向処理が垂直配向処理であることを特徴とする請求項１１に記載の液晶装置。
13. 前記第１基板と前記第２基板のうち少なくとも一方の基板は、少なくとも前記異なる配向処理が施された領域に平面的に重なる遮光膜を有することを特徴とする請求項７乃至１２のいずれか一項に記載の液晶装置。
14. 前記遮光膜は、前記異なる配向処理が施された領域を平面的に含む領域に設けられていることを特徴とする請求項１３に記載の液晶装置。
15. 請求項７乃至１４のいずれか一項に記載の液晶装置を備えたことを特徴とする電子機器。

Images