JP2011023722A - 高速スピン移動トルク書き込み手順を備えた磁気素子 - Google Patents

Abstract

【課題】 高速スピン移動トルク書き込み手順を備えた磁気素子を提供する。
【解決手段】 固定磁化方向を有する基準層と、書き込み電流を磁気トンネル接合部に通過させることによって、基準層の磁化方向に対して調整可能な磁化方向を有する第１の記憶層と、前記基準層および第１の記憶層間に配置された絶縁層と、を含む磁気トンネル接合部であって、磁気トンネル接合部が、書き込み電流のスピンを、基準層の磁化方向に垂直に配向されるように偏極する偏極装置をさらに備えることを特徴とし、前記第１の記憶層が、磁化の切り替え時間が１ｎｓ〜１００ｎｓ間に含まれる範囲になるような減衰定数を有する磁気トンネル接合部。改善された書き込み速度および従来のメモリ装置より低い電力消費を有する、開示の磁気トンネル接合部から形成された複数の磁気素子を備える磁気メモリ素子。
【選択図】 図１

Description

本発明は、スピン移動トルク（ＳＴＴ）書き込み方式、特に磁気ランダムアクセスメモリ（ＭＲＡＭ）セルまたは論理素子を用いた磁気トンネル接合部ベースの磁気素子に関する。

最も単純な実装において、磁気ランダムアクセスメモリ（ＭＲＡＭ）セルには、固定磁化を特徴とする第１の磁気層すなわち基準層と、ＭＲＡＭセルの書き込み時に方向を変更できる磁化を特徴とする第２の磁気層すなわち記憶層との間に挟まれた薄い絶縁層から形成された磁気トンネル接合部が備えられる。基準層および記憶層のそれぞれの磁化が、逆平行に配向されている場合には、磁気トンネル接合部抵抗は高い（Ｒ_ｍａｘ）。他方で、基準層および記憶層のそれぞれの磁化が、平行に配向されている場合には、磁気トンネル接合部抵抗は低い（Ｒ_ｍｉｎ）。ＭＲＡＭセルは、その接合部抵抗を、Ｒ_ｒｅｆ＝（Ｒ_ｍｉｎ＋Ｒ_ｍａｘ）／２の接合部抵抗を有する、基準セルまたはいくつかの基準セルの接合部抵抗Ｒ_ｒｅｆと比較することによって読み出される。

また、論理素子において磁気トンネル接合部を用いることが提案されたが、これらの論理素子において、磁気接合部は、論理素子の動作結果を記憶するために、または機能性を定義するために用いられる（例えば、非特許文献１を参照）。以下の説明は、ＭＲＡＭ素子用に記載されているが、それを論理タイプの用途に解釈することは、当業者にとって明白であろう。

ＭＲＡＭセルは、様々な書き込み動作方式を用いて記憶層の磁化方向を切り替えることによって、書き込むことができる。第１の書き込み動作方式において、特許文献１、特許文献２および特許文献３に説明されているように、クロスポイント構造において、２つの磁界が同時に印加される。この書き込み動作方式は、磁界切り替え、ストーナ−ウォルファース切り替え、トグル切り替え、歳差運動切り替え等として知られている様々な方法で実行することができる。

代替として、ＭＲＡＭセルは、特許文献４および特許文献５に説明されているように、同時磁界および熱パルスによって書き込むことができる。このアプローチは、熱支援切り替え（ＴＡＳ）と呼ばれる。

ＭＲＡＭセルは、特許文献６および特許文献７に最初に説明されたように、磁気トンネル接合部を通過するスピン偏極電流を用いて書き込むこともできる。スピン偏極電流が、局所（磁気）トルクとして働くので、このアプローチは、スピン移動トルク（ＳＴＴ）として知られている。

別の可能な書き込み動作方式には、特許文献４に説明されているように、同時的な、磁気トンネル接合部を通過するスピン偏極電流パルスおよび熱的加熱電流パルスがある。このアプローチは、結合スピン移動プラス熱支援切り替え（ＳＴＴ＋ＴＡＳ）と呼ばれる。

ＳＴＴに基づいた書き込み動作方式は、ＭＲＡＭセルを用いた高密度ＭＲＡＭ装置用の最も有望なルートと見られている。なぜなら、スピン偏極書き込み電流は、ＭＲＡＭセルサイズと直接的に依存した大きさとなるが、これは、他の書き込み動作方式の実装の場合では、そうではない。ＳＴＴベース書き込み動作において、記憶層の磁化の切り替えは、ＭＲＡＭセル面積の逆数に依存して大きくなるスピン偏極電流密度に依存する。さらに、スピン偏極電流を用いた記憶層の磁化の切り替えは高速にすることができ、ＭＲＡＭセルサイズは、磁力線が必要とされないので、最小化することができる。

ＳＴＴベース書き込み動作のこれまでで最も実際的な実装には、いわゆる「縦」構成が伴うが、この構成では、スピン偏極電流のスピンは、切り替えられる記憶層の磁化と（同じ平面または面内で）逆平行に注入される。これは、面内磁化、すなわち、層例えばウエハの平面の磁化、または、垂直磁化、例えば磁気ウエハの平面から外出する磁化を有する記憶層材料を用いて、行うことができる。

しかしながら、ＳＴＴベース書き込み動作を用いたＭＲＡＭセルは、いくつかの欠点がある。例えば、記憶層の磁化を切り替えるために必要なスピン偏極書き込み電流密度は大きく（現在、１０ｎｓのパルス幅に対して約４ＭＡ／ｃｍ^２）、より短いパルス幅に対しては劇的に増加する。これは、このような電流密度を供給する選択トランジスタが下部に備えられるため、大きくなり、非実用的なＭＲＡＭセルサイズにつながる。これはまた、高電力散逸、ならびに、潜在的消耗を導き、磁気トンネル接合部、特に絶縁層の信頼性の欠如につながる。

さらに、記憶層の磁化を切り替えることによってＭＲＡＭセルに書き込まれたデータの安定性を保証するには、記憶層の磁化方向における優れた安定性および上記の欠点を回避する小さな書き込み電流を同時に達成することを必要とする。これは、４５ｎｍより小さい形状において主要な問題になりつつある。

最後に、書き込み動作速度は、切り替えの確率論的な性質によって制限される。実際には、固有のＳＴＴ切り替え速度が速い場合には（ｎｓのオーダ）、磁化の切り替えは、本質的に確率論的な熱活性化によってトリガされる。その結果、ＳＴＴベース書き込み動作を用いる実際的な切り替え時間は、約１０ｎｓ以上に制限される。

書き込まれたデータの安定性は、非特許文献２によって最近実証されたように、垂直に磁化された磁気層を用いて改善することができる。代替として、書き込まれたデータの安定性と書き込み電流との間の優れたトレードオフが、特許文献４に提案されているように、ＴＡＳおよびＳＴＴの組み合わせを用いることによって、得られれる。しかしながら、これらの解決法のどれも、書き込み電流密度の低減を考慮していない。

書き込み電流密度を低減するために、いくつかのアプローチが提案された。特に、特許文献８は、記憶層として合成反強磁性（ＳＡＦ）積層を用いることを提案する。電流密度のこれによる低減は小さい（１０ｎｓ秒のパルス幅に対して約３ＭＡ／ｃｍ^２）が、真の利点は、磁気セル素子内のより狭い電流分布につながる 磁気セルにおけるより干渉性の内部磁化である。

非特許文献３は、その出版物において、記憶層の飽和磁化を低減する方法を説明している。ここで、記憶層は、面内で磁化されると仮定され、書き込み電流は、飽和磁化と共に直接的に依存して大きくなると記載されている。しかしながら、このアプローチは、飽和磁化が低減される場合に、形状異方性の相関的減少によって引き起こされる安定性の大きな低減ゆえの重大な欠点を有する。したがって、このアプローチは、ある限界を超えては非実用的である。

特許文献９は、二重磁気トンネル接合部構造、例えば２つの対称的なスピン偏極層を用いることを開示している。この後者のアプローチは、１０ｎｓのパルス幅に対して１ＭＡ／ｃｍ^２のオーダの書き込み電流を用いること可能にするが、磁気トンネル接合部の製造プロセスにおける複雑さの増加に帰着する。

代替アプローチにおいて、特許文献１０は、磁気トンネル接合部が、第１の磁化方向を有する第１の磁気層と、第１の磁化方向に対して調整可能な第２の磁化方向を有する第２の磁気層との間に配置された絶縁層から形成されたＭＲＡＭセル構成を開示する。磁気トンネル接合部には、第１および第２の磁気層の磁化に垂直に配向された磁化を有する偏極層も備えれれている。書き込み電流が、磁気トンネル接合部を通過すると、偏極層は、書き込み電流のスピンを、第１および第２の磁気層の磁化に垂直に配向し、書き込み電流は、磁気層の平面において、前記磁化の歳差運動を通して第２の磁気層の磁化を切り替える。この構成によって、低書き込み電流密度の使用および書き込み速度の向上が可能になる。しかしながら、かかる構成において、第２の層の磁化の回転周波数は、１〜２０ＧＨｚの範囲であり（非特許文献４を参照）、これは、メモリ装置などのどんな実際的な用途にも高すぎる。実際には、かかる高い回転周波数は、サブナノ秒範囲における書き込み電流パルスを必要とすることになるが、これは、寄生ＲＣ時定数を備えたＭＲＡＭセルの大きなアレイでは短すぎる。

米国特許第５，６４０，３４３号明細書 米国特許第６，４３０，０８５号明細書 米国特許第６，９５６，７６３号明細書 米国特許第６，９５０，３３５号明細書 米国特許第６，５３５，４１６号明細書 米国特許第５，６９５，８６４号明細書 米国特許第６，１７２，９０２号明細書 米国特許第６，６０３，６７７号明細書 米国特許出願公開第２００６／０１４１６４０号明細書 米国特許第６，５３２，１６４号明細書

"Ｆａｂｒｉｃａｔｉｏｎ ｏｆ ａ Ｎｏｎｖｏｌａｔｉｌｅ Ｆｕｌｌ Ａｄｄｅｒ Ｂａｓｅｄ ｏｎ Ｌｏｇｉｃ−ｉｎ−Ｍｅｍｏｒｙ Ａｒｃｈｉｔｅｃｔｕｒｅ Ｕｓｉｎｇ Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎｓ" ｂｙ Ｍａｔｓｕｎａｇａ ｅｔ． ａｌ．， Ａｐｐｌ．Ｐｈｙｓ．Ｅｘｐ．１ （２００８） ０９１３０１ Ｎａｋａｙａｍａ ｅｔ． ａｌ．， Ｊｏｕｒｎ． Ａｐｐｌ． Ｐｈｙｓ． １０３， ０７Ａ７１０ （２００８） Ｈａｙａｋａｗａ ｅｔ． ａｌ．， Ｊａｐ． Ｊｏｕｒｎ． Ａｐｐｌ． Ｐｈｙｓ． ４４ （２００５） Ｌ１２４７ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ， ８６ （２００５）， ０２２５０５ Ｊ． Ｍａｇｎ． Ｍａｇｎ．Ｍａｔ． １５９ （１９９６） Ｌ１ Ｒｕｓｓｅｋ ｅｔ． ａｌ．， Ｊｏｕｒｎ． Ａｐｐｌ． Ｐｈｙｓ． ９１ （２００２）， ｐ． ８６５９ Ｂｅｎａｔｍａｎｅ ｅｔ． ａｌ．， Ｊ． Ａｐｐｌ． Ｐｈｙｓ． １０５， ０７Ｄ３１４ （２００９）

本出願は、先行技術の少なくともいくつかの制限を克服する磁気トンネル接合部、磁気素子およびメモリ装置を開示する。

実施形態によれば、磁気トンネル接合部には、固定磁化方向を有する基準層と、書き込み電流を前記磁気トンネル接合部に通過させることによって基準層の磁化方向に対して調整可能な磁化方向を有する第１の記憶層と、前記基準層および第１の記憶層間に配置された絶縁層と、を含むことができる。磁気トンネル接合部には、さらに、書き込み電流のスピンを基準層の磁化方向に垂直に配向されるように偏極する偏極装置が含まれ、第１の記憶層は、磁化の切り替え時間が１ｎｓ〜１００ｎｓ間に含まれる範囲になるような減衰定数を有する。

実施形態において、前記第１の記憶層は、０．０２を超える減衰定数を有する。

別の実施形態において、偏極装置は、第１の記憶層の磁化方向に垂直に配向された磁化を有する偏極層である。

さらに別の実施形態において、前記偏極層の磁化は、面外に配向され、基準層および第１の記憶層のそれぞれの磁化は、面内に配向される。

さらに別の実施形態において、前記偏極層の磁化は、面内に配向され、基準層および第１の記憶層のそれぞれの磁化は、面外に配向される。

さらに別の実施形態において、前記偏極層の磁化ならびに基準層および第１の記憶層のそれぞれの磁化は、面内だが互いに垂直に配向される。

さらに別の実施形態において、前記第１の記憶層は、Ｐｔ、Ｐｄ、Ｉｒ、Ａｕまたは希土類元素から選択される少なくとも１つの元素を含む遷移金属ベースの合金から作製することができる。

さらに別の実施形態において、前記少なくとも１つの希土類元素は、Ｓｍ、Ｔｂ、Ｇｄ、ＥｒまたはＨｏから選択される。

さらに別の実施形態において、前記磁気トンネル接合部には、さらに、５０％を超える磁気抵抗を有する第２の記憶層を含むことができる。

さらに別の実施形態において、磁気トンネル接合部には、さらに、第１の記憶層と第２の記憶層との間に配置され、かつ前記第１および第２の記憶層を反強磁性的に結合する反強磁性結合層を含むことができる。

さらに別の実施形態において、反強磁性結合層は、０．６ｎｍ〜０．９ｎｍ間に含まれる厚さを有することができる。

さらに別の実施形態において、磁気トンネル接合部には、さらに、０．５ｎｍ〜２ｎｍ間に含まれる範囲の厚さを有する反強磁性層を含むことができる。

さらに別の実施形態において、前記反強磁性層は、ＩｒＭｎまたはＰｔＭｎから選択される合金で作製される。

本発明はまた、磁気トンネル接合部を含みかつ電流線およびワード線に接続された、メモリまたは論理素子などの磁気素子に関する。

実施形態において、ワード線は、ワード線によって制御可能な選択トランジスタを介して磁気トンネル接合部に接続することができ、電流線は、選択トランジスタが通過モードである場合に、前記第１の記憶層の磁化を切り替えるための書き込み電流を通過させるように構成することができる。

別の実施形態において、磁気メモリ装置には、電流線によって行で、かつワード線によって列で同時にアドレス指定可能な複数の磁気素子が含まれる。

本明細書に開示される実施形態による、開示の磁気トンネル接合部によって、１ＭＡ／ｃｍ^２まで下がった強度の書き込み電流を用いることが可能になり、したがって、全体の電力消費が低い磁気トンネル接合部を含むメモリ装置を得ることが可能になる。通常１〜１００ｎｓ間に含まれる、開示の磁気トンネル接合部における記憶層の低切り替え時間ゆえに、開示の接合部は、従来のＳＴＴ−ＭＲＡＭセルの書き込み速度より速い書き込み速度を有する。

好ましい実施形態は、例として提供され、かつ図によって示された実施形態の説明の助けを借りて、よりよく理解されよう。

実施形態に従って、基準層、記憶層および絶縁層を含む磁気トンネル接合部を示す。 Ｃｏ、Ｆｅ、およびＮｉベースの合金において希土類元素濃度の関数として減衰定数の増加を示す。 Ｎｉ８０Ｆｅ２０ベースの合金におけるホルミウム濃度の関数として減衰定数の増加を示す。 実施形態に従って図１の記憶層を示す。 別の実施形態に従って図１の記憶層を示す。 さらに別の実施形態に従って図１の記憶層を示す。 別の実施形態に従って磁気トンネル接合部を示す。 さらに別の実施形態に従って磁気トンネル接合部を示す。

図１に示した実施形態において、磁気トンネル接合部２は、固定磁化方向を有する基準層２１と、基準層２１の磁化方向に対して調整可能な磁化方向を有する第１の記憶層２３との間に配置された絶縁層２２から形成される。磁気トンネル接合部２には、さらに、電子のスピンを偏極するための偏極装置が備えられる。図１の例において、偏極装置は、偏極層２５と、偏極層２５を第１の記憶層２３から分離する非磁性スペーサ層２４と、から形成される。

好ましい実施形態において、基準層および第１の記憶層２１、２３の磁化方向は、面内、すなわちそれぞれ基準層および第１の記憶層２１、２３の平面内に配向される。一方で、偏極層２５は、面外に、すなわち偏極層２５、基準層および第１の記憶層２１、２３の面に垂直な平面に配向される磁化を有する。

実施形態（図示せず）において、メモリまたは論理素子などの磁気素子が、例えば基準層２１の上端で接合部２に接続された電流線と、例えば偏極層２５の底部に接続され、かつワード線に接続されてワード線を介して制御可能な選択トランジスタとの間に磁気トンネル接合部２を挿入することによって、形成され得る。電流線は、ワード線と異なる方向に、好ましくは垂直に配向される。

書き込み動作中に、データは、選択トランジスタが通過モードである場合に、電流線を介して単一の書き込み電流パルス（図示せず）を磁気トンネル接合部２に印加することによって、書き込まれる。特に、書き込み電流の電子は、電流の流れ方向に従って偏極磁気層２５を通過するときに偏極され、その結果、第１の記憶層２３に入る書き込み電流電子のスピンは、大部分、偏極磁気層２５の磁化方向に沿って配向される。このスピン偏極書き込み電流の振幅が十分な場合には、書き込み電流のスピンは、スピン偏極キャリヤ（電子）と第１の記憶層２３の磁気モーメントとの間の角度スピンモーメントの移動によって、第１の記憶層２３の磁化方向を切り替えることができる。角度スピンのこの移動はまた、「スピン移動トルク（ＳＴＴ）」の表現で知られている。偏極層２５が、面外ならびに基準層および第１の記憶層２１、２３の面内磁化に垂直に配向された磁化を有する、図１の構成などの垂直構成において、書き込み電流の電子は、層２１、２３の平面に垂直な方向を備えた偏極磁気層２５によって偏極される。次に、第１の記憶層２３の磁化は、そのように偏極されたスピンを備えた書き込み電流にさらされると、歳差運動モードにおいて第１の記憶層２３の平面内で回転する。

別の実施形態（図示せず）では、磁気素子は、いわゆるクロスポイント構成において、選択トランジスタのないワード線と、電流線またはビット線との間に磁気トンネル接合部２を接続することによって形成される。

スピン偏極電流を用いて、第１の記憶層２３の磁化方向を切り替えることを可能にする、磁気素子の任意の他の構成もまた可能である。

図１の垂直構成を備えた磁気トンネル接合部２ベースの磁気素子の利点は、低書き込み電流密度および高書き込み速度である。ここで、基準層および第１の記憶層２１、２３の平面内における記憶層の磁化の回転は、サブナノ秒範囲の磁化切り替え時間を有することができる。対照的に、従来のＭＲＡＭセルで行われ、かつスピン移動電流で書き込まれる磁化反転は、平行構成で実行されるが、この平行構成では、書き込み電流のスピンは、第１の記憶層２３または切り替えられる磁化層の平面内に配向される。この平行の構成において、記憶層の磁化の切り替えは、本質的に確率論的な熱活性化によってトリガされ、書き込み動作速度は、通常通常１０ｎｓより長い切り替え時間によって制限される。

図１の垂直構成の場合には、第１の記憶層の磁化の面内歳差運動周波数ｆは、式１によって表すことができる。

式１において、Ｊは、スピン偏極書き込み電流であり、Ｍｓは、飽和磁化であり、ｔは、第１の記憶層２３の厚さであり、γは、磁気回転比（約１．８ １０^７ Ｏｅ^−１ｓ^−１）であり、

は、プランク定数（１、０５ １０^−２７ ｅｒｇ．ｓ）であり、ｅは、電子電荷（ＣＧＳ単位において４．８ １０^−１０ ｅｓｕ）である。シンボルａ_Ｊは、磁界単位におけるスピントルクの振幅を表し、ｇ（θ）は、スロンチェフスキのモデル（非特許文献５を参照）からのスピントルク効率であるが、これは、書き込み電流スピンの偏極と、記憶層２３の磁化との間の角度θに依存する（垂直構成においてθ＝π／２）。固有減衰定数αは、磁気トンネル接合部において通常用いられるＣｏベースの合金において通常約０．０１の値である。

図１の垂直構成においてスピン歳差運動をトリガするために必要な臨界書き込み電流Ｊ_ｃは、式２によって与えられる。

式２において、Ｈ_Ｋは、第１の記憶層２３の有効異方性磁界であり、第１の記憶層２３の形状異方性、磁気結晶異方性、および磁気弾性異方性（もしあれば）を組み合わせた有効異方性である。したがって、書き込み電流スピンの歳差運動の始まりにおける歳差運動周波数ｆは、式３によって与えられる。

上記のような通常の材料パラメータを用いれば、式３は、通常は形状異方性によって支配される有効異方性Ｈ_Ｋに依存して、約１ＧＨｚ〜１０ＧＨｚ間で変化する最小の歳差運動周波数ｆをもたらす。この歳差運動周波数範囲は、約５００ｐｓ〜５０ｐｓの、磁化特性切り替え時間（歳差運動時定数の半分）に対応するが、これは、回路設計における実際の使用には速すぎる。

有効異方性Ｈ_Ｋの低減は、第１の記憶層２３の熱安定性の低減につながる可能性がある。実際には、メモリ装置の要求される寿命に対応して、約１０年の期間にわたり熱変動に対して第１の記憶層の磁化の熱安定性を達成するために、Ｍｓ Ｈ_Ｋ Ｖ＞１００ Ｋ_ＢＴの基準を実現しなければならないが、ここで、Ｖは、磁気トンネル接合部２の体積または寸法である。

歳差運動周波数ｆは、臨界書き込み電流Ｊ_ｃを低減する方法としてしばしば用いられる飽和磁化からは独立している。しかしながら、歳差運動周波数ｆは、αに反比例して変化する。したがって、減衰係数を１０倍に増加させることによって、１ｎｓ〜３０ｎｓ間に含まれる範囲において、磁化の切り替え時間を低減することが可能になる。この範囲は、ナノ秒スケールのＲＣ時定数を備えた論理回路設計には実用的である。

ギルバート減衰定数は、例えば通常数オーダーの度程度の、磁化の小角度範囲のゲイン特性の突出部を備える強磁性共鳴（ＦＭＲ）の実験から導き出されることが多い。本発明で説明する、スピントルクによって誘導される歳差運動において、歳差運動角度は、極めて大きく、通常ほとんど９０°であり、ＦＭＲ実験には必ずしも存在する必要がない追加的なスピン格子緩和現象が起こる可能性がある。それでもやはり、（ヒステリシスループの面積によって測定される）大きな磁気散逸を伴う材料は、これらの大きな歳差運動角度に対して大きな有効減衰を有しそうである。スピン格子緩和は、（Ｐｔ、Ｐｄ、Ａｕ、希土類不純物などの）大きなスピン軌道相互作用を有する不純物を加えることによって磁性材料における減衰を増加させることができる、スピン軌道結合を介して行われる。

例えば、第１の記憶層２３が、Ｂ、Ｔａ、Ｃｒ、ＺｒまたはＮｂなどの１つまたはいくつかの元素の添加物を伴う、Ｃｏ、Ｆｅ、またはＮｉベースの合金などの合金で作製される場合には、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒなどの大きな軌道運動を伴う希土類不純物を追加することによって、ギルバート減衰定数を増加させることが可能である。これは、参考文献の非特許文献６から取られた図２に示されている。図３は、参考文献の非特許文献７から、Ｎｉ８０Ｆｅ２０ベースの合金にホルミウム不純物を備えた状態でのギルバート減衰定数の増加を示す。

同様に、Ｐｔ、Ｐｄ、ＩｒまたはＡｕなどの不純物元素を含むことによって、ギルバート減衰定数を増加させることができる。なぜなら、これらの不純物は、強いスピン軌道相互作用を有するからである。

図１の実施形態において、第１の記憶層２３は、好ましくはＢ、Ｔａ、Ｃｒ、ＺｒまたはＮｂなどの１つまたはいくつかの元素、ならびにＴｂ、Ｄｙ、ＨｏおよびＥｒなどの大きな軌道モーメントを備えた１つまたはいくつかの希土類不純物の添加物を含む、Ｃｏ、Ｆｅ、またはＮｉベースの合金などの遷移金属ベースの合金で作製することができる。このように作製された第１の記憶層２３は、図２、３に示すように、希土類不純物含有量につれて増加するギルバート減衰定数を有する。例えば、第１の記憶層２３は、０．０２を超える減衰定数を有するように作製して、１ｎｓを超える磁化の切り替え時間をもたらすことができる。実施形態において、記憶層２３の減衰定数は、磁化の切り替え時間が、１ｎｓ〜１００ｎｓ、好ましくは１ｎｓ〜３０ｎｓ間に含まれる範囲になるようにすることができる。この切り替え時間範囲は、ナノ秒スケールのＲＣ時定数を備えた論理回路設計には実用的である。

図４に示す好ましい実施形態において、磁気トンネル接合部２には、さらに、第１の記憶層２３に隣接し、かつ大きな、好ましくは５０％を超える磁気抵抗（ＴＭＲ）振幅を可能にする材料で作製された第２の記憶層２３０が備えられる。第２の記憶層２３０は、好ましくはＢ、Ｔａ、Ｃｒ、ＺｒまたはＮｂなどの１つまたはいくつかの元素の添加物を含む、Ｃｏ、Ｆｅ、またはＮＩベースの合金などの遷移金属ベースの合金で作製することができる。好ましくは、第２の記憶層２３０は、絶縁層２２と接する。図４の例において、第１の記憶層２３は、１ｎｍ〜２ｎｍ間に含まれる厚さを有することができ、（ＮｉＦｅ）_９６Ｔｂ_４合金で作製することができる。一方で、第２の記憶層２３０は、ＣｏＦｅＢ合金で作製することができる。

図５に示す別の実施形態において、磁気トンネル接合部２には、さらに、結合層、ここでは、大きな減衰定数を備えた第１の記憶層２３と、大きなＴＭＲ振幅を有する第２の記憶層２３０との間に配置された反強磁性的結合層２３１が備えられる。好ましくは、第２の記憶層２３０は、絶縁層２２と接する。第１および第２の記憶層２３、２３０、ならびに反強磁性的結合層２３１を備えるかかる構成は、合成反強磁性自由層として知られてもいる。反強磁性結合層２３１は、薄い非磁気層、好ましくは０．６ｎｍ〜０．９ｎｍ間の厚さを備えたルテニウム層からなり、第１および第２の記憶層２３、２３０間の逆平行（例えば反強磁性）結合をもたらす。単一の記憶層と比較して、図５の合成反強磁性自由層構成は、より大きな有効容積、したがって、よりよい熱安定性を有する。さらに、第１および第２の記憶層２３、２３０の２つの逆平行磁化方向間の磁束還流ゆえに、第１および第２の記憶層２３、２３０内の局所磁化は、より均一で、これらの２つの層２３、２３０のより干渉性の切り替えを結果としてもたらす。

図６に示すさらに別の実施形態において、磁気トンネル接合部２には、さらに、第１および第２の記憶層２３、２３０間に配置された反強磁性層２３２が備えられる。反強磁性層２３２は、通常ＩｒＭｎまたはＰｔＭｎで作製することができ、かつ０．５ｎｍ〜２ｎｍ間に含まれる範囲の厚さを有することができる。その薄い厚さゆえに、反強磁性層２３２は、第１および／または第２の記憶層２３、２３０の磁化の切り替え時に固定したままに保つことができず、したがって室温でこれらの２つの記憶層２３、２３０を交換バイアスすることができない。さらに、反強磁性層２３２のＩｒＭｎまたはＰｔＭｎ材料は、大きなスピン軌道相互作用を有し、かつ局所的に競合する強磁性および反強磁***換相互作用ゆえに、高度の磁気無秩序が、反強磁性層２３２と第１および第２の記憶層２３、２３０との間のインタフェースに存在する。したがって、反強磁性層２３２と第１および第２の記憶層２３、２３０との間の結合は、著しい有効減衰を生成することができる。

図６の記憶層構成において、反強磁性層２３２は、室温で第１および第２の記憶層２３、２３０の熱安定性を向上させることができる。実際には、反強磁性層２３２を作製するＩｒＭｎまたはＰｔＭｎ合金は、通常、大きな磁気結晶異方性を有し、全体的な異方性エネルギＫＶは、第１および第２の記憶層２３、２３０ならびに反強磁性層２３２の異方性エネルギＫＶの和に対応する。したがって、第１および第２の記憶層２３、２３０は、より小さな寸法で熱的に安定させることができる。なぜなら、より大きな異方性Ｋによって、より小さな寸法Ｖを備えた磁気トンネル接合部２用の基準ＫＶ＞５０Ｋ_ＢＴを実現することが可能になるからである。

さらに、書き込み動作中に、磁気トンネル接合部２を通過する書き込み電流パルスは、第１および第２の記憶層２３、２３０のスピン偏極電子と磁気モーメントとの間で角度スピンモーメントの移動を誘導するだけでなく、磁気トンネル接合部２の一時的なジュール加熱を誘導する。図６の構成において、ジュール加熱は、反強磁性層２３２の異方性を、温度がネール温度に達する場合には恐らくゼロにすることができる。この場合には、第１および第２の記憶層２３、２３０の磁化の切り替えは、より容易にすることができ、一方で第１の記憶層２３は、反強磁性層２３２のない構成と比較して、強化された減衰を有する。

図４〜６の構成を用いた書き込み動作中に、第１および第２の記憶層２３、２３０は、書き込み電流のスピン偏極および書き込み電流極性に従って同時に切り替えられる。

メモリ装置（図示せず）は、行および列によってアドレス指定可能な複数の磁気素子を備える素子を組み立てることによって形成できるが、各磁気素子には、開示の実施形態に従う磁気トンネル接合部２が備えられる。

実施形態（図示せず）において、メモリ装置には、複数の磁気素子が備えられるが、この場合に、各磁気素子の磁気トンネル接合部２は、１つの選択トランジスタおよび１つの電流線に接続される。メモリ装置の素子において、各電流線は、いくつかの磁気トンネル接合部２を行に配置することができ、ワード線（図示せず）は、いくつかの選択トランジスタを列でアドレス指定することができる。電流線およびワード線は、行に配置されている回路（図示せず）および列に配置されている回路（同じく図示せず）の出力部に接続することができる。

代替として、メモリ装置では、クロスポイント構成におけるように、行におけるいくつかの磁気トンネル接合部２は、ビット線に沿って配置することができ、列におけるいくつかの磁気トンネル接合部２は、ワード線に沿って配置することができる。

本発明は、様々な修正および代替形態の余地があり、その特定の例が、例として図面に示され、本明細書において詳細に説明されている。しかしながら、本発明が、開示された特定の形態または方法に限定されるべきでなく、反対に、本発明が、全ての修正、均等物および代案をカバーできることを理解されたい。

例えば、図７に示す実施形態において、偏極層２５は、面内に配向された磁化を有し、基準層および第１の記憶層２１、２３は、それぞれ面外に配向された磁化を有する。図７の構成において、書き込み電流のスピンは、面内、ならびに基準層および第１の記憶層２１、２３の磁化方向に垂直なスピン歳差運動方向で偏極される。しかしながら、かかる構成において、第１の記憶層２３の減衰定数は、第１の記憶層２３の磁化を面外に維持するために必要な大きな垂直の磁気結晶異方性ゆえに、本質的に大きくなる可能性がある。他方で、垂直異方性を維持しながら減衰定数を低減することは、困難になり得る。

図８に示す別の実施形態において、偏極層２５ならびに基準層および第１の記憶層２１、２３は、面内に配向された磁化を有する。図８の例において、偏極層２５の磁化は、ページに入るように、かつ基準層および第１の記憶層２１、２３の磁化方向に垂直に配向されて示されている。ここで、書き込み電流のスピンは、基準層および記憶層の２１、２３の磁化方向に垂直なスピン歳差運動方向で面内に偏極される。

本明細書に開示する実施形態による磁気トンネル接合部２、およびしたがってメモリ装置によって、従来のＳＴＴベースＭＲＡＭセルに用いられる書き込み電流より小さい書き込み電流を用いることが可能になる。例えば、図１の垂直構成において、書き込み電流のスピンは、第１の記憶層２３の磁化に垂直に偏極され、約１ＭＡ／ｃｍ^２までの臨界書き込み電流Ｊ_ｃの低減を可能にする。

２ 磁気トンネル接合部
２１ 基準層
２２ 絶縁層
２３ 第１の記憶層
２４ 非磁性スペーサ層
２５ 磁気偏極層
２３０ 第２の記憶層
２３１ 反強磁性結合層
２３２ 反強磁性層
ａ_Ｊ スピントルクの振幅
ｅ 電子電荷
ｆ 歳差運動周波数
ｇ（θ） スピントルク効率
Ｊ 注入スピン偏極電流
Ｊ_ｃ 臨界書き込み電流
Ｋ_Ｂ ボルツマン定数
ＫＶ 異方性エネルギ
Ｍｓ 飽和磁化
Ｒ_ｍａｘ 高磁気トンネル接合部抵抗
Ｒ_ｍｉｎ 低磁気トンネル接合部抵抗
Ｒ_ｒｅｆ 基準セルの接合部抵抗
Ｔ 温度
Ｖ 体積
α 固有減衰定数

θ 注入スピンと局所磁化との間の角度

Claims (14)

1. 固定磁化方向を有する基準層と、
   書き込み電流を磁気トンネル接合部に通過させることによって、前記基準層の前記磁化方向に対して調整可能な磁化方向を有する第１の記憶層と、
   前記基準層と第１の記憶層との間に配置された絶縁層と、
   を備える磁気トンネル接合部であって、
   前記磁気トンネル接合部が、前記書き込み電流のスピンを、前記基準層の前記磁化方向に垂直に配向されるように偏極する偏極装置をさらに備え、
   前記第１の記憶層が、前記磁化の切り替え時間が１ｎｓ〜１００ｎｓ間に含まれる範囲になるような減衰定数を有する磁気トンネル接合部。
2. 前記第１の記憶層が、０．０２を超える減衰定数を有する、請求項１に記載の磁気トンネル接合部。
3. 前記偏極装置が、前記第１の記憶層の前記磁化方向に垂直に配向された磁化を有する偏極層である、請求項１に記載の磁気トンネル接合部。
4. 前記偏極層の前記磁化が、面外に配向され、前記基準層および第１の記憶層のそれぞれの磁化が、面内に配向された、請求項１に記載の磁気トンネル接合部。
5. 前記偏極層の前記磁化が、面内に配向され、前記基準層および第１の記憶層の前記それぞれの磁化が、面外に配向された、請求項１に記載の磁気トンネル接合部。
6. 前記偏極層の前記磁化ならびに前記基準層および第１の記憶層のそれぞれの磁化が、面内だが互いに垂直に配向された、請求項１に記載の磁気トンネル接合部。
7. 前記第１の記憶層が、Ｐｔ、Ｐｄ、Ｉｒ、Ａｕまたは希土類元素から選択される少なくとも１つの元素を含む遷移金属ベースの合金から作製される、請求項１に記載の磁気トンネル接合部。
8. 前記少なくとも１つの希土類元素が、Ｓｍ、Ｔｂ、Ｇｄ、ＥｒまたはＨｏから選択される、請求項７に記載の磁気トンネル接合部。
9. 前記磁気トンネル接合部が、５０％を超える磁気抵抗を可能にする第２の記憶層をさらに備え、請求項１に記載の磁気トンネル接合部。
10. 前記第１の記憶層と前記第２の記憶層との間に配置され、かつ前記第１および第２の記憶層を反強磁性的に結合する反強磁性結合層をさらに備える、請求項９に記載の磁気トンネル接合部。
11. ０．５ｎｍ〜２ｎｍ間に含まれる範囲の厚さを有する反強磁性層をさらに備える、請求項９に記載の磁気トンネル接合部。
12. 固定磁化方向を有する基準層と、書き込み電流を磁気トンネル接合部に通過させることによって、前記基準層の前記磁化方向に対して調整可能な磁化方向を有する第１の記憶層と、前記基準層および第１の記憶層間に配置された絶縁層と、を備える磁気トンネル接合部を有する磁気素子であって、前記磁気トンネル接合部が、前記書き込み電流のスピンを、前記基準層の前記磁化方向に垂直に配向されるように偏極する偏極装置をさらに含み、前記第１の記憶層が、前記磁化の切り替え時間が１ｎｓ〜１００ｎｓ間に含まれる範囲になるような減衰定数を有し、前記磁気トンネル接合部が、電流線およびワード線に接続される磁気素子。
13. 前記ワード線が、前記ワード線によって制御可能な選択トランジスタを介して前記磁気トンネル接合部に接続され、前記電流線が、前記選択トランジスタが通過モードである場合に、前記第１の記憶層の前記磁化を切り替えるための書き込み電流を通過させるように構成される、請求項１２に記載の磁気素子。
14. 複数の磁気素子を含む磁気メモリ装置であって、各磁気素子が、請求項１２によって特徴づけられ、前記電流線に沿って行に、かつ、同時に前記ワード線に沿って列に配置可能な磁気メモリ装置。

Images