JP2011014681A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011014681A
JP2011014681A JP2009156803A JP2009156803A JP2011014681A JP 2011014681 A JP2011014681 A JP 2011014681A JP 2009156803 A JP2009156803 A JP 2009156803A JP 2009156803 A JP2009156803 A JP 2009156803A JP 2011014681 A JP2011014681 A JP 2011014681A
Authority
JP
Japan
Prior art keywords
groove
forming
semiconductor
semiconductor substrate
resist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009156803A
Other languages
English (en)
Other versions
JP5175803B2 (ja
JP2011014681A5 (ja
Inventor
Yoichi Harayama
洋一 原山
Koji Yamano
孝治 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009156803A priority Critical patent/JP5175803B2/ja
Priority to US12/819,379 priority patent/US8129259B2/en
Publication of JP2011014681A publication Critical patent/JP2011014681A/ja
Publication of JP2011014681A5 publication Critical patent/JP2011014681A5/ja
Application granted granted Critical
Publication of JP5175803B2 publication Critical patent/JP5175803B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

【課題】本発明は、歩留まりを向上できると共に、生産性を向上させることのできる半導体装置の製造方法を提供することを課題とする。
【解決手段】半導体基板３５に検査用パターン３７及び半導体チップ１１を形成し、次いで、検査用端子接続面３９Ａ、電極パッド２３の接続面２３Ａ、及び保護膜２５上に、感光性レジスト膜４１を形成し、次いで、感光性レジスト膜４１を、マスク（図示せず）を介して露光し、その後、現像処理することで、感光性レジスト膜４１に、検査用パターン３７及び切断領域Ｃよりも幅広形状とされた貫通溝４３を形成し、次いで、感光性レジスト膜を４１介したウエットブラスト処理により、検査用パターン３７を除去すると共に、貫通溝４３と対向する部分の保護膜２５、及び貫通溝５１と対向する部分の半導体基板３５に溝５１を一括形成する。
【選択図】図１４

Description

本発明は、半導体基板に設けられた複数の半導体チップ形成領域に電極パッドを有した半導体チップを形成すると共に、半導体基板に設けられたスクライブ領域に検査用パターンを形成する工程と、電極パッドに内部接続端子を形成する工程と、内部接続端子と接続された配線パターンを形成する工程と、スクライブ領域に対応する部分の半導体基板を切断することで複数の半導体チップを個片化する工程と、を含む半導体装置の製造方法に関する。
従来の半導体装置には、平面視した状態で半導体チップと略同じ大きさとされたＣＳＰ（Chip size package）と呼ばれる半導体装置がある（図１参照）。
図１は、従来の半導体装置の断面図である。
図１を参照するに、従来の半導体装置２００は、半導体チップ２０１と、検査用パターン２０２と、内部接続端子２０３と、絶縁樹脂層２０４と、配線パターン２０５と、ソルダーレジスト層２０７と、外部接続端子２０８とを有する。
半導体チップ２０１は、半導体基板２１１と、半導体素子２１２と、電極パッド２１３と、保護膜２１６とを有する。
半導体基板２１１は、薄板化された基板であり、半導体素子２１２が形成される素子形成面２１１Ａを有する。半導体基板２１１は、素子形成面２１１Ａ側に配置され、半導体素子２１２を囲む切り欠き部２２１を有する。
半導体素子２１２は、素子形成面２１１Ａに形成されている。電極パッド２１３は、半導体素子２１２上に設けられている。電極パッド２１３は、半導体素子２１２と電気的に接続されている。電極パッド２１３は、接続面２１３Ａを有する。
保護膜２１６は、電極パッド２１３の接続面２１３Ａ及び検査用電極２２４の検査用端子接続面２２４Ａを露出するように、半導体素子２１２及び素子形成面２１１Ａに設けられている。
検査用パターン２０２は、電気的な特性を検査するためのパターンである。検査用パターン２０２は、検査用パターン本体２２３（ＴＥＧ（Test Element Group））と、検査用端子接続面２２４Ａを有する検査用電極２２４とを有する。検査用パターン本体２２３は、素子形成面２１１Ａの外周部に設けられている。検査用電極２２４は、検査用パターン本体２２３上に設けられている。検査用電極２２４は、検査用パターン本体２２３と電気的に接続されている。検査用端子接続面２２４Ａは、検査装置（例えば、プローバ）の端子（図示せず）が接続される面である。
内部接続端子２０３は、電極パッド２１３の接続面２１３Ａに設けられている。内部接続端子２０３は、平坦な接続面２０３Ａを有する。
絶縁樹脂層２０４は、半導体チップ２０１、内部接続端子２０３の側面、検査用パターン２０２、及び切り欠き部２２１を覆うように設けられている。
このように、切り欠き部２２１を設け、切り欠き部２２１及び半導体チップ１１の側面を覆う絶縁樹脂層２０４を設けることにより、後述する図８に示す工程において、複数の半導体装置２００を個片化する際、絶縁樹脂層２０４と半導体基板２１１との剥離を防止できる。
絶縁樹脂層２０４は、内部接続端子２０３の接続面２０３Ａを露出している。絶縁樹脂層２０４は、内部接続端子２０３の接続面２０３Ａに対して略面一とされた平坦な配線パターン形成面２０４Ａを有する。
配線パターン２０５は、配線パターン形成面２０４Ａに設けられている。配線パターン２０５は、内部接続端子２０３の接続面２０３Ａと接続されている。これにより、配線パターン２０５は、内部接続端子２０３を介して、半導体チップ２０１と電気的に接続されている。配線パターン２０５は、外部接続端子２０８が配設される端子接続面２０５Ａを有する。
ソルダーレジスト層２０７は、配線パターン形成面２０４Ａに設けられている。ソルダーレジスト層２０７は、端子接続面２０５Ａを露出する開口部２０７Ａを有する。
外部接続端子２０８は、端子接続面２０５Ａに設けられている。外部接続端子２０８は、半導体装置２００をマザーボード等の実装基板（図示せず）に実装する際、実装基板のパッド（図示せず）と接続される端子である。
図２〜図８は、従来の半導体装置の製造工程を示す図である。図２〜図７において、Ｊは半導体チップ形成領域（以下、「半導体チップ形成領域Ｊ」という）、Ｋはスクライブ領域（以下、「スクライブ領域Ｋ」という）、Ｌは半導体基板２３１が切断される領域（以下、「切断領域Ｌ」という）をそれぞれ示している。また、図２〜図８において、従来の半導体装置２００と同一構成部分には同一符号を付す。
図２〜図８を参照して、従来の半導体装置２００の製造方法について説明する。
始めに、図２に示す工程では、複数の半導体チップ形成領域Ｊと、複数の半導体チップ形成領域Ｊを囲むスクライブ領域Ｋと、スクライブ領域Ｋに設けられ、スクライブ領域Ｋよりも幅の狭い切断領域Ｌとを有した半導体基板２３１（図２に示す半導体基板２１１の母材）を準備する。この段階では、半導体基板２３１は、薄板化されていない。また、スクライブ領域Ｋは、直交する複数の帯状の領域により構成されている。
次いで、複数の半導体チップ形成領域Ｊに対応する部分の半導体基板２３１の面２３１Ａに半導体チップ２０１を形成すると共に、スクライブ領域Ｋに対応する部分の半導体基板２３１の面２３１Ａに検査用パターン２０２を形成する。
その後、検査用端子接続面２２４Ａに検査装置（例えば、プローバ）の端子（図示せず）を接触させて、検査用パターン２０２の電気的な特性の検査を行う。
次いで、図３に示す工程では、ダイシングにより、直交する複数の帯状の領域により構成されたスクライブ領域Ｋに、検査用パターン２０２を除去するための溝２３３を形成する。このとき、溝２３３の両側に、ダイシングにより除去できなかった部分の検査用パターン２０２が残る。
なお、ダイシングによる加工は、１ライン毎行うため、図２に示す構造体を複数回ダイシングすることで、溝２３３を形成する。溝２３３の幅Ｍは、スクライブ領域Ｋの幅よりも狭く、かつ切断領域Ｌの幅よりも広い。スクライブ領域Ｋの幅が１００μｍ、切断領域Ｌの幅が４０μｍの場合、溝２３３の幅Ｍは、例えば、６０μｍとすることができる。
次いで、図４に示す工程では、電極パッド２１３の接続面２１３Ａに内部接続端子２１３を形成する。この段階では、内部接続端子２１３は、先鋭形状とされている。
次いで、図５に示す工程では、図４に示す構造体の上面に、半硬化状態とされたシート状絶縁樹脂（絶縁樹脂層２０４の母材）を圧着させ、シート状絶縁樹脂を完全に硬化させることで、内部接続端子２０３に平坦な接続面２０３Ａを形成すると共に、溝２３３を充填し、かつ複数の半導体チップ２０１を覆う絶縁樹脂層２０４を形成する。
次いで、図６に示す工程では、周知の手法により、絶縁層２０４に設けられた配線パターン形成面２０４Ａに配線パターン２０５を形成し、次いで、開口部２０７Ａを有したソルダーレジスト層２０７と、外部接続端子２０８とを順次形成する。
次いで、図７に示す工程では、半導体基板２３１の面２３１Ａの反対側に位置する半導体基板２３１の面２３１Ｂ側から半導体基板２３１を薄板化する。これにより、複数の半導体チップ形成領域Ｊに半導体装置２００に相当する構造体が形成される。この段階では、複数の半導体装置２００は、個片化されていない。
次いで、図８に示す工程では、切断領域Ｌに対応する部分の図７に示す構造体を切断して、複数の半導体装置２００を個片化する。これにより、複数の半導体装置２００が製造される（例えば、特許文献１参照。）。
特開２００１−１６８２３１号公報
しかしながら、従来の半導体装置２００の製造方法では、位置決め精度の悪い（言い換えれば、被加工物の切断位置に対するダイシングブレードの位置精度の悪い）ダイシングにより、検査用パターン２０２の除去を行っていた。そのため、ダイシングブレードの位置精度を考慮して、溝２３３の幅Ｍをスクライブ領域Ｋの幅よりもかなり小さくする必要があった。
このように、スクライブ領域Ｋの幅に対して溝２３３の幅Ｍをかなり小さくして、検査用パターン２０２を除去した場合、溝２３３の両側に除去しきれなかった検査用パターン２０２が残ってしまう（図３参照）。
このような場合、検査用パターン２０２は脆弱であるので、検査用パターン２０２の剥離やチッピングが発生して、半導体装置２００の歩留まりが低下してしまうというという問題があった。
また、従来の半導体装置２００の製造方法では、半導体基板２３１と絶縁樹脂層２０４との密着性が弱いため、絶縁樹脂層２０４が形成された半導体基板２３１を切断する際（図８に示す工程）、半導体基板２３１（半導体基板２１１）から絶縁樹脂層２０４が剥がれて、半導体装置２００の歩留まりが低下してしまうというという問題があった。
さらに、従来の半導体装置２００の製造方法では、複数回ダイシングすることで溝２３３を形成していたため、半導体装置２００の製造時間が長くなってしまう（言い換えれば、半導体装置２００の生産性が低下してしまう）という問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、歩留まりを向上できると共に、生産性を向上させることのできる半導体装置の製造方法を提供することを目的とする。
本発明の一観点によれば、複数の半導体チップ形成領域と、複数の前記半導体チップ形成領域を囲むスクライブ領域と、該スクライブ領域に設けられ、該スクライブ領域よりも幅の狭い切断領域とを備えた半導体基板を準備する半導体基板準備工程と、
前記スクライブ領域に対応する部分の前記半導体基板の第１の面に配置され、検査用端子接続面を有し、電気特性を検査するための検査用パターンと、複数の前記半導体チップ形成領域に対応する部分の前記半導体基板の第１の面に配置される半導体素子、該半導体素子と電気的に接続され、接続面を有する電極パッド、及び前記半導体素子を覆うと共に、前記電極パッドの接続面及び前記検査用端子接続面を露出する保護膜を有する半導体チップと、を形成する検査用パターン及び半導体チップ形成工程と、
前記検査用端子接続面、前記電極パッドの接続面、及び前記保護膜上に、レジスト膜を形成するレジスト膜形成工程と、
前記レジスト膜に、前記スクライブ領域よりも幅が狭く、かつ前記検査用パターン及び前記切断領域よりも幅広形状とされた貫通溝を形成する貫通溝形成工程と、
前記貫通溝形成工程後に、前記レジスト膜を介したウエットブラスト処理により、前記検査用パターンを除去すると共に、前記貫通溝と対向する部分の前記保護膜、及び前記貫通溝と対向する部分の前記半導体基板に溝を一括形成する検査パターン除去及び溝形成工程と、
前記検査パターン除去及び溝形成工程後に前記レジスト膜を除去するレジスト膜除去工程と、
前記レジスト膜除去工程後に前記電極パッドの接続面に内部接続端子を形成する内部接続端子形成工程と、
シート状絶縁樹脂を前記内部接続端子、前記保護膜、及び前記溝に圧着させることで、前記内部接続端子に平坦な接続面を形成すると共に、前記シート状絶縁樹脂で充填して、前記シート状絶縁樹脂を母材とする絶縁樹脂層を形成する絶縁樹脂層形成工程と、
前記内部接続端子の接続面が露出するまで前記絶縁樹脂層を除去することで、前記絶縁樹脂層に配線形成面を形成する配線形成面形成工程と、
前記配線形成面に前記内部接続端子の接続面と接続された配線パターンを形成する配線パターン形成工程と、
前記配線パターン形成工程後に、複数の前記半導体素子を個片化する切断工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、検査用パターン及び半導体チップ形成工程後に、検査用端子接続面、電極パッドの接続面、及び保護膜上に、レジスト膜を形成し、次いで、レジスト膜に、スクライブ領域よりも幅が狭く、かつ検査用パターン及び切断領域よりも幅広形状とされた貫通溝を形成することにより、スクライブ領域の幅と略等しい幅（スクライブ領域の幅よりは少し狭い幅）を有した貫通溝を形成することが可能となる。
これにより、スクライブ領域の幅と略等しい幅とされた貫通溝を有するレジスト膜を介したウエットブラスト処理を行うことで、検査用パターンを確実に除去することが可能となるため、半導体装置の歩留まりを向上させることができる。
また、ウエットブラスト処理により、検査用パターンを除去すると共に、貫通溝と対向する部分の保護膜、及び貫通溝と対向する部分の半導体基板に溝を形成することにより、貫通溝に露出され、絶縁樹脂層が形成される部分の半導体基板の面が粗化されるため、半導体基板と絶縁樹脂層との密着性を向上させることが可能となるので、半導体装置の歩留まりを向上させることができる。
さらに、ウエットブラスト処理により、貫通溝と対向する部分の保護膜、及び貫通溝と対向する部分の半導体基板に、溝を一括形成することにより、ダイシングを複数回行うことで溝を形成する場合と比較して、短時間で溝を形成することが可能となるため、半導体装置の生産性を向上させることができる。
また、前記レジスト膜は、感光性レジスト膜であり、前記貫通溝形成工程では、前記感光性レジスト膜を、マスクを介して露光し、その後、露光された前記感光性レジスト膜を現像処理することで、前記貫通溝を形成してもよい。
このように、貫通溝形成工程において、感光性レジスト膜を、マスクを介して露光し、その後、露光された感光性レジスト膜を現像処理して貫通溝を形成することにより、感光性レジスト膜に対して位置精度良く貫通溝を形成することが可能となるため、スクライブ領域の幅と略等しい幅（スクライブ領域の幅よりは少し狭い幅）を有した貫通溝を形成することができる。
本発明によれば、半導体装置の歩留まりを向上できると共に、半導体装置の生産性を向上させることができる。
従来の半導体装置の断面図である。 従来の半導体装置の製造工程を示す図（その１）である。 従来の半導体装置の製造工程を示す図（その２）である。 従来の半導体装置の製造工程を示す図（その３）である。 従来の半導体装置の製造工程を示す図（その４）である。 従来の半導体装置の製造工程を示す図（その５）である。 従来の半導体装置の製造工程を示す図（その６）である。 従来の半導体装置の製造工程を示す図（その７）である。 本発明の実施の形態に係る半導体装置の断面図である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１２）である。
以下、図面に基づいて本発明の実施の形態について説明する。
（実施の形態）
図９は、本発明の実施の形態に係る半導体装置の断面図である。
図９を参照するに、本実施の形態の半導体装置１０は、半導体チップ１１と、内部接続端子１３と、絶縁樹脂層１４と、配線パターン１５と、ソルダーレジスト層１７と、外部接続端子１８とを有する。
半導体チップ１１は、半導体基板２１と、半導体素子２２と、電極パッド２３と、保護膜２５とを有する。
半導体基板２１は、薄板化された基板であり、半導体素子２２が形成される素子形成面２１Ａを有する。半導体基板２１は、素子形成面２１Ａ側に形成され、半導体素子２２を囲む切り欠き部２７を有する。切り欠き部２７を構成する部分の半導体基板２１の面は、粗化された面である。切り欠き部２７は、絶縁樹脂層１４により覆われている。
このように、切り欠き部２７を構成する部分の半導体基板２１の面を粗化することにより、切り欠き部２７を構成する部分の半導体基板２１の面と絶縁樹脂層１４との密着性が向上するため、半導体装置１０の歩留まりを向上させることができる。
素子形成面２１Ａを基準としたときの切り欠き部２７の深さは、例えば、１０〜３０μｍとすることができる。半導体基板２１としては、例えば、シリコン基板を用いることができる。半導体基板２１としてシリコン基板を用いる場合、半導体基板２１の厚さは、例えば、１００〜２００μｍとすることができる。
半導体素子２２は、半導体基板２１の素子形成面２１Ａに形成されている。半導体素子２２は、図示していない拡散層、積層された複数の絶縁層、及び該複数の絶縁層に設けられた配線パターン（ビア及び配線）等により構成されている。
電極パッド２３は、半導体素子２２の上面２２Ａに設けられている。電極パッド２３は、内部接続端子１３が配設される接続面２３Ａを有する。電極パッド２３は、半導体素子２２と電気的に接続されている。電極パッド２３の材料としては、例えば、Ａｌを用いることができる。この場合、電極パッド２３の厚さとしては、例えば、１μｍとすることができる。
保護膜２５は、半導体素子２２の上面２２Ａ及び側面２２Ｂに設けられている。保護膜２５は、電極パッド２３の接続面２３Ａを露出している。保護膜２５としては、例えば、Ｓｉ３Ｎ４膜を用いることができる。保護膜２５としてＳｉ３Ｎ４膜を用いる場合、保護膜２５の厚さは、例えば、０．３〜０．７μｍとすることができる。
内部接続端子１３は、電極パッド２３の接続面２３Ａに設けられている。これにより、内部接続端子１３は、半導体チップ１１と電気的に接続されている。内部接続端子１３は、平坦な接続面１３Ａを有する。内部接続端子１３としては、例えば、バンプ（例えば、Ａｕバンプ）を用いることができる。
絶縁樹脂層１４は、内部接続端子１３の側面、内部接続端子１３が形成されていない部分の電極パッド２３の接続面２３Ａ、保護膜２５、及び切り欠き部２７を覆うように配置されている。絶縁樹脂層１４は、内部接続端子１３の接続面１３Ａを露出している。絶縁樹脂層１４は、平坦な面とされた配線パターン形成面１４Ａを有する。配線パターン形成面１４Ａは、内部接続端子１３の接続面１３Ａに対して略面一となるように構成されている。絶縁樹脂層１４としては、例えば、完全に硬化した樹脂を用いることができる。絶縁樹脂層１４の材料としては、例えば、エポキシ樹脂を用いることができる。
配線パターン１５は、内部接続端子１３の接続面１３Ａ及び配線パターン形成面１４Ａに設けられている。これにより、配線パターン１５は、内部接続端子１３を介して、半導体チップ１１と電気的に接続されている。配線パターン１５は、端子接続面３１Ａを有した外部接続用パッド部３１を有する。配線パターン１５の材料としては、例えば、Ｔｉ層（例えば、厚さは０．１μｍ）と、Ｃｕ層（例えば、厚さは０．５μｍ）とを順次積層させたＴｉ／Ｃｕ積層膜を用いることができる。
ソルダーレジスト層１７は、配線パターン形成面１４Ａに設けられている。ソルダーレジスト層１７は、外部接続用パッド部３１を除いた部分の配線パターン１５を覆っている。ソルダーレジスト層１７は、外部接続用パッド部３１の端子接続面３１Ａを露出する開口部３３を有する。
外部接続端子１８は、外部接続用パッド部３１の端子接続面３１Ａに設けられている。外部接続端子１８は、半導体装置１０をマザーボード等の実装基板（図示せず）に実装する際、実装基板のパッド（図示せず）と接続される端子である。外部接続端子１８としては、例えば、はんだボールを用いることができる。
図１０〜図２１は、本発明の実施の形態に係る半導体装置の製造工程を示す図である。図１０〜図２０において、Ａは半導体チップ形成領域（以下、「半導体チップ形成領域Ａ」という）、Ｂはスクライブ領域（以下、「スクライブ領域Ｂ」という）、Ｃは半導体基板３５が切断される領域（以下、「切断領域Ｃ」という）をそれぞれ示している。図１０〜図２１において、本実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図１０〜図２１を参照して、本実施の形態に係る半導体装置１０の製造方法について説明する。
始めに、図１０に示す工程では、複数の半導体チップ形成領域Ａと、複数の半導体チップ形成領域Ａを囲むスクライブ領域Ｂと、スクライブ領域Ｂに設けられ、スクライブ領域Ｂよりも幅の狭い切断領域Ｃとを備えた半導体基板３５を準備する（半導体基板準備工程）。
半導体基板３５は、複数の半導体基板２１（図９参照）の母材となる基板である。この段階では、半導体基板３５は、薄板化されていない。また、スクライブ領域Ｂは、直交する複数の帯状の領域により構成されている。半導体基板３５としては、例えば、シリコンウエハを用いることができる。半導体基板３５の厚さは、例えば、７２５μｍとすることができる。
スクライブ領域Ｂの幅は、例えば、１００μｍとすることができる。この場合、切断領域Ｃの幅は、例えば、５０μｍとすることができる。
次いで、図１１に示す工程では、周知の手法により、スクライブ領域Ｂに対応する部分の半導体基板３５の面３５Ａ（第１の面）に配置され、検査用端子接続面３９Ａを有する検査用パターン３７と、複数の半導体チップ形成領域Ａに対応する部分の半導体基板３５の面３５Ａに配置される半導体素子２２、半導体素子２２と電気的に接続され、接続面２３Ａを有する電極パッド２３、及び半導体素子２２（具体的には、半導体素子２２の上面２２Ａ及び側面２２Ｂ）を覆うと共に、電極パッド２３の接続面２３Ａ及び検査用端子接続面３９Ａを露出する保護膜２５を有した半導体チップ１１と、を形成する（検査用パターン及び半導体チップ形成工程）。
ここで、検査用パターン３７について説明する。検査パターン３７は、電気的な検査を行うためのパターンであり、検査用パターン本体３８と、検査用電極３９とを有する。検査用パターン本体３８は、スクライブ領域Ｂに対応する部分の半導体基板３５の面３５Ａに形成されている。検査用パターン本体３８は、ＴＥＧ（Test Element Group）であり、拡散層、絶縁層、及び導体等（図示せず）により構成されている。検査用パターン本体３８の幅Ｄは、検査用電極３９の幅よりも広い。スクライブ領域Ｂの幅が１００μｍの場合、検査用パターン本体３８の幅Ｄは、例えば、７０μｍとすることができる。検査用パターン本体３８は、半導体素子２２と同時に形成する。
検査用電極３９は、検査用パターン本体３８上に形成されている。検査用電極３９は、検査用パターン本体３８に設けられた導体（図示せず）と電気的に接続されている。検査用電極３９は、検査用端子接続面３９Ａを有する。検査用端子接続面３９Ａは、検査用パターン本体３８の電気的特性の検査（図１１に示す工程と図１２に示す工程との間に行う検査）を行う際、図示していない検査装置の検査用端子（例えば、検査装置がプローバの場合、検査用端子はプローブ針）が接触する面である。
検査用電極３９の材料としては、例えば、Ａｌを用いることができる。検査用電極３９の材料としてＡｌを用いる場合、検査用電極３９の厚さは、例えば、１μｍとすることができる。検査用電極３９は、電極パッド２３と同時に形成する。
保護膜２５は、保護膜２５の上面２５Ａが電極パッド２３の接続面２３Ａ及び検査用端子接続面３９Ａに対して略面一になるように形成する。保護膜２５としては、例えば、Ｓｉ３Ｎ４膜を用いることができる。保護膜２５としてＳｉ３Ｎ４膜を用いる場合、保護膜２５は、例えば、ＣＶＤ（Chemical Vapor Deposition）法により形成することができる。保護膜２５としてＳｉ３Ｎ４膜を用いる場合、半導体素子２２の上面２２Ａに設けられた部分の保護膜２５の厚さは、例えば、０．３〜０．７μｍとすることができる。
次いで、図１２に示す工程では、検査用端子接続面３９Ａ、電極パッド２３の接続面２３Ａ、及び保護膜２５上に、レジスト膜として感光性レジスト膜４１を形成する（レジスト膜形成工程）。
感光性レジスト膜４１としては、例えば、ドライフィルムレジストを用いることができる。感光性レジスト膜４１としてドライフィルムレジストを用いた場合、感光性レジスト膜４１の厚さは、例えば、２５〜３５μｍとすることができる。
次いで、図１３に示す工程では、感光性レジスト膜４１を、マスク（図示せず）を介して露光し、その後、現像処理することで、感光性レジスト膜４１に、スクライブ領域Ｂよりも幅が狭く、かつ検査用パターン３７及び切断領域Ｃよりも幅広形状とされた貫通溝４３を形成する（貫通溝形成工程）。
具体的には、図１２に示すレジスト膜形成工程において、ポジ型のドライフィルムレジストを用いて感光性レジスト膜４１を形成した場合、貫通溝４３の形成領域に対応する部分の感光性レジスト膜４１の上面４１Ａを露出する開口部を有したマスク（図示せず）を準備し、このマスクに形成された開口部を介して、貫通溝４３の形成領域に対応する部分の感光性レジスト膜４１に光を照射し、その後、感光性レジスト膜４１を現像処理して、光が照射された部分の感光性レジスト膜４１を除去することで、貫通溝４３を形成する。
上記貫通溝４３が形成された感光性レジスト膜４１は、ウエットブラスト処理により、後述する図１４に示す工程において、検査用パターン３７を除去するためのマスクである。
このように、検査用パターン及び半導体チップ形成工程後に、検査用端子接続面３９Ａ、電極パッド２３の接続面２３Ａ、及び保護膜２５上に、感光性レジスト膜４１を形成し、次いで、感光性レジスト膜４１を、マスクを介して露光し、その後、現像処理して、感光性レジスト膜４１に貫通溝４３を形成することにより、感光性レジスト膜４１に対して位置精度良く貫通溝４３を形成することが可能であり、また、ウエットブラスト法ではチッピングが発生しにくいため、スクライブ領域Ｂの幅と略等しい幅（スクライブ領域Ｂの幅よりは少し狭い幅）を有した貫通溝４３を形成することができる。
貫通溝４３の幅Ｄは、例えば、スクライブ領域Ｂの幅よりも１０μｍ小さい値とすることができる。具体的には、スクライブ領域Ｂの幅が１００μｍ、検査用パターン本体３８の幅Ｄが７０μｍの場合、貫通溝４３の幅Ｅは、例えば、９０μｍとすることができる。
貫通溝４３は、例えば、連続する１つの溝となるように形成するとよい。これにより、切断領域Ｃに対応する部分の半導体基板３５の厚さを均一な厚さにすることが可能となるため、後述する図２１に示す工程において、図２０に示す半導体基板３５を切断する際、半導体基板３５を容易に切断することができる。
次いで、図１４に示す工程では、図１３に示す構造体の上方に、ウエットブラスト装置４５を配置し、次いで、貫通溝４３を有した感光性レジスト膜４１を介したウエットブラスト処理により、図１３に示す構造体の上面側全体に攪拌された混合液を噴射することで、貫通溝４３の下方に配置された検査用パターン３７を除去すると共に、貫通溝４３と対向する部分の保護膜２５及び半導体基板３５に溝５１を一括形成する（検査パターン除去及び溝形成工程）。
ここで、ウエットブラスト装置４５及びウエットブラスト処理について説明する。ウエットブラスト装置４５は、液体４７と粒子４８とが混合された混合液全体を均一に攪拌し、この攪拌した混合液を噴射ノズル４６から圧縮空気の力を使って、被加工物（本実施の形態の場合、図１３に示す構造体）に対して高速に噴射する構成とされた装置である。
ウエットブラスト処理とは、上記説明したウエットブラスト装置４５を用いた処理のことである。上記混合液を構成する粒子４８としては、例えば、アルミナ（粒径は、例えば、１０〜２０μｍ）を用いることができる。混合液に含まれるアルミナの濃度は、例えば、１４vol％とすることができる。また、上記混合液を構成する液体４７としては、例えば、水を用いることができる。上記混合液を噴射する際の噴射圧力は、例えば、０．２５ＭＰａとすることができる。
このように、スクライブ領域Ｂの幅と略等しい幅とされた貫通溝４３を有する感光性レジスト膜４１全体に、攪拌された混合液を噴射する（ウエットブラスト処理する）ことで、スクライブ領域Ｂに形成された全ての検査用パターン３７を確実に除去することが可能となる。これにより、半導体チップ１１の外周部に税脆弱な検査パターン３７が残ることがなくなるため、半導体装置１０の歩留まりを向上させることができる。
また、ウエットブラスト処理により、貫通溝４３と対向する部分の保護膜２５、及び貫通溝４３と対向する部分の半導体基板３５に溝５１を形成することにより、絶縁樹脂層１４が形成される部分の半導体基板３５の面が粗化されるため、半導体基板３５と絶縁樹脂層１４との密着性を向上させることが可能となるので、半導体装置１０の歩留まりを向上させることができる。
さらに、貫通溝４３を有した感光性レジスト膜４１を介したウエットブラスト処理により、図１３に示す構造体の上面側全体に攪拌された混合液を噴射する（ウエットブラスト処理）ことで、貫通溝４３と対向する部分の保護膜２５及び半導体基板３５に溝５１を一括形成することが可能となるので、ダイシングを用いて溝５１を形成した場合と比較して半導体装置１０の生産性を向上させることができる。
半導体基板３５に形成された部分の溝５１の深さは、例えば、５〜１５μｍとすることができる。溝５１の幅Ｆは、貫通溝４３の幅Ｅと略等しい値にすることができる。具体的には、溝５１の幅Ｆは、例えば、８０μｍとすることができる。ウエットブラスト処理された部分の半導体基板３５の表面粗さは、ブレードにより形成した溝よりも大きい。そのため、絶縁樹脂層１４と半導体基板３５との密着性を向上させることができる。
次いで、図１５に示す工程では、図１４に示すウエットブラスト装置４５から複数の半導体チップ１１、感光性レジスト膜４１、及び溝５１が形成された半導体基板３５を取り出し、次いで、感光性レジスト膜４１を除去する（レジスト膜除去工程）。
次いで、図１６に示す工程では、電極パッド２３の接続面２３Ａに内部接続端子１３を形成する（内部接続端子形成工程）。
この段階では、内部接続端子１３は、先鋭形状とされている。内部接続端子１３としては、例えば、バンプ（例えば、Ａｕバンプ）を用いることができる。内部接続端子１３としてＡｕバンプを用いる場合、内部接続端子１３は、例えば、ワイヤボンディング装置を用いて形成することができる。
次いで、図１７に示す工程では、平板５３の平坦な面５３Ａに配置され、半硬化状態とされたシート状絶縁樹脂（絶縁樹脂層１４の母材）を複数の内部接続端子１３、保護膜２５、及び溝５１に圧着させることで、平板５３の平坦な面５３Ａと接触する部分の内部接続端子１３に平坦な接続面１３Ａを形成すると共に、溝５１を半硬化状態とされたシート状絶縁樹脂で充填し、その後、半硬化状態とされたシート状絶縁樹脂を完全に硬化させることで絶縁樹脂層１４を形成する（絶縁樹脂層形成工程）。
このとき、内部接続端子１３の接続面１３Ａ上に、絶縁樹脂層１４が残る。シート状絶縁樹脂の材料としては、例えば、熱硬化性のエポキシ樹脂を用いることができる。この場合、半硬化状態とされたシート状絶縁樹脂を加熱することで、シート状絶縁樹脂を完全に硬化させる。
次いで、図１８に示す工程では、内部接続端子１３の平坦な接続面１３Ａが露出するまで絶縁樹脂層１４を除去（絶縁樹脂層１４にフィラーが含まれる場合、フィラーも除去）することで、絶縁樹脂層１４に平坦な配線形成面１４Ａを形成（配線形成面形成工程）し、その後、配線形成面１４Ａを洗浄する。
具体的には、例えば、絶縁樹脂層１４をアッシングすることで、内部接続端子１３の接続面１３Ａが露出するまで絶縁樹脂層１４を除去し、その後、スクラバ洗浄により配線形成面１４Ａを洗浄する。
次いで、図１９に示す工程では、周知の手法により、内部接続端子１３の接続面１３Ａと接続された配線パターン１５を形成する（配線パターン形成工程）。
具体的には、配線パターン１５は、例えばセミアディティブ法により形成することができる。配線パターン１５の材料としては、例えば、Ｔｉ層（例えば、厚さは０．１μｍ）と、Ｃｕ層（例えば、厚さは０．５μｍ）とを順次積層させたＴｉ／Ｃｕ積層膜を用いることができる。
次いで、周知の手法により、端子接続面３１Ａを露出する開口部３３を有したソルダーレジスト層１７を形成する（ソルダーレジスト層形成工程）。
その後、周知の手法により、端子接続面３１Ａに外部接続端子１８を形成する（外部接続端子形成工程）。外部接続端子１８としては、例えば、はんだボールを用いることができる。
次いで、図２０に示す工程では、半導体基板３５の３５Ａの反対側に位置する半導体基板３５の面３５Ｂ（第２の面）側から半導体基板３５を薄板化する（半導体基板薄板化工程）。
これにより、複数の半導体チップ形成領域Ａに、半導体装置１０に相当する構造体が形成される。この段階では、複数の半導体装置１０は、個片化されていない。
半導体基板３５の薄板化には、例えば、バックサイドグラインダを用いることができる。また、薄板化された半導体基板３５の厚さは、例えば、１００〜５００μｍとすることができる。
次いで、図２１に示す工程では、溝５１よりも幅の狭いダイシングブレードを用いて、図２０に示す切断領域Ｃに対応する部分の絶縁樹脂層１４、半導体基板３５、及びソルダーレジスト層１７を切断することで、複数の半導体素子１１を個片化する（切断工程）。これにより、図２１に示すように、複数の半導体装置１０が個片化される。
本実施の形態の半導体装置によれば、スクライブ領域Ｂの幅と略等しい幅とされた貫通溝４３を有する感光性レジスト膜４１全体に、攪拌された混合液を噴射する（ウエットブラスト処理する）ことで、スクライブ領域Ｂに形成された全ての検査用パターン３７を確実に除去することが可能となる。これにより、半導体チップ１１の外周部に脆弱な検査パターン３７が残ることがなくなるため、半導体装置１０の歩留まりを向上させることができる。
また、ウエットブラスト処理により、貫通溝４３と対向する部分の保護膜２５、及び貫通溝４３と対向する部分の半導体基板３５に溝５１を形成することにより、絶縁樹脂層１４が形成される部分の半導体基板３５の面が粗化されるため、半導体基板３５と絶縁樹脂層１４との密着性を向上させることが可能となるので、半導体装置１０の歩留まりを向上させることができる。
さらに、貫通溝４３を有した感光性レジスト膜４１を介したウエットブラスト処理により、図１３に示す構造体の上面側全体に攪拌された混合液を噴射する（ウエットブラスト処理）ことで、貫通溝４３と対向する部分の保護膜２５及び半導体基板３５に溝５１を一括形成することが可能となるので、ダイシングを用いて溝５１を形成した場合と比較して半導体装置１０の生産性を向上させることができる。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 半導体装置
１１ 半導体チップ
１３ 内部接続端子
１３Ａ 接続面
１４ 絶縁樹脂層
１５ 配線パターン
１７ ソルダーレジスト層
１８ 外部接続端子
２１ 半導体基板
２１Ａ 素子形成面
２２ 半導体素子
２２Ａ，２５Ａ，４１Ａ 上面
２２Ｂ 側面
２３ 電極パッド
２３Ａ 接続面
２５ 保護膜
２７ 切り欠き部
３１ 外部接続用パッド部
３１Ａ 端子接続面
３３ 開口部
３５ 半導体基板
３５Ａ，３５Ｂ，５３Ａ 面
３７ 検査パターン
３８ 検査用パターン本体
３９ 検査用電極
３９Ａ 検査用端子接続面
４３ 貫通溝
４５ ウエットブラスト装置
４６ 噴射ノズル
４７ 液体
４８ 粒子
５１ 溝
５３ 平板
Ａ 半導体チップ形成領域
Ｂ スクライブ領域
Ｃ 切断領域
Ｄ，Ｅ，Ｆ 幅

Claims (5)

  1. 複数の半導体チップ形成領域と、複数の前記半導体チップ形成領域を囲むスクライブ領域と、該スクライブ領域に設けられ、該スクライブ領域よりも幅の狭い切断領域とを備えた半導体基板を準備する半導体基板準備工程と、
    前記スクライブ領域に対応する部分の前記半導体基板の第１の面に配置され、検査用端子接続面を有し、電気特性を検査するための検査用パターンと、複数の前記半導体チップ形成領域に対応する部分の前記半導体基板の第１の面に配置される半導体素子、該半導体素子と電気的に接続され、接続面を有する電極パッド、及び前記半導体素子を覆うと共に、前記電極パッドの接続面及び前記検査用端子接続面を露出する保護膜を有する半導体チップと、を形成する検査用パターン及び半導体チップ形成工程と、
    前記検査用端子接続面、前記電極パッドの接続面、及び前記保護膜上に、レジスト膜を形成するレジスト膜形成工程と、
    前記レジスト膜に、前記スクライブ領域よりも幅が狭く、かつ前記検査用パターン及び前記切断領域よりも幅広形状とされた貫通溝を形成する貫通溝形成工程と、
    前記貫通溝形成工程後に、前記レジスト膜を介したウエットブラスト処理により、前記検査用パターンを除去すると共に、前記貫通溝と対向する部分の前記保護膜、及び前記貫通溝と対向する部分の前記半導体基板に溝を一括形成する検査パターン除去及び溝形成工程と、
    前記検査パターン除去及び溝形成工程後に前記レジスト膜を除去するレジスト膜除去工程と、
    前記レジスト膜除去工程後に前記電極パッドの接続面に内部接続端子を形成する内部接続端子形成工程と、
    シート状絶縁樹脂を前記内部接続端子、前記保護膜、及び前記溝に圧着させることで、前記内部接続端子に平坦な接続面を形成すると共に、前記シート状絶縁樹脂で充填して、前記シート状絶縁樹脂を母材とする絶縁樹脂層を形成する絶縁樹脂層形成工程と、
    前記内部接続端子の接続面が露出するまで前記絶縁樹脂層を除去することで、前記絶縁樹脂層に配線形成面を形成する配線形成面形成工程と、
    前記配線形成面に前記内部接続端子の接続面と接続された配線パターンを形成する配線パターン形成工程と、
    前記配線パターン形成工程後に、複数の前記半導体素子を個片化する切断工程と、を含むことを特徴とする半導体装置の製造方法。
  2. 前記レジスト膜は、感光性レジスト膜であり、
    前記貫通溝形成工程では、前記感光性レジスト膜を、マスクを介して露光し、その後、露光された前記感光性レジスト膜を現像処理することで、前記貫通溝を形成することを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記溝は、連続する１つの溝であることを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. 前記配線パターンは、外部接続端子が配設させる端子接続面を有した外部接続用パッド部を有しており、
    前記配線パターン形成工程と前記切断工程との間に、前記配線パターン形成面に、前記端子接続面を露出する開口部を有したソルダーレジスト層を形成するソルダーレジスト層形成工程と、
    前記ソルダーレジスト層形成工程後、前記端子接続面に前記外部接続端子を形成する外部接続端子形成工程と、を設け、
    前記切断工程では、前記切断領域に対応する部分の前記半導体基板、前記絶縁樹脂層、及び前記ソルダーレジスト層を切断することを特徴とする請求項１ないし３のうち、いずれか１項記載の半導体装置の製造方法。
  5. 前記外部接続端子形成工程と前記切断工程との間に、前記半導体基板の第１の面の反対側に位置する前記半導体基板の第２の面側から前記半導体基板を薄板化する半導体基板薄板化工程をさらに設けたことを特徴とする請求項４記載の半導体装置。
JP2009156803A 2009-07-01 2009-07-01 半導体装置の製造方法 Expired - Fee Related JP5175803B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009156803A JP5175803B2 (ja) 2009-07-01 2009-07-01 半導体装置の製造方法
US12/819,379 US8129259B2 (en) 2009-07-01 2010-06-21 Manufacturing method of preparing a substrate with forming and removing the check patterns in scribing regions before dicing to form semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009156803A JP5175803B2 (ja) 2009-07-01 2009-07-01 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2011014681A true JP2011014681A (ja) 2011-01-20
JP2011014681A5 JP2011014681A5 (ja) 2012-08-09
JP5175803B2 JP5175803B2 (ja) 2013-04-03

Family

ID=43412901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009156803A Expired - Fee Related JP5175803B2 (ja) 2009-07-01 2009-07-01 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8129259B2 (ja)
JP (1) JP5175803B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013179767A1 (ja) * 2012-05-30 2016-01-18 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI364793B (en) * 2007-05-08 2012-05-21 Mutual Pak Technology Co Ltd Package structure for integrated circuit device and method of the same
US9812350B2 (en) 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
CN103928417A (zh) * 2014-04-18 2014-07-16 江阴长电先进封装有限公司 一种低成本的圆片级csp封装方法及其封装结构
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US9530709B2 (en) 2014-11-03 2016-12-27 Qorvo Us, Inc. Methods of manufacturing a printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US20160343604A1 (en) 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
JP6604476B2 (ja) * 2016-03-11 2019-11-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US10062583B2 (en) 2016-05-09 2018-08-28 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10468329B2 (en) 2016-07-18 2019-11-05 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
WO2018031994A1 (en) 2016-08-12 2018-02-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
WO2018031999A1 (en) 2016-08-12 2018-02-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10109550B2 (en) 2016-08-12 2018-10-23 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10090339B2 (en) 2016-10-21 2018-10-02 Qorvo Us, Inc. Radio frequency (RF) switch
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10755992B2 (en) 2017-07-06 2020-08-25 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
US20200006193A1 (en) 2018-07-02 2020-01-02 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US12046570B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923313B2 (en) 2019-01-23 2024-03-05 Qorvo Us, Inc. RF device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250800A (ja) * 2000-03-06 2001-09-14 Seiko Epson Corp 半導体装置の製造方法、電気光学装置及び電気光学装置の製造方法
JP2001284290A (ja) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法
JP2002151851A (ja) * 2000-11-13 2002-05-24 Kyocera Corp 多層配線基板
JP2009076839A (ja) * 2007-08-28 2009-04-09 Furukawa Electric Co Ltd:The 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473966B1 (en) * 1999-02-01 2002-11-05 Casio Computer Co., Ltd. Method of manufacturing ink-jet printer head
JP4376388B2 (ja) 1999-12-13 2009-12-02 パナソニック株式会社 半導体装置
US6958123B2 (en) * 2001-06-15 2005-10-25 Reflectivity, Inc Method for removing a sacrificial material with a compressed fluid
JP3768932B2 (ja) * 2002-07-18 2006-04-19 松下電器産業株式会社 電子デバイスの製造方法
US6951801B2 (en) * 2003-01-27 2005-10-04 Freescale Semiconductor, Inc. Metal reduction in wafer scribe area
JP4241302B2 (ja) * 2003-09-30 2009-03-18 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4377300B2 (ja) * 2004-06-22 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体ウエハおよび半導体装置の製造方法
WO2007061124A1 (en) * 2005-11-24 2007-05-31 Ricoh Company, Ltd. Semiconductor wafer including semiconductor chips divided by scribe line and process-monitor electrode pads formed on scribe line
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
JP4472650B2 (ja) * 2006-02-27 2010-06-02 シャープ株式会社 半導体ウェハ、半導体チップ、半導体装置、ならびにウェハテスト方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250800A (ja) * 2000-03-06 2001-09-14 Seiko Epson Corp 半導体装置の製造方法、電気光学装置及び電気光学装置の製造方法
JP2001284290A (ja) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法
JP2002151851A (ja) * 2000-11-13 2002-05-24 Kyocera Corp 多層配線基板
JP2009076839A (ja) * 2007-08-28 2009-04-09 Furukawa Electric Co Ltd:The 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013179767A1 (ja) * 2012-05-30 2016-01-18 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法

Also Published As

Publication number Publication date
JP5175803B2 (ja) 2013-04-03
US8129259B2 (en) 2012-03-06
US20110003433A1 (en) 2011-01-06

Similar Documents

Publication Publication Date Title
JP5175803B2 (ja) 半導体装置の製造方法
US6706971B2 (en) Stackable microcircuit layer formed from a plastic encapsulated microcircuit
TWI539508B (zh) 半導體裝置之製造方法及電子裝置之製造方法
TW594958B (en) Semiconductor device and manufacturing method thereof
US20120108055A1 (en) Manufacturing process of semiconductor device and semiconductor device
JP5563814B2 (ja) 半導体装置及びその製造方法
KR20080106082A (ko) 다이 수용 오프닝을 갖는 ｃｍｏｓ 이미지 센서 칩 스케일패키지 및 그 방법
JP2008160084A (ja) ダイ収容キャビティを備えたウェーハレベルパッケージおよびその方法
US8178977B2 (en) Semiconductor device and method of manufacturing the same
US20100108361A1 (en) Wiring substrate and method of manufacturing the wiring substrate
US10224243B2 (en) Method of fabricating electronic package
JP2006261299A (ja) 半導体装置の製造方法および半導体装置
TW201813020A (zh) 晶片封裝結構及其製造方法
TWI567894B (zh) 晶片封裝
WO2020094096A1 (zh) 超薄来料封装方法
TWI767287B (zh) 半導體封裝結構
TWI677035B (zh) 半導體封裝及半導體封裝的製程方法
JP2008277709A (ja) 半導体装置の製造方法
US20100283129A1 (en) Semiconductor device and method for fabricating the same
US8912653B2 (en) Plasma treatment on semiconductor wafers
JP2010109182A (ja) 半導体装置の製造方法
JP2008244132A (ja) 半導体装置の製造方法および半導体装置
US20160141217A1 (en) Electronic package and fabrication method thereof
JP3544655B2 (ja) 半導体装置
JP2010272732A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120621

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130107

R150 Certificate of patent or registration of utility model

Ref document number: 5175803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees