JP2011003732A - Semiconductor optical element - Google Patents
Semiconductor optical element Download PDFInfo
- Publication number
- JP2011003732A JP2011003732A JP2009145582A JP2009145582A JP2011003732A JP 2011003732 A JP2011003732 A JP 2011003732A JP 2009145582 A JP2009145582 A JP 2009145582A JP 2009145582 A JP2009145582 A JP 2009145582A JP 2011003732 A JP2011003732 A JP 2011003732A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- semiconductor
- region
- mesa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は半導体光素子に関する。 The present invention relates to a semiconductor optical device.
特許文献1には、半導体レーザが記載されている。この半導体レーザは、n型のInPからなるバッファ層、InGaAsPからなる発光層及びp型のInPからなるクラッド層を含む半導体メサ部を備える。半導体メサ部は、n型のInPからなる基板上に形成されている。半導体メサ部の両側面には、p型のInPからなるブロック層及びn型のInPからなるブロック層が順次に積層されている。
特許文献1に記載の半導体レーザといった半導体光素子では、p型のクラッド層及びp型のブロック層中のp型ドーパントが発光層へ拡散する。半導体メサ部の端面及びその近傍においてもp型ドーパントは発光層へ拡散する。このドーパント拡散は、半導体メサ部の端面の発光層に結晶欠陥を形成する。該発光層中の結晶欠陥の形成は、素子の通電特性を劣化させる。
In the semiconductor optical device such as the semiconductor laser described in
そこで、本発明は、半導体メサ部の端面の発光層へのp型ドーパントの拡散を抑制することにより通電特性の劣化を抑制可能な構造を有する半導体光素子を提供することを目的とする。 Therefore, an object of the present invention is to provide a semiconductor optical device having a structure capable of suppressing deterioration of current-carrying characteristics by suppressing diffusion of a p-type dopant into a light emitting layer on an end face of a semiconductor mesa portion.
本発明に係る半導体光素子は、n型クラッド層と、前記n型クラッド層上に設けられた発光層と、前記発光層上に設けられたp型クラッド層とを含む半導体メサ部と、前記半導体メサ部の前記発光層の側面上に設けられているp型埋め込み領域と、を備え、前記半導体メサ部は、所定の軸の方向に延在し、前記所定に軸の方向に配置された第1領域及び複数の第2領域と第1及び第2の端面とを有しており、前記第1領域は前記第2の領域の間に配置され、前記第2領域の一方は前記第1の端面を含んでおり、前記第2領域の他方は前記第2の端面を含み、前記p型クラッド層は、前記第1領域内に位置する第1部分と、前記第2領域内に位置する第2部分とを有し、前記p型埋め込み領域は、前記第1領域の前記発光層の側面上に位置する第1部分と、前記第2領域の前記発光層の側面上に位置する第2部分とを有し、前記p型クラッド層及び前記p型埋め込み領域の少なくとも一方において、前記第2部分のp型ドーパントの濃度が前記第1部分のp型ドーパントの濃度より低い。 The semiconductor optical device according to the present invention includes an n-type cladding layer, a light-emitting layer provided on the n-type cladding layer, and a semiconductor mesa portion including a p-type cladding layer provided on the light-emitting layer, A p-type buried region provided on a side surface of the light emitting layer of the semiconductor mesa portion, and the semiconductor mesa portion extends in a predetermined axis direction and is disposed in the predetermined axis direction A first region, a plurality of second regions, and first and second end faces, wherein the first region is disposed between the second regions, and one of the second regions is the first region. The other end of the second region includes the second end surface, and the p-type cladding layer is positioned in the first region and in the second region. And the p-type buried region is located on a side surface of the light emitting layer in the first region. A second portion located on a side surface of the light emitting layer in the second region, and at least one of the p-type cladding layer and the p-type buried region, the p-type dopant of the second portion Is lower than the concentration of the p-type dopant in the first portion.
p型クラッド層において、第2部分のp型ドーパントの濃度が第1部分のp型ドーパントの濃度より低いとき、半導体メサ部の第1及び第2の端面とこれらの近傍とにおける第2部分のp型ドーパントの濃度が、発光層の上面上において低い。発光層の上面上におけるこのp型ドーパントの濃度分布により、半導体メサ部の第1及び第2の端面の発光層へのp型ドーパントの拡散が抑制される。従って、半導体メサ部の第1及び第2の端面の発光層へのp型ドーパントの拡散による結晶欠陥の発生が抑制される。その結果、本半導体光素子は、通電特性の劣化が抑制される。 In the p-type cladding layer, when the concentration of the p-type dopant in the second portion is lower than the concentration of the p-type dopant in the first portion, the second portion in the first and second end faces of the semiconductor mesa portion and in the vicinity thereof The concentration of the p-type dopant is low on the upper surface of the light emitting layer. Due to the concentration distribution of the p-type dopant on the upper surface of the light-emitting layer, the diffusion of the p-type dopant into the light-emitting layers on the first and second end faces of the semiconductor mesa portion is suppressed. Therefore, the generation of crystal defects due to the diffusion of the p-type dopant into the light emitting layers on the first and second end faces of the semiconductor mesa portion is suppressed. As a result, in the semiconductor optical device, deterioration of the energization characteristics is suppressed.
p型埋め込み領域において、第2領域内に位置する第2部分のp型ドーパントの濃度が第1領域内に位置する第1部分のp型ドーパントの濃度より低いとき、半導体メサ部の第1及び第2の端面とこれらの近傍とにおける第2部分のp型ドーパントの濃度が、発光層の側面上において低い。発光層の側面上におけるこのp型ドーパントの濃度分布により、半導体メサ部の第1及び第2の端面の発光層へのp型ドーパントの拡散が抑制される。従って、半導体メサ部の第1及び第2の端面の発光層へのp型ドーパントの拡散による結晶欠陥の発生が抑制される。その結果、本半導体光素子は、通電特性の劣化が抑制される。 In the p-type buried region, when the concentration of the p-type dopant in the second portion located in the second region is lower than the concentration of the p-type dopant in the first portion located in the first region, the first and second semiconductor mesa portions The concentration of the p-type dopant in the second portion at the second end surface and in the vicinity thereof is low on the side surface of the light emitting layer. Due to the concentration distribution of the p-type dopant on the side surface of the light emitting layer, diffusion of the p-type dopant into the light emitting layer on the first and second end faces of the semiconductor mesa portion is suppressed. Therefore, the generation of crystal defects due to the diffusion of the p-type dopant into the light emitting layers on the first and second end faces of the semiconductor mesa portion is suppressed. As a result, in the semiconductor optical device, deterioration of the energization characteristics is suppressed.
本発明に係る半導体光素子では、前記p型埋め込み領域において、前記第1部分のp型ドーパントの濃度が0.7×1018cm−3以上1.2×1018cm−3以下であり、前記第2部分のドーパントの濃度が0.1×1018cm−3以下であることが好ましい。 In the semiconductor optical device according to the present invention, in the p-type buried region, the concentration of the p-type dopant in the first portion is 0.7 × 10 18 cm −3 or more and 1.2 × 10 18 cm −3 or less, It is preferable that the concentration of the dopant in the second portion is 0.1 × 10 18 cm −3 or less.
p型埋め込み領域において、第1部分のp型ドーパントの濃度が0.7×1018cm−3以上であるので、半導体メサ部の両側面上におけるリーク電流が低減される。第1部分のp型ドーパントの濃度が1.2×1018cm−3以下であるので、第1部分中のp型ドーパントの発光層への拡散が抑制される。p型埋め込み領域において、第2部分のp型ドーパントの濃度が0.1×1018cm−3以下であるので、第2部分中のp型ドーパントの第1及び第2の端面の発光層への拡散が抑制される。 Since the concentration of the p-type dopant in the first portion is 0.7 × 10 18 cm −3 or more in the p-type buried region, the leakage current on both side surfaces of the semiconductor mesa portion is reduced. Since the concentration of the p-type dopant in the first portion is 1.2 × 10 18 cm −3 or less, the diffusion of the p-type dopant in the first portion into the light emitting layer is suppressed. In the p-type buried region, since the concentration of the p-type dopant in the second portion is 0.1 × 10 18 cm −3 or less, to the light emitting layers on the first and second end faces of the p-type dopant in the second portion. Diffusion is suppressed.
本発明に係る半導体光素子では、前記p型クラッド層において、前記第1部分のp型ドーパントの濃度が0.7×1018cm−3以上1.2×1018cm−3以下であり、前記第2部分のp型ドーパントの濃度が0.1×1018cm−3以下であることが好ましい。 In the semiconductor optical device according to the present invention, in the p-type cladding layer, the concentration of the p-type dopant in the first portion is 0.7 × 10 18 cm −3 or more and 1.2 × 10 18 cm −3 or less, It is preferable that the concentration of the p-type dopant in the second portion is 0.1 × 10 18 cm −3 or less.
p型クラッド層において、第1部分のp型ドーパントの濃度が0.7×1018cm−3以上であるので、発光層と第1部分との伝導帯の下端のエネルギー準位の差が大きい。その結果、発光層へ注入された電子の第1部分へのオーバフローが低減される。第1部分のp型ドーパントの濃度が1.2×1018cm−3以下であるので、第1部分中のp型ドーパントの発光層への拡散が抑制される。p型クラッド層において、第2部分のp型ドーパントの濃度が0.1×1018cm−3以下であるので、第2部分中のp型ドーパントが第1及び第2の端面の発光層へ拡散することを抑制できる。 In the p-type cladding layer, since the concentration of the p-type dopant in the first portion is 0.7 × 10 18 cm −3 or more, the difference in energy level between the lower end of the conduction band between the light emitting layer and the first portion is large. . As a result, the overflow of electrons injected into the light emitting layer to the first portion is reduced. Since the concentration of the p-type dopant in the first portion is 1.2 × 10 18 cm −3 or less, the diffusion of the p-type dopant in the first portion into the light emitting layer is suppressed. In the p-type cladding layer, since the concentration of the p-type dopant in the second portion is 0.1 × 10 18 cm −3 or less, the p-type dopant in the second portion is transferred to the light emitting layers on the first and second end faces. It can suppress spreading.
本発明に係る半導体光素子では、前記第2領域の各々が、前記所定の軸の方向に沿って20μm以下の長さを有することが好ましい。 In the semiconductor optical device according to the present invention, it is preferable that each of the second regions has a length of 20 μm or less along the direction of the predetermined axis.
第2領域の各々の長さが、所定の軸の方向に沿って第1または第2の端面から20μm以下であるので、半導体メサ部の第1及び第2の端面とこれらの近傍とにおいてp型ドーパント濃度が低い。その結果、第1及び第2の端面の発光層へのp型ドーパントの拡散が抑制される。 Since the length of each of the second regions is 20 μm or less from the first or second end face along the direction of the predetermined axis, the lengths of the first and second end faces of the semiconductor mesa portion and the vicinity thereof are p. Low type dopant concentration. As a result, the diffusion of the p-type dopant into the light emitting layers on the first and second end faces is suppressed.
本発明によれば、半導体メサ部の端面の発光層へのp型ドーパントの拡散を抑制することにより通電特性の劣化を抑制可能な構造を有する半導体光素子が提供される。 ADVANTAGE OF THE INVENTION According to this invention, the semiconductor optical element which has a structure which can suppress degradation of an electricity supply characteristic by suppressing the spreading | diffusion of the p-type dopant to the light emitting layer of the end surface of a semiconductor mesa part is provided.
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体光素子、およびその製造方法に係る実施の形態を説明する。可能な場合には、同一部分には同一の符号を付する。 The knowledge of the present invention can be easily understood by considering the following detailed description with reference to the accompanying drawings shown as examples. Subsequently, embodiments of the semiconductor optical device of the present invention and the manufacturing method thereof will be described with reference to the accompanying drawings. Where possible, the same parts are denoted by the same reference numerals.
図1(a)は、本発明の第1の実施の形態に係る半導体光素子1の構成を概略的に示す斜視図である。図1(b)は、図1(a)に示されたIb−Ib線に沿った断面図である。図2(a)は図1(a)に示されたIIa−IIa線に沿った断面図であり、図2(b)は図1(a)に示されたIIb−IIb線に沿った断面図である。図1を参照すると、直交座標系Sが示されている。半導体光素子1は、例えば半導体レーザである。半導体光素子1は、図1(a)に示すように、半導体基板11、半導体メサ部M及びp型埋め込み領域13を備える。半導体基板11の主面は、第1基板領域15と第1基板領域15の両側に位置する第2基板領域17とを有する。第1基板領域15及び第2基板領域17は、Z軸方向に配列されている。
FIG. 1A is a perspective view schematically showing the configuration of the semiconductor
半導体メサ部Mは、n型クラッド層21と、発光層23と、第1のp型クラッド層25とを含む。これらの半導体層21,23,25は半導体基板11の主面上においてY軸方向に配置されている。第1のp型クラッド層25は、発光層23上に設けられ、発光層23と接触している。半導体メサ部Mは、Z軸の方向に延在する。図1(b)に示すように、半導体メサ部Mは、Z軸の方向に配置された第1メサ領域Ma及び第2メサ領域Mb,Mcと、第1及び第2の端面S1,S2とを有する。第1メサ領域Maは、半導体基板11の第1基板領域15上に位置する。第2メサ領域Mbは半導体基板11の第2基板領域17の一方上に位置し、第2メサ領域Mcは半導体基板11の第2基板領域17の他方上に位置する。第1メサ領域Maは、第2メサ領域Mb及び第2メサ領域Mcの間に配置されている。第2メサ領域Mbは第1端面S1を含んでおり、第2メサ領域Mcは第2端面S2を含む。
The semiconductor mesa portion M includes an n-
発光層23は、活性層24を有する。実施例において、発光層23は、n型クラッド層21と活性層24との間に、下部光閉じ込め層27を含むことができる。また、発光層23は、第1のp型クラッド層25と活性層24との間に、上部光閉じ込め層29を含むことができる。活性層24、例えばV族元素として窒素及び砒素を含むIII-V族化合物半導体層を有する。III-V族化合物半導体層は、例えば単一量子井戸構造の井戸層となっている。しかしながら、III-V族化合物半導体層は、多重量子井戸構造を有することができる。また、活性層24におけるIII-V族化合物半導体層は、アンドープ半導体層となっている。実施例において、下部光閉じ込め層27及び上部光閉じ込め層29は、アンドープであることができる。
The
p型埋め込み領域13は、発光層23を含む半導体メサ部Mの両側面P1,P2上に設けられている。p型埋め込み領域13は、発光層23の両側面と接触している。p型埋め込み領域13は、第1メサ領域Maの両側面上に位置する第1部分131と、第2メサ領域Mb及びMcのそれぞれの両側面上に位置する第2部分132とを有する。図2(a)に示すように、第2部分132は、第1のp型埋め込み層13aと、第2のp型埋め込み層13bとを有する。第2のp型埋め込み層13bは、第1のp型埋め込み層13a上に設けられている。しかし、第2メサ領域Mbの一側面上に位置する第2部分132は、第1のp型埋め込み層13aを有さずに、第2のp型埋め込み層13bからなることができる。第2メサ領域Mcの一側面上に位置する第2部分132は、第1のp型埋め込み層13aを有さずに、第2のp型埋め込み層13bからなることができる。図2(b)に示すように、第1部分131は、単一層からなる。
The p-type buried
p型埋め込み領域13において、第2部分132の第1のp型埋め込み層13aのp型ドーパントの濃度が第1部分131のp型ドーパントの濃度より低い。この構成では、半導体メサ部Mの端面S1,S2及びこれらの近傍の第1のp型埋め込み層13aのp型ドーパントの濃度が、発光層23の側面上において低い。このp型ドーパントの濃度分布により、半導体メサ部Mの端面S1,S2及びこれらの近傍の発光層23へのp型ドーパントの拡散が抑制される。従って、半導体メサ部Mの第1及び第2の端面S1,S2の発光層23中へのp型ドーパントの拡散による結晶欠陥の発生が抑制される。電界が集中する第1及び第2の端面S1,S2での結晶欠陥は、素子の通電特性を劣化させる。しかし、本実施形態の半導体光素子1では、半導体メサ部Mの端面S1,S2の発光層23中に結晶欠陥の発生が抑制されるので、通電特性の劣化が抑制される。
In p-type buried
半導体光素子1の実施例では、第1部分131のp型ドーパントの濃度が0.7×1018cm−3以上である。この範囲であれば、半導体メサ部Mの両側面P1,P2上におけるリーク電流が低減される。また、第1部分131のp型ドーパントの濃度が1.2×1018cm−3以下である。この範囲であれば、第1部分131のp型ドーパントの発光層23への拡散が抑制される。第2部分132の第1のp型埋め込み層13aにおけるp型ドーパント濃度が0.1×1018cm−3以下である。この範囲であれば、第2部分132中のp型ドーパントが第1及び第2の端面S1,S2の発光層23へ拡散することを抑制できる。
In an embodiment of the semiconductor
第1部分131の材料は、第2部分132のp型埋め込み層13a,13bと同じであることができる。第1部分131のp型ドーパント濃度は、第2部分132の第2のp型埋め込み層13bにおけるp型ドーパント濃度と同一であることができる。
1 of the material the
実施例において、第2領域Mbの長さが、Z軸の方向に沿って第1端面S1から20μm以下であり、第2メサ領域Mcの長さが、Z軸の方向に沿って第2端面S2から20μm以下である。第2領域Mb及びMcの各々が、Z軸の方向に沿って20μm以下の長さを有するので、半導体メサ部Mの第1及び第2の端面S1,S2及びこれらの近傍のp型ドーパント濃度が低い。これにより、半導体メサ部Mの端面S1,S2及びこれらの近傍の発光層23中へのp型ドーパント拡散による結晶欠陥の発生が抑制され、素子の通電特性の劣化が抑制される。また、第2部分132の長さが20μm以下であるので、相対的に高いp型ドーパント濃度の第1部分131が半導体メサ部Mの端面S1,S2の近傍にまで達している。その結果、半導体メサ部Mの両側面上におけるリーク電流の増加が十分に抑制される。
In the embodiment, the length of the second region Mb is 20 μm or less from the first end surface S1 along the Z-axis direction, and the length of the second mesa region Mc is the second end surface along the Z-axis direction. S2 to 20 μm or less. Since each of the second regions Mb and Mc has a length of 20 μm or less along the direction of the Z-axis, the first and second end faces S1, S2 of the semiconductor mesa portion M and the p-type dopant concentration in the vicinity thereof Is low. Thereby, generation | occurrence | production of the crystal defect by p-type dopant spreading | diffusion in end surface S1, S2 of the semiconductor mesa part M and the
実施例において、p型埋め込み領域13上には、n型埋め込み領域31が設けられている。n型埋め込み領域31は、p型埋め込み領域13の第1部分131上に位置する第1部分311と、p型埋め込み領域13の第2部分132のそれぞれ上に位置する第2部分312とを有する。第1部分311及び第2部分312は、互いに同一材料からなることができる。
In the embodiment, an n-type buried
第1のp型クラッド層25、p型埋め込み領域13及びn型埋め込み領域31上には、第2のp型クラッド層33が設けられている。第2のp型クラッド層33上にはp型コンタクト層35が設けられている。p型コンタクト層35上には、開口部36を有する絶縁体層37が設けられている。開口部36は、半導体メサ部MのZ軸方向に沿って延びている。p型コンタクト層35及び絶縁体層37上には電極(アノード)39が設けられている。半導体基板11の裏面には、電極(カソード)41が設けられている。
On the first p-
上部光閉じ込め層29のバンドギャップエネルギーは、活性層24のIII-V族化合物半導体層(例えば、井戸層)のバンドギャップエネルギーよりも大きく、かつ、n型クラッド層21及び第1のp型クラッド層25のバンドギャップエネルギーよりも小さい。下部光閉じ込め層27のバンドギャップエネルギーは、活性層24のIII-V族化合物半導体層(例えば、井戸層)のバンドギャップエネルギーよりも大きく、かつ、n型クラッド層21及び第1のp型クラッド層25のバンドギャップエネルギーよりも小さい。上部光閉じ込め層29及び下部光閉じ込め層27と、n型クラッド層21及び第1のp型クラッド層25とにより、キャリアは活性層24に閉じ込められる。
The band gap energy of the upper
また、上部光閉じ込め層29の屈折率は、活性層24の平均屈折率よりも小さく、かつ、n型クラッド層21及び第1のp型クラッド層25の屈折率よりも大きい。下部光閉じ込め層27の屈折率は、活性層24の平均屈折率よりも小さく、かつ、n型クラッド層21及び第1のp型クラッド層25の屈折率よりも大きい。この半導体光素子1の構造により、n型クラッド層21及び第1のp型クラッド層25は活性層24に伝播光を閉じ込め可能になる。
The refractive index of the upper
半導体光素子1の実施例を示すと、
半導体基板11:(100)面を有するn型InP基板
n型クラッド層21:厚さ1000nm、n型InP半導体層、キャリア濃度7×1017cm−3
下部光閉じ込め層27:厚さ140nm、i型GaInAsP半導体層
活性層24:量子井戸構造の合計厚さ70nm、GaInAsP半導体層
上部光閉じ込め層29:厚さ140nm、i型GaInAsP半導体層
第1のp型クラッド層25:厚さ500nm、p型InP半導体層、キャリア濃度1×1018cm−3
第2のp型クラッド層33:厚さ1000nm、p型InP半導体層、キャリア濃度1×1018cm−3
p型埋め込み領域13:
・第1部分131:厚さ1000nm、p型InP半導体層、キャリア濃度1.0×1018cm−3
・第2部分132:
第1のp型埋め込み層13a:厚さ200nm、p型InP半導体層、キャリア濃度0.1×1018cm−3
第2のp型埋め込み層13b:厚さ800nm、p型InP半導体層、キャリア濃度1.0×1018m−3
n型埋め込み領域31:
・第1部分311:厚さ500nm、n型InP半導体層、キャリア濃度1.0×1018cm−3
・第2部分312:厚さ500nm、n型InP半導体層、キャリア濃度1.0×1018cm−3
p型コンタクト層35:厚さ200nm、p型GaInAs半導体層
絶縁体層37:厚さ300nm、SiO2
である。これらの層において、n型ドーパントとしては、例えばSiが用いられており、p型ドーパントとしては、例えばZnが用いられている。
An example of the semiconductor
Semiconductor substrate 11: n-type InP substrate having (100) plane n-type cladding layer 21: thickness 1000 nm, n-type InP semiconductor layer,
Lower optical confinement layer 27: 140 nm thick, i-type GaInAsP semiconductor layer Active layer 24: Total thickness of quantum well structure 70 nm, GaInAsP semiconductor layer Upper optical confinement layer 29: 140 nm thick, i-type GaInAsP semiconductor layer First p Type cladding layer 25: thickness 500 nm, p-type InP semiconductor layer,
Second p-type cladding layer 33: thickness 1000 nm, p-type InP semiconductor layer,
p-type buried region 13:
First portion 13 1 : thickness 1000 nm, p-type InP semiconductor layer, carrier concentration 1.0 × 10 18 cm −3
-Second part 13 2 :
First p-type buried
Second p-type buried
n-type buried region 31:
First portion 31 1 : thickness 500 nm, n-type InP semiconductor layer, carrier concentration 1.0 × 10 18 cm −3
Second portion 31 2 : thickness 500 nm, n-type InP semiconductor layer, carrier concentration 1.0 × 10 18 cm −3
p-type contact layer 35: thickness of 200 nm, p-type GaInAs semiconductor layer insulator layer 37: thickness of 300 nm, SiO 2
It is. In these layers, for example, Si is used as the n-type dopant, and for example, Zn is used as the p-type dopant.
引き続き、図3(a)〜図5を参照しながら、本実施の形態に係る半導体光素子1の製造方法について説明する。図3(a)〜図5は、本実施形態に係る半導体光素子1の製造方法の各工程を模式的に示す図である。半導体光素子1を製造するために、例えば下記各工程を順に行う。以下に説明される製造方法は、半導体結晶の成長のために、有機金属気相エピタキシャル成長法(Metal Organic Vapor Phase Epitaxy:MOVPE)が用いられる。Ga、In、As、Pのそれぞれの原料としては、それぞれ例えばトリエチルガリウム(TEGa)、トリメチルインジウム(TMIn)、ジメチルヒドラジン(DMHy)、ターシャリブチルアルシン(TBAs)、ターシャリブチルホスフィン(TBP)が用いられる。Si、Znのドーピング原料としては、例えばテトラエチルシラン(TeESi)、ジエチルジンク(DEZn)が用いられる。
Next, a method for manufacturing the semiconductor
(半導体積層形成工程)
まず、半導体基板11を用意する。その後、図3(a)に示すように、半導体基板11の第1基板領域15及び第2基板領域17上に、n型クラッド層21A、下部光閉じ込め層27A、活性層24A、上部光閉じ込め層29A、第1のp型クラッド層25A及びキャップ層43Aを順次成長する。
(Semiconductor stacking process)
First, the
(半導体メサ部形成工程)
引き続き、キャップ層43A上に、例えばSiO2からなるエッチングマスクEM1を形成する。エッチングマスクEM1は、Z軸方向に沿って延びるストライプ形状を有する。このストライプ形状の幅W1は、例えば1.5μmである。エッチングマスクEM1の延びるZ軸方向は、半導体光素子1の光導波路の延在方向である。
(Semiconductor mesa part formation process)
Subsequently, an etching mask EM1 made of, for example, SiO 2 is formed on the
続いて、エッチングマスクEM1を用いて層43A,25A,29A,24A,27A及び21Aをエッチングする。このエッチング工程では、エッチングマスクEM1で覆われていない層43A,25A,29A,24A,27A及び21Aの部分が除去され、図3(b)に示すように、半導体メサ部M1が形成される。半導体メサ部M1は、ストライプ状の層43,25,29,24,27及び21を含む。
Subsequently, the
(埋め込み領域形成工程)
引き続き、図4(a)に示すように、エッチングマスクEM1を除去せずに、半導体メサ部M1の両側面上にp型埋め込み領域13A及びn型埋め込み領域31Aを順次に形成する。引き続き、図4(b)に示すように、第1基板領域15上に位置するn型埋め込み領域31A及びエッチングマスクEM1の上にエッチングマスクEM2を形成する。エッチングマスクEM2は、Z軸方向に沿って延びるストライプ形状を有する。エッチングマスクEM2は、第1基板領域15と一方の第2基板領域17との境界線から第1基板領域と他方の第2基板領域との境界線までを覆うように形成されている。このストライプ形状の幅W2は、例えば20μmである。
(Embedded region forming process)
Subsequently, as shown in FIG. 4A, the p-type buried
その後、エッチングマスクEM1及びEM2を用いてn型埋め込み領域31A及びp型埋め込み領域13Aをエッチングする。エッチング液としては、例えばBrメタノールを用いることができる。このエッチング工程では、エッチングマスクEM1で覆われた半導体メサ部M1が除去されずに残る。n型埋め込み領域31Aでは、n型埋め込み領域31Aの上側にエッチングマスクEM2で覆われた第1基板領域15上の部分が除去されずに残り、第1部分311が形成される。p型埋め込み領域13Aでは、p型埋め込み領域13Aの上側にエッチングマスクEM2で覆われた第1基板領域15上の部分が除去されずに残り、第1部分131が形成される。半導体メサ部M1のうち両側面上の領域13A及び31Aが除去されない部分は第1メサ領域Mxを構成する。第2基板領域17上の領域13A及び31Aが除去されたことにより、第2メサ領域My及びMzが形成される。
Thereafter, the n-type buried
続いて、図5に示すように、エッチングマスクEM1及びEM2を除去せずに、第2メサ領域My及びMzの両側面上に第1のp型埋め込み層13a、第2のp型埋め込み層13b及び第2部分312を順次に成長する。第1のp型埋め込み層13aは、p型ドーパントを供給せずに成長することができる。これにより、半導体メサ部M1の端面S3,S4及びこれらの近傍の発光層23へのp型ドーパントの拡散を抑制することができる。
Subsequently, as shown in FIG. 5, the first p-type buried
成長された第1のp型埋め込み層13a及び第2のp型埋め込み層13bは第2部分132を構成する。第2部分132及び第1部分131は、p型埋め込み領域13を構成する。第2部分312及び第1部分311は、n型埋め込み領域31を構成する。第2部分132及び312の形成後、例えばフッ酸水溶液を用いたウェットエッチングによりエッチングマスクEM1及びEM2を除去する。
The first p-type buried
(その他の工程)
引き続いて、キャップ層43を選択的に除去する。キャップ層43の除去には、例えばリン酸と過酸化水素水との混合水溶液を用いたウェットエッチングが用いられる。このエッチング工程では、半導体メサ部M1からキャップ層43が除去されて、層25,29,24,27及び21からなる半導体メサ部Mが得られる。半導体メサ部Mは、第1メサ領域Ma、第2メサ領域Mb及びMcを含む。第1メサ領域Ma、第2メサ領域Mb及びMcは、第1メサ領域Mx、第2メサ領域My及びMzからそれぞれキャップ層43が除去されたものである。次に、半導体メサ部Mの第1のp型クラッド層25、p型埋め込み領域13及びn型埋め込み領域31上に第2のp型クラッド層33及びp型コンタクト層35を順次に成長する。その後、絶縁体層をパターニングして、半導体メサ部Mの延在方向に沿って延びるストライプ状の開口部36を有する絶縁体層37をp型コンタクト層35上に形成する。その後、p型コンタクト層35及び絶縁体層37上に電極(アノード)39を形成すると共に、半導体基板11の裏面上に電極(カソード)41を形成する。これにより、図1の半導体光素子1が完成される。
(Other processes)
Subsequently, the
(第2の実施の形態)
次に、本発明の第2の実施の形態について説明する。図6(a)は、第2の実施の形態に係る半導体光素子2の構成を概略的に説明するための図面である。半導体光素子2は、以下の点において、第1の実施の形態に係る半導体光素子1と相違する。すなわち、第1のp型クラッド層25が、第1メサ領域Ma内に位置する第1部分251と、第2メサ領域Mb及びMcのそれぞれ内に位置する第2部分252とを有する。また、第2部分252のp型ドーパントの濃度が第1部分251のp型ドーパントの濃度より低い。
(Second Embodiment)
Next, a second embodiment of the present invention will be described. FIG. 6A is a diagram for schematically explaining the configuration of the semiconductor
この構成では、半導体メサ部Mの端面S1,S2及びこれらの端面近傍における第2部分252のp型ドーパントの濃度が、発光層23の上面上において低い。発光層23の上面上におけるこのp型ドーパントの濃度分布により、半導体メサ部Mの端面S1,S2及びこれらの近傍の発光層23へのp型ドーパントの拡散が抑制される。従って、第1及び第2の端面S1,S2の発光層23中へのp型ドーパント拡散による結晶欠陥の発生が抑制される。電界が集中する半導体メサ部Mの第1及び第2の端面S1,S2での結晶欠陥は、素子の通電特性を劣化させる。しかし、本実施形態の半導体光素子1では、半導体メサ部Mの端面S1,S2の発光層23中に結晶欠陥の発生が抑制されるので、通電特性の劣化が抑制される。
In this configuration, the end surface S1, S2 and the concentration of the
半導体光素子2の実施例では、第1部分251のp型ドーパントの濃度が0.7×1018cm−3以上である。p型クラッド層25と上部光閉じ込め層29とのヘテロ界面では、伝導帯の下端のエネルギー準位は、材料の違いからp型クラッド層25における伝導帯のエネルギー準位より高い。p型クラッド層25において、第1部分251のp型ドーパントの濃度がこの範囲であるので、第1部分251と上部光閉じ込め層29とのヘテロ界面において、上部光閉じ込め層29に対する第1部分251の伝導帯におけるバリアの高さが更に高くなる。その結果、発光層23へ注入された電子が上部光閉じ込め層29を通って第1部分251へオーバフローすることが抑制される。第1部分251のp型ドーパントの濃度が1.2×1018cm−3以下である。この範囲であれば、第1部分251中のp型ドーパントの発光層23への拡散が抑制される。第2部分252のp型ドーパントの濃度が0.1×1018cm−3以下である。この範囲であれば、第2部分252中のp型ドーパントの第1及び第2の端面S1,S2の発光層23への拡散が抑制される。
In an embodiment of the semiconductor
実施例において、第2領域Mb長さが、Z軸の方向に沿って第1端面S1から20μm以下であり、第2メサ領域Mc長さが、Z軸の方向に沿って第2端面S2から20μm以下である。第2領域Mb及びMcの各々が、Z軸の方向に沿って20μm以下の長さを有するので、半導体メサ部Mの第1及び第2の端面S1,S2及びこれらの端面近傍のp型ドーパント濃度が低い。これにより、半導体メサ部Mの端面S1,S2及びこれらの端面近傍の発光層23中へのp型ドーパント拡散による結晶欠陥の発生が抑制され、半導体光素子2の通電特性の劣化が抑制される。また、第2部分132の長さが20μm以下であり、p型ドーパント濃度が相対的に高い第1部分251が半導体メサ部Mの端面S1,S2の近傍にまで達している。その結果、電子の第1のp型クラッド層25へのオーバフローの増加が十分に抑制される。
In the embodiment, the second region Mb length is 20 μm or less from the first end surface S1 along the Z-axis direction, and the second mesa region Mc length is from the second end surface S2 along the Z-axis direction. 20 μm or less. Since each of the second regions Mb and Mc has a length of 20 μm or less along the direction of the Z-axis, the first and second end faces S1, S2 of the semiconductor mesa portion M and p-type dopants in the vicinity of these end faces The concentration is low. Thereby, generation | occurrence | production of the crystal defect by p-type dopant spreading | diffusion in the
引き続き、図6(b)を参照しながら、本実施の形態に係る半導体光素子2の製造方法について説明する。
Next, a method for manufacturing the semiconductor
(半導体積層形成工程)
図6(b)に示すように、半導体基板11の第1基板領域15及び第2基板領域17上に、n型クラッド層21A、下部光閉じ込め層27A、活性層24A、上部光閉じ込め層29A及び第1のp型クラッド層25Aを順次成長する。引き続き、第1基板領域15の第1のp型クラッド層25上に、例えばSiO2からなるエッチングマスクEM3を形成する。エッチングマスクEM3は、Z軸方向に沿って延びるストライプ形状を有する。エッチングマスクEM3は、第1基板領域15と一方の第2基板領域17との境界線から第1基板領域と他方の第2基板領域との境界線までを覆うように形成されている。このストライプ形状の幅W3は、例えば20μmである。
(Semiconductor stacking process)
As shown in FIG. 6B, on the
その後、エッチングマスクEM3を用いて、第1のp型クラッド層25をエッチングする。エッチングは、第2基板領域17の上部光閉じ込め層29Aが露出するまで行われる。このエッチング工程により、第1のp型クラッド層25Aでは、第1のp型クラッド層25Aの上側にエッチングマスクEM3で覆われていない第2基板領域17上の部分が除去され、第1のp型クラッド層25Aの第1部分251が形成される。
Thereafter, the first p-
その後、エッチングマスクEM3を除去せずに、第2基板領域17の上部光り閉じ込め層29A上に第1のp型クラッド層25の第2部分252を形成する。第2部分252は、p型ドーパントを供給せずに成長をすることができる。これにより、半導体メサ部Mの端面S1,S2及びこれらの端面近傍の発光層23へのp型ドーパントの拡散を更に抑制することができる。第1のp型クラッド層25の第2部分252の形成後、例えばフッ酸水溶液を用いたウェットエッチングによるエッチングマスクEM3を除去する。
Then, without removing the etching mask EM3, to form a
半導体光素子2の実施例を示すと、
第1のp型クラッド層25:
・第1部分251:厚さ500nm、p型InP半導体層、キャリア濃度1.0×1018cm−3
・第2部分252:厚さ500nm、p型InP半導体層、キャリア濃度0.1×1018cm−3cm−3
An example of the semiconductor
First p-type cladding layer 25:
First portion 25 1 : thickness 500 nm, p-type InP semiconductor layer, carrier concentration 1.0 × 10 18 cm −3
Second portion 25 2 : thickness 500 nm, p-type InP semiconductor layer, carrier concentration 0.1 × 10 18 cm −3 cm −3
引き続いて、第1のp型クラッド層25の第1部分251及び第2部分252上にキャップ層43Aを形成する。これにより、第2半導体光素子2の製造における半導体積層形成工程が終了する。半導体積層形成工程の後、第1の実施の形態と同様に半導体メサ部形成工程、埋め込み領域形成工程、及びその他の工程を更に行う。しかしながら、第1の実施の形態の条件と異なる条件で行うこともできる。これにより、第2の実施の形態に係る半導体光素子2の製作が完了する。
Subsequently, a
次に、本発明の第2の実施の形態の変形例について説明する。図7(a)は、本変形例に係る半導体光素子3の構成を概略的に説明するための図面である。図7(b)は、図7(a)に示されたVIIb−VIIb線に沿った断面図である。本変形例に係る半導体光素子3は、以下の点において、第2の実施の形態に係る半導体光素子2と相違する。すなわち、p型埋め込み領域13の第2部分132が第1のp型埋め込み層13aを有しておらず、第2のp型埋め込み層13bからなる。
Next, a modification of the second embodiment of the present invention will be described. FIG. 7A is a drawing for schematically explaining the configuration of the semiconductor optical device 3 according to this modification. FIG. 7B is a cross-sectional view along the line VIIb-VIIb shown in FIG. The semiconductor optical device 3 according to this modification is different from the semiconductor
実施例において、第2部分132の第2のp型埋め込み層13bは、第1部分131と同じ材料からなり、第1部分131と同じp型ドーパント濃度を有することができる。その他の構成は、半導体光素子2の構成と同等である。
In an embodiment, the second p-type buried
この変形例においては、第2部分132が、p型ドーパント濃度の低い第1のp型埋め込み層13aを有していない。しかし、半導体光素子3は、第2の実施の形態の半導体光素子2と同様に、以下の構造を有する。すなわち、第1のp型クラッド層25が、第1メサ領域Ma内に位置する第1部分251と、第2メサ領域Mb,Mcのそれぞれ内に位置する第2部分252とを有し、第2部分252のp型ドーパントの濃度が第1部分251のp型ドーパントの濃度より低い。その結果、半導体光素子3は、半導体光素子2が第1のp型クラッド層25を有することで得られる効果を得ることができる。
In this modified example, 2
引き続き、本変形例に係る半導体光素子3の製造方法について説明する。半導体光素子3は、例えば、第2の実施の形態と同様の半導体積層形成工程、半導体メサ部形成工程、埋め込み領域形成工程、及びその他の工程を行うことで製造することができる。ただし、埋め込み領域形成工程においては、半導体メサ部M1の両側面上にp型埋め込み領域13及びn型埋め込み領域31を順次に形成した後、p型埋め込み領域13及びn型埋め込み領域31の第2メサ領域Mb,Mc上の部分を除去することなくエッチングマスクEM1を除去する。
Next, a method for manufacturing the semiconductor optical device 3 according to this modification will be described. The semiconductor optical device 3 can be manufactured, for example, by performing the same semiconductor lamination forming process, semiconductor mesa portion forming process, buried region forming process, and other processes as in the second embodiment. However, in the buried region forming step, the p-type buried
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。 While the principles of the invention have been illustrated and described in the preferred embodiments, it will be appreciated by those skilled in the art that the invention can be modified in arrangement and detail without departing from such principles. The present invention is not limited to the specific configuration disclosed in the present embodiment. We therefore claim all modifications and changes that come within the scope and spirit of the following claims.
1…半導体光素子、13…p型埋め込み領域、21…n型クラッド層、23…発光層、24…活性層、25…p型クラッド層、131,251…第1部分、132,252…第2部分、M…半導体メサ部、Ma…第1メサ領域、Mb,Mc…第2メサ領域。 1 ... semiconductor optical device, 13 ... p-type buried region, 21 ... n-type cladding layer, 23 ... light-emitting layer, 24 ... active layer, 25 ... p-type cladding layer, 13 1, 25 1 ... first part, 13 2, 25 2 ... 2nd part, M ... Semiconductor mesa part, Ma ... 1st mesa area | region, Mb, Mc ... 2nd mesa area | region.
Claims (4)
前記半導体メサ部の前記発光層の側面上に設けられているp型埋め込み領域と、
を備え、
前記半導体メサ部は、所定の軸の方向に延在し、前記所定に軸の方向に配置された第1領域及び複数の第2領域と第1及び第2の端面とを有しており、
前記第1領域は前記第2の領域の間に配置され、
前記第2領域の一方は前記第1の端面を含んでおり、前記第2領域の他方は前記第2の端面を含み、
前記p型クラッド層が、前記第1領域内に位置する第1部分と、前記第2領域内に位置する第2部分とを有し、
前記p型埋め込み領域が、前記第1領域の前記発光層の側面上に位置する第1部分と、前記第2領域の前記発光層の側面上に位置する第2部分とを有し、
前記p型クラッド層及び前記p型埋め込み領域の少なくとも一方において、前記第2部分のp型ドーパントの濃度が前記第1部分のp型ドーパントの濃度より低い半導体光素子。 a semiconductor mesa portion including an n-type cladding layer, a light-emitting layer provided on the n-type cladding layer, and a p-type cladding layer provided on the light-emitting layer;
A p-type buried region provided on a side surface of the light emitting layer of the semiconductor mesa portion;
With
The semiconductor mesa portion includes a first region and a plurality of second regions, and first and second end faces that extend in a predetermined axis direction and are arranged in the predetermined axis direction.
The first region is disposed between the second regions;
One of the second regions includes the first end surface, the other of the second regions includes the second end surface,
The p-type cladding layer has a first portion located in the first region and a second portion located in the second region;
The p-type buried region has a first portion located on a side surface of the light emitting layer in the first region and a second portion located on a side surface of the light emitting layer in the second region;
A semiconductor optical device in which the concentration of the p-type dopant in the second portion is lower than the concentration of the p-type dopant in the first portion in at least one of the p-type cladding layer and the p-type buried region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009145582A JP2011003732A (en) | 2009-06-18 | 2009-06-18 | Semiconductor optical element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009145582A JP2011003732A (en) | 2009-06-18 | 2009-06-18 | Semiconductor optical element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011003732A true JP2011003732A (en) | 2011-01-06 |
Family
ID=43561453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009145582A Pending JP2011003732A (en) | 2009-06-18 | 2009-06-18 | Semiconductor optical element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011003732A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03227089A (en) * | 1990-01-31 | 1991-10-08 | Nec Corp | Semiconductor laser |
JPH09148669A (en) * | 1995-11-28 | 1997-06-06 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor laser of buried-structure |
JP2002094179A (en) * | 2000-09-13 | 2002-03-29 | Sharp Corp | Semiconductor laser device and its manufacturing method |
JP2006294640A (en) * | 2005-04-05 | 2006-10-26 | Sumitomo Electric Ind Ltd | Semiconductor optical element |
JP2008270435A (en) * | 2007-04-18 | 2008-11-06 | Sumitomo Electric Ind Ltd | Semiconductor optical element |
-
2009
- 2009-06-18 JP JP2009145582A patent/JP2011003732A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03227089A (en) * | 1990-01-31 | 1991-10-08 | Nec Corp | Semiconductor laser |
JPH09148669A (en) * | 1995-11-28 | 1997-06-06 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor laser of buried-structure |
JP2002094179A (en) * | 2000-09-13 | 2002-03-29 | Sharp Corp | Semiconductor laser device and its manufacturing method |
JP2006294640A (en) * | 2005-04-05 | 2006-10-26 | Sumitomo Electric Ind Ltd | Semiconductor optical element |
JP2008270435A (en) * | 2007-04-18 | 2008-11-06 | Sumitomo Electric Ind Ltd | Semiconductor optical element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011249767A (en) | Method for manufacturing optical semiconductor device | |
JP5821560B2 (en) | Semiconductor optical integrated device and manufacturing method thereof | |
JP2014045083A (en) | Semiconductor optical element and semiconductor optical element manufacturing method | |
JP2006253212A (en) | Semiconductor laser | |
JP2005286192A (en) | Optically integrated device | |
WO2019208697A1 (en) | Optical semiconductor element and method for producing same, and integrated optical semiconductor element and method for producing same | |
US7897422B2 (en) | Semiconductor light-emitting device and a method to produce the same | |
JP5169534B2 (en) | Integrated optical semiconductor device manufacturing method and integrated optical semiconductor device | |
JP2008288284A (en) | Semiconductor optical element and method of manufacturing the same | |
JP5205901B2 (en) | Semiconductor laser device manufacturing method and semiconductor laser device | |
JP2011003732A (en) | Semiconductor optical element | |
JP5573310B2 (en) | Optical semiconductor device and manufacturing method thereof | |
JP2017017282A (en) | Semiconductor optical element and manufacturing method of the same | |
KR102452494B1 (en) | Photonic crystal semiconductor laser device and its manufacturing method | |
JP4179825B2 (en) | Semiconductor element | |
JPH11354886A (en) | Semiconductor laser and its manufacturing method | |
TWI758822B (en) | semiconductor device | |
TWI819895B (en) | Semiconductor laser and semiconductor laser manufacturing method | |
JP5104054B2 (en) | Semiconductor optical device and manufacturing method thereof | |
JP4433672B2 (en) | Semiconductor optical device manufacturing method | |
JP2010093156A (en) | Semiconductor optical element | |
JP2011181567A (en) | Ridge type semiconductor laser and method for manufacturing ridge type semiconductor laser | |
US20100316080A1 (en) | Semiconductor optical element | |
JP2016127131A (en) | Optical semiconductor device and method for manufacturing the same | |
JP5257296B2 (en) | Optical semiconductor device and method for manufacturing optical semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130321 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130716 |