JP2011002492A - メモリ性表示デバイス - Google Patents

メモリ性表示デバイス Download PDF

Info

Publication number
JP2011002492A
JP2011002492A JP2009143145A JP2009143145A JP2011002492A JP 2011002492 A JP2011002492 A JP 2011002492A JP 2009143145 A JP2009143145 A JP 2009143145A JP 2009143145 A JP2009143145 A JP 2009143145A JP 2011002492 A JP2011002492 A JP 2011002492A
Authority
JP
Japan
Prior art keywords
time
gradation
pixel
voltage application
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009143145A
Other languages
English (en)
Inventor
Kenta Shimamura
謙太 嶋村
Naoki Masazumi
直樹 将積
Shinya Miki
伸哉 三木
Natsuko Shioda
奈津子 塩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2009143145A priority Critical patent/JP2011002492A/ja
Publication of JP2011002492A publication Critical patent/JP2011002492A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

【課題】表示切替の工程において、余計な電圧印加を減らし、素子の劣化を防ぐメモリ性表示デバイスを提供すること。
【解決手段】表示切替時の遷移が、ある一定の階調状態への遷移と、目標階調への遷移とを含み、ある一定の階調状態への遷移を行う際に、画素ごとに必要な分だけ電圧印加する制御を行うため、素子の劣化を防ぎ、節電になる。
【選択図】図1

Description

本発明は、複数の画素に電圧を与えることにより可視情報が表示されるメモリ性表示デバイスに関する。
近年、パーソナルコンピューターの動作速度の向上、ネットワークインフラの普及、データストレージの大容量化と低価格化に伴い、従来紙への印刷物で提供されたドキュメントや画像等の情報を、より簡便な電子情報として入手、電子情報を可視情報として閲覧する機会が益々増大している。
このような電子情報の閲覧手段として、従来の液晶ディスプレイやCRT、また近年では、有機ELディスプレイ等の光を自ら発行する発光型が主として用いられている。特に、電子情報がドキュメント情報の場合、比較的長時間にわたってこの閲覧手段を注視する必要があり、これらの行為は必ずしも人間に優しい手段とはいえない。一般に発光型のディスプレイの欠点として、フリッカーで目が疲労する、読む場所がコンピュータの設置場所に限られる、読む姿勢が制限され、静止画面に視線を合わせる必要が生じる、長時間読むと消費電力が嵩む等が知られている。
これらの欠点を補う表示手段として、外光を利用し、像保持のために電力を消費しない(メモリ性)反射型ディスプレイが知られている。メモリ性表示デバイスとも呼ぶ。
反射型ディスプレイとしては、例えば、偏光板を取り付けた反射型液晶方法。電気化学的な酸化、還元を利用して材料を変色させることを原理とする電気化学表示素子を用いる方法。または着色粒子を電極間で移動させるか、二色性を有する粒子を電場で回転させることにより、着色させて表示する電気泳動法等がある。
しかし、これらの方式を用いた反射型ディスプレイは、下記の理由で十分な性能を有しているとは言い難い。
すなわち、反射型液晶等の偏光板を用いる方式は、反射率が約40%と低く白表示に難があり、また構成部材の作製に用いる製法の多くは簡便とは言い難い。また、ポリマー分散型液晶は高い電圧を必要とし、また有機物同士の屈折率差を利用しているため、得られる画像のコントラストが十分でない。また、ポリマーネットワーク型液晶は電圧が高いことと、メモリ性を向上させるために複雑なTFT回路が必要である等の課題を抱えている。
また、電気化学表示素子方式は、酸化還元反応の適切な制御が十分になされず、表示切換の際の消え残り、すなわち残像が発生することがあり、これが画像品質の低下につながるという問題もある。
また、電気泳動法による表示素子は、粒子間の隙間が光を吸収し、その結果としてコントラストが悪くなり、また駆動する電圧を100V以上にしなければ実用上の書き込み速度(1秒以内)が得られないという難点がある。また、電気泳動性粒子凝集による画質劣化が起こりやすい。電気泳動性粒子を一定量で小分けする隔壁構造にすることで凝集を低減できるが、セル構成等が複雑となり、安定した製造が難しい。
これら上述の各方式の欠点を解消する表示方式として、金属または金属塩の溶解析出を利用するエレクトロデポジション(以下EDと略す)方式が知られている。ED方式は、3V以下の低電圧で駆動が可能で、簡便なセル構成、優れた表示品質(明るいペーパーライクな白と引き締まった黒)といった利点を持っている。
ED方式の表示素子(SDD素子)は図1に示すように、上部電極と下部電極で銀イオンが溶融した電解液を挟み込んだ構造をしている。上部電極は観察側であるため、通常透明なITO電極(Indium Tin Oxide)が用いられる。下部電極は化学的に安定な金属が使われ、例えば銀電極が用いられる。
観察面側であるITO電極に閾値以上のマイナスの電圧を印加すると、ITO電極から電子が注入され、銀がITO上に析出する。これは観察側から見ると黒く見える。またITO電極に閾値以上のプラスの電圧を印加すると、ITO電極上に析出された銀が酸化され、銀イオンになり電解液の中に分散する。この状態は透明であるため、電解液自身を白く着色しておくと白く見える。このようにして白と黒の表示を切り替えることができる。
ED方式のメモリ性表示デバイスでは、表示内容を切り替える際に各表示素子について、ある一定の階調状態へのリセットを行い、その後、目標階調への遷移を行う。しかしながら、ED方式の表示素子は、表示内容を切り替える際に多くの電流を必要とし、電流を流し続ける時間が過剰な場合に表示素子の劣化が大きい、という2つの課題を持つ一方、メモリ性表示デバイスのリセットでは全画素に同じ時間だけ電圧を印加していたため、画素によっては必要以上に電圧が印加され、素子の劣化や電池の無駄遣いという課題があった。
このような課題に対して、例えば特許文献1では、通常モードとスクロールモードとを有し、スクロールモードでの白または黒に、通常モードでの中間色を用いることで、表示切り替え時間(リセット時間)の大幅な短縮を図ることができる。
特開2008−209893号公報
しかしながら、特許文献1に公開されている技術は、割り込みへの対処や階調表現についての記載はあるものの、現在の素子状態を把握する点について特に記載がないため、表示切り替え時に余計な電圧印加を行う問題がある。また、余計な電圧印加により素子の劣化が早まる問題がある。
本発明の目的は、表示切替の工程において、余計な電圧印加を減らし、素子の劣化を防ぐメモリ性表示デバイスを提供することである。
上記目的は、下記構成により達成できる。すなわち、
1.複数の画素が配列され、前記画素に電圧を与えることにより可視情報が表示されるメモリ性表示デバイスであって、
前記表示された可視情報を切り替える表示切替時の遷移が、ある一定の階調状態への遷移と、目標階調への遷移とを含み、前記ある一定の階調状態への遷移において、前記画素ごとに電圧を与える電圧印加時間を変更可能とする制御手段を有することを特徴とするメモリ性表示デバイス。
2.前記制御手段は、前記画素ごとの前記電圧印加時間を、現在の画素の階調値に応じて決めることを特徴とする前記1に記載のメモリ性表示デバイス。
3.前記制御手段は、前記画素ごとの前記電圧印加時間を、直前の表示切替での電圧印加時間に応じて決めることを特徴とする前記1に記載のメモリ性表示デバイス。
4.前記制御手段は、表示切替時に別の表示切替処理へ移行する場合、前記画素ごとの前記電圧印加時間を、前記別の表示切替の電圧印加時間に優先して変更することを特徴とする前記1から3の何れか1項に記載のメモリ性表示デバイス。
5.前記制御手段は、直前の表示切替処理で目標階調へ到達している画素については、目標階調に応じて、前記画素ごとの電圧印加時間を決めることを特徴とする前記4に記載のメモリ性表示デバイス。
表示切替時の遷移が、ある一定の階調状態への遷移と、目標階調への遷移とを含み、ある一定の階調状態への遷移を行うために、画素ごとに必要な分だけ電圧印加できるため、素子の劣化を防ぎ、節電になる。
ED方式の表示素子を説明する図である。 図2(a)は、ED方式の表示素子に一定電圧Vのパルスを印加したところを示す図、図2(b)は、濃度ODが時間に応じて高くなるところを示す図、図2(c)は、電流がパルス印加直後にピークを持つような波形となるところを示す図である。 アクティブマトリックスを利用したED表示装置を示す図である。 白黒2値の表示を行う場合の駆動波形の例を示す図である。 図5(a)はED表示装置に表示された可視情報を示す図であり、図5(b)は、画素ごとの濃度と電圧印加時間の対応を示す図である。 各階調がある一定の階調状態の白に戻るときのリセット時間を模式的に示す図である。 各階調から白化してリセットするのに必要な電圧印加時間のテーブルと白から各階調への遷移に必要な電圧印加時間のテーブルの対応を示す図である。 通常の表示切り替え処理と、割り込み処理から通常処理へ復帰するところを示すフロー図である。 割り込み発生時の処理内容の詳細を示すフロー図である。 メモリ性表示デバイスの構成を模式的に示すブロック図である。
本発明の実施の形態を説明する。なお、本欄の記載は請求項の技術的範囲や用語の意義を限定するものではない。また以下の本発明の実施の形態における断定的な説明は、ベストモードを示すものであって、本発明の用語の意義や技術的範囲を限定するものではない。
本発明において表示方式としてのメモリ性表示デバイス1は、エレクトロデポジション(ED)方式を用いている。ED方式は、3V以下の低電圧で駆動が可能で、簡便なセル構成、黒と白のコントラストや黒品質に優れる等の利点を有している。
本実施の形態では、印加電圧は、±1.7Vで印加時間は約2秒間で白または黒の表示を切り替えている。
また、本実施の形態で用いる表示装置は、A4サイズの面積に240DPI(Dot/Inch)の割合でSDD素子が配置され、電子情報を黒表示させて文字などの情報に変換している。
なおメモリ性表示デバイス1は、電圧印加時間制御部4を有する制御手段2の指示により以下に説明する制御を行っている。
白黒の濃度制御は、銀の析出量を制御することで行う。制御方法としては、電圧を変化させたり、一定電圧を印加する時間を変化させたりすることが考えられる。これらの表示素子をマトリックス状に配置することでディスプレイを構成することができる。
(SDD素子の濃度特性、電流特性)
ED方式のSDD素子に一定電圧Vのパルスを印加した場合、典型的な濃度の変化と、電流波形を図2に示す。図2(a)のように一定電圧Vを印加したとき、図2(b)に示すように、濃度ODは時間に応じて高くなり、そのときの電流Iは、図2(c)に示すように、パルス印加直後にピークを持つような波形となる。パルスを途中で止めた場合はその濃度で止まるため、パルスの長さを制御することで中間階調を表示することが可能である。
(アクティブマトリックス方式を用いたED表示装置)
ディスプレイを構成する場合、アクティブマトリックス方式を利用することができる。この構成を図3に示す。ED表示方式に用いるSDD素子は銀を析出させるためには電流を流す必要があり、選択トランジスタと駆動トランジスタを使う2トランジスタ方式で駆動することが望ましい。この2トランジスタ方式は、アクティブマトリックス有機EL表示装置で一般的に使われている。
図4に白黒2値の表示を行う場合の駆動波形の例を示す。SDD素子は銀の析出と溶解を制御するために、流す電流の向きを選択する必要がある。そのため、白表示を行う場合は、共通電極であるITO電極側に銀を析出させるために、VCOMをVddに対してプラス電圧に設定し駆動させる。逆に黒表示を行う場合は、共通電極であるITO電極側に銀を析出させるために、VCOMをVddに対してマイナス電圧を設定して駆動させる。全画素を一度白状態にしておき、任意の画素のみを黒状態にすることで、任意の画素を表示することができる。
階調制御については、黒描画のときに、印加されるパルス時間を制御すればよい。例えば、黒描画期間を複数フレームに分割し、ONにするフレーム数を制御することで階調制御が可能である。
ED表示方式を用いた表示装置の表示切り替え時の遷移は、例えば、ある一定の階調状態である白への遷移は一度全面白リセットし、その後目標階調へ遷移するという手法をとる。
なおある一定の階調状態とは、ある一方向への電圧印加では更なる濃度変化が起こらない状態であって、その状態から逆方向に電圧印加した場合の電圧印加時間と濃度の関係が、電圧印加を何度行っても安定し、変化しない状態のことを言う。
なお目標階調とは、表示切替における最終的な階調(濃度)で、ユーザが任意に決めることができる。
目標階調はSDD素子(画素3ともいう)ごとに異なるため、図3のようなゲートドライバとソースドライバを用いて画素3ごとに電圧印加時間を制御して目標階調への遷移を行う。リセットは全画素をある一定の階調状態と同じ状態に遷移させるため、ゲートドライバとソースドライバの制御を省き、図4のように全画素に同じ時間の電圧印加をしてリセットしていた。
しかし、全画素に同じ時間の電圧印加をしてリセットする手段では、背景のような常に白を表示している画素3や中間色の画素3は必要以上に電圧が印加され、素子の劣化と電池の無駄遣いという問題が生じる。
なお、遷移とはある光学状態からある光学状態に移ることを意味し、具体的には素子が、白や黒やその中間の各灰色を表示する各光学状態間で、光学状態に移ることをいう。リセットとはある一定の階調状態へ素子を遷移させる行為を意味し、具体体には各階調から白状態へ遷移させるときに使われる。黒状態がある一定の階調状態であれば、リセットは黒への遷移でも構わない。
図5(a)はED表示装置に表示された可視情報を示す図であり、そのときの画素3ごとの濃度ODと電圧印加時間の関係を図5(b)に示す。画像の多くは、ある一定の階調状態の白領域にあり、階調の濃度により階調曲線f(t)を描く。
また、ユーザがパーソナルコンピューター等の文字作成装置から表示内容を切り替える表示切替を指示すると、ED表示装置は一旦基準色としての白状態に遷移し、改めて2ページ目の内容を表示する。
しかしながら、白状態にするために全画素に電気を印加するためには、本実施の形態の表示装置では約210万画素に対して印加しなければならない。
しかし一般に文字情報を表示する場合の黒の部分(黒化率)は少なく、白情報の方が8割ほどの面積を有している。また写真などの絵情報では黒化率は上昇するが、灰色などの階調性のある中間調色が主に使われている。
このような、黒化率を考慮すると白色にするためには、白以外の画素3についてのみ電圧印加させて白色化することが、また中間色の画素3では電圧印加時間を過剰にせず白色化することが、素子の劣化や、消費電力に対して優れている。
図6は、各階調がある一定の階調状態の白に戻るときの時間を模式的に示す図である。
図6のように黒濃度が異なる画素3があるとき、リセットして白色状態にするまでのリセット時間は各階調によって異なる。図7は、目標階調を1から4段階に設定したときの、白化するまでの時間(白化時間)と黒化するまでの時間(黒化時間)を予め求めたテーブルである。制御手段にこのテーブルをメモリしておくことで、画素3ごとに適切なパルスを作成し、不要な電圧印加を避けることができる。
ここで更に、黒色状態を中間色の濃度とし、各階調の濃度も白色状態に近づけるような、濃度を変更したモードを作ると、そのモードでは白色状態から各目標階調への黒化時間と、各階調からリセットまでの白化時間を短縮した表示切替ができる。これを高速めくりモードとする。メモリ性表示デバイスにとって表示切替時間の長さは課題であるが、高速めくりモードは濃度が薄いが表示切替が速く、その課題を克服できる。これにより、ユーザは必要に応じて、濃度が濃く読み易い通常めくりモードと、濃度が薄いが表示切替が速い高速めくりモードを使い分けることができ、ストレスなく表示装置の内容を読むことができる。
各画素3は表示切替後に濃度を一定に保持するため、表示切替するときのリセット電圧印加時間は、前回の表示切替における目標階調、つまり現在階調に応じて決める。例えば、図7のテーブルを用いる。
ここで、各画素3のリセット時間は以下のように計算される。
(各画素のリセット時間の計算)
全面白にリセットするときの必要な電圧印加時間は、現在表示している画像の各画素3の階調値から導くことができる。例えば、各光学状態間での黒化と白化に要する時間が等しい場合、黒化時間をメモリから読み込めば、リセット時に各画素3で必要な電圧印加時間が白化時間となる。
白化と黒化に要する時間が異なる場合は、図7のように各階調から白化してリセットするのに必要な電圧印加時間のテーブルを保持しておくことで、画素3ごとに適切なパルスを作成し、不要な電圧印加を避けることができる。
また、戻るときのタイミング(リセット)は、以下に説明するようなケースが想定される。
(割り込み時のリセット制御)
メモリ性表示デバイスの表示素子は、光学状態の変更に約2秒かかるため、ユーザは表示切り替えの完了が待ちきれずに次のページへ表示切替したくなる場合がある。この要求に答える1つの方法は、ユーザの追加の表示切り替え入力があったら、割り込みイベントを発生させ、現在の表示切り替えを途中で中断し、即座に次の表示切り替えに移行することである。
図8は通常の表示切り替え処理と、割り込み処理から通常処理へ復帰するところを示すフロー図である。図8において表示切替指示があると(ステップS1)、リセット電圧が印加され(ステップS2)、目標階調への電圧が印加される(ステップS3)。
ステップS1〜S3の最中に、別の表示切替の割り込み指示を受け付けると、ただちに割り込み処理を行い、割り込み処理完了後は復帰ポイントAからステップS2に戻る。
割り込み中の各画素3の電圧印加時間の再設定方法についての詳細は、図9のような対処ステップを踏む。リセット完了後の目標階調への電圧印加中に割り込みが起こったかどうかを判断し(ステップS21)、リセット完了後に割り込みが起こった場合は(S21:Yes)、リセット状態から現在までの電圧印加時間をタイマーでの測定などで入手し(ステップS22)、図7に示す電圧印加時間のテーブルからどの階調まで黒濃度が到達しているかを判断し(ステップS23)、各画素3の目標階調と比較して目標階調に達しているかどうかを判断する(ステップS24)。
目標階調に達している(S24:Yes)場合、画素3の階調に対応したリセット電圧印加時間を設定する(ステップS25)。ステップS24がNoのときは、リセット状態から現在までの目標階調への電圧印加時間に対応したリセット電圧印加時間に設定する(ステップS26)。リセット印加時間を設定した後、未設定の残りの画素3があるかどうか判断(ステップS27)し、未設定の残りの画素3がある(S27:Yes)ときは、ステップS23に戻る。ステップ27:Noの場合は、目標階調値を次のページの値に設定(ステップS28)し、ステップS2に戻る(図8参照)。ステップS21がNoのときはステップS28に進む。
(目標階調への遷移中に割り込みが起こった場合)
リセット完了後の目標階調への遷移中に割り込みが起こった場合は、改めてリセットし直す作業が必要となる。その場合、リセット状態から黒化を開始した後、割り込みが起こるまでの時間をタイマーで計測しておき、所得した黒化時間を基に白化時間を計算すれば良い。割り込み時の白リセット時間を素子ごとに黒化した時間に対応させることで、通常の白リセット時間より短い時間でリセットができ、かつ素子の劣化が少なく、節電効果を得られる。
(濃度を抑えた高速めくり)
全目標階調の黒の濃度を抑え、次画面に速く遷移可能とする高速めくり機能を、メモリ性表示デバイスに搭載する場合、画素3ごとに黒化の時間を短く再設定する。この場合、白リセットの時間も同様に短く再設定すると、不要な電圧印加を避けられる。この場合の白化時間は、図7のような目標階調から黒化時間、白化時間を得るテーブルを用いて算出すればよい。また高速めくり機能を割り込み制御で実現する場合は、黒化時間と現在の階調値を基に再設定することが望ましい。
(手書き字のリセット制御)
手書きをした場合、手書きされた画素3は、所定の階調になる場合や、印加した時間に応じて黒さが増す場合、筆圧に応じて黒さが増す場合、等がある。その場合もともとの表示における黒化時間と、手書きの黒化時間と、両方を考慮して白化時間を設定する必要がある。例えば、単純に各黒化時間を合計して、それに応じた白化時間にすることが考えられる。
(表示切り替え方式の変形例)
表示切り替えは全面でなく部分的な表示切り替えでもよく、リセットするときのある一定の階調状態は白ではなく、黒や他の色の場合がある。また表示切り替えの遷移の中ではリセットを複数回行っても良い。また、各遷移は全画素同時に行わなくとも良い。
(ブロック図)
図10は、メモリ性表示デバイス1の構成を模式的に示すブロック図である。
図10において、メモリ性表示デバイス1は制御手段2と、複数の画素3が配列されている表示部とから構成されている。制御手段2は画素3に印加する電圧印加時間を制御する電圧印加時間制御部4を有している。濃度階調は、電圧印加時間制御部4からの指示により画素3の銀析出量を変化させることにより行っている。
以上説明したように、本発明のED素子を用いたメモリ性表示デバイスは、表示切替時の遷移が、ある一定の階調状態への遷移と、目標階調への遷移とを含み、ある一定の階調状態への遷移を行うために、画素3ごとに電圧印加時間を変更する制御手段を有している。
このように、画素3ごと必要な分だけ電圧印加できるため、素子の劣化を防ぎ、節電になる効果がある。
また制御手段は、画素3ごとのリセット電圧印加時間を、現在の画素3の階調値に応じて決めているので、画素3の階調状態に応じて必要なリセット電圧印加時間を決めることができる。
制御手段は、画素3ごとのリセット電圧印加時間を、直前の表示切替での電圧印加時間に応じて決めているので、手書きなど階調が不定の場合でも、目標階調への電圧印加時間を測定することで、必要なリセット電圧時間を決めることができる。
制御手段は、表示切替時に別の表示切替指示があった場合、画素3ごとの電圧印加時間を、別の表示切替の電圧印加時間より優先して変更することで、遷移途中で割り込み指示や、所定の印加時間より速く次ページの表示を行う高速めくりにおいても、必要なリセット電圧印加時間を決めることができる。
制御手段は、直前の表示切替処理で目標階調へ到達している画素3については、目標階調に応じて、画素3ごとの電圧印加時間を決めているので、割り込み高速めくりにおいて、黒化が完了している画素3と完了していない画素3をそれぞれ区別して黒化時間を正しく判断できる。
1 メモリ性表示デバイス
2 制御手段
3 画素
4 電圧印加時間制御部

Claims (5)

  1. 複数の画素が配列され、前記画素に電圧を与えることにより可視情報が表示されるメモリ性表示デバイスであって、
    前記表示された可視情報を切り替える表示切替時の遷移が、ある一定の階調状態への遷移と、目標階調への遷移とを含み、前記ある一定の階調状態への遷移において、前記画素ごとに電圧を与える電圧印加時間を変更可能とする制御手段を有することを特徴とするメモリ性表示デバイス。
  2. 前記制御手段は、前記画素ごとの前記電圧印加時間を、現在の画素の階調値に応じて決めることを特徴とする請求項1に記載のメモリ性表示デバイス。
  3. 前記制御手段は、前記画素ごとの前記電圧印加時間を、直前の表示切替での電圧印加時間に応じて決めることを特徴とする請求項1に記載のメモリ性表示デバイス。
  4. 前記制御手段は、表示切替時に別の表示切替処理へ移行する場合、前記画素ごとの前記電圧印加時間を、前記別の表示切替の電圧印加時間に優先して変更することを特徴とする請求項1から3の何れか1項に記載のメモリ性表示デバイス。
  5. 前記制御手段は、直前の表示切替処理で目標階調へ到達している画素については、目標階調に応じて、前記画素ごとの電圧印加時間を決めることを特徴とする請求項4に記載のメモリ性表示デバイス。
JP2009143145A 2009-06-16 2009-06-16 メモリ性表示デバイス Pending JP2011002492A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009143145A JP2011002492A (ja) 2009-06-16 2009-06-16 メモリ性表示デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009143145A JP2011002492A (ja) 2009-06-16 2009-06-16 メモリ性表示デバイス

Publications (1)

Publication Number Publication Date
JP2011002492A true JP2011002492A (ja) 2011-01-06

Family

ID=43560519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009143145A Pending JP2011002492A (ja) 2009-06-16 2009-06-16 メモリ性表示デバイス

Country Status (1)

Country Link
JP (1) JP2011002492A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017097149A (ja) * 2015-11-24 2017-06-01 スタンレー電気株式会社 電気光学装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017097149A (ja) * 2015-11-24 2017-06-01 スタンレー電気株式会社 電気光学装置

Similar Documents

Publication Publication Date Title
JP5382528B2 (ja) 画像表示制御装置、画像表示装置、画像表示制御方法、及び画像表示制御プログラム
JPWO2008038358A1 (ja) 表示素子および表示素子の画像書き換え方法、並びに表示素子を用いた電子ペーパーおよび電子端末
JP3956748B2 (ja) 表示装置、その駆動回路、その駆動方法および電子機器
JP2021096309A (ja) 表示制御装置、表示装置、表示制御装置の制御プログラムおよび制御方法
JP4573552B2 (ja) 液晶表示装置
US9196214B2 (en) Display device
US8704743B2 (en) Power savings technique for LCD using increased frame inversion rate
WO2010147041A1 (ja) メモリ性表示デバイス及びメモリ性表示デバイスシステム
JP2011002492A (ja) メモリ性表示デバイス
JP2005099524A (ja) 電気光学装置、その駆動回路および駆動方法、ならびに電子機器
US8823694B2 (en) Display apparatus
JP2003044015A (ja) 電気光学装置および電子機器
JP5293650B2 (ja) 表示装置
JP4492759B2 (ja) 表示装置
JP4507542B2 (ja) 電気光学装置、その駆動回路および駆動方法、ならびに電子機器
JP4661049B2 (ja) 電気光学装置の駆動方法、その駆動回路、電気光学装置および電子機器
JP2010197571A (ja) 電気泳動表示装置、電気泳動表示装置の駆動方法および電子機器
JP5141312B2 (ja) 電気化学表示装置
JP5509953B2 (ja) 表示装置
WO2011111594A1 (ja) 駆動装置及びこれを用いた表示装置
JP5256504B2 (ja) 電子情報表示装置
JP2010032612A (ja) 表示装置
JP2011095381A (ja) 表示装置
JP2006215301A (ja) 電気光学装置、駆動方法および電子機器
JP2007057970A (ja) 電気光学装置、駆動方法および電子機器