JP2010536159A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010536159A
JP2010536159A JP2009519684A JP2009519684A JP2010536159A JP 2010536159 A JP2010536159 A JP 2010536159A JP 2009519684 A JP2009519684 A JP 2009519684A JP 2009519684 A JP2009519684 A JP 2009519684A JP 2010536159 A JP2010536159 A JP 2010536159A
Authority
JP
Japan
Prior art keywords
barrier metal
metal layer
layer
platinum group
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009519684A
Other languages
English (en)
Other versions
JP2010536159A5 (ja
Inventor
喜明 垂水
真一 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JP2010536159A publication Critical patent/JP2010536159A/ja
Publication of JP2010536159A5 publication Critical patent/JP2010536159A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半導体装置は、半導体基板上に形成された絶縁膜と、絶縁膜中に形成され、銅又は銅合金からなる埋め込み配線とを備え、絶縁膜と埋め込み配線との間に、白金族元素、又は白金族元素の合金からなるバリアメタル層を有しており、バリアメタル層は、相対的にバリア性が高くなる非晶質度を有する非晶質構造を一部に含んでいる。

Description

本発明は、銅配線若しくは銅合金配線を有する半導体装置及びその製造方法に関するものである。
特許文献１では、ルテニウムなど酸化されても導電性を失わない金属又は導電性を有する金属酸化膜をバリアメタルに使用することが記載されている。
以下、従来の半導体装置の製造方法について、バリアメタル膜としてルテニウムを用いる銅配線製造技術を例として、図８（ａ）〜（ｅ）を参照しながら説明する（例えば特許文献１参照）。
まず、図８（ａ）に示すように、半導体基板８００上の第１の絶縁膜８０１中に例えばルテニウム膜からなる第１のバリアメタル８０２を介して例えば銅膜からなる第１の配線８０３を埋め込む。その後、半導体基板８００の上に第１のシリコン窒化膜８０４、第２の絶縁膜８０５を順次堆積した後、第１のシリコン窒化膜８０４及び第２の絶縁膜８０５に、第１の配線８０３までに達するビアホール８０６と配線用溝８０７を形成する。このとき、第１のバリアメタル８０２又は第１のシリコン窒化膜８０４は、第２の絶縁膜８０５を堆積するときの４００℃程度の熱処理（例えばプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ:化学的気相成長）法など）により、第１の配線８０３を構成する銅原子が第１の絶縁膜８０１又は第２の絶縁膜８０５などの内部に拡散する事態を防止する。すなわち、第１のバリアメタル８０２又は第１のシリコン窒化膜８０４は、銅原子の拡散に対するバリア性を有している。
次に、図８（ｂ）に示すように、例えばスパッタ法により半導体基板８００の上に膜厚１０ｎｍのルテニウムからなる第２のバリアメタル８０８を堆積する。
その後、例えばスパッタ法により第２のバリアメタル８０８上に膜厚３０ｎｍの銅膜からなる銅シード層８０９を堆積する。これによりビアホール８０６及び配線用溝８０７のそれぞれの底部及び側壁部が第２のバリアメタル８０８及び銅シード層８０９により覆われる。
その後、図８（ｃ）に示すように、電解めっき法により銅シード層８０９上に膜厚３００ｎｍの銅めっき層８１０を、ビアホール８０６及び配線用溝８０７のそれぞれが埋まるように成長させる。
次に、半導体基板８００をめっき装置から取り出した後、銅めっき層８１０の結晶粒を成長させるために銅めっき層８１０に対して熱処理（例えば１００℃程度の温度下で２時間程度）を行う。これにより、図８（ｄ）に示すように、銅シード層８０９と銅めっき層８１０とが一体化して配線用銅膜８１１が形成される。なお、銅めっき層８１０に対して前述の熱処理を行う代わりに、半導体基板８００を室温下で２日間程度放置しておいてもよい。
次に、図８（ｅ）に示すように、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機械的研磨）法を用いて、配線用溝８０７の外側の第２のバリアメタル８０８及び配線用銅膜８１１を除去して、配線用銅膜８１１からなるビア８１２及び第２の配線８１３を形成する。これにより、ビア８１２を介して、第１の配線８０３と第２の配線８１３とが接続される。
その後、図示は省略しているが、必要に応じて、図８（ａ）〜（ｅ）に示す断面図を用いて説明した工程（ただし、図８（ａ）に示す断面図を用いて説明した工程については第１のシリコン窒化膜８０４を堆積する工程以降）を繰り返すことにより、所望の多層配線構造を形成する。
特開２００２−０７５９９４号公報
しかしながら、上述のようにバリアメタル層に導電性の金属又は金属酸化膜、若しくはルテニウム、レニウム又はそれらの合金を使用した場合、銅との密着性が向上するが、バリアメタルに求められるバリア性が劣化するという課題を有している。
前記に鑑み、本発明の目的は、上記バリアメタル層よりもバリア性の高いバリアメタル層を提供することを目的とする。
上記の課題を解決するために、本発明の一側面の半導体装置は、半導体基板上に形成された絶縁膜と、絶縁膜中に形成され、銅又は銅合金からなる埋め込み配線とを備え、絶縁膜と埋め込み配線との間に、白金族元素、又は白金族元素の合金からなるバリアメタル層を有しており、バリアメタル層は、相対的にバリア性が高くなる非晶質度を有する非晶質構造を一部に含んでいる。
この構成によると、絶縁膜と埋め込み配線との間に、白金族元素、又は白金族元素の合金からなるバリアメタル層が形成されており、そのバリアメタル層は相対的にバリア性の高い非晶質構造を一部含んでいる。このバリアメタル層は非晶質構造を含むため多結晶構造に比べて結晶粒界が少ない。そのため、銅がバリアメタル層を拡散するのを抑制するのに非常に効果的である。また、白金族元素の金属又は白金族元素の合金は比抵抗が小さいため、配線抵抗及びビア抵抗の増大を防止できる。さらに、白金族元素の金属又は白金族元素の合金は融点が高いため、熱安定性にも優れている。
本発明の一側面の半導体装置において、バリアメタル層は、単層からなる構成であってもよい。
本発明の一側面の半導体装置において、バリアメタル層は、積層からなり、非晶質構造を一部に含む層と多結晶構造の層とを有している構成であってもよく、さらに、絶縁膜から埋め込み配線の方向に向かって、非晶質構造を一部に含む層及び多結晶構造の層が順に積層されている構成であってもよい。
この場合、絶縁膜と埋め込み配線との間に、白金族元素、又は白金族元素の合金からなる積層のバリアメタル層が形成されており、その積層バリアメタル層は相対的にバリア性の高い非晶質構造を一部含んだ層と多結晶構造の層を有する。この非晶質構造を一部含んだ層は多結晶構造に比べて結晶粒界が少ない。そのため、銅がバリアメタル層を拡散するのを抑制するのに非常に効果的である。また、白金族元素の金属及び白金族元素の合金は比抵抗が小さいため、配線抵抗及びビア抵抗の増大を防止できる。さらに、白金族元素の金属及び白金族元素の合金は融点が高いため、熱安定性にも優れている。また、白金族元素及び白金族元素の合金の多結晶構造をもつ層は銅などの配線材料との密着性に優れており、銅との濡れ性も良く、埋め込み特性に優れている。さらに、耐酸化性にも優れるため、配線形成プロセス中に金属表面が酸化雰囲気にさらされても密着性が劣化しにくい。
本発明の一側面の半導体装置において、バリアメタル層は、絶縁膜から埋め込み配線の方向に向かって、相対的にバリア性が高くなる非晶質度が段階的に減少するように構成されている構成であってもよい。
この場合、絶縁膜と埋め込み配線との間に、白金族元素、又は白金族元素の合金からなるバリアメタル層を有しており、バリアメタル層は、相対的にバリア性が高くなる非晶質度が段階的に減少するように構成され、すなわち、絶縁膜から埋め込み配線にかけて相対的にバリア性の高い非晶質構造を一部含んだ層から段階的に非晶質度を減少させた層を有する。この非晶質構造を一部含んだ層は多結晶構造に比べて結晶粒界が少ない。そのため、銅がバリアメタル層を拡散するのを抑制するのに非常に効果的である。また、白金族元素の金属及び白金族元素の合金は比抵抗が小さいため、配線抵抗及びビア抵抗の増大を防止できる。さらに、白金族元素の金属及び白金族元素の合金は融点が高いため、熱安定性にも優れている。また、白金族元素及び白金族元素の合金の非晶質度を減少させた層は銅などの配線材料との密着性に優れており、銅との濡れ性も良く、埋め込み特性に優れている。さらに、耐酸化性にも優れるため、配線形成プロセス中に金属表面が酸化雰囲気にさらされても密着性が劣化しにくい。また、バリアメタル層においては同種の白金族元素からなる金属をもちいるためバリアメタル層内部の密着性が向上する。
本発明の一側面の半導体装置において、バリアメタル層は、絶縁膜から埋め込み配線の方向に向かって、第１の多結晶構造の層、非晶質構造を一部に含む層、及び第２の多結晶構造の層を順に有している構成であってもよい。
この場合、埋め込み配線上にバリアメタル層が形成され、該埋め込み配線との接続部において非晶質構造を一部含んだ層と銅との界面が発生することがなくなる。白金族元素及び白金族元素の合金の多結晶構造からなる層は非晶質構造を一部に含んだ層に比べて活性化エネルギーが高いため、信頼性を高めることが可能になる。
本発明の一側面の半導体装置において、バリアメタル層は、絶縁膜から埋め込み配線の方向に向かって、第１の多結晶構造を持つ非晶質度から段階的に増加して相対的にバリア性が高くなる非晶質度に変化すると共に、相対的にバリア性が高くなる非晶質度から段階的に減少して第２の多結晶構造を持つ非晶質度へ変化するように構成されていてもよい。
この場合、埋め込み配線上にバリアメタル層が形成され、該埋め込み配線との接続部において非晶質構造を一部含んだ層と銅との界面が発生することがなくなる。白金族元素及び白金族元素の合金の多結晶構造からなる層は非晶質構造を一部に含んだ層に比べて活性化エネルギーが高いため、信頼性を高めることが可能になる。
本発明の一側面の半導体装置において、白金族元素は、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、又は白金であることが望ましい。
本発明の一側面の半導体装置の製造方法は、半導体基板上の絶縁膜に凹部を形成する工程（ａ）と、凹部に、白金族元素、又は白金族元素の合金からなるバリアメタル層を堆積する工程（ｂ）と、バリアメタル層の上に、銅又は銅合金からなる第１の導電膜を順次堆積する工程（ｃ）と、第１の導電膜上に、凹部が完全に埋まるように銅又は銅合金からなる第２の導電膜を成長させる工程（ｄ）と、第１の導電膜と第２の導電膜とを一体化して第３の導電膜を形成することにより、第３の導電膜からなる埋め込み配線を形成する工程（ｅ）とを備え、バリアメタル層は、相対的にバリア性が高くなる非晶質度を有する非晶質構造を一部に含んでいる。
この構成によると、凹部に、白金族元素、又は白金族元素の合金からなるバリアメタル層を形成することができる。このため、銅がバリアメタル層を拡散するのを抑制するのに非常に効果的である。また、白金族元素の金属、又は白金族元素の合金は比抵抗が小さいため、配線抵抗及びビア抵抗の増大を防止できる。さらに、白金族元素の金属、又は白金族元素の合金は融点が高いため、熱安定性にも優れている。
本発明の一側面の半導体装置の製造方法において、工程（ｂ）は、凹部に、バリアメタル層を構成し、白金族元素、又は白金族元素の合金からなる第１のバリアメタル層を堆積する工程（ｂ１）と、第１のバリアメタル層の上に、バリアメタル層を構成し、白金族元素、又は白金族元素の合金からなる第２のバリアメタル層を堆積する工程（ｂ１）とを有し、第１のバリアメタル層は、相対的にバリア性が高くなる非晶質度を有する非晶質構造を一部に含んでおり、第２のバリアメタル層は、多結晶構造を有する構成であってもよい。
この場合、凹部に、白金族元素、又は白金族元素の合金からなる積層のバリアメタル層が形成されており、その積層バリアメタル層は相対的にバリア性の高い非晶質構造を一部含んだ層と多結晶構造の層を有する。この非晶質構造を一部含んだ層は多結晶構造に比べて結晶粒界が少ない。そのため、銅がバリアメタル層を拡散するのを抑制するのに非常に効果的である。また、白金族元素の金属及び白金族元素の合金は比抵抗が小さいため、配線抵抗及びビア抵抗の増大を防止できる。さらに、白金族元素の金属及び白金族元素の合金は融点が高いため、熱安定性にも優れている。また、白金族元素及び白金族元素の合金の多結晶構造をもつ層は銅などの配線材料との密着性に優れており、銅との濡れ性も良く、埋め込み特性に優れている。さらに、耐酸化性にも優れるため、配線形成プロセス中に金属表面が酸化雰囲気にさらされても密着性が劣化しにくい。
本発明の一側面の半導体装置の製造方法において、工程（ｂ）は、凹部に、バリアメタル層を構成し、白金族元素、又は白金族元素の合金からなる第１のバリアメタル層を堆積する工程（ｂ１）と、第１のバリアメタル層の上に、バリアメタル層を構成し、白金族元素、又は白金族元素の合金からなる第２のバリアメタル層を堆積する工程（ｂ２）と、第２のバリアメタル層の上に、バリアメタル層を構成し、白金族元素、又は白金族元素の合金からなる第３のバリアメタル層を堆積する工程（ｂ３）とを有し、第２のバリアメタル層は、相対的にバリア性が高くなる非晶質度を有する非晶質構造を一部に含んでおり、第１のバリアメタル層と第３のバリアメタル層とは、多結晶構造を有する構成であってもよい。
この場合、埋め込み配線上にバリアメタル層が形成され、該埋め込み配線との接続部において非晶質構造を一部含んだ層と銅との界面が発生することがなくなる。白金族元素及び白金族元素の合金の多結晶構造からなる層は非晶質構造を一部に含んだ層に比べて活性化エネルギーが高いため、信頼性を高めることが可能になる。
本発明の一側面の半導体装置の製造方法において、工程（ｂ）は、絶縁膜から埋め込み配線の方向に向かって、相対的にバリア性が高くなる非晶質度が段階的に減少するように、バリアメタル膜を形成する工程を含む構成であってもよい。
この場合、凹部に、絶縁膜から埋め込み配線の方向に向かって、相対的にバリア性が高くなる非晶質度が段階的に減少するように、すなわち、絶縁膜から埋め込み配線にかけて相対的にバリア性の高い非晶質構造を一部含んだ層から段階的に非晶質度を減少させた層を形成することができる。この非晶質構造を一部含んだ層は多結晶構造に比べて結晶粒界が少ない。そのため、銅がバリアメタル層を拡散するのを抑制するのに非常に効果的である。また、白金族元素の金属及び白金族元素の合金は比抵抗が小さいため、配線抵抗及びビア抵抗の増大を防止できる。さらに、白金族元素の金属及び白金族元素の合金は融点が高いため、熱安定性にも優れている。また、白金族元素及び白金族元素の合金の非晶質度を減少させた層は銅などの配線材料との密着性に優れており、銅との濡れ性も良く、埋め込み特性に優れている。さらに、耐酸化性にも優れるため、配線形成プロセス中に金属表面が酸化雰囲気にさらされても密着性が劣化しにくい。また、バリアメタル層においては同種の白金族元素からなる金属をもちいるためバリアメタル層内部の密着性が向上する。
本発明の一側面の半導体装置の製造方法において、工程（ｂ）は、 絶縁膜から埋め込み配線の方向に向かって、第１の多結晶構造を持つ非晶質度から段階的に増加して相対的にバリア性が高くなる非晶質度に変化すると共に、相対的にバリア性が高くなる非晶質度から段階的に減少して第２の多結晶構造を持つ非晶質度へ変化するように、バリアメタル膜を形成する工程を含む構成であってもよい。
この場合、埋め込み配線上にバリアメタル層が形成され、該埋め込み配線との接続部において非晶質構造を一部含んだ層と銅との界面が発生することがなくなる。白金族元素及び白金族元素の合金の多結晶構造からなる層は非晶質構造を一部に含んだ層に比べて活性化エネルギーが高いため、信頼性を高めることが可能になる。
本発明の一側面の半導体装置の製造方法において、白金族元素は、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、又は白金であることが望ましい。
これらの白金族元素の金属は比抵抗が小さいため、配線抵抗及びビア抵抗の増大を防止できる。さらに、これらの白金族元素の金属は融点が高いため、熱安定性にも優れている。また、これらの白金族元素の多結晶金属は銅などの配線材料との密着性に優れており、さらに耐酸化性にも優れるため、配線形成プロセス中に金属表面が酸化雰囲気にさらされても密着性が劣化しにくい。
本発明の一側面の半導体装置の製造方法において、工程（ｅ）は、窒素雰囲気中において熱処理する工程を含む構成であってもよい。
このようにすると、熱処理中での非晶質構造のバリアメタルの結晶化を抑制ができ、バリア性を失うことを確実に防止できる。
本発明の一側面の半導体装置の製造方法において、工程（ｂ）は、スパッタ法を用いて、同一チャンバー内で窒素流量を制御しながら行うことができる。
以上のように、白金族元素、又は白金族元素の合金を含み、相対的にバリア性の高い非晶質構造を一部含んだバリアメタルによれば、従来のバリアメタルよりもバリア性の高く、配線抵抗及びビア抵抗の増大を防止でき、熱安定性にも優れたバリアメタルを提供することができる。
図１（ａ）〜（ｅ）は、本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図２は、本発明の各実施形態に共通するバリアメタル成膜中の窒素分圧と成膜後のバリアメタルの非結晶度の関係を説明するためのグラフである。 図３、本発明の各実施形態に共通するバリアメタル成膜中の窒素分圧と熱処理後のバリアメタルの非結晶度の関係を説明するためのグラフである。 図４（ａ）〜（ｅ）は、本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図５（ａ）〜（ｅ）は、本発明の第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図６（ａ）〜（ｅ）は、本発明の第４の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図７（ａ）〜（ｅ）は、本発明の第５の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図８（ａ）〜（ｅ）は、従来の半導体装置の製造方法の各工程を示す断面図である。
以下、本発明の各実施形態について図面を参照しながら説明する。
（第１の実施形態）
図１（ａ）〜（ｅ）、図２、及び図３を参照しながら、本発明の第１の実施形態について説明する。図１（ａ）〜（ｅ）は、本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。図２は、本発明の各実施形態に共通するバリアメタル成膜中の窒素分圧と成膜後のバリアメタルの非結晶度との関係を説明するためのグラフである。図３は、本発明の各実施形態に共通するバリアメタル成膜中の窒素分圧と熱処理後のバリアメタルの非結晶度との関係を説明するためのグラフである。
まず、図１（ａ）に示すように、半導体基板１００上の第１の絶縁膜１０１の溝の中に例えばルテニウム膜からなる第１のバリアメタル１０２を介して例えば銅膜からなる第１の配線１０３を埋め込む。その後、半導体基板１００の上に第１のシリコン窒化膜１０４及び第２の絶縁膜１０５を順次堆積した後、第１のシリコン窒化膜１０４及び第２の絶縁膜１０５に、第１の配線１０３までに達するビアホール１０６と配線用溝１０７を形成する。このとき、第１のバリアメタル１０２又は第１のシリコン窒化膜１０４は、第２の絶縁膜１０５を堆積するときの４００℃程度の熱処理（例えばプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ:化学的気相成長）法など）により、第１の配線１０３を構成する銅原子が第１の絶縁膜１０１又は第２の絶縁膜１０５などの内部に拡散する事態を防止する。すなわち、第１のバリアメタル１０２又は第１のシリコン窒化膜１０４は、銅原子の拡散に対するバリア性を有している。
次に、図１（ｂ）に示すように、例えばスパッタ法により半導体基板１００の上に膜厚１０ｎｍのルテニウムからなる単層の第２のバリアメタル１０８を堆積する。このときスパッタのターゲットをルテニウムとし、スパッタ時の雰囲気に窒素を含める。ここで、以下の実験結果で説明するように、非晶質構造を一部に含んでいる単層の第２のバリアメタル１０８の窒素濃度は、２％〜１０％であることが好ましく、さらに、４〜１０％であることがより好ましい。
図２では、横軸にスパッタ時の窒素分圧すなわち［Ｎ２］／（［Ｎ２］＋［Ａｒ］）値が示され、縦軸にはルテニウムの非晶質度が示されている。ここで、非晶質度について説明する。窒素分圧０％時の結晶配向強度（例えば結晶配向強度の総和）をＸとし、ある窒素分圧時の結晶配向強度がＹ（ＹはＸ以下）であったとする。このとき、非晶質度は［（Ｘ−Ｙ）／Ｘ］×１００［％］で表される。
図２に示すように、スパッタ時の窒素分圧が増加すると非晶質度も増加することが分かる。このように、スパッタ時の窒素ガス量を制御することで、ルテニウム又はルテニウム合金の結晶構造を容易に制御できる。ここでは、ルテニウムについて説明を行ったが、他の白金族元素及び白金族元素の合金についても同じ傾向が得られる。また、バリアメタル膜成膜後における、窒素分圧と窒素濃度との関係を実験により検証したところ、［Ｎ２］／（［Ｎ２］＋［Ａｒ］）値が７０％の場合、窒素濃度が４％であり、［Ｎ２］／（［Ｎ２］＋［Ａｒ］）値が８０％の場合、窒素濃度が６％であり、［Ｎ２］／（［Ｎ２］＋［Ａｒ］）値が９０％の場合、窒素濃度が８％であった。ここで、窒素濃度は、「バリアメタル膜中の窒素原子数／バリアメタル膜中の原子数」で定義される。
図３は、横軸にスパッタ時の窒素分圧すなわち［Ｎ２］／（［Ｎ２］＋［Ａｒ］）値が示され、縦軸には熱処理後のルテニウムの非晶質度が示されている。図３に示すように、熱処理を加えても非晶質度は０％にはならず、スパッタ時の窒素分圧が増加すると非晶質度も増加することが分かる。このように、スパッタ時の窒素ガス量を制御することで、ルテニウムの結晶構造を容易に制御できる。ここでは、ルテニウムについて説明を行ったが、他の白金族元素及び白金族元素の合金についても同じ傾向が得られる。
また、我々は、バリア性評価を行うために、シリコン基板上にダマシン構造の配線パターンを形成し、配線パターン内に熱酸化膜を堆積した。その後、バリアメタルを堆積し、さらにダマシンプロセスにより銅配線を形成し、電極としてアルミニウム電極を形成した。その後、シリコン基板の温度を５０℃まで上昇させ、シリコン基板と電極間に電圧５００ｍＶを印加し、１０分間保持することにより、電圧温度試験を行った。この電圧温度試験前後での熱酸化膜の容量の変化を測定し、バリア性が高い場合は容量が変化しないことを確認した。この方法により、バリア性の評価を行った結果、スパッタ時の窒素分圧を５０％以上にすることにより、容量は変化せず、高いバリア性を示すことがわかった。
これらの結果と、図２及び図３のデータから、スパッタ時の窒素分圧を５０％以上にすることにより、バリア性の高い非晶質構造を含んだバリアメタルが形成されていることが分かる。なお、本データはアプライドマテリアルズ社製のスパッタ装置を使用して取得したデータであるが、他装置を使用した場合は本データと異なる可能性があることは言うまでもない。
その後、例えばスパッタ法により第２のバリアメタル１０８上に膜厚３０ｎｍの銅膜からなる銅シード層１０９を堆積する。これによりビアホール１０６及び配線用溝１０７のそれぞれの底部及び壁面が第２のバリアメタル１０８及び銅シード層１０９により覆われる。
その後、図１（ｃ）に示すように、電解めっき法により銅シード層１０９上に膜厚３００ｎｍの銅めっき層１１０を、ビアホール１０６及び配線用溝１０７のそれぞれが埋まるように成長させる。
次に、半導体基板１００をめっき装置から取り出した後、銅めっき層１１０の結晶粒を成長させるために銅めっき層１１０に対して熱処理（例えば１００℃程度の温度下で２時間程度）を行う。これにより、図１（ｄ）に示すように、銅シード層１０９と銅めっき層１１０とが一体化して配線用銅膜１１１が形成される。なお、銅めっき層１１０に対して前述の熱処理を行う代わりに、半導体基板１００を室温下で２日間程度放置しておいてもよい。
次に、図１（ｅ）に示すように、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機械的研磨）法を用いて、配線用溝１０７の外側の第２のバリアメタル１０８及び配線用銅膜１１１を除去して、配線用銅膜１１１からなるビア１１２及び第２の配線１１３を形成する。これにより、ビア１１２を介して、第１の配線１０３と第２の配線１１３とが接続される。
その後、図示は省略しているが、必要に応じて、図１（ａ）〜（ｅ）に示す断面図を用いて説明した工程（ただし、図１（ａ）に示す断面図を用いて説明した工程については第１のシリコン窒化膜１０４を堆積する工程以降）を繰り返すことにより、所望の多層配線構造を形成する。
以上に説明したように、第１の実施形態によると、ビアホール１０６及び配線用溝１０７のそれぞれの底部及び側壁部に、相対的にバリア性の高い非晶質構造を一部含んだ第２のバリアメタル１０８を形成することが可能になる。このため、バリア性が高まり、銅の拡散を防止できる。また、第２のバリアメタル１０８は単層であるため積層構造のバリアメタルよりも薄膜化（１０ｎｍ以下）の制御も容易にできる。
なお、第１の実施形態において、第２のバリアメタル１０８の材料として、ルテニウムを用いたが、これに代えて、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金、又はそれらの合金などを用いてもよい。
また、第１の実施形態において、第１の配線１０３、銅シード層１０９又は銅めっき層１１０の材料として純銅を用いたが、これに代えて、銅合金を用いてもよい。
また、第１の実施形態において、第１のバリアメタル１０２としてルテニウム膜を用いたが、これに代えて、タンタル膜又は窒化タンタル膜などを用いてもよい。
また、第１の実施形態において、第１の絶縁膜１０１又は第２の絶縁膜１０５として二酸化珪素膜、塗布膜、又は炭素を含む誘電率の低い膜などを用いてもよい。
また、第１の実施形態において、ビアホール１０６と配線用溝１０７とを同時に導電膜により埋め込むデュアルダマシン法を用いたが、これに代えて、ビアホール１０６と配線用溝１０７とを別々に形成すると共に別々に導電膜を埋め込んでもよい。
また、第１の実施形態において、配線用銅膜１１１形成時の熱処理を、窒素雰囲気中において行うことにより、相対的にバリア性の高い非晶質構造を一部含んだ第２のバリアメタル１０８の結晶化を抑制することができ、バリア性を高めるのにより効果的である。
また、第１の実施形態において、第２のバリアメタル１０８成膜後にイオン注入により窒素を添加する方法を用いてもよい。
（第２の実施形態）
図４（ａ）〜（ｅ）、図２、図３を参照しながら、本発明の第２の実施形態について説明する。図４（ａ）〜（ｅ）は、本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
まず、図４（ａ）に示すように、半導体基板４００上の第１の絶縁膜４０１の溝の中に例えば相対的にバリア性の高い非晶質構造を一部含んだルテニウム膜からなる第１のバリアメタル４０２と例えば多結晶ルテニウム膜からなる第２のバリアメタル４０３を介して例えば銅膜からなる第１の配線４０４を埋め込む。その後、半導体基板４００の上に第１のシリコン窒化膜４０５、第２の絶縁膜４０６を順次堆積した後、第１のシリコン窒化膜４０５、及び第２の絶縁膜４０６に、第１の配線４０４までに達するビアホール４０７と配線用溝４０８を形成する。このとき、第１のバリアメタル４０２、第２のバリアメタル４０３又は第１のシリコン窒化膜４０５は、第２の絶縁膜４０６を堆積するときの４００℃程度の熱処理（例えばプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ:化学的気相成長）法など）により、第１の配線４０４を構成する銅原子が第１の絶縁膜４０１又は第２の絶縁膜４０６などの内部に拡散する事態を防止する。すなわち、第１のバリアメタル４０２、第２のバリアメタル４０３、又は第１のシリコン窒化膜４０５は、銅原子の拡散に対するバリア性を有している。
次に、図４（ｂ）に示すように、例えばスパッタ法により半導体基板４００の上に膜厚５ｎｍのルテニウム又はルテニウム合金からなる単層の第３のバリアメタル４０９を堆積する。このとき、スパッタのターゲットをルテニウムとし、スパッタ時の雰囲気に窒素を含める。
具体的には、上記第１の実施形態において図２及び図３を用いて説明したように、スパッタ時の窒素分圧を５０％以上にすることにより、バリア性の高い非晶質構造を含んだバリアメタルを形成することができる。ただし、非晶質構造を含んだ膜を形成することができれば、第３のバリアメタル４０９内に含まれる物質は、窒素に限定されることはない。
また、第１の実施形態で説明したように、非晶質構造を一部に含んでいる単層の第３のバリアメタル４０９の窒素濃度は、２％〜１０％であることが好ましく、さらに、４〜１０％であることがより好ましい。
その後、スパッタ法により膜厚５ｎｍのルテニウムからなる第４のバリアメタル４１０を堆積する。このときスパッタのターゲットをルテニウムとし、スパッタ時の窒素分圧を第３のバリアメタル４０９堆積時よりも下げる。
さらに、例えばスパッタ法により第４のバリアメタル４１０上に膜厚３０ｎｍの銅膜からなる銅シード層４１１を堆積する。これによりビアホール４０７及び配線用溝４０８のそれぞれの底部及び側壁部が第３のバリアメタル４０９、第４のバリアメタル４１０、及び銅シード層４１１により覆われる。
その後、図４（ｃ）に示すように、電解めっき法により銅シード層４１１上に膜厚３００ｎｍの銅めっき層４１２を、ビアホール４０７及び配線用溝４０８のそれぞれが埋まるように成長させる。
次に、半導体基板４００をめっき装置から取り出した後、銅めっき層４１２の結晶粒を成長させるために銅めっき層４１２に対して熱処理（例えば１００℃程度の温度下で２時間程度）を行う。これにより、図４（ｄ）に示すように、銅シード層４１１と銅めっき層４１２とが一体化して配線用銅膜４１３が形成される。なお、銅めっき層４１２に対して前述の熱処理を行う代わりに、半導体基板４００を室温下で２日間程度放置しておいてもよい。
次に、図４（ｅ）に示すように、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機械的研磨）法を用いて、配線用溝４０８の外側の第３のバリアメタル４０９、第４のバリアメタル４１０及び配線用銅膜４１３を除去して、配線用銅膜４１３からなるビア４１４及び第２の配線４１５を形成する。これにより、ビア４１４を介して、第１の配線４０４と第２の配線４１５とが接続される。
その後、図示は省略しているが、必要に応じて、図４（ａ）〜（ｅ）に示す断面図を用いて説明した工程（ただし、図４（ａ）に示す断面図を用いて説明した工程については第１のシリコン窒化膜４０５を堆積する工程以降）を繰り返すことにより、所望の多層配線構造を形成する。
以上に説明したように、第２の実施形態によると、ビアホール４０７及び配線用溝４０８のそれぞれの底部及び壁面に、相対的にバリア性の高い非晶質構造を一部含んだ第３のバリアメタル４０９を形成することが可能になる。このため、バリア性が高まり、銅の拡散を防止できる。また、第３のバリアメタル４０９と第４のバリアメタル４１０の材料を同種金属又は同種の合金にした場合、同一チャンバーでの堆積も可能となる。
なお、第２の実施形態において、第３のバリアメタル４０９及び第４のバリアメタル４１０の材料として、ルテニウムを用いたが、これに代えて、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金、又はそれらの合金などを用いてもよい。
また、第２の実施形態において、第１の配線４０４、銅シード層４１１又は銅めっき層４１２の材料として純銅を用いたが、これに代えて、銅合金を用いてもよい。
また、第２の実施形態において、第１のバリアメタル４０２及び第２のバリアメタル４０３としてそれぞれ非晶質ルテニウム膜及び多結晶ルテニウム膜を用いたが、これに代えて、タンタル膜、又は窒化タンタル膜などを用いてもよい。
また、第２の実施形態において、第１の絶縁膜４０１又は第２の絶縁膜４０６として二酸化珪素膜、塗布膜、又は炭素を含む誘電率の低い膜などを用いてもよい。
また、第２の実施形態において、ビアホール４０７と配線用溝４０８とを同時に導電膜により埋め込むデュアルダマシン法を用いたが、これに代えて、ビアホール４０７と配線用溝４０８とを別々に形成すると共に別々に導電膜を埋め込んでもよい。
また、第２の実施形態において、配線用銅膜４１３形成時の熱処理を、窒素雰囲気中において行うことにより、相対的にバリア性の高い非晶質構造を一部含んだ第３のバリアメタル４０９の結晶化を抑制することができ、バリア性を高めるのにより効果的である。
また、第２の実施形態において、第３のバリアメタル成膜後にイオン注入により窒素を添加する方法を用いてもよい。
（第３の実施形態）
図５（ａ）〜（ｅ）、図２、図３を参照しながら、本発明の第３の実施形態について説明する。図５（ａ）〜（ｅ）は、本発明の第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
まず、図５（ａ）に示すように、半導体基板５００上の第１の絶縁膜５０１の溝の中に例えば、窒素雰囲気中で窒素分圧を段階的に減らしながら、スパッタ法により、第１の絶縁膜５０１から第１の配線５０３にかけて相対的にバリア性の高い非晶質構造を一部含んだ層から段階的に非晶質度を減少させた第１のバリアメタル５０２を介して例えば銅膜からなる第１の配線５０３を埋め込む。その後、半導体基板５００の上に第１のシリコン窒化膜５０４及び第２の絶縁膜５０５を順次堆積した後、第１のシリコン窒化膜５０４及び第２の絶縁膜５０５に、第１の配線５０３までに達するビアホール５０６と配線用溝５０７を形成する。このとき、第１のバリアメタル５０２又は第１のシリコン窒化膜５０４は、第２の絶縁膜５０５を堆積するときの４００℃程度の熱処理（例えばプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ:化学的気相成長）法など）により、第１の配線５０３を構成する銅原子が第１の絶縁膜５０１又は第２の絶縁膜５０５などの内部に拡散する事態を防止する。すなわち、第１のバリアメタル５０２又は第１のシリコン窒化膜５０４は、銅原子の拡散に対するバリア性を有している。
次に、図５（ｂ）に示すように、例えばスパッタ法により半導体基板５００の上に膜厚１０ｎｍのルテニウムからなる単層の第２のバリアメタル５０８を堆積する。このとき、スパッタのターゲットをルテニウムとし、スパッタ時の雰囲気に窒素を含める。
具体的には、上記第１の実施形態において図２及び図３を用いて説明したように、スパッタ時の窒素分圧を５０％以上にすることにより、バリア性の高い非晶質構造を含んだバリアメタルを形成することができる。ただし、非晶質構造を含んだ膜を形成することができれば、第２のバリアメタル５０８内に含まれる物質は、窒素に限定されることはない。
そこで、このことより、第２のバリアメタル５０８堆積時の窒素分圧を制御し、段階的に減らす、例えば窒素分圧９０％で２秒堆積後、窒素分圧８０％で２秒堆積、その後窒素分圧６０％で２秒堆積することにより、相対的にバリア性が高くなる非晶質度が段階的に減少するように、すなわち、相対的にバリア性の高い非晶質構造を一部含んだ層から段階的に非晶質度を減少させた第２のバリアメタル５０８が形成できる。また、第１の実施形態と同様に、非晶質構造を一部に含んでいる第２のバリアメタル５０８の窒素濃度は、２％〜１０％であることが好ましく、さらには、４〜１０％であることがより好ましい。
その後、例えばスパッタ法により第２のバリアメタル５０８上に膜厚３０ｎｍの銅膜からなる銅シード層５０９を堆積する。これによりビアホール５０６及び配線用溝５０７のそれぞれの底部及び壁面が第２のバリアメタル５０８及び銅シード層５０９により覆われる。
その後、図５（ｃ）に示すように、電解めっき法により銅シード層５０９上に膜厚３００ｎｍの銅めっき層５１０を、ビアホール５０６及び配線用溝５０７のそれぞれが埋まるように成長させる。
次に、半導体基板５００をめっき装置から取り出した後、銅めっき層５１０の結晶粒を成長させるために銅めっき層５１０に対して熱処理（例えば１００℃程度の温度下で２時間程度）を行う。これにより、図５（ｄ）に示すように、銅シード層５０９と銅めっき層５１０とが一体化して配線用銅膜５１１が形成される。なお、銅めっき層５１０に対して前述の熱処理を行う代わりに、半導体基板５００を室温下で２日間程度放置しておいてもよい。
次に、図５（ｅ）に示すように、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機械的研磨）法を用いて、配線用溝５０７の外側の第２のバリアメタル５０８及び配線用銅膜５１１を除去して、配線用銅膜５１１からなるビア５１２及び第２の配線５１３を形成する。これにより、ビア５１２を介して、第１の配線５０３と第２の配線５１３とが接続される。
その後、図示は省略しているが、必要に応じて、図５（ａ）〜（ｅ）に示す断面図を用いて説明した工程（ただし、図５（ａ）に示す断面図を用いて説明した工程については第１のシリコン窒化膜５０４を堆積する工程以降）を繰り返すことにより、所望の多層配線構造を形成する。
以上に説明したように、第３の実施形態によると、ビアホール５０６及び配線用溝５０７のそれぞれの底部及び側壁部に、相対的にバリア性の高い非晶質構造を一部含んだ層から段階的に非晶質度を減少させた第２のバリアメタル５０８を形成することが可能になる。このため、バリア性が高まり、銅の拡散を防止できる。また、第２のバリアメタル５０８は、同一チャンバーでの窒素ガス量の制御により堆積できるため、薄膜化（１０ｎｍ以下）の制御も容易にできる。
なお、第３の実施形態において、第２のバリアメタル５０８の材料として、ルテニウムを用いたが、これに代えて、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金、又はそれらの合金などを用いてもよい。
また、第３の実施形態において、第１の配線５０３、銅シード層５０９又は銅めっき層５１０の材料として純銅を用いたが、これに代えて、銅合金を用いてもよい。
また、第３の実施形態において、第１のバリアメタル５０２としてルテニウム膜を用いたが、これに代えて、タンタル膜、又は窒化タンタル膜などを用いてもよい。
また、第３の実施形態において、第１の絶縁膜５０１、又は第２の絶縁膜５０５として二酸化珪素膜、塗布膜、又は炭素を含む誘電率の低い膜などを用いてもよい。
また、第３の実施形態において、ビアホール５０６と配線用溝５０７とを同時に導電膜により埋め込むデュアルダマシン法を用いたが、これに代えて、ビアホール５０６と配線用溝５０７とを別々に形成すると共に別々に導電膜を埋め込んでもよい。
また、第３の実施形態において、配線用銅膜５１１形成時の熱処理を、窒素雰囲気中において行うことにより、非晶質構造の第２のバリアメタル５０８の結晶化を抑制することができ、バリア性を高めるのにより効果的である。
また、第３の実施形態において、第２のバリアメタル成膜後にイオン注入により窒素を添加する方法を用いてもよい。
（第４の実施形態）
図６（ａ）〜（ｅ）を参照しながら、本発明の第４の実施形態について説明する。図６（ａ）〜（ｅ）は、本発明の第４の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
まず、図６（ａ）に示すように、半導体基板６００上の第１の絶縁膜６０１の溝の中に例えば多結晶ルテニウム膜、相対的にバリア性の高い非晶質構造を一部含んだルテニウム膜、そして多結晶ルテニウム膜からなる第１のバリアメタル層６０２を介して例えば銅膜からなる第１の配線６０３を埋め込む。その後、半導体基板６００の上に第１のシリコン窒化膜６０４、第２の絶縁膜６０５を順次堆積した後、第１のシリコン窒化膜６０４及び第２の絶縁膜６０５に、第１の配線６０３までに達するビアホール６０６と配線用溝６０７を形成する。このとき、第１の積層バリアメタル６０２又は第１のシリコン窒化膜６０４は、第２の絶縁膜６０５を堆積するときの４００℃程度の熱処理（例えばプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ:化学的気相成長）法など）により、第１の配線６０３を構成する銅原子が第１の絶縁膜６０１又は第２の絶縁膜６０５などの内部に拡散する事態を防止する。すなわち、第１のバリアメタル層６０２又は第１のシリコン窒化膜６０４は、銅原子の拡散に対するバリア性を有している。
次に、図６（ｂ）に示すように、例えばスパッタ法により半導体基板６００の上に膜厚３ｎｍのルテニウムからなる第２のバリアメタル６０８を堆積する。このとき、スパッタのターゲットをルテニウムとする。
その後、スパッタ法により膜厚３ｎｍのルテニウムからなる単層の第３のバリアメタル６０９を堆積する。このとき、スパッタのターゲットをルテニウムとし、スパッタ時の雰囲気に窒素を含める。具体的には、上記第１の実施形態において図２及び図３を用いて説明したように、スパッタ時の窒素分圧を５０％以上にすることにより、バリア性の高い非晶質構造を含んだバリアメタルを形成することができる。ただし、非晶質構造を含んだ膜を形成することができれば、第３のバリアメタル６０９内に含まれる物質は、窒素に限定されることはない。また、第１の実施形態と同様に、非晶質構造を一部に含んでいる単層の第３のバリアメタル６０９の窒素濃度は、２％〜１０％であることが好ましく、さらには、４〜１０％であることがより好ましい。
さらに、スパッタ法により膜厚３ｎｍのルテニウムからなる第４のバリアメタル６１０を堆積する。このとき、スパッタのターゲットをルテニウムとする。
その後、例えばスパッタ法により第４のバリアメタル６１０上に膜厚３０ｎｍの銅膜からなる銅シード層６１１を堆積する。これによりビアホール６０６及び配線用溝６０７のそれぞれの底部及び側壁部が第２のバリアメタル６０８、第３のバリアメタル６０９、第４のバリアメタル６１０及び銅シード層６１１により覆われる。
その後、図６（ｃ）に示すように、電解めっき法により銅シード層６１１上に膜厚３００ｎｍの銅めっき層６１２を、ビアホール６０６及び配線用溝６０７のそれぞれが埋まるように成長させる。
次に、半導体基板６００をめっき装置から取り出した後、銅めっき層６１２の結晶粒を成長させるために銅めっき層６１２に対して熱処理（例えば１００℃程度の温度下で２時間程度）を行う。これにより、図６（ｄ）に示すように、銅シード層６１１と銅めっき層６１２とが一体化して配線用銅膜６１３が形成される。なお、銅めっき層６１２に対して前述の熱処理を行う代わりに、半導体基板６００を室温下で２日間程度放置しておいてもよい。
次に、図６（ｅ）に示すように、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機械的研磨）法を用いて、配線用溝６０７の外側の第２のバリアメタル６０８、第３のバリアメタル６０９、第４のバリアメタル６１０及び配線用銅膜６１３を除去して、配線用銅膜６１３からなるビア６１４及び第２の配線６１５を形成する。これにより、ビア６１４を介して、第１の配線６０３と第２の配線６１５とが接続される。
その後、図示は省略しているが、必要に応じて、図６（ａ）〜（ｅ）に示す断面図を用いて説明した工程（ただし、図６（ａ）に示す断面図を用いて説明した工程については第１のシリコン窒化膜６０４を堆積する工程以降）を繰り返すことにより、所望の多層配線構造を形成する。
以上に説明したように、第４の実施形態によると、ビアホール６０６及び配線用溝６０７のそれぞれの底部及び側壁部に、相対的にバリア性の高い非晶質構造を一部含んだ第３のバリアメタル６０９を形成することが可能になる。このため、バリア性が高まり、銅の拡散を防止できる。また、ビアホール６０６の底部において第１の配線６０３上に第２のバリアメタル６０８を形成することにより、ビアホール６０６と第１の配線６０３との接続部において非晶質構造を一部含んだ層と銅との界面が発生することがなくなる。これは、白金族元素及び白金族元素の合金の多結晶構造からなる層は非晶質構造を一部に含んだ層に比べて活性化エネルギーが高いため、信頼性を高めることが可能になる。さらに、第２のバリアメタル６０８、第３のバリアメタル６０９、そして第４のバリアメタル６１０の材料を同種の金属又は同種の合金にした場合、同一チャンバーでの堆積も可能になる。
なお、第４の実施形態において、第２のバリアメタル６０８、第３のバリアメタル６０９、及び第４のバリアメタル６１０の材料として、ルテニウムを用いたが、これに代えて、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金、又はそれらの合金などを用いてもよい。
また、第４の実施形態において、第１の配線６０３、銅シード層６１１又は銅めっき層６１２の材料として純銅を用いたが、これに代えて、銅合金を用いてもよい。
また、第４の実施形態において、第１のバリアメタル層６０２として積層ルテニウム膜を用いたが、これに代えて、タンタル膜、又は窒化タンタル膜などを用いてもよい。
また、第４の実施形態において、第１の絶縁膜６０１又は第２の絶縁膜６０５として二酸化珪素膜、塗布膜、又は炭素を含む誘電率の低い膜などを用いてもよい。
また、第４の実施形態において、ビアホール６０６と配線用溝６０７とを同時に導電膜により埋め込むデュアルダマシン法を用いたが、これに代えて、ビアホール６０６と配線用溝６０７とを別々に形成すると共に別々に導電膜を埋め込んでもよい。
また、第４の実施形態において、配線用銅膜６１３形成時の熱処理を、窒素雰囲気中において行うことにより、相対的にバリア性の高い非晶質構造を一部含んだ第３のバリアメタル６０９の結晶化を抑制することができ、バリア性を高めるのにより効果的である。
また、第４の実施形態において、スパッタ時の雰囲気に窒素を含めるのではなく、窒素を含有しない第３のバリアメタル６０９成膜後にイオン注入により窒素を添加する方法をもちいてもよい。このようにしても、第３のバリアメタル６０９に窒素を含有させることができ、窒素を含有しないバリアメタル膜と比較して、相対的にバリア性の高い非晶質構造を含んだバリアメタル膜を形成することができる。ただし、非晶質構造を含んだ膜を形成することができれば、第３のバリアメタル６０９内に注入する物質は、窒素に限定されることはない。
また、第４の実施形態において、バリアメタル層をスパッタ法により、同一チャンバー内で窒素流量を制御しながら堆積することにより、１チャンバーでの処理が可能となり、コストの低下又は処理能力の向上が可能になる。さらに、バリアメタル層の薄膜化に対する制御性も高まる。
（第５の実施形態）
図７（ａ）〜（ｅ）を参照しながら、本発明の第５の実施形態について説明する。図７（ａ）〜（ｅ）は、本発明の第５の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
まず、図７（ａ）に示すように、半導体基板７００上の第１の絶縁膜７０１中の溝に、第１の絶縁膜７０１から第１の配線７０３の方向に向かって、第１の多結晶構造を持つ層、多結晶構造を持つ層から非晶質度が段階的に増加している層、相対的にバリア性の高い非晶質構造を含んだ層、相対的にバリア性の高い非晶質構造を一部含んだ層から段階的に非晶質度が減少している層、第２の多結晶構造を持つ層の順にそれぞれの層を有してなる第１のバリアメタル層７０２を形成する。第１のバリアメタル層７０２を形成する方法としては、ターゲットをルテニウムとしてスパッタ法により、第１の多結晶構造を持つ層を形成する。次に、スパッタ時の雰囲気に窒素を含め、雰囲気中の窒素分圧を段階的に増やしながら、多結晶構造を持つ層から非晶質度が段階的に増加している層を形成する。その結果、最終的に、多結晶構造を持つ層と比較して相対的にバリア性の高い非晶質度を含んだ層が形成される。次に、雰囲気中の窒素分圧を段階的減らしながら、相対的にバリア性の高い非晶質構造を一部含んだ層から段階的に非晶質度が減少している層を形成する。非晶質度が減少した結果、第２の多結晶構造を持つ層が形成されることとなる。以上のようにして、第１のバリアメタル層７０２が形成される。
次に、第１のバリアメタル層７０２を介して例えば銅膜からなる第１の配線７０３を、第１の絶縁膜７０１中の溝に埋め込む。その後、半導体基板７００の上に第１のシリコン窒化膜７０４、第２の絶縁膜７０５を順次堆積した後、第１のシリコン窒化膜７０４及び第２の絶縁膜７０５に、第１の配線７０３までに達するビアホール７０６と配線用溝７０７を形成する。このとき、第１のバリアメタル７０２又は第１のシリコン窒化膜７０４は、第２の絶縁膜７０５を堆積するときの４００℃程度の熱処理（例えばプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ:化学的気相成長）法など）により、第１の配線７０３を構成する銅原子が第１の絶縁膜７０１又は第２の絶縁膜７０５などの内部に拡散する事態を防止する。すなわち、第１のバリアメタル７０２又は第１のシリコン窒化膜７０４は、銅原子の拡散に対するバリア性を有している。
次に、図７（ｂ）に示すように、例えばスパッタ法により半導体基板７００の上に膜厚１０ｎｍのルテニウム又はルテニウム合金からなる単層の第２のバリアメタル層７０８を堆積する。このとき、スパッタのターゲットをルテニウムとし、スパッタ時の雰囲気に窒素を含める。具体的には、上記第１の実施形態において図２及び図３を用いて説明したように、スパッタ時の窒素分圧を５０％以上にすることにより、バリア性の高い非晶質構造を含んだバリアメタルを形成することができる。ただし、非晶質構造を含んだ膜を形成することができれば、第２のバリアメタル７０８内に含まれる物質は、窒素に限定されることはない。
本実施形態では、窒素分圧を段階的に制御して、多結晶構造を持つ非晶質度から段階的に増加して相対的にバリア性が高くなる非晶質度に変化すると共に、相対的にバリア性が高くなる非晶質度から段階的に減少して第２の多結晶構造を持つ非晶質度へ変化するように、第３のバリアメタル７０９を形成する。すなわち、例えば窒素分圧０％で３秒堆積することによって、第１の多結晶構造を持つ層を形成する。その後、３秒間に窒素分圧が９０％になるまで、窒素分圧を段階的に増やしながら、多結晶構造を持つ層から非晶質度が段階的に増加している層を形成する。その結果、最終的に多結晶構造を持つ層と比較して相対的にバリア性の高い非晶構造を含んだ層が形成される。次に、３秒間に窒素分圧が０％になるまで、窒素分圧を段階的に減らしながら、相対的にバリア性の高い非晶構造を含んだ層から段階的に非晶質度が減少している層を形成する。非晶質度が減少した結果、第２の多結晶構造を持つ層が形成されることとなる。以上のような工程を経て、単層の第２のバリアメタル７０８が形成できる。ここで、バリアメタル膜に含まれる窒素分圧を段階的に制御することによって、窒素を含まないバリアメタル膜よりも、相対的にバリア性の高い非晶質構造を含んだ膜を形成することができる。ただし、非晶質構造を含んだ膜を形成することができれば、バリアメタル膜内に含まれる物質は、窒素に限定されることはない。また、第１の実施形態と同様に、非晶質構造を一部に含んでいる第２のバリアメタル７０８の窒素濃度は、２％〜１０％であることが好ましく、さらには、４〜１０％であることがより好ましい。
その後、例えばスパッタ法により第２のバリアメタル７０８上に膜厚３０ｎｍの銅膜からなる銅シード層７０９を堆積する。これによりビアホール７０６及び配線用溝７０７のそれぞれの底部及び側壁部が第２のバリアメタル層７０８及び銅シード層７０９により覆われる。
その後、図７（ｃ）に示すように、電解めっき法により銅シード層７０９上に膜厚３００ｎｍの銅めっき層７１０を、ビアホール７０６及び配線用溝７０７のそれぞれが埋まるように成長させる。
次に、半導体基板７００をめっき装置から取り出した後、銅めっき層７１０の結晶粒を成長させるために銅めっき層７１０に対して熱処理（例えば１００℃程度の温度下で２時間程度）を行う。これにより、図７（ｄ）に示すように、銅シード層７０９と銅めっき層７１０とが一体化して配線用銅膜７１１が形成される。なお、銅めっき層７１０に対して前述の熱処理を行う代わりに、半導体基板７００を室温下で２日間程度放置しておいてもよい。
次に、図７（ｅ）に示すように、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機械的研磨）法を用いて、配線用溝７０７の外側の第２のバリアメタル層７０８及び配線用銅膜７１１を除去して、配線用銅膜７１１からなるビア７１２及び第２の配線７１３を形成する。これにより、ビア７１２を介して、第１の配線７０３と第２の配線７１３とが接続される。
その後、図示は省略しているが、必要に応じて、図７（ａ）〜（ｅ）に示す断面図を用いて説明した工程（ただし、図７（ａ）に示す断面図を用いて説明した工程については第１のシリコン窒化膜７０４を堆積する工程以降）を繰り返すことにより、所望の多層配線構造を形成する。
以上に説明したように、第５の実施形態によると、ビアホール７０６及び配線用溝７０７のそれぞれの底部及び壁面に、相対的にバリア性の高い非晶質構造を一部含んだ第２のバリアメタル層７０８を形成することが可能になる。このため、バリア性が高まり、銅の拡散を防止できる。また、ビアホール７０６の底部において第１の配線７０３上に第２のバリアメタル層７０８を形成することにより、ビアホール７０６と第１の配線７０３との接続部において非晶質構造を一部含んだ層と銅との界面が発生することがなくなる。これは、白金族元素及び白金族元素の合金の多結晶構造からなる層は非晶質構造を一部に含んだ層に比べて活性化エネルギーが高いため、信頼性を高めることが可能になる。
なお、第５の実施形態において、第２のバリアメタル層７０８の材料として、ルテニウムを用いたが、これに代えて、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金、又はそれらの合金などを用いてもよい。
また、第５の実施形態において、第１の配線７０３、銅シード層７０９又は銅めっき層７１０の材料として純銅を用いたが、これに代えて、銅合金を用いてもよい。
また、第５の実施形態において、第１のバリアメタル層７０２としてルテニウム膜を用いたが、これに代えて、タンタル膜、又は窒化タンタル膜などを用いてもよい。
また、第５の実施形態において、第１の絶縁膜７０１又は第２の絶縁膜７０５として二酸化珪素膜、塗布膜、又は炭素を含む誘電率の低い膜などを用いてもよい。
また、第５の実施形態において、ビアホール７０６と配線用溝７０７とを同時に導電膜により埋め込むデュアルダマシン法を用いたが、これに代えて、ビアホール７０６と配線用溝７０７とを別々に形成すると共に別々に導電膜を埋め込んでもよい。
また、第５の実施形態において、配線用銅膜７１１形成時の熱処理を、窒素雰囲気中において行うことにより、相対的にバリア性の高い非晶質構造を一部含んだ第２のバリアメタル層７０８の結晶化を抑制することができ、バリア性を高めるのにより効果的である。
また、第５の実施形態において、バリアメタル層をスパッタ法により、同一チャンバー内で窒素流量を制御しながら堆積することにより、１チャンバーでの処理が可能となり、コストの低下又は処理能力の向上が可能になる。さらに、バリアメタル層の薄膜化に対する制御性も高まる。
本発明に係る半導体装置及びその製造方法は、高バリア性をもつ白金族元素の非晶質バリアメタルを有し、銅配線又は銅合金配線を有する半導体装置等として有用である。
１００ 半導体基板
１０１ 第１の絶縁膜
１０２ 第１のバリアメタル
１０３ 第１の配線
１０４ 第１のシリコン窒化膜
１０５ 第２の絶縁膜
１０６ ビアホール
１０７ 配線用溝
１０８ 第２のバリアメタル
１０９ 銅シード層
１１０ 銅めっき層
１１１ 配線用銅膜
１１２ ビア
１１３ 第２の配線
４００ 半導体基板
４０１ 第１の絶縁膜
４０２ 第１のバリアメタル
４０３ 第２のバリアメタル
４０４ 第１の配線
４０５ 第１のシリコン窒化膜
４０６ 第２の絶縁膜
４０７ ビアホール
４０８ 配線用溝
４０９ 第３のバリアメタル
４１０ 第４のバリアメタル
４１１ 銅シード層
４１２ 銅めっき層
４１３ 配線用銅膜
４１４ ビア
４１５ 第２の配線
５００ 半導体基板
５０１ 第１の絶縁膜
５０２ 第１のバリアメタル
５０３ 第１の配線
５０４ 第１のシリコン窒化膜
５０５ 第２の絶縁膜
５０６ ビアホール
５０７ 配線用溝
５０８ 第２のバリアメタル
５０９ 銅シード層
５１０ 銅めっき層
５１１ 配線用銅膜
５１２ ビア
５１３ 第２の配線
６００ 半導体基板
６０１ 第１の絶縁膜
６０２ 第１のバリアメタル
６０３ 第１の配線
６０４ 第１のシリコン窒化膜
６０５ 第２の絶縁膜
６０６ ビアホール
６０７ 配線用溝
６０８ 第２のバリアメタル
６０９ 第３のバリアメタル
６１０ 第４のバリアメタル
６１１ 銅シード層
６１３ 銅めっき層
６１４ ビア
６１５ 第２の配線
７００ 半導体基板
７０１ 第１の絶縁膜
７０２ 第１のバリアメタル
７０３ 第１の配線
７０４ 第１のシリコン窒化膜
７０５ 第２の絶縁膜
７０６ ビアホール
７０７ 配線用溝
７０８ 第２のバリアメタル
７０９ 銅シード層
７１０ 銅めっき層
７１１ 配線用銅膜
７１２ ビア
７１３ 第２の配線
８００ 半導体基板
８０１ 第１の絶縁膜
８０２ 第１のバリアメタル
８０３ 第１の配線
８０４ 第１のシリコン窒化膜
８０５ 第２の絶縁膜
８０６ ビアホール
８０７ 配線用溝
８０８ 第２のバリアメタル
８０９ 銅シード層
８１０ 銅めっき層
８１１ 配線用銅膜
８１２ ビア
８１３ 第２の配線

Claims (16)

  1. 半導体基板上に形成された絶縁膜と、
    前記絶縁膜中に形成され、銅又は銅合金からなる埋め込み配線とを備え、
    前記絶縁膜と前記埋め込み配線との間に、白金族元素、又は白金族元素の合金からなるバリアメタル層を有しており、
    前記バリアメタル層は、相対的にバリア性が高くなる非晶質度を有する非晶質構造を一部に含んでいることを特徴とする半導体装置。
  2. 前記バリアメタル層は、単層からなることを特徴とする請求項１に記載の半導体装置。
  3. 前記バリアメタル層は、積層からなり、前記非晶質構造を一部に含む層と多結晶構造の層とを有していることを特徴とする請求項１に記載の半導体装置。
  4. （第２の実施形態の積層順の特定）
    前記絶縁膜から前記埋め込み配線の方向に向かって、前記非晶質構造を一部に含む層及び前記多結晶構造の層が順に積層されていることを特徴とする請求項３に記載の半導体装置。
  5. 前記バリアメタル層は、前記絶縁膜から前記埋め込み配線の方向に向かって、前記相対的にバリア性が高くなる非晶質度が段階的に減少するように構成されていることを特徴とする請求項１に記載の半導体装置。
  6. 前記バリアメタル層は、前記絶縁膜から前記埋め込み配線の方向に向かって、第１の多結晶構造の層、前記非晶質構造を一部に含む層、及び第２の多結晶構造の層を順に有していることを特徴とする請求項１に記載の半導体装置。
  7. 前記バリアメタル層は、前記絶縁膜から前記埋め込み配線の方向に向かって、第１の多結晶構造を持つ非晶質度から段階的に増加して前記相対的にバリア性が高くなる非晶質度に変化すると共に、前記相対的にバリア性が高くなる非晶質度から段階的に減少して第２の多結晶構造を持つ非晶質度へ変化するように構成されていることを特徴とする請求項１に記載の半導体装置。
  8. 前記白金族元素は、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、又は白金であることを特徴とする請求項１〜７のうちのいずれか１項に記載の半導体装置。
  9. 半導体基板上の絶縁膜に凹部を形成する工程（ａ）と、
    前記凹部に、白金族元素、又は白金族元素の合金からなるバリアメタル層を堆積する工程（ｂ）と、
    前記バリアメタル層の上に、銅又は銅合金からなる第１の導電膜を順次堆積する工程（ｃ）と、
    前記第１の導電膜上に、前記凹部が完全に埋まるように銅又は銅合金からなる第２の導電膜を成長させる工程（ｄ）と、
    前記第１の導電膜と前記第２の導電膜とを一体化して第３の導電膜を形成することにより、前記第３の導電膜からなる埋め込み配線を形成する工程（ｅ）とを備え、
    前記バリアメタル層は、相対的にバリア性が高くなる非晶質度を有する非晶質構造を一部に含んでいることを特徴とする半導体装置の製造方法。
  10. 前記工程（ｂ）は、
    前記凹部に、前記バリアメタル層を構成し、白金族元素、又は白金族元素の合金からなる第１のバリアメタル層を堆積する工程（ｂ１）と、
    前記第１のバリアメタル層の上に、前記バリアメタル層を構成し、白金族元素、又は白金族元素の合金からなる第２のバリアメタル層を堆積する工程（ｂ２）とを有し、
    前記第１のバリアメタル層は、前記相対的にバリア性が高くなる非晶質度を有する非晶質構造を一部に含んでおり、
    前記第２のバリアメタル層は、多結晶構造を有することを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記工程（ｂ）は、
    前記凹部に、前記バリアメタル層を構成し、白金族元素、又は白金族元素の合金からなる第１のバリアメタル層を堆積する工程（ｂ１）と、
    前記第１のバリアメタル層の上に、前記バリアメタル層を構成し、白金族元素、又は白金族元素の合金からなる第２のバリアメタル層を堆積する工程（ｂ２）と、
    前記第２のバリアメタル層の上に、前記バリアメタル層を構成し、白金族元素、又は白金族元素の合金からなる第３のバリアメタル層を堆積する工程（ｂ３）とを有し、
    前記第２のバリアメタル層は、前記相対的にバリア性が高くなる非晶質度を有する非晶質構造を一部に含んでおり、
    前記第１のバリアメタル層と前記第３のバリアメタル層とは、多結晶構造を有する請求項９に記載の半導体装置の製造方法。
  12. 前記工程（ｂ）は、前記絶縁膜から前記埋め込み配線の方向に向かって、前記相対的にバリア性が高くなる非晶質度が段階的に減少するように、前記バリアメタル膜を形成する工程を含むことを特徴とする請求項９に記載の半導体装置の製造方法。
  13. 前記工程（ｂ）は、 前記絶縁膜から前記埋め込み配線の方向に向かって、第１の多結晶構造を持つ非晶質度から段階的に増加して前記相対的にバリア性が高くなる非晶質度に変化すると共に、前記相対的にバリア性が高くなる非晶質度から段階的に減少して第２の多結晶構造を持つ非晶質度へ変化するように、前記バリアメタル膜を形成する工程を含むことを特徴とする請求項９に記載の半導体装置の製造方法。
  14. 前記白金族元素は、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、又は白金であることを特徴とする請求項９〜１３のうちのいずれか１項に記載の半導体製造装置の製造方法。
  15. 前記工程（ｅ）は、窒素雰囲気中において熱処理する工程を含むことを特徴とする請求項９〜１４のうちのいずれか１項に記載の半導体装置の製造方法。
  16. 前記工程（ｂ）は、スパッタ法を用いて、同一チャンバー内で窒素流量を制御しながら行われることを特徴とする請求項９〜１５のいずれか１項に記載の半導体装置の製造方法。
JP2009519684A 2007-08-03 2008-07-29 半導体装置及びその製造方法 Withdrawn JP2010536159A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007202965 2007-08-03
PCT/JP2008/002019 WO2009019827A1 (en) 2007-08-03 2008-07-29 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2010536159A true JP2010536159A (ja) 2010-11-25
JP2010536159A5 JP2010536159A5 (ja) 2011-09-15

Family

ID=39869726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009519684A Withdrawn JP2010536159A (ja) 2007-08-03 2008-07-29 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US20100007022A1 (ja)
JP (1) JP2010536159A (ja)
WO (1) WO2009019827A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8806150B2 (en) 2011-03-28 2014-08-12 Hitachi, Ltd. Computer system and Fibre Channel migration method
US10796996B2 (en) * 2017-03-10 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same
CN109148356A (zh) * 2017-06-15 2019-01-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11322502B2 (en) * 2019-07-08 2022-05-03 Micron Technology, Inc. Apparatus including barrier materials within access line structures, and related methods and electronic systems

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3528665B2 (ja) * 1998-10-20 2004-05-17 セイコーエプソン株式会社 半導体装置の製造方法
JP2002075994A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6703307B2 (en) * 2001-11-26 2004-03-09 Advanced Micro Devices, Inc. Method of implantation after copper seed deposition
KR100805843B1 (ko) * 2001-12-28 2008-02-21 에이에스엠지니텍코리아 주식회사 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템
US20050206000A1 (en) * 2004-03-19 2005-09-22 Sanjeev Aggarwal Barrier for copper integrated circuits
US7453149B2 (en) * 2004-08-04 2008-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Composite barrier layer
US7446033B2 (en) * 2005-01-25 2008-11-04 Samung Electronics Co., Ltd. Method of forming a metal interconnection of a semiconductor device, and metal interconnection formed by such method
DE102005023122A1 (de) * 2005-05-19 2006-11-23 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Schichtstapel und Verfahren
US7550385B2 (en) * 2005-09-30 2009-06-23 Intel Corporation Amine-free deposition of metal-nitride films

Also Published As

Publication number Publication date
WO2009019827A1 (en) 2009-02-12
US20100007022A1 (en) 2010-01-14

Similar Documents

Publication Publication Date Title
US10056328B2 (en) Ruthenium metal feature fill for interconnects
US9343407B2 (en) Method to fabricate copper wiring structures and structures formed thereby
US8508018B2 (en) Barrier layers
US8420535B2 (en) Copper interconnection, method for forming copper interconnection structure, and semiconductor device
TWI374482B (ja)
WO2009101805A1 (ja) 半導体装置及びその製造方法
US8169077B2 (en) Dielectric interconnect structures and methods for forming the same
US9392690B2 (en) Method and structure to improve the conductivity of narrow copper filled vias
JP2009231497A (ja) 半導体装置及び半導体装置の製造方法
JP4634977B2 (ja) 半導体装置及び半導体装置の製造方法
JP2011216867A (ja) 薄膜の形成方法
JP4498391B2 (ja) 半導体装置の製造方法
TWI283444B (en) Method for manufacturing semiconductor device
JP2010536159A (ja) 半導体装置及びその製造方法
JP2006114917A (ja) 接着力に優れた多層薄膜を含む素子及びその製造方法
JP4370206B2 (ja) 半導体装置及びその製造方法
US8008774B2 (en) Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same
CN100530565C (zh) 半导体器件及其制造方法
WO2011033920A1 (ja) Ｃｕ配線の形成方法
JP2007258390A (ja) 半導体装置、および半導体装置の製造方法
JP2012169480A (ja) 半導体装置及びその製造方法
US20170194192A1 (en) Metal filling and planarization of recessed features
JP2008060415A (ja) 半導体装置
JP2005310880A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110728

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20111214