JP2010531738A - はんだ接合内の空隙の形成を阻止するための方法 - Google Patents
はんだ接合内の空隙の形成を阻止するための方法 Download PDFInfo
- Publication number
- JP2010531738A JP2010531738A JP2010514818A JP2010514818A JP2010531738A JP 2010531738 A JP2010531738 A JP 2010531738A JP 2010514818 A JP2010514818 A JP 2010514818A JP 2010514818 A JP2010514818 A JP 2010514818A JP 2010531738 A JP2010531738 A JP 2010531738A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- slit
- layer
- solder joint
- solder layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 191
- 238000000034 method Methods 0.000 title claims abstract description 28
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 26
- 239000011800 void material Substances 0.000 title claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 57
- 239000002184 metal Substances 0.000 claims abstract description 57
- 230000004907 flux Effects 0.000 claims abstract description 36
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- 238000007872 degassing Methods 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims description 26
- 238000002844 melting Methods 0.000 claims description 9
- 230000008018 melting Effects 0.000 claims description 9
- 238000001465 metallisation Methods 0.000 claims description 7
- 239000007789 gas Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 4
- 238000013021 overheating Methods 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910000497 Amalgam Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/19—Soldering, e.g. brazing, or unsoldering taking account of the properties of the materials to be soldered
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
- B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
- B23K20/023—Thermo-compression bonding
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
- B23K20/16—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating with interposition of special material to facilitate connection of the parts, e.g. material for absorbing or producing gas
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
- B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
- B23K35/0233—Sheets, foils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/033—Punching metal foil, e.g. solder foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0405—Solder foil, tape or wire
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1178—Means for venting or for letting gases escape
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
開示の一実施形態において、2つの金属面の間に形成されるはんだ接合内の空隙の形成を阻止するための本方法は、スリットはんだ層(214)を形成するために、はんだの層に少なくとも1本のスリット(218)を形成するステップ(410)と、2つの金属面の間に前記スリットはんだ層を配するステップ(440)と、前記はんだ接合を形成するために、前記スリットはんだ層を加熱するステップ(450)とを含み、前記少なくとも1つのスリットは、前記はんだ接合内の前記空隙の形成を阻止するための前記スリットはんだ層の脱気路を形成する。はんだ接合幅が重要である場合、本方法は、加熱(450)とともに外圧を加えるステップ(450)を含む。前記はんだ接合の形成中に生成されるフラックスガスを逃がす用意された脱出路を提供するために、前記脱気路が形成される。
Description
本発明は、一般に、金属面のボンディングの分野に係る。より詳細には、本発明は、金属面をボンディングするためのはんだ接合の形成の分野に係る。
はんだ接合は2つの金属材料を接合するために広く用いられており、導電性、低熱インピーダンスおよび機械耐性を備えた接合を与える。はんだ接合は、使用する特定の用途に応じて、例えば、広い温度範囲で安定な機械強度の高い接合を形成し、耐湿性を備え、低熱インピーダンスを与えることができる能力が利用されている。半導体デバイスの用途においては、はんだ接合は、ヒートスプレッダに能動デバイス(例えばマイクロプロセッサの半導体ダイ)を接合するために使用されうる。このように使用される場合、良好なはんだ接合性能のためには、低い熱インピーダンスと均一な熱の発散が重要となる。
金属面間にはんだ接合を形成するための従来法では、一般に、金属面にフラックスを配し、表面間にはんだ材料を配し、次にはんだ材料を加熱して、はんだ接合を形成することが行われる。従来法では、はんだを加熱するとガスを発生させるフラックスが、はんだ材料中に分散して「空隙」が形成されることがあり、この空隙は、例えば、はんだ接合の機械強度を低下させかねない。半導体デバイスの用途において更に問題となるのは、はんだ接合内の空隙が、実質的に局所的絶縁体として作用し、その結果、空隙の周辺の熱インピーダンスが急激に上昇することである。例えば、ヒートスプレッダに能動半導体デバイスを取り付けるために使用されるはんだ接合内に絶縁性の空隙が存在する結果、デバイスの過熱、損傷が発生し、最終的にはデバイスの故障につながることがある。このため、空隙は、はんだ接合の有効性を不利に低下させることがある。
はんだ接合内の空隙の形成を阻止するための方法を、特許請求の範囲により詳細に記載するように、図面の少なくとも1つに実質的に示すか、これに関連して説明するか、この両方を行う。
本発明は、はんだ接合内の空隙の形成を阻止するための方法を対象としている。以下の説明には、本発明の実施に関連する特定の情報が含まれる。当業者は、本発明を、本願で具体的に記載するものと異なる方法で実施することができることを認めるであろう。また、本発明を曖昧にすることのないよう、本発明の特定の詳細の一部は記載しない。本願に記載しない特定の詳細は、当業者の知識の範囲内にある。
本願の図面とその付随する詳細な説明は、単に本発明の例示的な実施形態のみを対象としている。簡潔を期するために、本発明の原理を使用する本発明のほかの実施形態は、本出願に特段に記載せず、本図面にも特段に示さない。
図1は、本発明の一実施形態による、はんだ接合による取り付けのために準備された2つの金属面の断面図を示す。図1の構造100は、金属面104を有する金属層102と、金属面108を有する金属層106とを示している。例えば、構造100に示すはんだ接合の組は、2層の金属のボンディング、または、半導体ダイに形成したバックメタライゼーション層にヒートスプレッダを接合することに対応しうる。金属層102と金属層106は任意のはんだ付け可能な金属を含み、これには、銅、アルミニウムおよび金が含まれるが、これらに限定されない。
また、構造100には、フラックス層110,112も存在する。フラックス層110は、金属面104と金属面108間にはんだ接合を形成する前に、金属面104から酸化膜を除去するために、金属層102に配されうる。フラックス層110は、当業界において公知の適したフラックスであれば、どのようなものを含んでもよく、例えば、軽(mild)フラックス、中(medium)フラックス、または活性フラックスと呼ばれるフラックスから選択することができる。同様に、フラックス層112は、適切なフラックスであれば、どのようなものを含んでもよく、金属面108から酸化層を最適に除去するように選択されうる。
図1に更に示すように、構造100は、スリットはんだ層114を形成するために、スリット118が形成されているはんだの層を有する。スリットはんだ層114は、形成する特定のはんだ接合の材料および環境に適したはんだであれば、どのようなものを含んでもよい。より詳細には、スリットはんだ層114は、インジウムなどの低融点はんだ、中融点はんだ、あるいは金などの高融点はんだを含むことができる。また、スリットはんだ層114は、例えばスズ−鉛はんだなど、電子部品を接合するために従来使用されている、どのようなはんだも含んでもよい。スリットはんだ層114は厚さ116を有し、この値は、特定の用途の要件に応じた値の範囲を取ることができる。例えば、スリットはんだ層114の厚さ116は、約12ミリメートルなどである。
図1のはんだ層114にあるスリット118は、はんだ接合を形成するためにスリットはんだ層114を加熱する際に、フラックス層110,112から出るガスを逃がす通路を提供するための脱気路を形成する。また、図1には、加熱中にスリットはんだ層114に任意選択で加えられうる外力を表す圧力の線120が示されている。加熱中に外圧120を加えることによって、最終的なはんだ接合幅が特定の用途の所望の仕様を満たすように、金属面104と金属面108間の距離であるはんだ接合幅122を制御することができる。
図2を参照すると、図2の構造200は、図1の線2−2におけるスリットはんだ層114の上破断図を示す。図2のスリットはんだ層214とスリット218は、図1のスリットはんだ層114とスリット118にそれぞれ対応している。スリットはんだ層214は、中央領域230とスリット218,224,226,223とを有する。図1の線2−2の位置から明らかなように、図2の構造200は、はんだ層114のほぼ中央でのスリットの切断面を示す。また、図1のスリットはんだ層114の断面図は、図2のスリットはんだ層214のスリット226,228における断面図に対応している。
図2の本発明の実施形態では、スリット218,224,226,228がスリットはんだ層214内に形成され、フラックスから出るガス用の排気口を提供するための脱気路を形成している。スリット218,224,226,228は、はんだ材料の適切な部分を除去するための、エッチングプロセスまたはほかの適切な方法を使用することによって形成することができる。スリットはんだ層214では、中央領域230にはスリットが形成されておらず、これにより、これ(スリットはんだ層214)を1つの層として取り扱えるようになる。別の実施形態では、本発明のスリットはんだ層は、スリットが4本より少なくても5本以上でも、あるいは、1本以上のスリットによって2以上の別個の部分に分割されてもよい。一実施形態では、スリットはんだ層に形成されているスリットは、共に星形の形状を形成しうる。このため、本発明によるスリットはんだ層に形成されうるスリットの本数および構成は多様であり、変更される。
図2に示すように、本発明において、酸化層を蒸発させて金属面から除去する際に生成されるガスの脱気路を提供するために、スリット(slid)はんだ層214にスリット218,224,226,228が形成される。構造200のスリット218,224,226,228によって形成される脱気路などの脱気路を形成することにより、はんだ接合(特に広い面積の金属面の間に形成されるはんだ接合)を形成する際の従来法の欠点であった、はんだ接合内の空隙の形成を阻止することができる。
はんだ接合の形成時に、はんだ接合を形成するためにはんだが加熱される。はんだが加熱されると、はんだと、はんだ接合により接合しようとしている金属層の間に配されたフラックスが蒸発して、ガスが生成される。ガスを放出するフラックスに、はんだ接合からガスを逃がすための脱出路を提供することによって、本方法は、ガスがはんだ接合に侵入して、空隙が形成される可能性を低下させる(空隙は、本来であればはんだ材料が充填されるべき、はんだ接合内の空気溜まりである)。空隙は、一般に、フラックスガスの排気口としての脱気路を形成しない従来法によって形成されたはんだ接合でみられる。従来の手法と比較した、はんだ接合の形成に関する本発明の重要な利点は、空隙の形成の阻止にある。
空隙により、はんだ接合が不均質となり、はんだ接合の熱特性が局所的に不均一となるため、はんだ接合内に空隙が存在することは望ましくない。例えば、このような特性としては、機械強度、伸縮性、導電率および熱インピーダンスなどがある。特定の特性の有無は、はんだ接合の形成に使用する材料の選択基準となるため、このような予想される特性の変化により、はんだ接合の有効性が低下したり、場合によっては完全に失われることがある。例えば、はんだ接合内に形成される空隙は、導電性または熱伝導性が低いため、はんだ接合内に空隙が存在することにより、はんだ接合が、はんだ接合の導電率または熱発散の規定された仕様を満たさなくなることがある。また、はんだ接合内の空隙は、はんだ接合の機械強度を低下させるため、はんだ接合が設計された耐久条件を満たさなくなることがある。
はんだ接合が、ヒートシンクまたはヒートスプレッダと併せて、能動半導体デバイスに均一な熱の発散を与えることにより、そのデバイスを過熱から保護するために使用される熱界面材料として機能する場合には、はんだ接合の熱特性が特に重要である。このような場合、空隙が存在すると、はんだ接合の熱インピーダンスが実質的に上昇し、半導体デバイスの過熱、破損および故障を引き起こす。本発明は、実質的に空隙のないはんだ接合を形成するための方法を提供することによって、はんだ接合に空隙が存在する場合に発生する問題を防ぐ。
図3において、構造300は、本発明の一実施形態による、実質的に空隙のないはんだ接合によって接合された2つの例示的な金属面の断面図を示す。構造300は金属層302,306を有し、これらは、図1の金属層102,106にそれぞれ対応している。また、図3には、はんだ接合幅334を有するはんだ接合332も示されている。はんだ接合332は、図1のスリットはんだ層114を形成するはんだ材料のアマルガムと、図1の金属面104および金属面108とはんだ接合との界面に形成された合金とを含む。
本発明のスリットはんだ層114の実施形態を使用して、はんだ接合332を形成することにより、本発明は、はんだ接合332を、望ましくない空隙の実質的に存在しない状態にする。はんだ接合幅334が特定の寸法基準を満たすことが望ましい場合には、はんだ接合幅334を制御するために、はんだ接合の形成中に、図1に示すように外圧が加えられることがある。
図4を参照すると、図4は、本発明の一実施形態による、はんだ接合内の空隙の形成を阻止するための例示的な方法を示すフローチャートを示す。当業者にとって自明な特定の詳細および特徴はフローチャート400から省略している。例えば、ステップが、1つ以上のサブステップを有しても、当業界で公知のように、特化した装置または材料が含まれてもよい。フローチャート400に示すステップ410〜450は、本発明の一実施形態を説明するために十分であるが、本発明の別の実施形態では、フローチャート400に示すものとは異なるステップが使用されてもよい。
図4のステップ410において、スリットはんだ層(例えば、図1のスリットはんだ層114)を形成するために、はんだの層に少なくとも1本のスリットが形成される。上で説明したように、スリットの形成により、スリットはんだ層の加熱中に生成される気化フラックスガスを逃がすための脱気路が形成される。図4のステップ420において、はんだ接合を形成する準備として、第1の金属面(例えば、金属面104)に第1のフラックス層(例えば、フラックス層110)が配される。第1のフラックス層は、はんだ接合の形成前に第1の金属面から酸化層を除去するために設けられる。ステップ430において、はんだ接合の形成のために第2の金属面を準備するために、第2の金属面(例えば、金属面108)に第2のフラックス層(例えば、フラックス層112)が配される。
図4のステップ440において、第1の金属面と第2の金属面の間にスリットはんだ層(例えば、スリットはんだ層114)が配される。図1を参照すると、フローチャート400のステップ440は、接合の準備として、フラックス層110,112とそれぞれ接触させて、金属面104,108の間にスリットはんだ層114を挟持させることに対応することがわかるであろう。
図4のステップ450において、はんだ接合(例えば、はんだ接合332)を形成するために、スリットはんだ層(例えば、スリットはんだ層114)が加熱される。はんだが加熱されると、ステップ420と430でそれぞれ配した第1の金属面にある第1のフラックス層と、第2の金属面にある第2のフラックス層とが、ガスを放出し始める。スリットはんだ層に形成された脱気路は、はんだ接合の形成中に生成されるガスを逃がすための用意された通路となる。この結果、得られるはんだ接合に空隙が形成される可能性が低下し、実質的に空隙のないはんだ接合が形成される。任意選択のステップとして、ステップ440のスリットはんだ層の加熱中に、スリットはんだ層に外圧が加えられてもよい。加熱中の外圧の印加は、はんだ接合幅を制御することが望ましい場合に、その制御に使用されうる。
図5を参照すると、図5の構造500は、本発明の一実施形態による、ヒートスプレッダ506と半導体ダイ552の間に設けたスリットはんだ層514の断面図を示す。図5の構造500は、金属面504を有するバックメタライゼーション層502、フラックス層510、金属面508を有するヒートスプレッダ506、およびフラックス層512を有し、これらはそれぞれ、図1の金属面104を有する金属層102、フラックス層110、金属面108を有する金属層106、およびフラックス層112に対応している。また、構造500は、幅516を有し、スリット518が形成されているスリットはんだ層514を更に有し、これらはそれぞれ、図1の幅116およびスリット118を有するスリットはんだ層114に対応している。図5において、メタライゼーション層502は半導体ダイ552の裏面に形成されており、これは、当業界で公知の方法では、能動面554の反対側にある。半導体ダイ552は、例えば、熱を発散させるためにヒートスプレッダが必要なマイクロプロセッサの半導体ダイまたは他のタイプの半導体ダイなどである。
図5に示す例示的な実施形態では、スリットはんだ層514によって形成するはんだ接合は、半導体ダイ552に形成されたメタライゼーション層502にヒートスプレッダ506を取り付けるために使用される。はんだ接合は、その役割において、半導体ダイの過熱を防ぐため、半導体ダイ552からヒートスプレッダ506に熱を均一に発散させるために使用される。本発明の実施形態は、スリットはんだ層514を使用することによって、半導体ダイ552にあるメタライゼーション層502と、ヒートスプレッダ506との間に、フラックス層510および/またはフラックス層512のガス放出によって発生する空隙が実質的に存在しないはんだ接合を形成することができる。スリットはんだ層514を使用することにより、はんだ接合内の空隙の形成を確実に阻止できるため、半導体ダイ552とヒートスプレッダ506との間に形成されたはんだ接合は、ダイとヒートスプレッダの間に熱を均一に発散させることができ、有利である。
本願に記載の例示的な実施形態で説明した、はんだ接合内の空隙の形成を阻止するための本発明の方法により、半導体ダイに熱を均一に発散させることができる。はんだ接合内の空隙の形成を阻止するための本発明の方法を使用して熱が均一に発散される、熱からの保護が与えられた製造後の半導体ダイは、例えば回路基板に使用されうる。半導体ダイは、当業界において公知のように、適切な半導体パッケージにパッケージング、すなわち封止および/または封入されうる。
図6は、本発明の1つ以上の実施形態による、はんだ接合内の空隙の形成を阻止するための本発明の方法により、熱が均一に発散される例示的なチップまたはダイを有する例示的な電子システムの図である。電子システム600は、回路基板614に存在し、これを介して相互接続されている、例示的なモジュール602,604,606、ICチップ608、別個部品610,612を備える。一実施形態では、電子システム600は、1つ以上の回路基板を有しうる。ICチップ608はヒートスプレッダを有する半導体ダイであり、このヒートスプレッダは、本発明の一実施形態に従って形成した、実質的に空隙のないはんだ接合を使用することによって、ダイのメタライゼーション層に取り付けられうる。ICチップ608は、例えば、マイクロプロセッサ等の回路616を備える。
図6に示すように、モジュール602,604,606は回路基板614に搭載されており、これらは、例えば、中央処理装置(CPU)、グラフィックコントローラ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、ビデオ処理モジュール、音声処理モジュール、高周波レシーバ、高周波トランスミッタ、イメージセンサモジュール、電力制御モジュール、電気機械モーター制御モジュール、またはフィールドプログラマブルゲートアレイ(FPGA)、あるいは最新の電子回路基板に使用されるほかの任意の種類のモジュールなどである。回路基板614は、モジュール602,604,606、別個部品610,612およびICチップ608を相互接続するための多数の相互接続トレース(図6に不図示)を有しうる。
また、図6に示すように、ICチップ608は、回路基板614に搭載され、例えば、本発明の方法に従って形成した、実質的に空隙のないはんだ接合によってダイに取り付けられたヒートスプレッダを有する任意の半導体ダイを有しうる。一実施形態では、ICチップ608が、回路基板614に搭載されず、別の回路基板にあるほかのモジュールと相互接続されてもよい。更に図6では、別個部品610,612が回路基板614に搭載されており、これらはそれぞれ、例えば、BAWフィルタまたはSAWフィルタを含むものなどの離散フィルタ、パワーアンプまたはオペアンプ、トランジスタまたはダイオードなどの半導体デバイス、アンテナ素子、誘導子、コンデンサまたは抵抗器などである。
例えば、電子システム600は、有線通信デバイス、無線通信デバイス、携帯電話、交換装置、ルータ、リピータ、コーデック、LAN、WLAN、ブルートゥース対応デバイス、デジタルカメラ、デジタルオーディオプレーヤおよび/またはレコーダ、デジタルビデオプレーヤおよび/またはレコーダ、コンピュータ、モニタ、テレビジョン受信機、衛星セットトップボックス、ケーブルモデム、デジタル自動車制御システム、デジタル制御家電製品、プリンタ、コピー機、デジタルオーディオまたはビデオレシーバ、高周波トランシーバ、携帯情報端末(PDA)、デジタルゲーム機、デジタル試験および/または測定装置、デジタルアビオニクスデバイス、医療用デバイス、デジタル制御医療機器、最新の電子アプリケーションで使用される、ほかの任意の種類のシステム、デバイス、部品またはモジュールなどに使用することができる。
このように、上で説明したように、本発明は、はんだ接合の形成中にフラックスから出るガスを逃がすための用意された通路を提供するために、スリットはんだ層を使用する。この結果、本発明は、はんだ接合内の空隙の形成を有利に阻止する。この結果、本発明によって生成されたはんだ接合は、このような空隙が存在する場合に機械的あるいは熱的に脆弱となる可能性が低下する。したがって、本発明に従って形成したはんだ接合は、空隙を有する従来のはんだ接合よりも有効である。
本発明の上記の説明から、本発明の範囲を逸脱することなく本発明の概念を実施するために、各種の技術を使用することができることは明らかである。また、特定の実施形態の特に参照して本発明を説明したが、本発明の趣旨および範囲を逸脱することなく、形態および細部を変更することができることを、当業者は認めるであろう。このため、記載した実施形態は、あらゆる点で例示に過ぎず、限定するものではないと考えるべきである。また、本発明は、本明細書において記載した特定の実施形態に限られず、本発明の範囲から逸脱することなく、多くの組み替え、変更および置き換えが可能であることも理解されるべきである。
このように、はんだ接合内の空隙の形成を阻止するための方法について説明した。
Claims (10)
- 2つの金属面の間に形成されるはんだ接合内の空隙の形成を阻止するための方法であって、
スリットはんだ層(214)を形成するために、はんだの層に少なくとも1本のスリット(218)を形成するステップ(410)と、
2つの金属面の間に前記スリットはんだ層を配するステップ(440)と、
前記はんだ接合を形成するために、前記スリットはんだ層を加熱するステップ(450)と、を有し、
前記少なくとも1つのスリットは、前記はんだ接合内の前記空隙の形成を阻止するための前記スリットはんだ層の脱気路を形成する方法。 - 前記スリットはんだ層を加熱する前に、前記2つの金属面のそれぞれにフラックス層を配するステップを更に有する請求項1に記載の方法。
- 前記スリットはんだ層は、低融点はんだ、中融点はんだ、および高融点はんだからなる群から選択されたはんだを含む請求項1に記載の方法。
- 前記スリットはんだ層は約12ミリメートルの厚さ(116)を有する請求項1に記載の方法。
- 前記2つの金属面の第1の面は、半導体ダイ(552)に形成されたメタライゼーション層(502)の表面を含み、前記2つの金属面の第2の面は、ヒートスプレッダ(506)の表面を含む請求項1に記載の方法。
- 2つの金属面の間に形成されるはんだ接合内の空隙の形成を阻止するための方法であって、
スリットはんだ層(214)を形成するために、はんだの層に少なくとも1本のスリット(218)を形成するステップ(410)と、
前記2つの金属面の間に前記スリットはんだ層を配するステップ(440)と、
前記はんだ接合を形成するために、加熱(450)とともに前記スリットはんだ層に外圧を加えるステップ(450)とを含み、
前記少なくとも1つのスリットは、前記はんだ接合内の前記空隙の形成を阻止するための前記スリットはんだ層の脱気路を形成する方法。 - 前記2つの金属面のそれぞれにフラックス層を配するステップを更に有する請求項6に記載の方法。
- 前記スリットはんだ層は、低融点はんだ、中融点はんだ、および高融点はんだからなる群から選択されたはんだを含む請求項6に記載の方法。
- 前記スリットはんだ層は約12ミリメートルの厚さ(116)を有する請求項6に記載の方法。
- 前記外圧は前記はんだ接合の厚さを制御するために使用される請求項6に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/823,056 US8678271B2 (en) | 2007-06-26 | 2007-06-26 | Method for preventing void formation in a solder joint |
PCT/US2008/007973 WO2009002536A1 (en) | 2007-06-26 | 2008-06-26 | Method for preventing void formation in a solder joint |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010531738A true JP2010531738A (ja) | 2010-09-30 |
Family
ID=39942806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010514818A Pending JP2010531738A (ja) | 2007-06-26 | 2008-06-26 | はんだ接合内の空隙の形成を阻止するための方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US8678271B2 (ja) |
JP (1) | JP2010531738A (ja) |
KR (1) | KR101528878B1 (ja) |
CN (1) | CN101801581A (ja) |
DE (1) | DE112008001684B4 (ja) |
GB (1) | GB2463214A (ja) |
SG (1) | SG182168A1 (ja) |
TW (1) | TWI448346B (ja) |
WO (1) | WO2009002536A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014022576A (ja) * | 2012-07-18 | 2014-02-03 | Nichia Chem Ind Ltd | 半導体素子実装部材及び半導体装置 |
JP2016184756A (ja) * | 2016-06-10 | 2016-10-20 | 日亜化学工業株式会社 | 半導体素子実装部材及び半導体装置 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6227276B2 (ja) * | 2013-05-02 | 2017-11-08 | デクセリアルズ株式会社 | 保護素子 |
AT516750B1 (de) * | 2014-12-18 | 2016-08-15 | Zizala Lichtsysteme Gmbh | Verfahren zur Voidreduktion in Lötstellen |
CN204408283U (zh) | 2015-02-15 | 2015-06-17 | 华为技术有限公司 | 一种功率放大器的功率管连接结构及功率放大器 |
US10096595B2 (en) * | 2015-10-28 | 2018-10-09 | Globalfoundries Inc. | Antenna diode circuit for manufacturing of semiconductor devices |
CN108788509A (zh) * | 2018-06-01 | 2018-11-13 | 广州汉源新材料股份有限公司 | 一种预成型焊片 |
CN209572223U (zh) * | 2018-09-07 | 2019-11-01 | 杭州嘉楠耘智信息科技有限公司 | 一种计算电路板以及包括该计算电路板的计算设备 |
US11355429B2 (en) | 2020-01-28 | 2022-06-07 | Infineon Technologies Ag | Electrical interconnect structure with radial spokes for improved solder void control |
DE102020122323A1 (de) * | 2020-08-26 | 2022-03-03 | Infineon Technologies Ag | Chip mit chip-pad und zugehörigem lotflussmittel-ausgasungsgraben |
CN112701087B (zh) * | 2020-12-17 | 2024-02-06 | 苏州通富超威半导体有限公司 | 一种封装结构及封装方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2032939B2 (de) | 1970-07-03 | 1975-05-07 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zum Auflöten eines Halbleiterkörpers auf einen Träger |
JPH03254393A (ja) | 1990-02-28 | 1991-11-13 | Taiyo Yuden Co Ltd | 溝付きシート状はんだおよびその製造方法 |
US5354623A (en) * | 1991-05-21 | 1994-10-11 | Cook Incorporated | Joint, a laminate, and a method of preparing a nickel-titanium alloy member surface for bonding to another layer of metal |
JP2732823B2 (ja) * | 1995-02-02 | 1998-03-30 | ヴィエルティー コーポレーション | はんだ付け方法 |
US6661083B2 (en) * | 2001-02-27 | 2003-12-09 | Chippac, Inc | Plastic semiconductor package |
US6504723B1 (en) * | 2001-11-15 | 2003-01-07 | Intel Corporation | Electronic assembly having solder thermal interface between a die substrate and a heat spreader |
US6610559B2 (en) * | 2001-11-16 | 2003-08-26 | Indium Corporation Of America | Integrated void-free process for assembling a solder bumped chip |
US6848172B2 (en) * | 2001-12-21 | 2005-02-01 | Intel Corporation | Device and method for package warp compensation in an integrated heat spreader |
JP2005535144A (ja) * | 2002-07-31 | 2005-11-17 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 表面実装可能な半導体素子及び該半導体素子の製造のための方法 |
TWI236077B (en) * | 2002-12-31 | 2005-07-11 | Unisemicon Co Ltd | Stack package and fabricating method thereof |
US6848610B2 (en) * | 2003-03-25 | 2005-02-01 | Intel Corporation | Approaches for fluxless soldering |
US20070152321A1 (en) * | 2005-12-29 | 2007-07-05 | Wei Shi | Fluxless heat spreader bonding with cold form solder |
US7651938B2 (en) * | 2006-06-07 | 2010-01-26 | Advanced Micro Devices, Inc. | Void reduction in indium thermal interface material |
-
2007
- 2007-06-26 US US11/823,056 patent/US8678271B2/en active Active
-
2008
- 2008-06-23 TW TW097123299A patent/TWI448346B/zh not_active IP Right Cessation
- 2008-06-26 KR KR1020107001828A patent/KR101528878B1/ko not_active IP Right Cessation
- 2008-06-26 DE DE112008001684.4T patent/DE112008001684B4/de active Active
- 2008-06-26 JP JP2010514818A patent/JP2010531738A/ja active Pending
- 2008-06-26 CN CN200880022425A patent/CN101801581A/zh active Pending
- 2008-06-26 WO PCT/US2008/007973 patent/WO2009002536A1/en active Application Filing
- 2008-06-26 GB GB1000423A patent/GB2463214A/en not_active Withdrawn
- 2008-06-26 SG SG2012041240A patent/SG182168A1/en unknown
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014022576A (ja) * | 2012-07-18 | 2014-02-03 | Nichia Chem Ind Ltd | 半導体素子実装部材及び半導体装置 |
US10068821B2 (en) | 2012-07-18 | 2018-09-04 | Nichia Corporation | Semiconductor component support and semiconductor device |
JP2016184756A (ja) * | 2016-06-10 | 2016-10-20 | 日亜化学工業株式会社 | 半導体素子実装部材及び半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
DE112008001684T5 (de) | 2010-06-17 |
SG182168A1 (en) | 2012-07-30 |
GB201000423D0 (en) | 2010-02-24 |
GB2463214A (en) | 2010-03-10 |
WO2009002536A1 (en) | 2008-12-31 |
TW200914192A (en) | 2009-04-01 |
US8678271B2 (en) | 2014-03-25 |
TWI448346B (zh) | 2014-08-11 |
DE112008001684B4 (de) | 2022-02-17 |
US20090001138A1 (en) | 2009-01-01 |
KR20100047850A (ko) | 2010-05-10 |
CN101801581A (zh) | 2010-08-11 |
KR101528878B1 (ko) | 2015-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010531738A (ja) | はんだ接合内の空隙の形成を阻止するための方法 | |
EP1351301B1 (en) | Semiconductor built-in millimeter-wave band module | |
US7875972B2 (en) | Semiconductor device assembly having a stress-relieving buffer layer | |
WO2014148420A1 (ja) | パワーモジュール用基板の製造方法 | |
US20120175755A1 (en) | Semiconductor device including a heat spreader | |
US9607923B2 (en) | Electronic device having a thermal conductor made of silver between a heat sink and an electronic element, and fabrication method thereof | |
JP2009266979A (ja) | 半導体装置 | |
JP2009158742A (ja) | 電子装置 | |
JP2011508456A5 (ja) | ||
WO2007037306A1 (ja) | ヒートシンクモジュール及びその製造方法 | |
JP4208863B2 (ja) | 半導体装置およびその製造方法 | |
JP6139549B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP5577694B2 (ja) | 部品内蔵モジュール | |
WO2009109235A1 (en) | Semiconductor chip | |
JPWO2007138771A1 (ja) | 半導体装置、電子部品モジュールおよび半導体装置の製造方法 | |
JP2007142026A (ja) | インターポーザとその製造方法及び半導体装置 | |
US7355276B1 (en) | Thermally-enhanced circuit assembly | |
JP2017183677A (ja) | 回路モジュールおよびその製造方法 | |
JP5363361B2 (ja) | 半導体装置及びその製造方法 | |
JP2015088683A (ja) | 熱接合シート、及びプロセッサ | |
JP2020129616A (ja) | 半導体モジュールの製造方法、及び半導体モジュール | |
WO2022009300A1 (ja) | 絶縁性放熱ブロック付き基板及びその製造方法 | |
JP4762536B2 (ja) | 半導体部品及び半導体パッケージ | |
JP2019009216A (ja) | 半導体装置の製造方法および半導体装置 | |
JP5361663B2 (ja) | 素子収納用パッケージ、並びに実装構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20100902 |