JP2010522440A - 二重構造を有するｌｅｄ及びそのｌｅｄの駆動装置 - Google Patents

Abstract

本発明の二重構造を有するＬＥＤは、所定面積を有するように設けられるベースと、前記ベースの上部に設けられて電流の印加により発光する第１素子と、前記第１素子に隣接するように前記ベースの上部に設けられて電流の印加により発光する第２素子とを含む。
そして、本発明の二重構造を有するＬＥＤ駆動装置は、所定面積を有するように設けられるベースと、前記ベースの上部端に沿って設けられて電流の印加により発光する第１素子と、前記ベースの中央に設けられて電流の印加により発光する第２素子と、前記第１素子と前記第２素子に電流を印加する制御部とを含む。

Description

本発明は、二重構造を有するＬＥＤ及びそのＬＥＤの駆動装置に関し、より詳しくは、１つのＬＥＤにそれぞれ駆動する二重の個別素子を設けて互いに補完するようにし、それぞれの個別素子が最適な電流分散により光の均一度を高めるようにした二重構造を有するＬＥＤ及びそのＬＥＤの駆動装置（ＬＥＤ ＨＡＶＩＮＧ Ａ ＭＵＬＴＩ ＳＴＲＵＣＴＵＲＥ ＡＮＤ ＤＲＩＶＩＮＧ ＤＥＶＩＣＥ ＴＨＥ ＳＡＭＥ）に関する。

一般に、ＬＥＤは化合物半導体端子に電流を印加させて電流を光に変換し出力するものである。このようなＬＥＤは主にｐ−ｎの接合からなっていて、ｐ−ｎの接合部分または活性層における電子とホールの結合により光を出力する。

このようなＬＥＤは、電気を光に変換して出力するため消費電力に対する光効率がよく、寿命が長いというメリットがある。また、応答速度も速く、小型化、軽量化及び薄型化が可能である、そして、水銀及び放電ガスなどを使用しないなど、多くの長所を有する。よって、ＬＥＤはその適用分野が広く、その市場性も大きいといえる。

図１の従来のＡｌＧａＩｎ系ＬＥＤを示す断面図に示すように、ＡｌＧａＩｎ系ＬＥＤは、下部に支持層である絶縁性基板１にバッファ層２を形成し、前記バッファ層２の上部にｎ型ＧａＮ層となるｎ型半導体層３と、ｐ型ＧａＮ層となるｐ型半導体層５を形成し、その間にホールと電子が結合される活性層４とを形成してなる。

ここで、ｎ型半導体３層の上部にはｎ型電極７が設けられ、ｐ型半導体層５の上部には電流を拡散させる透明電極６が形成され、透明電極６の上部にはｐ型電極８が形成される。

このような従来のＬＥＤは、エピ(Ｅｐｉ)の成長で、基板を絶縁層として用いるためにメサエッチ(Ｍｅｓａ ｅｔｃｈ)が用いられ、メサエッチ部分に電流が集中されるため、電流が全体面に均一に発散せず局所的に発散することになる。

そこで、電流が局所的に発散されることを防止する技術として、大韓民国特許公開２００７−１２４４４１号が開示されている。この先行技術は、電流が均一に供給されるように電流分散層を設けている。

しかし、この電流分散層は複数の層間に埋めて形成されるので、別途の追加工程を必要とするためその構造が複雑になるという短所を持つ。そして、ＬＥＤは電流供給により１つの発光素子から光を出力するが、１つの発光素子が熱的または電気的な特性により破損したり、エラーなどが発生した場合は、新しいＬＥＤを入れ替えなければならない。それにより作業工数が増える問題点が発生する。

大韓民国特許公開第２００７−０１２４４４１号明細書

本発明は、前記の問題点を解決するために創出されたものであり、電流が分散する構造を形成して光の均一度を向上させながら、二重の個別素子を設けて熱的または電気的な特性による破損時に、互いに補完できるように二重構造を有するＬＥＤを提供することをその目的とする。

上記の目的を達成するための本発明の二重構造を有するＬＥＤは、所定面積を有するように設けられるベースと、前記ベースの上部に設けられて電流印加により発光する第１素子と、前記第１素子の隣接するように前記ベースの上部に設けられて電流印加により発光する第２素子とを含む。

ここで、前記第１素子と前記第２素子は、いずれか１つが破損されても残りの１つが個別駆動できるように電気的に分離されている。このとき、前記第１素子と前記第２素子は、その間にメサエッチを介して互いに分離されていることが好ましい。また、前記第１素子と前記第２素子は、その間が絶縁されて互いに分離されていることが好ましい。

そして、前記第１素子は前記ベースの端に沿って大面積に設けられ、前記第２素子は前記第１素子の内側に小面積に設けることが好ましい。
また、前記第２素子は個別駆動する複数個に設けられ、前記第１素子の内側に複数個に分離されることが好ましい。

このとき、前記第１素子と前記第２素子は、それぞれ一側に配置される第１ｎ半導体及び第２ｎ半導体と、それぞれ他側に配置される第１ｐ半導体及び第２ｐ半導体とを含み、前記第１素子は第１ｎ型半導体、第１ｐ型半導体の順に配置され、前記第１素子の内側に配置される第２素子は第２ｎ型半導体、第２ｐ型半導体の順に配置され、第１ｎ型半導体、第１ｐ型半導体、第２ｎ型半導体、第２ｐ型半導体のそれぞれに電源が供給されるように連結する端子は、ＮＰＮＰの順に配置することが好ましい。

また、前記第１素子は第１ｐ型半導体、第１ｎ型半導体の順に配置され、前記第１素子の内側に配置される第２素子は第２ｐ型半導体、第２ｎ型半導体の順に配置され、第１ｐ型半導体、第１ｎ型半導体、第２ｐ型半導体、第２ｎ型半導体のそれぞれに電源が供給されるように連結する端子は、ＰＮＰＮの順に配置することが好ましい。

一方、前記第１ｎ半導体及び第２ｎ半導体と第１ｐ半導体及び第２ｐ半導体との間には、電子とホールが結合されるそれぞれのＡｌＧａＩｎＮ系の第１活性層と第２活性層を含むことが好ましい。

そして、前記第１素子は複数個に設けられ、それぞれの第１素子は前記ベースの上部に等分分割されて配置される。このとき、複数個の前記第１素子は、それぞれ個別駆動できるように分離することが好ましい。

また、前記第１素子と第２素子との間には、さらに他の電流が印加される第３素子をさらに含み、それぞれ外側に配置される第３ｎ型半導体と、前記第３ｎ型半導体内側に設けられる第３ｐ型半導体とを含み、前記第３ｎ型半導体と第３ｐ型半導体との間には電子とホールが結合されるＡｌＧａＩｎＮ系の第３活性層を含むことが好ましい。

前記の目的を達成するための本発明の二重構造を有するＬＥＤの駆動装置は、所定面積を有するように設けられるベースと、前記ベースの上部に端に沿って設けられて電流印加により発光する第１素子と、前記ベースの中央に設けられて電流の印加により発光する第２素子と、前記第１素子と前記第２素子に電流を印加する電流制御部とを含む。
ここで、前記電流制御部は、前記第１素子と前記第２素子に印加されるそれぞれの電流量を感知する感知部をさらに含むことが好ましい。

そして、前記電流制御部は、前記第１素子と前記第２素子のうちのいずれか１つが破損された場合、残りの１つが駆動されるように、前記第１素子と前記第２素子を個別制御し、前記第２素子に印加される電流量よりも第１素子に印加される電流量が大きく制御することが好ましい。

また、前記電流制御部は、前記第１素子と前記第２素子を同時に制御して第１素子と第２素子に印加される電流量を等しく印加することが好ましい。

そして、前記第１素子と前記第２素子との間には、さらに他の電流が印加される第３素子をさらに含み、前記電流制御部は前記第３素子を個別制御することが好ましい。

上述のように、少なくとも１つ以上の素子を同芯に配置させるようにし、それぞれの個別に駆動されるようにした本発明の二重構造を有するＬＥＤは、いずれか１つが熱的または電気的特性によって破損されてもこれを補完する効果があり、また、全面積にかけて電流が分散されて発光するので、光の均一度を向上させる効果がある。

従来のＡｌＧａＩｎ系のＬＥＤを示す断面図である。 本発明の一実施例に係る二重構造を有するＬＥＤを示す平面図である。 図２の実施例を一形態に示す断面図である。 図２の実施例を他の形態に示す断面図である。 本発明の他の実施例に係る二重構造を有するＬＥＤを示す平面図である。 本発明のさらに他の実施例に係る二重構造を有するＬＥＤを示す平面図である。 本発明のさらに他の実施例に係る二重構造を有するＬＥＤを示す平面図である。 本発明の二重構造を有するＬＥＤの駆動装置を示すブロック図である。

以下、添付した図面を参照しながら本発明による好適な実施例を詳細に説明する。
本発明において定義する用語は、本発明の機能を考慮して定義したものであって、本発明の技術的構成要素を限定するものではない。

図２は、本発明の一実施例に係る二重構造を有するＬＥＤを示す平面図である。そして、図３ないし図４は、図２の実施例を形態別に示す断面図である。また、図５ないし図６は、本発明の他の実施例に係る二重構造を有するＬＥＤを示す平面図である。図７は、本発明のさらに他の実施例に係る二重構造を有するＬＥＤを示す平面図である。

図２ないし図３に示すように、本発明の二重構造を有するＬＥＤ１００には、所定の面積を有するベース１０が設けられ、ベース１０の上部に第１素子２０と第２素子３０が設けられる。

ここで、第１素子２０と第２素子３０は、それぞれ電気的に区分されて個別駆動できる個別素子であり、第１素子２０と第２素子３０にはそれぞれ互いに異なる電圧及び電流が印加される。

このとき、第１素子２０と第２素子３０間は、メサエッチにより電気的または物理的に互いに分離される。また、第１素子２０と第２素子３０間は電気的に分離されてそれぞれ個別駆動できるように絶縁される。

したがって、第２素子３０は、第１素子２０が熱的または電気的特性により損傷されたり、またはエラーなどが発生した場合に、これを補完して駆動することができる。反対に、第２素子３０が熱的または電気的特性により損傷されたり、またはエラーなどが発生した場合、これを補完して第１素子２０が駆動することができる。

一方、図３に示すように、第１素子２０は大面積に設けられ、第２素子３０は小面積に設けられ、第２素子３０は第１素子２０の光の均一度を補完するために第１素子２０の内側に配置される。

ここで、第２素子３０は、少なくとも１つ以上に設けることができ、複数個に設けられる場合は、第１素子２０の内側に分割または２等分、３等分、及びその以上に等分して構成することができる。そして、分割された第２素子３０はそれぞれ個別駆動できるようにそれぞれメサエッチを介して電気的または物理的に分離させる。

ベース１０は、下部に支持層となる絶縁性基板１１と、基板１１の上部に設けられるバッファ層１２とを含む。ここで、ベース１０はＬＥＤ素子を製造するために適用されたベース１０として、前記ベース１０は所定幅と面積を有するように設けられる。このとき、好ましい幅と面積は全て１ｍｍ内外に設けられるが、幅と面積は１ｍｍに限定されない。
また、ベース１０の好ましい平面形状は長方形または円形であるが、これに限定せず、菱形または楕円形とすることもできる。

ベース１０の上部に設けられる第１素子２０はベース１０の端に沿って配置され、ｎ型ＧａＮからなる第１ｎ型半導体２１と、前記第１ｎ型半導体２１に接するように設置され、ｐ型ＧａＮからなる第１ｐ型半導体２２で構成される。そして、第１ｎ型半導体２１と第１ｐ型半導体２２との間には電子とホールが結合されるＡｌＧａＩｎＮ系の第１活性層２３が形成される。

このとき、第１ｎ型半導体２１はベース１０の端に沿って閉回路を構成し、一側には電源を供給することができるように第１ｎ型端子２４が設けられる。そして、第１ｐ型半導体２２は前記第１ｎ型半導体２１の内側または上層に配置されることで、第１ｎ型半導体２１に沿って閉回路を構成し、一側には電源を供給することができるように第１ｐ型端子２５が設けられる。

このような第２素子３０は、第１素子２０でメサエッチを介して電気的または物理的に分離され、ｎ型ＧａＮからなる第２ｎ型半導体３１と、前記第２ｎ型半導体３１に接するように設置され、ｐ型ＧａＮからなる第２ｐ型半導体３２で構成される。

そして、第２ｎ型半導体３１と第２ｐ型半導体３２との間には、電子とホールが結合されるＡｌＧａＩｎＮ系の第２活性層３３が形成され、第１素子２０と第２素子３０との間は個別駆動することができるように絶縁される。

このとき、第２ｎ型半導体３１は、ベース１０に閉回路を構成し、一側には電源を供給することができるように第２ｎ型端子３４が設けられる。そして、第２ｐ型半導体３２は、第２ｎ型半導体３１の内側または上層に配置されることで、第２ｎ型半導体３１に沿って閉回路を構成し、一側には電源を供給することができるように第２ｐ型端子３５が設けられる。

このような第１素子２０と第２素子３０は、外側から第１ｎ型半導体２１、第１ｐ型半導体２２順に積層配置され、その内側に第２ｎ型半導体３１と第２ｐ型半導体３２が積層配置されて、ＮＰＮＰ型の半導体配置構造を有する。

そして、第１ｎ型半導体２１に設けられる第１ｎ型端子２４と、第１ｐ型半導体２２に設けられる第２ｐ型端子２５と、第２ｎ型半導体３１に設けられる第２ｎ型端子３４と、第２ｐ型半導体３２に設けられる第２ｐ型端子３５は、ＰＮＮＰ型またはＮＰＮＰ型の端子配置構造を有する。
また、反対に、ＰＮＰＮ型の半導体配置構造及びＰＮＰＮ型の端子配置構造を有することができる。

一方、第１素子２０と第２素子３０は、それぞれ図４に示すような形態で設けられることができる。
すなわち、第１素子２０は、ベース１０の上部端に第１ｎ型半導体２１と、第１活性層２３及び第１ｐ型半導体２２を順に積層形成し、第１ｎ型半導体２１が露出されるように一部をエッチングして第１ｎ型半導体２１に第１ｎ型端子２４を構成する。そして、第１ｐ型半導体２２の上部に透明電極５０と、透明電極５０の上部に第１ｐ型端子２５とを形成する。

また、第２素子３０は、ベース１０の上部中央に第２ｎ型半導体３１と、第２活性層３３及び第２ｐ型半導体３２を順に積層形成し、第２ｎ型半導体３１が露出されるようにエッチングして第２ｎ型半導体３１に第２ｎ型端子３４を構成する。そして、第２ｐ型半導体３２の上部に透明電極５０と、透明電極５０の上部に第２ｐ型端子３５とを形成する。

第１素子２０と第２素子３０は、メサエッチを介して個別駆動素子に分離させる。このとき、第１素子２０と第２素子２０とはメサエッチを介して分離されるが、ｎ型ＧａＮからなるｎ型半導体２１、３１までをエッチングしてｐ型ＧａＮからなるｐ型半導体２２、２３が電気的に分離されるようにする。

このような第１素子２０と第２素子３０は、外側から第１ｎ型半導体２１、第１ｐ型半導体２２の順に配置され、第２ｎ型半導体３１と第２ｐ型半導体３２が配置されてＮＰＮＰ型の半導体配置構造を有する。

そして、第１ｎ型半導体２１に設けられる第１ｎ型端子２４と、第１ｐ型半導体２２に設けられる第２ｐ型端子２５と、第２ｎ型半導体３１に設けられる第２ｎ型端子３４と、第２ｐ型半導体３２に設けられる第２ｐ型端子３５もＮＰＮＰ型の端子配置構造を有する。
また、第１素子２０と第２素子３０は、ＮＰＮＰ型の半導体配置構造及びＮＰＮＰ型の端子配置構造とは反対に、ＰＮＰＮ型の半導体配置構造及びＰＮＰＮ型の端子配置構造を有することができる。

ここで、第１ｎ型端子２４、第１ｐ型端子２５、第２ｎ型端子３４、第２ｐ型端子３５は図示したように、端子連結のためにその位置が同一方向に設けられず 、それぞれ互いに行き違う方向に設けられる。

図５ないし図６に示すように、幅と面積を１ｍｍ以上に、比較的に大きい面積のベース１０に複数個の第１素子２０が設けられる。
すなわち、大面積の第１素子２０が、ベース１０の上部に少なくとも１つ以上に形成される。このとき、複数個の第１素子２０は同一大きさに設けられ、２等分(図５参照)または３等分及び４等分(図６参照)などにベース１０の上部に分割形成される。

そして、それぞれの第１素子２０は個別駆動することができるようにメサエッチを介して分離される。また、第１素子２０と隣接する第１素子２０間を絶縁して分離させることができる。また、それぞれの第１素子は内部に第２素子が個別駆動することができるように設けることができる。

一方、図７に示すように、本発明は第３素子４０を含むことができる。ここで、第３素子４０は第１素子２０と第２素子３０との間に設けられ、第１素子２０と第３素子４０との間または第２素子３０と第３素子４０との間にはメサエッチを介して分離される。

このとき、第３素子は第１素子２０と第２素子３０との間に所定間隔に少なくとも１つ以上形成して均一度を向上させることができる。そして、それぞれの第３素子４０は、それぞれ個別駆動することができるように設けられる。

ここで、第３素子４０は、第１素子２０と第２素子３０との間の絶縁層中央に設けられ、絶縁層の端に離隔されて形成される第３ｎ型半導体４１と、第３活性層４３及び第３ｐ型半導体４２を順に積層形成し、第３ｎ型半導体４１に第３ｎ型端子３４を構成する。そして、第３ｐ型半導体４２に第３ｐ型端子４５を形成する。

以下、本発明の二重構造を有するＬＥＤの駆動装置について図８を参照して説明する。ここで説明される参照符号は図１ないし図７の参照番号と同様である。

図８に示すように、ベース１０の上部に形成される大面積を有する第１素子２０と小面積を有する第２素子３０に電流を供給する電流制御部１１０を含む。そして、電流制御部１１０から第１素子２０と第２素子３０それぞれに印加される電流量Ｉ_１、Ｉ_２を感知する感知部１１１を含む。

電流制御部１１０は、第１素子２０と第２素子３０に電流を供給しながら第１素子２０と第２素子に供給される電流量Ｉ_１、Ｉ_２を同時に制御するか、または個別制御する。すなわち、電流制御部１１０は第１素子２０と第２素子３０に同一電流を印加して同時に制御するか、またはそれぞれ別途の電流を印加してそれぞれ個別制御する。

ここで、電流制御部１１０で第１素子２０と第２素子３０を個別制御する理由は、第１素子と第２素子のうちのいずれか１つが破損されても残りの１つが駆動することができるようにするためである。

このとき、第１素子２０と第２素子３０が電流制御部１１０により個別制御される場合、大面積の第１素子２０に印加される電流量Ｉ_１、Ｉ_２は小面積の第２素子３０に印加される電流量よりも大きいか、または同一である。また、第１素子２０に印加される電流量が第２素子３０に印加される電流量よりも小さい場合もある。

そして、感知部１１１は、前記第１素子２０と第２素子３０に印加される電流量Ｉ_１、Ｉ_２を感知することに限らず、第１素子２０と第２素子３０から発光する光量を感知することができる。また、第１素子２０と第２素子３０から発生する熱を感知することができる。

感知部１１１で感知した感知信号は電流制御部１１０にフィードバックされる。したがって、電流制御部１１０は感知部１１１の感知信号により第１素子２０と第２素子３０に印加される電流量Ｉ_１、Ｉ_２を持続的に制御することができる。

一方、第１素子２０と第２素子３０との間に第３素子４０が設けられる場合、第３素子４０は電流制御部１１０により第１素子２０と第２素子３０とは別個に制御することになる。すなわち、第１素子２０、第２素子３０、第３素子４０がそれぞれ個別制御され、それぞれの電流量は、第１素子２０＞第２素子３０＞第３素子４０になるか、第１素子２０＝第２素子３０＝第３素子４０ように設けられることが好ましい。しかし、これに限らず、第１素子２０＜第２素子３０＜第３素子４０とすることができる。

以上、本発明の二重構造を有するＬＥＤに対する技術思想を添付図面とともに説明したが、これは本発明の好適な実施例を例示的に説明しただけのものであって本発明を限定するものではない。

したがって、当該技術分野の熟練した当業者は、添付の特許請求範囲に記載された本発明の思想及び領域から逸脱しない範囲で、本発明を多様に修正及び変更させることができる。

１０ ベース
２０ 第１素子
３０ 第２素子
４０ 第３素子
５０ 透明端子
１００ ＬＥＤ
１１０ 電流制御部
１１１ 感知部

Claims (21)

1. 所定面積を有するように設けられるベースと、
   前記ベースの上部に設けられて電流の印加により発光する第１素子と、
   前記第１素子の隣接するように前記ベースの上部に設けられて電流の印加により発光する第２素子と、
   を含むことを特徴とする二重構造を有するＬＥＤ。
2. 前記第１素子と前記第２素子は、いずれか１つが破損された場合に残りの１つが個別駆動するように電気的に分離されていることを特徴とする請求項１に記載の二重構造を有するＬＥＤ。
3. 前記第１素子と前記第２素子は、その間にメサエッチを介して互いに分離されていることを特徴とする請求項１に記載の二重構造を有するＬＥＤ。
4. 前記第１素子と前記第２素子は、その間が絶縁されて互いに分離されていることを特徴とする請求項１に記載の二重構造を有するＬＥＤ。
5. 前記第１素子は前記ベースの端に沿って大面積に設けられ、
   前記第２素子は前記第１素子の内側に小面積に設けられていることを特徴とする請求項１に記載の二重構造を有するＬＥＤ。
6. 前記第２素子は個別駆動される複数個に設けられ、前記第１素子の内側に複数個に分離されていることを特徴とする請求項５に記載の二重構造を有するＬＥＤ。
7. 前記第１素子と前記第２素子は、
   それぞれ一側に配置される第１ｎ半導体と第２ｎ半導体と、
   それぞれ他側に配置される第１ｐ半導体と第２ｐ半導体と、
   を含むことを特徴とする請求項５に記載の二重構造を有するＬＥＤ。
8. 前記第１素子は第１ｎ型半導体、第１ｐ型半導体の順に配置され、前記第１素子の内側に配置される第２素子は第２ｎ型半導体、第２ｐ型半導体の順に配置され、
   第１ｎ型半導体、第１ｐ型半導体、第２ｎ型半導体、第２ｐ型半導体のそれぞれに電源を供給することができるように連結される端子はＮＰＮＰの順に配置されることを特徴とする請求項７に記載の二重構造を有するＬＥＤ。
9. 前記第１素子は第１ｐ型半導体、第１ｎ型半導体の順に配置され、前記第１素子の内側に配置される第２素子は第２ｐ型半導体、第２ｎ型半導体の順に配置され、
   第１ｐ型半導体、第１ｎ型半導体、第２ｐ型半導体、第２ｎ型半導体のそれぞれに電源を供給することができるように連結される端子はＰＮＰＮの順に配置されることを特徴とする請求項７に記載の二重構造を有するＬＥＤ。
10. 前記第１ｎ半導体及び第２ｎ半導体と第１ｐ半導体及び第２ｐ半導体との間には、電子とホールが結合される、それぞれのＡｌＧａＩｎＮ系の第１活性層及び２活性層を含むことを特徴とする請求項７に記載の二重構造を有するＬＥＤ。
11. 前記第１素子は複数個に設けられ、それぞれの第１素子は前記ベースの上部に等分分割されて配置されることを特徴とする請求項１に記載の二重構造を有するＬＥＤ。
12. 複数個の前記第１素子は、それぞれ個別駆動することができるように分離されていることを特徴とする請求項１１に記載の二重構造を有するＬＥＤ。
13. 前記第１素子と第２素子との間には、さらに他の電流が印加される第３素子をさらに含むことを特徴とする請求項１に記載の二重構造を有するＬＥＤ。
14. 前記第３素子は、それぞれ外側に配置される第３ｎ型半導体と、
    前記第３ｎ型半導体内側に設けられる第３ｐ型半導体と、
    を含むことを特徴とする請求項１３に記載の二重構造を有するＬＥＤ。
15. 前記第３ｎ型半導体と第３ｐ型半導体との間には、電子とホールが結合されるＡｌＧａＩｎＮ系の第３活性層を含むことを特徴とする請求項１４に記載の二重構造を有するＬＥＤ。
16. 所定面積を有するように設けられるベースと、
    前記ベースの上部に端に沿って設けられて電流の印加により発光する第１素子と、
    前記ベースの中央に設けられて電流の印加により発光する第２素子と、
    前記第１素子と前記第２素子に電流を印加する電流制御部と、
    を含むことを特徴とする二重構造を有するＬＥＤの駆動装置。
17. 前記電流制御部は、前記第１素子と前記第２素子に印加される、それぞれの電流量を感知する感知部をさらに含むことを特徴とする請求項１６に記載の二重構造を有するＬＥＤの駆動装置。
18. 前記電流制御部は、前記第１素子と前記第２素子のうちのいずれか１つが破損された場合、残りの１つが駆動することができるように前記第１素子と前記第２素子を個別制御することを特徴とする請求項１６に記載の二重構造を有するＬＥＤの駆動装置。
19. 前記電流制御部は、前記第２素子に印加される電流量よりも第１素子に印加される電流量を大きく制御することを特徴とする請求項１８に記載の二重構造を有するＬＥＤの駆動装置。
20. 前記電流制御部は、前記第１素子と前記第２素子を同時に制御して第１素子と第２素子に印加される電流量を等しく印加することを特徴とする請求項１６に記載の二重構造を有するＬＥＤの駆動装置。
21. 前記第１素子と第２素子との間にはさらに他の電流が印加される第３素子をさらに含み、
    前記電流制御部は、前記第３素子を個別制御することを特徴とする請求項１６に記載の二重構造を有するＬＥＤの駆動装置。

Images