JP2010283129A - プリント配線板の検査装置及び検査方法 - Google Patents

プリント配線板の検査装置及び検査方法 Download PDF

Info

Publication number
JP2010283129A
JP2010283129A JP2009135027A JP2009135027A JP2010283129A JP 2010283129 A JP2010283129 A JP 2010283129A JP 2009135027 A JP2009135027 A JP 2009135027A JP 2009135027 A JP2009135027 A JP 2009135027A JP 2010283129 A JP2010283129 A JP 2010283129A
Authority
JP
Japan
Prior art keywords
net
wiring board
printed wiring
probe
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009135027A
Other languages
English (en)
Other versions
JP4843071B2 (ja
Inventor
Yorio Hidehira
頼夫 秀平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MicroCraft KK
Original Assignee
MicroCraft KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MicroCraft KK filed Critical MicroCraft KK
Priority to JP2009135027A priority Critical patent/JP4843071B2/ja
Priority to CN200910149200.2A priority patent/CN101907669B/zh
Publication of JP2010283129A publication Critical patent/JP2010283129A/ja
Application granted granted Critical
Publication of JP4843071B2 publication Critical patent/JP4843071B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

【課題】プリント配線板の断線検査及び短絡検査を容易かつ安価に検査することができるプリント配線板の検査技術を提供する。
【解決手段】検査対象のプリント配線板の基準面に第1のプローブを接触させ、前記プリント配線板のネットに第2のプローブを接触させ、前記第2のプローブを介して前記ネットに矩形パルス電圧を印加し、前記第1のプローブで、矩形パルス印加直後の第1の電圧測定と、絶縁抵抗を判別するため設定された最適測定時間に第2の電圧測定を行い、前記プリント配線板のすべてのネットについて前記電圧測定を行い、予め測定した良品の第1の測定値および第2の測定値と、前記測定した第1の測定値および第2の測定値とを比較し、第1の測定値で同一ネット内の完全断線を含む導通抵抗の増加不良の検出を行い、第2の測定値で近接するネットとの完全短絡を含む絶縁抵抗の減少不良の検出を行う。
【選択図】図1

Description

本発明は、プリント配線板の検査装置及び検査方法に関し、特にプリント配線板中の回路(ネット)の断線不良及び短絡不良を発見するプリント配線板の検査装置及び検査方法に関する。
一般に、プリント配線板は、配線パターンやスルーホール等を用いて電気的に接続された回路を複数有しており、製造されたプリント配線板の回路が設計通り正しく形成されているかどうか、すなわち、プリント配線板中の回路が断線不良を生じたり、他の回路と短絡不良を生じたりせずに、設計通りに形成されているかを電気的に検査する必要がある。
短絡検査の電気的検査方法として、検査対象となる回路間に電圧を印加し、その時の電圧と測定した電流とにより回路間の絶縁抵抗を求め、絶縁抵抗が基準値以下であった場合、その部分が短絡不良箇所であると判定する方法が知られている。
しかし、上記検査方法の場合、ネット数がnのプリント配線板では、短絡検査の組み合わせの数はn(n−1)/2となり、例えば、1000ネットを有するプリント配線板の場合、499,500回の短絡検査が必要であり、検査時間がかかるといった問題がある。このため、ネット間のすべての組み合わせを短絡検査するのではなく、短絡する可能性のある近接するネット間のみを短絡検査する方法が知られている(例えば特許文献1)。
また、上記技術とは別に、プリント配線板上のネットと、GNDネットや電源ネット等のプリント配線板全体をカバーするようなネットもしくはプリント配線板外部の基準面との間の容量を測定し、良品の容量値と比較することで、検査を行う方法が知られている(例えば特許文献2,3)。
しかしながら、上記の容量を測定する検査方法では、ネット間に高電圧を印加することができないため、高抵抗で短絡したネットの発見が困難である。このため、矩形パルスをネットに印加し、電圧の過渡特性を解析することにより短絡不良を判定する方法が知られている(例えば特許文献4〜6)。
特開昭63−206667号公報 特開昭52−096358号公報 特公平04−017394号公報 特開平06−109796号公報 米国特許第5438272号明細書 米国特許第6573728号明細書
しかし、前記特許文献4〜6に記載されている検査方法では、検査結果の評価に波形評価をおこなうため、過渡ディジタル解析器のような高価な測定器を必要とするという問題点がある。
そこで、本発明は、上記問題点を解決し、ネットの断線不良や、他のネットとの短絡不良を安価に発見することができるようにしたプリント配線板の検査装置及び検査方法を提供することを目的とする。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本発明によるプリント配線板の検査装置は、検査対象のプリント配線板のネットに接触するための第1及び第2のプローブを有し、前記プリント配線板の基準面に前記第1のプローブを接触させ、前記プリント配線板のネットに前記第2のプローブを接触させ、前記第2のプローブを介して前記ネットに矩形パルス電圧を印加し、前記第1のプローブで電圧を測定し、前記プリント配線板のすべてのネットについて第1の電圧測定と第2の電圧測定を行い、その値を記憶手段に記憶し、予め測定した良品の測定値と、前記測定した第1の測定値と第2の測定値を比較し、前記比較の結果、第1の測定値で断線不良の検出を行い、第2の測定値で短絡不良の検出を行うものである。
また、本発明によるプリント配線板の検査方法は、検査対象のプリント配線板の基準面に第1のプローブを接触させ、前記プリント配線板のネットに第2のプローブを接触させ、前記第2のプローブを介して前記ネットに矩形パルス電圧を印加し、前記第1のプローブで第1の測定値および第2の測定値として測定するステップと、前記プリント配線板のすべてのネットについて前記測定を行い、その値を記憶手段に記憶するステップと、予め測定した良品の測定値と、前記測定した測定値とを比較するステップと、前記比較の結果、第1の測定値で断線不良の判定を行い、第2の測定値で短絡不良の判定を行うものである。
本発明のプリント配線板の検査装置及び検査方法によれば、ネットの断線不良および他のネットとの短絡不良が容易にかつ安価に発見できる。
本発明の一実施の形態によるプリント配線板検査装置の構成例を示す図である。 本発明の一実施の形態において、プリント配線板の一例を示す平面図である。 本発明の一実施の形態において、プリント配線板上の回路のモデルを示す図である。 図3に示した回路のモデルの断線検査に着目したモデルを示す図である。 図4に示した回路のモデルの等価回路を示す回路図である。 図5に示した断線検査の等価回路の測定電圧と時間の関係を示すグラフである。 図6に示したグラフで、V=250V、C0=0.01μF、C11=10pF、C12=30pF、Ra=1kΩ、t0=45nsecの場合の測定電圧と時間の関係を示すグラフである。 図3に示した回路のモデルの短絡検査に着目した等価回路を示す回路図である。 図7に示した短絡検査の等価回路の測定電圧と時間の関係を示すグラフである。 図9に示したグラフで、V=250V、C0=0.01μF、C1=15pF、C2=15pF、R12=50MΩ、t0=200μsecの場合の測定電圧と時間の関係を示すグラフである。 本発明の一実施の形態によるプリント配線板検査方法の流れを示すフローチャートである。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。また、特にことわらない限り、端子名を表す記号は同時に配線名、信号名も兼ね、電源の場合はその電圧値も兼ねるものとする。
図1に、本発明の一実施形態によるプリント配線板検査装置の全体構成を示す。本実施の形態によるプリント配線板検査装置は、例えば、2本のプローブ1、プローブ支持部2、移動機構部6、測定部7、記憶部8、制御部9などにより構成されている。
移動機構部6は、各種モータ、そのモータを駆動させるモータドライバなどから構成される。移動機構部6には、プローブ支持部2を介してプローブ1が取り付けられており、プローブ1は、プリント配線板3と平行方向(XY方向)及び垂直方向(Z方向)に移動可能である。なお、本実施の形態では、プローブ1が2本の場合を例に説明するが、3本以上であってもよい。
測定部7は、電圧源、電流源、計測器などから構成され、プローブ1に接続されており、プローブ間に電流を流したり、電圧を印加したりすることにより、プリント配線板3内の回路の抵抗を測定することが可能である。また、プリント配線板3内のGNDネットや電源ネット等のプリント配線板全体をカバーするようなネット(基準面)と、被検査回路との間の電位差を測定した後、容量成分に変換することが可能である。なお、前記のプリント配線板全体をカバーするようなネットがない場合にはプリント配線板外に設けられた導電性の基準面5(図3参照)を使用することが可能である。
記憶部8は、例えばRAM、ハードディスク等のメモリにより構成されており、測定した値や、その演算結果などを一時的に記憶する。
制御部9は、CPU、RAM、ROM等により構成されており、移動機構部6の駆動制御や、測定部7によって測定された抵抗値や容量値などが不良であるかどうかを判定する処理などを行う。なお、制御部9は、一般的なコンピュータに上記機能や下記動作を実現させるプログラムを内蔵することにより実現することも可能であり、当該プログラムはフロッピー(登録商標)ディスクやハードディスク等のコンピュータで読み出し可能な記録媒体に記録することもできる。また、当該プログラムはインターネット等の通信手段から読み出してくるようにすることもできる。
図2は、検査対象であるプリント配線板の一例を示す平面図である。図2に示すように、検査対象のプリント配線板3には、金属等の導電材料で形成された数多くのネット4a〜4eが形成されている。
次に、本実施の形態のプリント配線板検査装置による検査の動作例を説明する。まず、プリント配線板固定具(図示せず)を用いてプリント配線板3を固定する。
次いで、制御部9が移動機構部6を制御して、プローブ1の1つ(第1のプローブ)を、プリント配線板内もしくはプリント配線板外の基準面5に接触させる。その他のプローブ1(第2のプローブ)をネット上の検査点に接触させ、第2のプローブを介して検査対象ネットに矩形パルス電圧Vを印加する。そして、プリント配線板外に設けられた外部コンデンサC0を横切る(通過する)信号(電圧V0)を測定する。これをプリント配線板上のすべてのネットに対して行う。測定は、断線不良判定用の第一の測定値と短絡不良判定用の第二の測定値を取る。各ネットの測定値と、あらかじめ測定・登録されているそれぞれのネットの良品値と比較する。ここで、測定した電圧V0と良品値が全てのネットに対して同じ値であれば良品と判定し、同じ値でないものが1つでも存在する場合には、不良品と判断する。短絡不良の場合、プリント配線板上のどのネットと、どのネットが短絡しているかの断定ができない場合があるため、短絡している可能性があるネット上の検査点に1つのプローブを接触させ、もう一方のプローブを他のネットに接触させた後、前記プローブ間の抵抗値を測定し、あらかじめ設定されている基準値(閾値)より小さな抵抗値を示すネット間を、短絡しているネットとして特定することもできる。
断線検査について、図3〜図6を参照しながら詳細に説明する。断線検査は、完全断線とパターンの細りやスルーホールの欠けによる導通抵抗の増加を検査するものである。図3のモデルを断線検査に着目し、簡単化すると、図4(a),(b)のようになる。図4(a)は良好な状態を示し、図4(b)は導通抵抗の増加があった場合を示す。ここで、Raは導通抵抗を示し、Ra=0Ωの時は図4(a)と同じになる。Ra=∞の時は完全断線を示す。また、C1≒C11+C22となる。なお、C1,C11,C22は、それぞれ基準面5とネットの間の容量を示す。
ここで、図4(b)のモデルを等価回路で表すと、図5のようになる。ただし、ネットと基準面との抵抗R11、R12は無限大であるため無視する。また、測定用の抵抗R0も十分大きな値に設定するため省略する。時間t=0においては、RaによりC22は回路から切り離された状態になるので、V0は式(1)で表すことができる。
Figure 2010283129
t>0でのV0は式(2)で表すことができる。
Figure 2010283129
式(2)において、Raが有限であればt=∞ではV0は式(3)になる。
Figure 2010283129
式(1)〜式(3)より、V0
Figure 2010283129
で立ち上り、Raの指数関数で、良品値である
Figure 2010283129
に収束することが解る。その時の関係を図6のグラフに示す。Raの値が小さくなるに従って収束時間が短くなるので、矩形パルス印加直後の最適測定時間t0でV0を測定することにより、断線検査を行うことができる。
断線検査の検出について、一例を挙げて説明する。図5の等価回路において、V=250V、C0=0.01μF、回路ネットがC11=10pF、C12=30pF、Ra=1kΩであったとする。また、矩形パルス印加直後の最適測定時間t0を45nsec(ナノ秒)として測定を行う。この回路ネットにおいて、t=0の時ではV0は、式(1)から、V0=250mVとなり、t=∞では式(3)から、V0=1Vとなる。また、t0=45nsecでは式(2)からV0=830mVとなる。図7にt≧0の時の特性を示す。図7に示すように、回路ネットが良品の場合、すなわちRa=0Ωの場合では、
Figure 2010283129
であるため、V0=1Vとなる。時間t0での測定値830mVは、良品時の1Vと比較して、17%減少することになる。よって、時間t0での測定値と良品時の測定値を比較することで、回路ネットに導通抵抗の増加があるかを判定することができる。一般的に断線検査の場合、検出すべき導通抵抗は低ければ低いほど良く、矩形パルス印加後の比較的微少な時間が最適な測定時間となる。
次に短絡検査について、図8〜図10を参照しながら詳細に説明する。短絡検査は、完全短絡とエッチング残りなどによるネット間の絶縁抵抗の減少を検査するものである。図3のモデルを短絡検査に着目し等価回路にすると、図8のようになる。ここで、R12は絶縁抵抗を示し、R12=∞の時は良好な場合を、R12=0Ωの時は完全短絡を示す。NetAとNetB間の容量は微小であるので無視する。またNetA及びNetBの基準プレーン間の抵抗R1、R2は無限大とする。さらに、測定用の抵抗R0も十分大きな値に設定するため省略する。図8の等価回路は図5の等価回路と同じ構成となり、断線検査と短絡検査を同等に扱うことができることがわかる。
図8の等価回路において、t=0でのV0は式(4)で表すことができる。
Figure 2010283129
t>0でのV0は式(5)で表すことができる。
Figure 2010283129
t=∞でのV0は式(6)に収束することになる。
Figure 2010283129
式(4)〜式(6)により、V0は良品値である
Figure 2010283129
から立ち上り、
Figure 2010283129
に収束するようになる。その時の関係を図9のグラフに示す。R12の値が大きいほど収束時間は長くなる。よって、絶縁抵抗の減少を検査するには、矩形パルス印加後の最適測定時間t1経過後にV0の測定を行えば良いことになる。実際の短絡検査において、t1は検査にかけられる時間、検査すべき抵抗値、基準プレーンとの静電容量などから計算や実験などで最適時間として設定される。
短絡検査の検出について、一例を挙げて説明する。図8の等価回路において、V=250V、C0=0.01μF、回路ネットがC1=15pF、C2=15pF、R12=50MΩであったとする。また、矩形パルス印加後の最適時間t1を200μsecとし、測定を行う。この回路ネットにおいて、時間t=0では、式(4)から、V0=375mVとなり、t=∞では、式(6)から、V0=750mVとなる。また、t1=200μsecではV0=462mVとなる。図10に、t≧0の時の特性を示す。この回路ネットが良品の場合、すなわちR12=∞Ω(無限大)の場合では、
Figure 2010283129
であるため、V0=375mVとなる。時間t1での測定値462mVは良品時の375mVと比較して、23%増加することになる。よって、t1での測定値と良品時の測定値を比較することで、回路ネットに短絡不良を有しているかを判定することができる。一般に短絡検査の場合、検出すべき絶縁抵抗は高ければ高いほど良く、矩形パルス印加後の比較的長い時間が最適な測定時間となる。
上記に述べたように、1検査点に対して断線検査用の測定値1と短絡検査用の測定値2をそれぞれ最適な測定時間で測定するのみで、高価な波形観測器や過渡ディジタル解析器を使用することなく、ネットの断線不良や、近接するネットとの短絡不良を発見することができる。また、この測定値は一般的に使用されるアナログ−デジタル変換ICを使用することにより、簡単にメモリに格納することができる。
図11に、本実施の形態のプリント配線板検査装置による検査の動作例を示す。図11に示すように、まず、ステップ101において、プローブを検査点に移動させる。
次いで、ステップ102において、検査点にパルス電圧を印加する。図6に示すt0時間経過後の測定値1を測定後、その測定値1を記憶部8等に記憶し(ステップ103)、図9に示すt1時間経過後の測定値2を測定後、その測定値2を記憶部8等に記憶する(ステップ104)。検査対象となるすべてのネットについて測定を実施し、全検査が終了するまでステップ101〜104を繰り返す。
次いで、ステップ106において、ステップ103で測定した測定値1と既に記憶している良品基板での測定値1を比較し、ステップ103での測定値1が小さい場合は、断線不良としてステップ107にて検出する。また、ステップ108において、ステップ104で測定した測定値2と既に記憶している良品基板での測定値2を比較し、ステップ108での測定値2が大きい場合は、短絡不良としてステップ109にて検出する。検査対象となるすべてのネットについて比較・検出を実施し、全検査が終了するまでステップ106〜109を繰り返す。
なお、ステップ105を無くして、ステップ103の測定値1、ステップ104の測定値2を測定し終えた後に、続けてステップ106〜109の不良判定を行ってもよい。このときは、ステップ110の全検査が終了しない場合、ステップ101に戻ることになる。
したがって、本実施の形態によるプリント配線板の検査装置及び検査方法によれば、高価な波形観測器や過渡ディジタル解析器などを使用することなく、ネットの断線不良および他のネットとの短絡不良が容易にかつ安価に発見できる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、プリント配線板の検査に利用することができる。
1 プローブ
2 プローブ支持部
3 プリント配線板
4a〜4e プリント配線板上の回路(ネット)
5 基準面
6 移動機構部
7 測定部
8 記憶部
9 制御部

Claims (6)

  1. 検査対象のプリント配線板のネットに接触するための第1及び第2のプローブと、
    記憶手段とを有し、
    前記プリント配線板の基準面に前記第1のプローブを接触させ、前記プリント配線板のネットに前記第2のプローブを接触させ、前記第2のプローブを介して前記ネットに矩形パルス電圧を印加し、
    前記第1のプローブにより、前記矩形パルス印加直後の第1の電圧測定と、絶縁抵抗を判別するために設定された最適測定時間経過後の第2の電圧測定とを行い、
    前記プリント配線板の検査対象すべてのネットについて前記第1及び第2の電圧測定を行い、その値を前記記憶手段に記憶し、
    予め測定した前記矩形パルス印加直後及び前記最適測定時間経過後での良品の第1の測定値および第2の測定値と、前記第1及び第2の電圧測定で測定した第1の測定値および第2の測定値とを比較し、
    同一ネット内の完全断線を含む導通抵抗の増加不良と、近接するネットとの完全短絡を含む絶縁抵抗の減少不良とを検出するように構成されていることを特徴とするプリント配線板の検査装置。
  2. 前記絶縁抵抗の減少不良の検出において、
    前記測定した第2の測定値が増加しているネットを短絡不良ネットと判定することを特徴とする請求項1記載のプリント配線板の検査装置。
  3. 前記導通抵抗の増加不良の検出において、
    前記測定した第1の測定値が減少しているネットを断線不良ネットと判定することを特徴とする請求項1記載のプリント配線板の検査装置。
  4. プリント配線板の基準面に第1のプローブを接触させ、前記プリント配線板のネットに第2のプローブを接触させ、前記第2のプローブを介して前記ネットに矩形パルス電圧を印加し、
    前記第1のプローブにより、前記矩形パルス印加直後の第1の電圧測定と、絶縁抵抗を判別するために設定された最適測定時間経過後の第2の電圧測定とを行い、
    前記プリント配線板の検査対象すべてのネットについて前記第1及び第2の電圧測定を行い、その値を記憶手段に記憶し、
    予め測定した前記矩形パルス印加直後及び前記最適測定時間経過後での良品の第1の測定値および第2の測定値と、前記第1及び第2の電圧測定で測定した第1の測定値および第2の測定値とを比較し、
    同一ネット内の完全断線を含む導通抵抗の増加不良と、近接するネットとの完全短絡を含む絶縁抵抗の減少不良とを検出することを特徴とするプリント配線板の検査方法。
  5. 前記絶縁抵抗の減少不良の検出において、
    前記測定した第2の測定値が増加しているネットを短絡不良ネットと判定することを特徴とする請求項4記載のプリント配線板の検査方法。
  6. 前記導通抵抗の増加不良の検出において、
    前記測定した第1の測定値が減少しているネットを断線不良ネットと判定することを特徴とする請求項4記載のプリント配線板の検査方法。
JP2009135027A 2009-06-04 2009-06-04 プリント配線板の検査装置及び検査方法 Active JP4843071B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009135027A JP4843071B2 (ja) 2009-06-04 2009-06-04 プリント配線板の検査装置及び検査方法
CN200910149200.2A CN101907669B (zh) 2009-06-04 2009-07-06 印刷线路板的检查装置和检查方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009135027A JP4843071B2 (ja) 2009-06-04 2009-06-04 プリント配線板の検査装置及び検査方法

Publications (2)

Publication Number Publication Date
JP2010283129A true JP2010283129A (ja) 2010-12-16
JP4843071B2 JP4843071B2 (ja) 2011-12-21

Family

ID=43263185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009135027A Active JP4843071B2 (ja) 2009-06-04 2009-06-04 プリント配線板の検査装置及び検査方法

Country Status (2)

Country Link
JP (1) JP4843071B2 (ja)
CN (1) CN101907669B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013047622A (ja) * 2011-08-29 2013-03-07 Micro Craft Kk X線を用いた配線板の不良解析用画像の取得装置及び方法
KR20210142966A (ko) * 2020-05-19 2021-11-26 주식회사 에머릭스 기판 검사 장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013024582A (ja) * 2011-07-15 2013-02-04 Nidec-Read Corp 基板検査装置及び基板検査方法
JP2014020815A (ja) * 2012-07-13 2014-02-03 Hioki Ee Corp 基板検査装置および基板検査方法
JP5727976B2 (ja) * 2012-07-31 2015-06-03 ヤマハファインテック株式会社 プリント基板の絶縁検査装置及び絶縁検査方法
CN103323635B (zh) * 2013-06-21 2015-12-02 深圳市华星光电技术有限公司 用于检测接触效果的探针模组
JP2015111082A (ja) * 2013-12-06 2015-06-18 富士通テレコムネットワークス株式会社 布線試験装置、布線試験方法及び基準値測定装置
KR102521076B1 (ko) * 2016-06-28 2023-04-12 세메스 주식회사 반도체 소자를 검사하기 위한 인서트 조립체와 테스트 소켓의 불량 검사 방법
CN106443299B (zh) * 2016-09-27 2019-01-04 惠州市金百泽电路科技有限公司 一种侦断印制电路板台阶孔开短路功能性缺陷的检测方法
CN107167688B (zh) * 2017-05-05 2019-07-05 福耀玻璃工业集团股份有限公司 一种汽车玻璃导电印刷线的检测装置
JP6780859B2 (ja) * 2017-09-25 2020-11-04 日本電産リード株式会社 基板検査装置、及び基板検査方法
CN109164311A (zh) * 2018-07-13 2019-01-08 智车优行科技(上海)有限公司 故障检测方法和装置、电子设备
CN109727562B (zh) * 2019-01-25 2022-05-06 南京京东方显示技术有限公司 一种面板检测装置及检测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07146323A (ja) * 1993-11-22 1995-06-06 Inter Tec:Kk 液晶表示器用ガラス基板の検査方法及び検査装置
JPH09318662A (ja) * 1995-11-10 1997-12-12 Okano Hightech Kk 検査装置及び検査プローブ及び検査方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636008B2 (ja) * 1987-02-24 1994-05-11 富士通株式会社 プリント基板試験方法
US5266901A (en) * 1992-05-29 1993-11-30 International Business Machines Corp. Apparatus and method for resistive detection and waveform analysis of interconenction networks
US5438272A (en) * 1994-05-09 1995-08-01 International Business Machines Corporation Voltage-stressing and testing of networks using moving probes
US6573728B2 (en) * 2001-08-29 2003-06-03 International Business Machines Corporation Method and circuit for electrical testing of isolation resistance of large capacitance network

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07146323A (ja) * 1993-11-22 1995-06-06 Inter Tec:Kk 液晶表示器用ガラス基板の検査方法及び検査装置
JPH09318662A (ja) * 1995-11-10 1997-12-12 Okano Hightech Kk 検査装置及び検査プローブ及び検査方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013047622A (ja) * 2011-08-29 2013-03-07 Micro Craft Kk X線を用いた配線板の不良解析用画像の取得装置及び方法
KR20210142966A (ko) * 2020-05-19 2021-11-26 주식회사 에머릭스 기판 검사 장치
KR102405296B1 (ko) * 2020-05-19 2022-06-07 주식회사 에머릭스 기판 검사 장치

Also Published As

Publication number Publication date
CN101907669A (zh) 2010-12-08
JP4843071B2 (ja) 2011-12-21
CN101907669B (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
JP4843071B2 (ja) プリント配線板の検査装置及び検査方法
JP5060499B2 (ja) プリント配線板の検査装置及び検査方法
US7710131B1 (en) Non-contact circuit analyzer
JP2009204329A (ja) 回路ボード検査システム及び検査方法
WO2002041018A1 (fr) Appareil d'inspection et procede d'inspection pour carte de circuit
JP2008203077A (ja) 回路検査装置及び回路検査方法
JP4978779B2 (ja) 半導体集積回路の試験方法及びicテスタ
US8269505B2 (en) Locating short circuits in printed circuit boards
JP4949947B2 (ja) 回路基板検査方法および回路基板検査装置
JP5420277B2 (ja) 回路基板検査装置および回路基板検査方法
JP2006200973A (ja) 回路基板検査方法およびその装置
JP3784479B2 (ja) 回路基板検査方法
JP2003279624A (ja) 電子部品試験装置
JP2014020815A (ja) 基板検査装置および基板検査方法
JP4597236B2 (ja) 回路基板検査方法および回路基板検査装置
JP5420303B2 (ja) 回路基板検査装置および回路基板検査方法
TWI461711B (zh) 決定電裝置特性之裝置與方法
JP5437935B2 (ja) 検査方法及びこれを実施するために用いる検査装置
JP5988557B2 (ja) 回路基板検査装置および回路基板検査方法
TWI580980B (zh) 半導體測試裝置的電力長度測定方法、校準晶圓的導電性區域的方法
US20230136914A1 (en) Sensor device for detecting electrical defects based on resonance frequency
JP6219074B2 (ja) 絶縁検査装置
JP2009216659A (ja) 接続品質検査装置
JP6036557B2 (ja) プローブ検査装置及びプローブ検査方法
JP4369002B2 (ja) 回路基板検査装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110912

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111006

R150 Certificate of patent or registration of utility model

Ref document number: 4843071

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250