JP2010278602A - Laminated dielectric filter - Google Patents

Laminated dielectric filter Download PDF

Info

Publication number
JP2010278602A
JP2010278602A JP2009127288A JP2009127288A JP2010278602A JP 2010278602 A JP2010278602 A JP 2010278602A JP 2009127288 A JP2009127288 A JP 2009127288A JP 2009127288 A JP2009127288 A JP 2009127288A JP 2010278602 A JP2010278602 A JP 2010278602A
Authority
JP
Japan
Prior art keywords
internal electrode
peripheral
external electrode
electrode
dielectric filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009127288A
Other languages
Japanese (ja)
Inventor
Hisashi Sato
恒 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009127288A priority Critical patent/JP2010278602A/en
Publication of JP2010278602A publication Critical patent/JP2010278602A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)
  • Filters And Equalizers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a laminated dielectric filter having stable frequency-impedance characteristics. <P>SOLUTION: The laminated dielectric filter is equipped with: first/second internal electrodes 3, 4 inside a laminated body 1; a through-hole 5 penetrating through the laminated body 1 together with the first/second internal electrodes 3, 4; peripheral edge-side first/second external electrodes 6, 7 on the side faces of the laminated body 1; central-side first/second external electrodes 8, 9 on the internal surface of the through-hole 5; peripheral edge-side first lead-out parts 10 led out from the first internal electrode 3 to the side faces of the laminated body 1 so as to be connected to the peripheral edge-side first external electrodes 6; central-side first lead-out parts 12 led out from the first internal electrode 3 to the internal surface of the through-hole 5 so as to be connected to the central-side first external electrodes 8; peripheral edge-side second lead-out parts 11 not mutually overlapping with the peripheral edge-side first lead-out parts 10 in a plane view and led out from the second internal electrode 4 to the side faces of the laminated body 1 so as to be connected to the peripheral edge-side second external electrodes 7; and central-side second lead-out parts 13 not mutually overlapping with the central-side first lead-out parts 12 in a plane view and led out from the second internal electrode 4 to the internal surface of the through-hole 5 so as to be connected to the central-side second external electrodes 9. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、広範囲の周波数帯域において周波数−インピーダンス特性が安定した積層型誘電体フィルタに関するものである。   The present invention relates to a multilayer dielectric filter having stable frequency-impedance characteristics in a wide frequency band.

従来、マイクロプロセッシングユニット（ＭＰＵ：Micro Processing Unit）等のＩＣチップは、例えば、実装基板上に実装されており、その実装基板上においてＭＰＵに電力を供給する電源ラインとグランドラインとの間に、電源ノイズや放射電磁雑音（ＥＭＩノイズ：Electromagnetic Interference Noise）を除去するために、ノイズ除去フィルタが配置されている。   Conventionally, an IC chip such as a micro processing unit (MPU) is mounted on, for example, a mounting substrate, and between the power supply line that supplies power to the MPU on the mounting substrate and a ground line, In order to remove power supply noise and radiated electromagnetic noise (EMI noise: Electromagnetic Interference Noise), a noise removal filter is arranged.

ところで、一般的に、固有の共振点を有する周波数−インピーダンス特性（例えば、横軸に周波数を、縦軸にインピーダンスの絶対値をとったときのグラフで示されるインピーダンス特性）を有する電子部品同士が接続された場合には、その電子部品の周波数−インピーダンス特性において***振点を生じるおそれがあった。   By the way, in general, electronic components having frequency-impedance characteristics (for example, impedance characteristics shown by a graph when the horizontal axis represents frequency and the vertical axis represents absolute value of impedance) having a specific resonance point are included. When connected, there is a risk of causing an anti-resonance point in the frequency-impedance characteristics of the electronic component.

以下に、***振点を生じるメカニズムを説明する。   Below, the mechanism which produces an antiresonance point is demonstrated.

まず、接続された電子部品同士の周波数−インピーダンス特性において、固有の共振点が生じる周波数が両方の電子部品について丁度一致した場合は、両電子部品が接続された回路における、共振点におけるインピーダンスが減少する方向へ共振の幅が大きくなるだけで、特に問題はない。   First, in the frequency-impedance characteristics between connected electronic components, when the frequency at which a unique resonance point occurs is exactly the same for both electronic components, the impedance at the resonance point in the circuit to which both electronic components are connected decreases. There is no particular problem just by increasing the width of the resonance in the direction in which it occurs.

しかし、接続された電子部品同士の周波数−インピーダンス特性において、固有の共振点が生じる周波数がずれた場合には、両電子部品が接続された回路において、それぞれの電子部品で固有の共振点が生じる周波数の中間の周波数において、インピーダンスが増大する方向への共振の幅が大きくなってしまう。これによって、***振が生じる。   However, in the frequency-impedance characteristics of the connected electronic components, when the frequency at which a specific resonance point occurs is shifted, a specific resonance point is generated in each electronic component in the circuit to which both electronic components are connected. At an intermediate frequency, the width of resonance in the direction in which the impedance increases increases. This causes anti-resonance.

また、***振が生じると、前述したように、インピーダンスが増大する方向への共振の幅が大きくなる。従って、ノイズを除去する効果が損なわれてしまうという問題点があった。   Further, when anti-resonance occurs, as described above, the width of resonance in the direction in which impedance increases increases. Therefore, there is a problem that the effect of removing noise is impaired.

そこで、ノイズ除去フィルタおよびＩＣチップの周波数−インピーダンス特性が、前述したように接続されることによって影響し合って***振を生じないように、ノイズ除去フィルタとして分布定数型ノイズフィルタが提案されている。   Therefore, a distributed constant type noise filter has been proposed as a noise removal filter so that the frequency-impedance characteristics of the noise removal filter and the IC chip are affected as a result of being connected as described above and do not cause anti-resonance. .

この分布定数型ノイズフィルタは、例えば、略平板状の二つの誘電体が略平板状の金属板を挟んでなる分布定数回路形成部と、この分布定数回路形成部に導通する陰極端子と、金属板の一部が誘電体から突出してなる電極部と、この電極部に電気的に接続された陽極端子とを備える基本構成を有している（例えば、特許文献１を参照。）。   This distributed constant type noise filter includes, for example, a distributed constant circuit forming portion in which two substantially flat dielectrics sandwich a substantially flat metal plate, a cathode terminal electrically connected to the distributed constant circuit forming portion, a metal It has a basic configuration including an electrode portion in which a part of the plate protrudes from a dielectric, and an anode terminal electrically connected to the electrode portion (see, for example, Patent Document 1).

この構成の分布定数型ノイズフィルタによれば、分布定数回路形成部で分布定数回路が形成されることにより、分布定数型ノイズフィルタの周波数−インピーダンス特性は使用する周波数帯域において共振点を有さなくなる。従って、積層型誘電体フィルタの周波数−インピーダンス特性とＩＣチップの周波数−インピーダンス特性とが影響し合って***振点が発生することを抑制することができるというものである。   According to the distributed constant type noise filter having this configuration, the distributed constant circuit is formed in the distributed constant circuit forming unit, so that the frequency-impedance characteristic of the distributed constant type noise filter does not have a resonance point in the frequency band to be used. . Therefore, it is possible to suppress the occurrence of an anti-resonance point due to the influence of the frequency-impedance characteristic of the multilayer dielectric filter and the frequency-impedance characteristic of the IC chip.

特開2002−164760号公報JP 2002-164760

ここで、近年電子機器の多機能化を図るため、多数の電子部品が実装基板に実装される傾向がある。このとき、各電子部品を流れる電流に起因する磁気および各電子部品から生じる熱が、電子部品同士で互いに影響し合わないように、各電子部品は互いに所定の間隔を有して配置されていることが好ましい。一方、実装基板の省スペース化が望まれており、従って、実装面積の小さい実装基板に多数の電子部品を高密度に実装する必要がある。   Here, in recent years, in order to increase the functionality of electronic devices, a large number of electronic components tend to be mounted on a mounting board. At this time, the electronic components are arranged at a predetermined distance from each other so that the magnetism caused by the current flowing through the electronic components and the heat generated from the electronic components do not affect each other. It is preferable. On the other hand, space saving of a mounting board is desired. Therefore, it is necessary to mount a large number of electronic components on a mounting board having a small mounting area at high density.

例えば、特許文献１に記載された分布定数型ノイズフィルタをＩＣチップとともに実装基板に実装する場合には、実装基板の上面とＩＣチップの下面との間の空間に分布定数型ノイズフィルタを配置して実装基板に実装する構成が望ましい。   For example, when the distributed constant noise filter described in Patent Document 1 is mounted on a mounting substrate together with an IC chip, the distributed constant noise filter is disposed in a space between the upper surface of the mounting substrate and the lower surface of the IC chip. Therefore, it is desirable to mount on the mounting board.

また、ＩＣチップの多数の端子は、ＩＣチップの下面の周縁部に形成されている構成が一般的である。   In general, a large number of terminals of the IC chip are formed at the peripheral edge of the lower surface of the IC chip.

しかしながら、従来の分布定数型ノイズフィルタでは、入力端子および出力端子が分布定数型ノイズフィルタ本体の両端部に形成されているため、ＩＣチップの多数の端子とは配置が大きく異なっている。従って、分布定数型ノイズフィルタの出力端子と所定のＩＣチップの端子とを配線を介して接続する際に双方の端子を接続するための配線の長さが長くなって、余分なインダクタンスが発生するという問題点があった。また、ＩＣチップの多数の端子に合わせて従来の分布定数型ノイズフィルタを多数実装しなければならなくなることも起因して、配線の構造が複雑になったりするという問題点があった。   However, in the conventional distributed constant noise filter, since the input terminal and the output terminal are formed at both ends of the distributed constant noise filter body, the arrangement is greatly different from many terminals of the IC chip. Therefore, when connecting the output terminal of the distributed constant type noise filter and the terminal of the predetermined IC chip via the wiring, the length of the wiring for connecting both terminals becomes long, and extra inductance is generated. There was a problem. Another problem is that the wiring structure becomes complicated due to the fact that a large number of conventional distributed constant type noise filters must be mounted in accordance with a large number of terminals of the IC chip.

そこで、この問題点に対しては、配線の長さを短くするとともに配線の構造を簡易化するために、下面側にキャビティを有しており、上面側にＩＣチップが実装される配線基板を実装基板に実装し、そのキャビティ内に、必要に応じて複数の分布定数型ノイズフィルタを収納する構成が考えられる。この構成によれば、分布定数型ノイズフィルタの出力端子から導出された配線を、配線基板内でＩＣチップの端子に対応する位置となるように展開して調整することができる。従って、分布定数型ノイズフィルタの出力を配線基板の上面側から導出し、ＩＣチップの端子に接続することができる。   To solve this problem, in order to shorten the length of the wiring and simplify the structure of the wiring, a wiring board having a cavity on the lower surface side and mounting an IC chip on the upper surface side is provided. A configuration is conceivable in which a plurality of distributed constant type noise filters are housed in a cavity mounted on a mounting substrate as required. According to this configuration, the wiring derived from the output terminal of the distributed constant type noise filter can be developed and adjusted so as to be in a position corresponding to the terminal of the IC chip in the wiring board. Therefore, the output of the distributed constant noise filter can be derived from the upper surface side of the wiring board and connected to the terminal of the IC chip.

しかしながら、この構成においては、配線基板中の配線の経路長が長くなるので、等価直列インダクタンス（ＥＳＬ：Equivalent Series Inductance）が大きくなってしまうという問題点があった。   However, in this configuration, there is a problem that an equivalent series inductance (ESL) is increased because the path length of the wiring in the wiring board is increased.

また、積層型誘電体フィルタを実装するに当たって配線基板を採用する構成としたとしても、ＩＣチップの多数の端子に応じて複数の分布定数型ノイズフィルタを実装しなければならないため、ＩＣチップの端子への電気的な接続が複雑になり、また、分布定数型ノイズフィルタを複数準備しなければならないことから、コストを抑制することが難しくなるという問題点があった。   In addition, even if the wiring board is used for mounting the multilayer dielectric filter, a plurality of distributed constant noise filters must be mounted in accordance with a large number of terminals of the IC chip. The electrical connection to the power supply becomes complicated, and a plurality of distributed constant noise filters must be prepared, which makes it difficult to reduce costs.

本発明は、以上のような従来の技術における問題点に鑑みて案出されたものであり、その目的は、固有の共振点を有さない積層型誘電体フィルタを提供することにある。また、低ＥＳＬ化の要求を満たす積層型誘電体フィルタを提供することにある。また、実装基板の省スペース化を可能とし、ＩＣチップの端子への電気的な接続が容易で、コストを抑制することも可能な積層型誘電体フィルタを提供することにある。   The present invention has been devised in view of the above-described problems in the prior art, and an object thereof is to provide a multilayer dielectric filter having no inherent resonance point. Another object of the present invention is to provide a multilayer dielectric filter that satisfies the demand for low ESL. It is another object of the present invention to provide a multilayer dielectric filter that can save space on a mounting substrate, can be easily electrically connected to terminals of an IC chip, and can reduce costs.

本発明の積層型誘電体フィルタは、複数の誘電体層が積層されて成る積層体と、該積層体の前記誘電体層間に積層方向に交互に形成された第１内部電極および第２内部電極と、前記積層体を前記第１内部電極および前記第２内部電極とともに貫通している貫通孔と、前記積層体の側面に、積層方向に帯状に形成された周縁側第１外部電極および周縁側第２外部電極と、前記貫通孔の内側面に、積層方向に帯状に形成された中央側第１外部電極および中央側第２外部電極と、前記第１内部電極から前記積層体の側面に引き出されて前記周縁側第１外部電極に接続されている周縁側第１引出部と、前記第１内部電極から前記貫通孔の内側面に引き出されて前記中央側第１外部電極に接続されている中央側第１引出部と、前記周縁側第１引出部とは平面視で互いに重ならないように前記第２内部電極から前記積層体の側面に引き出されて前記周縁側第２外部電極に接続されている周縁側第２引出部と、前記中央側第１引出部とは平面視で互いに重ならないように前記第２内部電極から前記貫通孔の内側面に引き出されて前記中央側第２外部電極に接続されている中央側第２引出部とを具備していることを特徴とするものである。   The multilayer dielectric filter of the present invention includes a multilayer body formed by laminating a plurality of dielectric layers, and a first internal electrode and a second internal electrode alternately formed in the stacking direction between the dielectric layers of the multilayer body. A through hole penetrating the multilayer body together with the first internal electrode and the second internal electrode, and a peripheral first external electrode and a peripheral side formed on the side surface of the multilayer body in a strip shape in the stacking direction A second external electrode, a central first external electrode and a central second external electrode formed in a strip shape in the stacking direction on the inner side surface of the through-hole, and the first internal electrode are drawn to the side surface of the stacked body. A first peripheral portion on the peripheral side that is connected to the first external electrode on the peripheral side, and an inner surface of the through hole that is extracted from the first internal electrode and connected to the central first external electrode. The center side first lead portion and the peripheral side first lead portion A peripheral-side second lead portion that is drawn from the second internal electrode to the side surface of the multilayer body and connected to the peripheral-side second external electrode so as not to overlap each other in plan view, and the central-side first lead portion And a center-side second lead portion that is drawn from the second inner electrode to the inner surface of the through hole and connected to the center-side second outer electrode so as not to overlap each other in plan view. It is characterized by this.

本発明の積層型誘電体フィルタによれば、複数の誘電体層が積層されて成る積層体と、積層体の誘電体層間に積層方向に交互に形成された第１内部電極および第２内部電極と、積層体を第１内部電極および第２内部電極とともに貫通している貫通孔と、積層体の側面に、積層方向に帯状に形成された周縁側第１外部電極および周縁側第２外部電極と、貫通孔の内側面に、積層方向に帯状に形成された中央側第１外部電極および中央側第２外部電極と、第１内部電極から積層体の側面に引き出されて周縁側第１外部電極に接続されている周縁側第１引出部と、第１内部電極から貫通孔の内側面に引き出されて中央側第１外部電極に接続されている中央側第１引出部と、周縁側第１引出部とは平面視で互いに重ならないように第２内部電極から積層体の側面に引き出されて周縁側第２外部電極に接続されている周縁側第２引出部と、中央側第１引出部とは平面視で互いに重ならないように第２内部電極から貫通孔の内側面に引き出されて中央側第２外部電極に接続されている中央側第２引出部とを具備していることから、第１内部電極における中央側第１引出部から周縁側第１引出部への電流経路と、第２内部電極における中央側第２引出部から周縁側第２引出部への電流経路との間に、それらの電流経路に並列に分布定数的に挿入された多数の静電容量から構成された分布定数回路が形成される。その結果、積層型誘電体フィルタの周波数−インピーダンス特性（例えば、横軸に周波数、縦軸にインピーダンスの絶対値をとったときのグラフにおけるインピーダンス特性）は共振点を有さなくなる。従って、積層型誘電体フィルタの周波数−インピーダンス特性と、この積層型誘電体フィルタが接続される電子部品の周波数−インピーダンス特性とが影響し合って、積層型誘電体フィルタおよび電子部品の周波数−インピーダンス特性が***振点を生じなくなる。その結果、広範囲の周波数帯域において特性が安定した積層型誘電体フィルタを得ることができる。   According to the multilayer dielectric filter of the present invention, a multilayer body in which a plurality of dielectric layers are stacked, and a first internal electrode and a second internal electrode that are alternately formed in the stacking direction between the dielectric layers of the multilayer body. A through-hole penetrating the laminate together with the first internal electrode and the second internal electrode, and a peripheral first external electrode and a peripheral second external electrode formed on the side surface of the laminate in a band shape in the stacking direction And a central first external electrode and a central second external electrode formed in a strip shape in the stacking direction on the inner surface of the through-hole, and a first outer peripheral side that is drawn from the first internal electrode to the side surface of the stacked body A peripheral first lead portion connected to the electrode, a central first lead portion drawn from the first internal electrode to the inner surface of the through hole and connected to the central first external electrode, 1 lead-out part is loaded from the second internal electrode so as not to overlap each other in plan view The through-holes are formed from the second internal electrode so that the second peripheral lead-out portion that is drawn out to the side of the body and connected to the second peripheral external electrode and the first central lead-out portion do not overlap each other in plan view. A central-side second extraction portion that is drawn to the inner side surface and connected to the central-side second external electrode, so that the peripheral-side first extraction portion from the central-side first extraction portion of the first internal electrode Between the current path to the second inner electrode and the current path from the central second lead portion to the peripheral second lead portion in the second internal electrode. A distributed constant circuit composed of a capacitance is formed. As a result, the frequency-impedance characteristic of the multilayer dielectric filter (for example, the impedance characteristic in the graph when the horizontal axis represents the frequency and the vertical axis represents the absolute value of the impedance) does not have a resonance point. Therefore, the frequency-impedance characteristic of the multilayer dielectric filter and the frequency-impedance characteristic of the electronic component to which the multilayer dielectric filter is connected influence each other, so that the frequency-impedance of the multilayer dielectric filter and the electronic component is affected. The characteristic does not generate an anti-resonance point. As a result, a multilayer dielectric filter having stable characteristics in a wide frequency band can be obtained.

また、第１内部電極における中央側第１引出部および周縁側第１引出部の間の電流経路（第１電流経路）と、第２内部電極における中央側第２引出部および周縁側第２引出部の間の電流経路（第２電流経路）とは、互いに逆方向に電流が流れることとなって、それぞれの電流経路を流れる電流によって誘起される磁界の方向が互いに逆向きになる。そのため、それらの磁界が互いに打ち消し合う。その結果、第１電流経路のインダクタンスおよび第２電流経路のインダクタンスが小さくなり、積層型誘電体フィルタの低ＥＳＬ化を図ることができる。   In addition, a current path (first current path) between the center side first lead part and the peripheral side first lead part in the first internal electrode, and a center side second lead part and a peripheral side second lead in the second internal electrode Currents flow in opposite directions to the current path (second current path) between the sections, and the directions of the magnetic fields induced by the currents flowing through the current paths are opposite to each other. Therefore, those magnetic fields cancel each other. As a result, the inductance of the first current path and the inductance of the second current path are reduced, and the ESL of the multilayer dielectric filter can be reduced.

また、積層型誘電体フィルタの周縁側第１外部電極および周縁側第２外部電極は、それぞれ積層体の側面に形成されていることから、積層型誘電体フィルタの出力を積層体の側面から取り出すことができる。従って、積層型誘電体フィルタからの出力をその側面に対応するように下面の周縁部に配置されているＩＣチップ等の電子部品の多数の端子に接続することが容易となる。また、周縁側第１外部電極および周縁側第２外部電極と、ＩＣチップ等の電子部品の端子との間隔を、両者が互いに対応するように配置することによって小さくできるので、周縁側第１外部電極および周縁側第２外部電極と電子部品の端子とを接続するための配線の長さを短くすることによって配線のインダクタンスを小さくすることができる。その結果、積層型誘電体フィルタおよび配線の低ＥＳＬ化を図ることが可能となる。従って、積層型誘電体フィルタおよび電子部品が実装される実装基板の省スペース化を可能とし、積層型誘電体フィルタと電子部品の端子との電気的な接続が容易であり、かつ、低ＥＳＬ化の要求も満たすことが可能な積層型誘電体フィルタを提供することができる。   In addition, since the peripheral-side first external electrode and the peripheral-side second external electrode of the multilayer dielectric filter are respectively formed on the side surfaces of the multilayer body, the output of the multilayer dielectric filter is taken out from the side surfaces of the multilayer body. be able to. Therefore, it becomes easy to connect the output from the multilayer dielectric filter to a large number of terminals of an electronic component such as an IC chip disposed on the peripheral edge of the lower surface so as to correspond to the side surface. Moreover, since the space | interval of a peripheral side 1st external electrode and a peripheral side 2nd external electrode, and the terminal of electronic components, such as an IC chip, can be made small so that both may respond | correspond mutually, a peripheral side 1st exterior By reducing the length of the wiring for connecting the electrode and the peripheral second external electrode and the terminal of the electronic component, the inductance of the wiring can be reduced. As a result, it is possible to reduce the ESL of the multilayer dielectric filter and the wiring. Therefore, it is possible to save the space of the mounting substrate on which the multilayer dielectric filter and the electronic component are mounted, the electrical connection between the multilayer dielectric filter and the terminal of the electronic component is easy, and low ESL is achieved. It is possible to provide a multilayer dielectric filter that can satisfy the above requirements.

本発明の積層型誘電体フィルタの実施の形態の一例を模式的に示す透視斜視図である。It is a see-through | perspective perspective view which shows typically an example of embodiment of the laminated dielectric filter of this invention. （ａ）は図１に示す積層型誘電体フィルタを上方から見た平面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面図、（ｃ）は（ａ）のＢ−Ｂ線における断面図である。(A) is the top view which looked at the lamination type dielectric filter shown in Drawing 1 from the upper part, (b) is a sectional view in an AA line of (a), and (c) is BB of (a). It is sectional drawing in a line. 本発明の積層型誘電体フィルタの例における第１内部電極および第２内部電極の一例を示し、（ａ）は第１内部電極を上方から見た平面図、（ｂ）は第２内部電極を上方から見た平面図である。1 shows an example of a first internal electrode and a second internal electrode in an example of a multilayer dielectric filter of the present invention, (a) is a plan view of the first internal electrode viewed from above, and (b) is a diagram showing the second internal electrode. It is the top view seen from the upper part. 図３（ａ），（ｂ）に示す第１内部電極および第２内部電極における第１の電流経路Ｒ１および第２の電流経路Ｒ２における等価回路図である。FIG. 4 is an equivalent circuit diagram in a first current path R1 and a second current path R2 in the first internal electrode and the second internal electrode shown in FIGS. 本発明の積層型誘電体フィルタが実装された電子装置の一例を示す断面図である。It is sectional drawing which shows an example of the electronic device with which the laminated dielectric filter of this invention was mounted.

以下、本発明の積層型誘電体フィルタの実施の形態の例を、添付の図面を参照しつつ詳細に説明する。   Hereinafter, an example of an embodiment of a multilayer dielectric filter of the present invention will be described in detail with reference to the accompanying drawings.

図１は、本発明の積層型誘電体フィルタ14について実施の形態の第１の例を模式的に示す透視斜視図である。図２（ａ）は、図１に示す積層型誘電体フィルタ14を上方から見た平面図であり、図２（ｂ）は、図２（ａ）に示す積層型誘電体フィルタ14のＡ−Ａ線断面図であり、図２（ｃ）は、図２（ａ）に示す積層型誘電体フィルタ14のＢ−Ｂ線断面図である。   FIG. 1 is a perspective view schematically showing a first example of an embodiment of the multilayer dielectric filter 14 of the present invention. 2A is a plan view of the multilayer dielectric filter 14 shown in FIG. 1 as viewed from above, and FIG. 2B is a cross-sectional view of the multilayer dielectric filter 14 shown in FIG. FIG. 2C is a cross-sectional view taken along line A, and FIG. 2C is a cross-sectional view taken along line BB of the multilayer dielectric filter 14 shown in FIG.

本例の積層型誘電体フィルタ14は、複数の誘電体層２が積層されて成る積層体１と、積層体１の誘電体層２間に積層方向に交互に形成された第１内部電極３および第２内部電極４と、積層体１を第１内部電極３および第２内部電極４とともに貫通している貫通孔５と、積層体１の側面に、積層方向に帯状に形成された周縁側第１外部電極６および周縁側第２外部電極７と、貫通孔５の内側面に、積層方向に帯状に形成された中央側第１外部電極８および中央側第２外部電極９と、第１内部電極３から積層体１の側面に引き出されて周縁側第１外部電極６に接続されている周縁側第１引出部10と、第１内部電極３から貫通孔５の内側面に引き出されて中央側第１外部電極８に接続されている中央側第１引出部12と、周縁側第１引出部10とは平面視で互いに重ならないように第２内部電極４から積層体１の側面に引き出されて周縁側第２外部電極７に接続されている周縁側第２引出部11と、中央側第１引出部12とは平面視で互いに重ならないように第２内部電極４から貫通孔５の内側面に引き出されて中央側第２外部電極９に接続されている中央側第２引出部13とを具備している。   The laminated dielectric filter 14 of this example includes a laminated body 1 in which a plurality of dielectric layers 2 are laminated, and first internal electrodes 3 that are alternately formed in the laminating direction between the dielectric layers 2 of the laminated body 1. And the second internal electrode 4, the through hole 5 penetrating the laminated body 1 together with the first internal electrode 3 and the second internal electrode 4, and the peripheral side formed in the side surface of the laminated body 1 in the form of a strip in the laminating direction A first external electrode 6 and a peripheral second external electrode 7; a central first external electrode 8 and a central second external electrode 9 formed on the inner surface of the through-hole 5 in a strip shape in the stacking direction; A peripheral-side first extraction portion 10 that is extracted from the internal electrode 3 to the side surface of the laminate 1 and connected to the peripheral-side first external electrode 6, and is extracted from the first internal electrode 3 to the internal surface of the through hole 5. The center side first lead portion 12 connected to the center side first external electrode 8 and the peripheral side first lead portion 10 are seen in a plan view. The peripheral side second lead portion 11 that is drawn from the second internal electrode 4 to the side surface of the multilayer body 1 so as not to overlap with each other and connected to the peripheral side second external electrode 7 and the central side first lead portion 12 are: A center-side second lead portion 13 that is led out from the second inner electrode 4 to the inner surface of the through hole 5 and connected to the center-side second outer electrode 9 so as not to overlap each other in plan view.

このような構成により、第１内部電極３における中央側第１引出部12から周縁側第１引出部10への電流経路と、第２内部電極４における中央側第２引出部13から周縁側第２引出部11への電流経路との間に、それらの電流経路に並列に分布定数的に挿入された多数の静電容量から構成された分布定数回路が形成される。その結果、積層型誘電体フィルタ14の周波数−インピーダンス特性は、集中定数回路要素として機能する積層型誘電体フィルタのような共振点を有さなくなる。従って、積層型誘電体フィルタ14の周波数−インピーダンス特性と、この積層型誘電体フィルタ14が接続される電子部品の周波数−インピーダンス特性とが影響し合って、積層型誘電体フィルタおよび電子部品の周波数−インピーダンス特性が***振点を生じなくなる。その結果、広範囲の周波数帯域において、具体的には数十ＭＨｚ〜数ＧＨｚの範囲において、特性が安定した積層型誘電体フィルタ14を供給することができる。   With such a configuration, the current path from the center-side first lead portion 12 to the peripheral side first lead portion 10 in the first internal electrode 3, and the center-side second lead portion 13 in the second internal electrode 4 from the peripheral side first Between the current paths to the two lead portions 11, a distributed constant circuit composed of a large number of capacitances inserted in a distributed constant manner in parallel with these current paths is formed. As a result, the frequency-impedance characteristic of the multilayer dielectric filter 14 does not have a resonance point like the multilayer dielectric filter that functions as a lumped constant circuit element. Accordingly, the frequency-impedance characteristic of the multilayer dielectric filter 14 and the frequency-impedance characteristic of the electronic component to which the multilayer dielectric filter 14 is connected influence each other, and the frequency of the multilayer dielectric filter and the electronic component is affected. -Impedance characteristics do not cause anti-resonance points. As a result, the multilayer dielectric filter 14 having stable characteristics can be supplied in a wide frequency band, specifically in the range of several tens of MHz to several GHz.

また、第１内部電極３および第２内部電極４をそれぞれ陽極側電極および陰極側電極とした場合は、第１内部電極３における中央側第１引出部12および周縁側第１引出部10の間の電流経路（第１の電流経路）と、第２内部電極４における中央側第２引出部13および周縁側第２引出部11の間の電流経路（第２の電流経路）とは、互いに逆方向に電流が流れることとなり、それぞれの電流経路を流れる電流によって誘起される磁界の方向が互いに逆向きになる。そのため、それらの磁界が互いに打ち消し合うこととなって、第１電流経路のインダクタンスおよび第２電流経路のインダクタンスが小さくなるので、積層型誘電体フィルタ14の低ＥＳＬ化を図ることができる。   Further, when the first internal electrode 3 and the second internal electrode 4 are an anode side electrode and a cathode side electrode, respectively, between the center side first lead portion 12 and the peripheral side first lead portion 10 in the first internal electrode 3. Current path (first current path) and the current path (second current path) between the center-side second lead portion 13 and the peripheral-side second lead portion 11 in the second internal electrode 4 are opposite to each other. The current flows in the direction, and the directions of the magnetic fields induced by the currents flowing through the respective current paths are opposite to each other. Therefore, these magnetic fields cancel each other, and the inductance of the first current path and the inductance of the second current path are reduced. Therefore, the ESL of the multilayer dielectric filter 14 can be reduced.

また、積層型誘電体フィルタ14の周縁側第１外部電極６および周縁側第２外部電極７は、積層体１の側面に形成されていることから、積層型誘電体フィルタ14の出力を積層体１の外周部である側面から取り出すことができる。従って、例えば、積層型誘電体フィルタ14を、下面の周縁部に接続のための端子を有しているＩＣチップ等の電子部品の下部に実装した場合に、積層型誘電体フィルタ14からの出力を対応するＩＣチップ等の電子部品の端子に電気的に接続することが容易となる。また、周縁側第１外部電極６および周縁側第２外部電極７と対応する電子部品の端子との間隔を短くすることができるので、接続のための配線の長さを短くすることによって配線のインダクタンスを小さくすることができ、それによって、積層型誘電体フィルタおよび配線の低ＥＳＬ化を図ることが可能となる。その結果、実装基板の省スペース化を可能とし、電子部品の端子への接続が容易であり、かつ、低ＥＳＬ化の要求も満たすことが可能な積層型誘電体フィルタ14を得ることができる。   Further, since the peripheral side first external electrode 6 and the peripheral side second external electrode 7 of the multilayer dielectric filter 14 are formed on the side surface of the multilayer body 1, the output of the multilayer dielectric filter 14 is output to the multilayer body. 1 can be taken out from the side surface which is the outer peripheral portion. Therefore, for example, when the multilayer dielectric filter 14 is mounted below an electronic component such as an IC chip having a terminal for connection at the peripheral edge of the lower surface, the output from the multilayer dielectric filter 14 Can easily be electrically connected to terminals of electronic components such as corresponding IC chips. In addition, since the distance between the peripheral side first external electrode 6 and the peripheral side second external electrode 7 and the terminal of the corresponding electronic component can be shortened, the length of the wiring for connection can be reduced by shortening the length of the wiring for connection. Inductance can be reduced, which makes it possible to reduce the ESL of the multilayer dielectric filter and the wiring. As a result, it is possible to obtain the multilayer dielectric filter 14 that can save the mounting board space, can be easily connected to the terminals of the electronic component, and can satisfy the demand for low ESL.

さらに、積層体１の側面に複数の周縁側第１外部電極６および周縁側第２外部電極７を形成した場合であれば、１つの積層型誘電体フィルタ14によって複数の出力を取り出すことができるので、回路の高密度化を図ってコストを抑制することが可能となる。   Further, if a plurality of peripheral first external electrodes 6 and peripheral second external electrodes 7 are formed on the side surface of the multilayer body 1, a plurality of outputs can be taken out by one multilayer dielectric filter 14. Therefore, it is possible to reduce the cost by increasing the density of the circuit.

積層体１は、１層当たり１〜５μｍの厚みに形成された矩形状の複数の誘電体層２を、例えば20〜2000層積層して成る直方体状の誘電体ブロックである。なお、図１においては、本例の積層型誘電体フィルタ14を簡略化して説明するために誘電体層２の積層数を省略して示している。   The laminated body 1 is a rectangular parallelepiped dielectric block formed by laminating, for example, 20 to 2000 layers of a plurality of rectangular dielectric layers 2 having a thickness of 1 to 5 μm per layer. In FIG. 1, in order to simplify the description of the multilayer dielectric filter 14 of this example, the number of dielectric layers 2 is omitted.

また、積層体１の寸法は、図２（ａ）における積層型誘電体フィルタ14の上下方向を縦とし、図２（ａ）における積層型誘電体フィルタ14の左右方向を横とした場合に、例えば、縦が３〜７ｍｍ程度で、横が３〜７ｍｍ程度である。   Further, the dimensions of the multilayer body 1 are such that the vertical direction of the multilayer dielectric filter 14 in FIG. 2A is vertical and the horizontal direction of the multilayer dielectric filter 14 in FIG. For example, the length is about 3 to 7 mm and the width is about 3 to 7 mm.

誘電体層２の材料としては、例えば、チタン酸バリウム，チタン酸カルシウム，チタン酸ストロンチウム等の比較的誘電率が高いセラミックスを主成分とする誘電体材料を用いる。   As a material of the dielectric layer 2, for example, a dielectric material mainly composed of ceramics having a relatively high dielectric constant such as barium titanate, calcium titanate, strontium titanate, or the like is used.

第１内部電極３および第２内部電極４は、積層体１の誘電体層２間に積層方向に交互に、10〜1000層ずつ形成されている。これら第１内部電極３および第２内部電極４の材料としては、例えばニッケル，銅，銀，パラジウム等の金属を主成分とする導体材料が用いられ、0.5〜２μｍの厚みでそれぞれ形成されている。   The first internal electrode 3 and the second internal electrode 4 are formed between the dielectric layers 2 of the stacked body 1 alternately in the stacking direction by 10 to 1000 layers. As the material of the first internal electrode 3 and the second internal electrode 4, for example, a conductor material mainly composed of a metal such as nickel, copper, silver, or palladium is used, and each is formed with a thickness of 0.5 to 2 μm. .

また、第１内部電極３および第２内部電極４の寸法は、図２（ａ）における積層型誘電体フィルタ14の上下方向を縦とし、図２（ａ）における積層型誘電体フィルタ14の左右方向を横とした場合に、例えば、縦が２〜６ｍｍ程度で、横が２〜６ｍｍ程度である。   The dimensions of the first internal electrode 3 and the second internal electrode 4 are such that the vertical direction of the multilayer dielectric filter 14 in FIG. 2A is vertical, and the left and right sides of the multilayer dielectric filter 14 in FIG. When the direction is horizontal, for example, the length is about 2 to 6 mm and the width is about 2 to 6 mm.

また、第１内部電極３および第２内部電極４の縦および横の寸法は、誘電体層２の寸法より小さいものとする。これによって、第１内部電極３および第２内部電極４は、積層体１の側面に露出しないので、外部との絶縁性を保つことができる。第１内部電極３および第２内部電極４と誘電体層２との寸法差は、例えば、縦および横でそれぞれ0.5〜１ｍｍ程度である。   Further, the vertical and horizontal dimensions of the first internal electrode 3 and the second internal electrode 4 are smaller than the dimensions of the dielectric layer 2. As a result, the first internal electrode 3 and the second internal electrode 4 are not exposed on the side surface of the multilayer body 1, so that insulation from the outside can be maintained. The dimensional difference between the first internal electrode 3 and the second internal electrode 4 and the dielectric layer 2 is, for example, about 0.5 to 1 mm in the vertical and horizontal directions.

貫通孔５は、積層体１の誘電体層２を第１内部電極３および第２内部電極４とともに貫通している。貫通孔５の直径は、例えば、0.3〜0.7ｍｍ程度である。   The through hole 5 penetrates the dielectric layer 2 of the multilayer body 1 together with the first internal electrode 3 and the second internal electrode 4. The diameter of the through hole 5 is, for example, about 0.3 to 0.7 mm.

周縁側第１外部電極６は、本例では積層体１の１つの側面に２つずつ、それぞれ積層方向に長い帯状に形成されている。   In the present example, two peripheral side first external electrodes 6 are each formed in a strip shape that is long in the stacking direction on each side surface of the stack 1.

同様に本例では、周縁側第２外部電極７は、積層体１の１つの側面に２つずつ、それぞれ積層方向に長い帯状に形成されている。   Similarly, in the present example, the peripheral-side second external electrodes 7 are each formed in a strip shape that is long in the stacking direction, two on each side surface of the stack 1.

また、周縁側第１外部電極６および周縁側第２外部電極７は、それぞれ後述するように第１内部電極３および第２内部電極４に接続されている。   The peripheral side first external electrode 6 and the peripheral side second external electrode 7 are connected to the first internal electrode 3 and the second internal electrode 4 as described later.

周縁側第１外部電極６および周縁側第２外部電極７は、外部の回路に電気的に接続するための端子電極である。これら周縁側第１外部電極６および周縁側第２外部電極７の材料としては、例えばニッケル，銅，銀，パラジウム等の金属を主成分とする導体材料が用いられ、２〜20μｍの厚みでそれぞれ形成されている。   The peripheral side first external electrode 6 and the peripheral side second external electrode 7 are terminal electrodes for electrically connecting to an external circuit. As the material of the peripheral side first external electrode 6 and the peripheral side second external electrode 7, for example, a conductor material mainly composed of a metal such as nickel, copper, silver, palladium or the like is used, and each has a thickness of 2 to 20 μm. Is formed.

また、周縁側第１外部電極６および周縁側第２外部電極７の相互の位置関係は、図２（ａ）で示す通り、周縁側第１外部電極６および周縁側第２外部電極７が平面視で交互に形成されているとよい。具体的に、周縁側第１外部電極６と周縁側第２外部電極７との間隔は、例えば、平面視で0.5〜２ｍｍ程度である。   Further, the mutual positional relationship between the peripheral side first external electrode 6 and the peripheral side second external electrode 7 is such that the peripheral side first external electrode 6 and the peripheral side second external electrode 7 are flat as shown in FIG. It is good to form alternately by visual observation. Specifically, the space | interval of the peripheral side 1st external electrode 6 and the peripheral side 2nd external electrode 7 is about 0.5-2 mm by planar view, for example.

このとき、積層方向に交互に積層された第１内部電極３および第２内部電極４をそれぞれ陽極側電極および陰極側電極とすることにより、周縁側第１外部電極６および周縁側第２外部電極７には互いに逆向きの電流が流れる。従って、この逆向きの電流経路が平面視で所定の間隔をもって近接していることにより、分布定数回路が形成され、積層型誘電体フィルタ14の低ＥＳＬ化を図ることができるので好ましい。   At this time, the first internal electrode 3 and the second internal electrode 4 that are alternately stacked in the stacking direction are used as an anode side electrode and a cathode side electrode, respectively, so that the peripheral side first external electrode 6 and the peripheral side second external electrode 7 have mutually opposite currents. Therefore, it is preferable that the current paths in the opposite direction are close to each other with a predetermined interval in plan view, so that a distributed constant circuit is formed and the multilayer dielectric filter 14 can be reduced in ESL.

また、周縁側第１外部電極６および周縁側第２外部電極７の数は、それぞれ単数であっても複数であってもよい。特に、図２（ａ）で示した通り、周縁側第１外部電極６および周縁側第２外部電極７が複数形成されている、例えば８つずつ形成されている場合には、それらにより８つの分布定数回路を形成できるので、多数の端子を有する電子部品に対して、１つまたは少数の積層型誘電体フィルタ14で対応できるので好ましい。従って、この場合には１つの電子部品に対して多くの積層型誘電体フィルタ14を設置する必要がないため、電子部品および積層型誘電体フィルタ14を有する電子装置が大幅に小型化される。   Further, the number of the peripheral first external electrodes 6 and the peripheral second external electrodes 7 may be singular or plural. In particular, as shown in FIG. 2 (a), when a plurality of peripheral side first external electrodes 6 and peripheral side second external electrodes 7 are formed, for example, 8 each, Since a distributed constant circuit can be formed, an electronic component having a large number of terminals can be handled by one or a small number of laminated dielectric filters 14, which is preferable. Accordingly, in this case, since it is not necessary to install a large number of multilayer dielectric filters 14 for one electronic component, the electronic device having the electronic components and the multilayer dielectric filter 14 is greatly reduced in size.

中央側第１外部電極８は、本例では貫通孔５の内側面に２つずつ、それぞれ積層方向に帯状に形成されている。同様に本例では、中央側第２外部電極９は、貫通孔５の内側面に２つずつ、それぞれ積層方向に帯状に形成されている。   In the present example, two center-side first external electrodes 8 are formed in a strip shape in the stacking direction, two on the inner surface of the through-hole 5. Similarly, in this example, two center-side second external electrodes 9 are formed in a strip shape in the stacking direction, two on the inner surface of the through-hole 5.

また、中央側第１外部電極８および中央側第２外部電極９は、それぞれ後述するように第１内部電極３および第２内部電極４に接続されている。   Moreover, the center side 1st external electrode 8 and the center side 2nd external electrode 9 are respectively connected to the 1st internal electrode 3 and the 2nd internal electrode 4 so that it may mention later.

これら中央側第１外部電極８および中央側第２外部電極９の材料は、周縁側第１外部電極６および周縁側第２外部電極７の材料と同じものでよく、0.1〜0.3μｍの厚みでそれぞれ形成されている。   The material of the center side first external electrode 8 and the center side second external electrode 9 may be the same as the material of the peripheral side first external electrode 6 and the peripheral side second external electrode 7 and has a thickness of 0.1 to 0.3 μm. Each is formed.

また、中央側第１外部電極８および中央側第２外部電極９の相互の位置関係は、図２（ａ）に示すように、平面視で貫通孔５の周囲に交互に形成されているとよい。この場合には、前述したように、第１内部電極３および第２内部電極４をそれぞれ陽極側電極および陰極側電極として、第１の電流経路を流れる電流の方向と第２の電流経路を流れる電流の方向とを逆向きとすることにより、積層型誘電体フィルタ14の低ＥＳＬ化を図ることができるので好ましい。   Further, the mutual positional relationship between the central first external electrode 8 and the central second external electrode 9 is alternately formed around the through holes 5 in a plan view as shown in FIG. Good. In this case, as described above, the first internal electrode 3 and the second internal electrode 4 are used as the anode-side electrode and the cathode-side electrode, respectively, and the direction of the current flowing through the first current path and the second current path are flowed. It is preferable to reverse the direction of the current because the ESL of the multilayer dielectric filter 14 can be reduced.

また、中央側第１外部電極８および中央側第２外部電極９の数は、それぞれ単数であっても複数であっても構わない。   Further, the number of the center-side first external electrodes 8 and the center-side second external electrodes 9 may be singular or plural.

また、本発明の積層型誘電体フィルタ14の実施の形態の一例における第１内部電極３および第２内部電極４の一例を図３（ａ），（ｂ）に示す。図３（ａ），（ｂ）は、それぞれ本例の積層型誘電体フィルタ14における第１内部電極３および第２内部電極４の平面図である。   FIGS. 3A and 3B show examples of the first internal electrode 3 and the second internal electrode 4 in the exemplary embodiment of the multilayer dielectric filter 14 of the present invention. FIGS. 3A and 3B are plan views of the first internal electrode 3 and the second internal electrode 4 in the multilayer dielectric filter 14 of this example, respectively.

図３（ａ）に示すように、第１内部電極３は、周縁側の各辺にそれぞれ２つずつ合計８つの周縁側第１引出部10が形成されている。これらの周縁側第１引出部10は、それぞれ積層体１の側面に引き出され、周縁側第１外部電極６に接続される。   As shown in FIG. 3A, the first internal electrode 3 has a total of eight peripheral side first lead portions 10 formed on each side on the peripheral side. These peripheral side first lead portions 10 are each drawn to the side surface of the laminate 1 and connected to the peripheral side first external electrode 6.

周縁側第１引出部10は、第１内部電極３から積層体１の側面までの長さが、例えば、0.05〜0.15ｍｍ程度で、幅が0.05〜0.3ｍｍ程度である。   The peripheral side first lead portion 10 has a length from the first internal electrode 3 to the side surface of the multilayer body 1 of, for example, about 0.05 to 0.15 mm and a width of about 0.05 to 0.3 mm.

また、第１内部電極３は、貫通孔５の周辺に、２つの中央側第１引出部12が形成されている。これらの中央側第１引出部12は、それぞれ貫通孔５の内側面に引き出され、中央側第１外部電極８に接続される。   The first internal electrode 3 has two central first lead portions 12 formed around the through hole 5. These center-side first lead portions 12 are each drawn out to the inner surface of the through hole 5 and connected to the center-side first external electrode 8.

中央側第１引出部12は、第１内部電極３から貫通孔５の内側面までの長さが、例えば、0.05〜0.15ｍｍ程度で、幅が0.05〜0.3ｍｍ程度である。   The center-side first lead portion 12 has a length from the first internal electrode 3 to the inner surface of the through hole 5 of, for example, about 0.05 to 0.15 mm and a width of about 0.05 to 0.3 mm.

図３（ｂ）に示すように、第２内部電極４は、周縁側の各辺にそれぞれ２つずつ合計８つの周縁側第２引出部11が形成されている。これらの周縁側第２引出部11は、それぞれ積層体１の側面に引き出され、周縁側第２外部電極７に接続される。   As shown in FIG. 3B, the second internal electrode 4 has a total of eight peripheral second lead portions 11 formed on each peripheral side. These peripheral side second lead portions 11 are each drawn out to the side surface of the laminate 1 and connected to the peripheral side second external electrode 7.

周縁側第２引出部11は、第２内部電極４から積層体１の側面までの長さが、例えば、0.05〜0.15ｍｍ程度で、幅が0.05〜0.3ｍｍ程度である。   The peripheral side second lead portion 11 has a length from the second internal electrode 4 to the side surface of the multilayer body 1 of, for example, about 0.05 to 0.15 mm and a width of about 0.05 to 0.3 mm.

また、第２内部電極４は、貫通孔５の周辺に、２つの中央側第２引出部13が形成されている。これらの中央側第２引出部13は、それぞれ貫通孔５の内側面に引き出され、中央側第２外部電極９に接続される。   The second internal electrode 4 is formed with two central second lead portions 13 around the through hole 5. These center-side second lead portions 13 are each drawn out to the inner side surface of the through hole 5 and connected to the center-side second external electrode 9.

中央側第２引出部13は、第２内部電極４から貫通孔５の内側面までの長さが、例えば、0.05〜0.15ｍｍ程度で、幅が0.05〜0.3ｍｍ程度である。   The center-side second lead portion 13 has a length from the second internal electrode 4 to the inner surface of the through hole 5 of, for example, about 0.05 to 0.15 mm and a width of about 0.05 to 0.3 mm.

また、周縁側第１引出部10および周縁側第２引出部11の第１内部電極３および第２内部電極４における数および位置は、周縁側第１外部電極６および周縁側第２外部電極７の数および位置に対応している。   The numbers and positions of the peripheral side first lead portion 10 and the peripheral side second lead portion 11 in the first internal electrode 3 and the second internal electrode 4 are the peripheral side first external electrode 6 and the peripheral side second external electrode 7. Corresponds to the number and position of

ここで、図２（ａ）に示すように、周縁側第１引出部10および周縁側第２引出部11は、平面視で互いに重ならないように形成されているので、両者に接続されている周縁側第１外部電極６および周縁側第２外部電極７も当然に、平面視で互いに重ならないように形成されている。従って、周縁側第１外部電極６および周縁側第２外部電極７は、平面視で交互に配置されるように積層体１の側面に形成されている。   Here, as shown in FIG. 2 (a), the peripheral side first lead portion 10 and the peripheral side second lead portion 11 are formed so as not to overlap each other in plan view, and are therefore connected to both. Naturally, the peripheral side first external electrode 6 and the peripheral side second external electrode 7 are also formed so as not to overlap each other in plan view. Therefore, the peripheral side first external electrode 6 and the peripheral side second external electrode 7 are formed on the side surface of the multilayer body 1 so as to be alternately arranged in a plan view.

また、同様に、中央側第１引出部12および中央側第２引出部13も、平面視で互いに重ならないように形成されている。従って、中央側第１引出部12および中央側第２引出部13は、平面視で交互に配置されるように貫通孔５の内側面に引き出されている。さらに、図３（ａ），（ｂ）に示すように、積層体１を貫通している貫通孔５の直径は、第１内部電極３および第２内部電極４も貫通しているものであるが、第１内部電極３および第２内部電極４と貫通孔５との間には導体非形成領域を設けてあり、その導体非形成領域を横切る中央側第１引出部12および中央側第２引出部13によって第１内部電極３および第２内部電極４が貫通孔５の内側面へ引き出されている。   Similarly, the center-side first lead portion 12 and the center-side second lead portion 13 are also formed so as not to overlap each other in plan view. Therefore, the center side first lead portion 12 and the center side second lead portion 13 are drawn to the inner side surface of the through hole 5 so as to be alternately arranged in a plan view. Further, as shown in FIGS. 3A and 3B, the diameter of the through hole 5 penetrating the laminated body 1 is such that the first internal electrode 3 and the second internal electrode 4 also penetrate. However, a conductor non-formation region is provided between the first internal electrode 3 and the second internal electrode 4 and the through-hole 5, and the central first lead portion 12 and the central side second crossing the non-conductor formation region. The first internal electrode 3 and the second internal electrode 4 are drawn out to the inner surface of the through hole 5 by the lead-out portion 13.

このような構成によって、第１内部電極３は、中央側第１外部電極８とは電気的に接続されるが、中央側第２外部電極９とは貫通孔５の内側面において電気的に絶縁されることになる。また、第２内部電極４は、中央側第２外部電極９とは電気的に接続されるが、中央側第１外部電極８とは貫通孔５の内側面において電気的に絶縁されることになる。   With such a configuration, the first internal electrode 3 is electrically connected to the central first external electrode 8, but is electrically insulated from the central second external electrode 9 on the inner surface of the through hole 5. Will be. The second internal electrode 4 is electrically connected to the central second external electrode 9, but is electrically insulated from the central first external electrode 8 on the inner surface of the through hole 5. Become.

また、第１内部電極３および第２内部電極４と貫通孔５との間に設ける貫通孔と同様の形状の導体非形成領域の直径は、例えば、0.5〜１ｍｍ程度であり、貫通孔５と同心円状に形成されている。   Moreover, the diameter of the conductor non-formation area | region of the shape similar to the through-hole provided between the 1st internal electrode 3 and the 2nd internal electrode 4, and the through-hole 5 is about 0.5-1 mm, for example, It is formed concentrically.

本例の積層型誘電体フィルタ14は、図３（ａ），（ｂ）に示すような構成とすることにより、以下の効果を奏する。周縁側第１引出部10（10Ａ）と中央側第１引出部12（12Ａ）との間の電流経路（第１の電流経路Ｒ１）と、周縁側第２引出部11（11Ａ）と中央側第２引出部13（13Ａ）との間の電流経路（第２の電流経路Ｒ２）との間に、それらの電流経路Ｒ１，Ｒ２に並列に分布定数的に挿入された多数の静電容量から構成された分布定数回路が形成される。その結果、積層型誘電体フィルタ14の周波数−インピーダンス特性が固有の共振点を有しなくなる。従って、例えば、本例の積層型誘電体フィルタ14がデジタル機器等に用いられる電子部品の信号ライン上に配置されて使用された場合には、積層型誘電体フィルタ14の周波数−インピーダンス特性が電子部品の周波数−インピーダンス特性の固有の共振点と影響し合わないので、積層型誘電体フィルタおよび電子部品の周波数−インピーダンス特性に***振点が生じない。その結果、予め設計した値の電流を電子部品に供給することができる。   The multilayer dielectric filter 14 of the present example has the following effects when configured as shown in FIGS. 3 (a) and 3 (b). Current path (first current path R1) between the peripheral side first lead portion 10 (10A) and the central side first lead portion 12 (12A), the peripheral side second lead portion 11 (11A) and the central side From a large number of electrostatic capacitances distributed in a distributed constant parallel to the current paths R1 and R2 between the current path (second current path R2) and the second lead portion 13 (13A). A configured distributed constant circuit is formed. As a result, the frequency-impedance characteristic of the multilayer dielectric filter 14 does not have a specific resonance point. Therefore, for example, when the multilayer dielectric filter 14 of this example is arranged and used on a signal line of an electronic component used in a digital device or the like, the frequency-impedance characteristic of the multilayer dielectric filter 14 is electronic. Since it does not affect the inherent resonance point of the frequency-impedance characteristic of the component, no anti-resonance point occurs in the frequency-impedance characteristic of the multilayer dielectric filter and the electronic component. As a result, a current having a value designed in advance can be supplied to the electronic component.

また、例えば、本例の積層型誘電体フィルタ14がデジタル機器等に用いられる電子部品の電源ライン上に配置されて使用される場合には、上述したように、積層型誘電体フィルタおよび電子部品の周波数−インピーダンス特性に***振点が生じないので、広範囲の周波数帯域において電源ラインに含まれるノイズを良好に除去することができる。以上により、周波数−インピーダンス特性が安定した積層型誘電体フィルタ14を得ることができる。   Further, for example, when the multilayer dielectric filter 14 of this example is disposed and used on the power supply line of an electronic component used in a digital device or the like, as described above, the multilayer dielectric filter and the electronic component Since no anti-resonance point occurs in the frequency-impedance characteristic, noise included in the power supply line can be satisfactorily removed in a wide frequency band. As described above, the multilayer dielectric filter 14 having stable frequency-impedance characteristics can be obtained.

次に、分布定数回路が形成されるメカニズムについて、図４を用いて以下に示す。図４は、図３（ａ），（ｂ）に示す第１内部電極３および第２内部電極４における第１の電流経路Ｒ１および第２の電流経路Ｒ２における等価回路図である。   Next, the mechanism by which the distributed constant circuit is formed will be described below with reference to FIG. 4 is an equivalent circuit diagram of the first current path R1 and the second current path R2 in the first internal electrode 3 and the second internal electrode 4 shown in FIGS. 3 (a) and 3 (b).

図４に示されるように、第１の電流経路Ｒ１および第２の電流経路Ｒ２の間には複数の静電容量が形成される。また、それぞれの容量の大きさは互いに異なっている。その理由を以下に示す。   As shown in FIG. 4, a plurality of capacitances are formed between the first current path R1 and the second current path R2. Moreover, the magnitude | sizes of each capacity | capacitance differ mutually. The reason is as follows.

図３（ａ），（ｂ）に示すように、第１の電流経路Ｒ１および第２の電流経路Ｒ２は、平面視で互いに重ならない。従って、第１の電流経路Ｒ１および第２の電流経路Ｒ２の平面視における間隔は、第１内部電極３および第２内部電極４の中央側から周縁側に移動するに伴い、連続的に変化している。従って、第１の電流経路Ｒ１および第２の電流経路Ｒ２の間に生じる容量の大きさも、第１内部電極３および第２内部電極４の中央側から周縁側に移動するに伴い、連続的に変化する。   As shown in FIGS. 3A and 3B, the first current path R1 and the second current path R2 do not overlap each other in plan view. Accordingly, the distance in plan view between the first current path R1 and the second current path R2 continuously changes as the first internal electrode 3 and the second internal electrode 4 move from the center side to the peripheral side. ing. Therefore, the magnitude of the capacitance generated between the first current path R1 and the second current path R2 is continuously increased as the first internal electrode 3 and the second internal electrode 4 move from the center side to the peripheral side. Change.

そのように、大きさがそれぞれ異なる複数の容量が、第１の電流経路Ｒ１および第２の電流経路Ｒ２の間に並列に形成されているものとなっており、これら複数の容量の周波数−インピーダンス特性が結合すると、固有の共振点を有さない周波数−インピーダンス特性となる。   As described above, a plurality of capacitors having different sizes are formed in parallel between the first current path R1 and the second current path R2, and the frequency-impedance of the plurality of capacitors. When the characteristics are combined, a frequency-impedance characteristic having no inherent resonance point is obtained.

なお、以上の説明は、図３（ａ），（ｂ）に示した例について、周縁側第１引出部10（10Ａ）と中央側第１引出部12（12Ａ）との間の電流経路（第１の電流経路Ｒ１）と、周縁側第２引出部11（11Ａ）と中央側第２引出部13（13Ａ）との間の電流経路（第２の電流経路Ｒ２）との間についてしたものであるが、他の中央側引出部および周縁側引出部の間の電流経路についても同様である。   In the above description, the current path between the peripheral side first lead portion 10 (10A) and the central side first lead portion 12 (12A) is shown in the example shown in FIGS. Between the first current path R1) and the current path (second current path R2) between the peripheral second lead portion 11 (11A) and the central second lead portion 13 (13A) However, the same applies to the current paths between the other center-side lead portions and the peripheral-side lead portions.

また、本例の積層型誘電体フィルタ14が実装された電子装置の一例を図５に示す。図５は電子装置20の断面図である。   FIG. 5 shows an example of an electronic device on which the multilayer dielectric filter 14 of this example is mounted. FIG. 5 is a cross-sectional view of the electronic device 20.

図５において、下面の周縁部に複数の接続のための端子16を有している電子部品としてのＩＣチップ15が、複数の端子16を介して実装基板17に実装されており、実装基板17の上面とＩＣチップ15の下面との間でＩＣチップ17の端子16が存在しない空間に、積層型誘電体フィルタ14が設置されている。また、陽極側電源18および陰極側電源19がそれぞれ、中央側第１外部電極８および中央側第２外部電極９に接続されている。また、周縁側第１外部電極６および周縁側第２外部電極７がそれぞれ、ＩＣチップ15の端子16に接続されている。   In FIG. 5, an IC chip 15 as an electronic component having a plurality of connection terminals 16 on the peripheral edge of the lower surface is mounted on a mounting board 17 via a plurality of terminals 16. A multilayer dielectric filter 14 is installed in a space where the terminal 16 of the IC chip 17 does not exist between the upper surface of the IC chip 15 and the lower surface of the IC chip 15. An anode-side power source 18 and a cathode-side power source 19 are connected to the center-side first external electrode 8 and the center-side second external electrode 9, respectively. Further, the peripheral side first external electrode 6 and the peripheral side second external electrode 7 are respectively connected to the terminals 16 of the IC chip 15.

なお、図５に示すように、陽極側電源18および陰極側電源19と、中央側第１外部電極８および中央側第２外部電極９との接続は、実装基板17の内部の配線を経由して行なわれる。また、同様に、周縁側第１外部電極６および周縁側第２外部電極７と、ＩＣチップ15の端子16との接続も、実装基板17の内部の配線を経由して行なわれる。また、これらの配線は、実装基板17の表面上に形成された配線であってもよい。   As shown in FIG. 5, the anode-side power source 18 and the cathode-side power source 19 are connected to the center-side first external electrode 8 and the center-side second external electrode 9 via wiring inside the mounting substrate 17. It is done. Similarly, the connection between the peripheral first external electrode 6 and the peripheral second external electrode 7 and the terminal 16 of the IC chip 15 is also made via wiring inside the mounting substrate 17. Further, these wirings may be wirings formed on the surface of the mounting substrate 17.

このような電子装置20に積層型誘電体フィルタ14を使用した場合であれば、積層型誘電体フィルタ14の周縁側第１引出部10および周縁側第２引出部11は、積層体１の側面に形成されていることから、積層型誘電体フィルタ14の出力を積層体１の側面から取り出すことができる。従って、積層型誘電体フィルタ14とＩＣチップの端子との電気的な接続が容易となる。   If the multilayer dielectric filter 14 is used in such an electronic device 20, the peripheral side first lead portion 10 and the peripheral side second lead portion 11 of the multilayer dielectric filter 14 are the side surfaces of the multilayer body 1. Therefore, the output of the multilayer dielectric filter 14 can be taken out from the side surface of the multilayer body 1. Therefore, electrical connection between the multilayer dielectric filter 14 and the terminals of the IC chip is facilitated.

また、周縁側第１外部電極６および周縁側第２外部電極７とＩＣチップ15の端子16との間隔を短くすることができるので、周縁側第１外部電極６および周縁側第２外部電極７とＩＣチップ15の端子16とを接続するための配線の長さが短くなり、その配線のインダクタンスが小さくなることから、積層型誘電体フィルタ14および配線の低ＥＳＬ化を図ることが可能となる。その結果、実装基板17上の省スペース化を可能とし、積層型誘電体フィルタ14とＩＣチップ15の端子16との電気的な接続が容易であり、かつ、積層型誘電体フィルタ14および配線の低ＥＳＬ化の要求を満たす積層型誘電体フィルタ14を得ることが可能となる。   Moreover, since the space | interval of the peripheral side 1st external electrode 6 and the peripheral side 2nd external electrode 7 and the terminal 16 of IC chip 15 can be shortened, the peripheral side 1st external electrode 6 and the peripheral side 2nd external electrode 7 Since the length of the wiring for connecting the IC chip 15 to the terminal 16 of the IC chip 15 is shortened and the inductance of the wiring is reduced, the ESL of the multilayer dielectric filter 14 and the wiring can be reduced. . As a result, it is possible to save space on the mounting substrate 17, the electrical connection between the multilayer dielectric filter 14 and the terminal 16 of the IC chip 15 is easy, and the multilayer dielectric filter 14 and the wiring It is possible to obtain the multilayer dielectric filter 14 that satisfies the demand for low ESL.

さらに、積層体１の側面に複数の周縁側第１外部電極６および周縁側第２外部電極７を形成しているので、１つの積層型誘電体フィルタ14によって、複数の出力を取り出すことができるので、回路の高密度化に対応してコストを抑制することが可能となる。   Further, since the plurality of peripheral first external electrodes 6 and peripheral second external electrodes 7 are formed on the side surface of the multilayer body 1, a plurality of outputs can be taken out by one multilayer dielectric filter 14. Therefore, it becomes possible to suppress the cost corresponding to the high density of the circuit.

本発明の積層型誘電体フィルタの実施例を以下に説明する。   Examples of the multilayer dielectric filter of the present invention will be described below.

まず、チタン酸バリウムを主成分とする強誘電体セラミックスから成り、厚みが３μｍの長方形状の誘電体層２を50層積層することによって、積層体１を形成した。積層体１の寸法は、図２（ａ）における積層型誘電体フィルタ14の上下方向を縦とし、図２（ａ）における積層型誘電体フィルタ14の左右方向を横とし、図２（ｂ）における積層型誘電体フィルタ14の上下方向を高さとした場合に、縦を10ｍｍ、横を10ｍｍ、高さを0.6ｍｍとした。また、各誘電体層２には、中央に直径が0.4ｍｍの貫通孔５を形成した。   First, a laminate 1 was formed by laminating 50 rectangular dielectric layers 2 made of ferroelectric ceramics mainly composed of barium titanate and having a thickness of 3 μm. The dimension of the multilayer body 1 is such that the vertical direction of the multilayer dielectric filter 14 in FIG. 2A is vertical, the horizontal direction of the multilayer dielectric filter 14 in FIG. 2A is horizontal, and FIG. When the vertical direction of the multilayer dielectric filter 14 in FIG. 5 is a height, the vertical length is 10 mm, the horizontal length is 10 mm, and the height is 0.6 mm. Each dielectric layer 2 was formed with a through hole 5 having a diameter of 0.4 mm in the center.

また、積層体１の誘電体層２間に、ニッケルが主成分であり、厚さがそれぞれ２μｍの第１内部電極３および第２内部電極４を、20層ずつ積層方向に交互に形成した。また、第１内部電極３を陽極側電極とし、第２内部電極４を陰極側電極とした。   Further, 20 layers of first internal electrodes 3 and second internal electrodes 4 each having a main component of nickel and a thickness of 2 μm were alternately formed in the stacking direction between the dielectric layers 2 of the stacked body 1. The first internal electrode 3 was an anode side electrode, and the second internal electrode 4 was a cathode side electrode.

また、第１内部電極３および第２内部電極４のそれぞれの中央に、直径が0.7ｍｍの貫通孔と同様の形状の導体非形成領域を形成した。この導体非形成領域は、その内側を貫通孔５が貫通するものである。   In addition, a conductor non-formation region having the same shape as a through hole having a diameter of 0.7 mm was formed at the center of each of the first internal electrode 3 and the second internal electrode 4. This conductor non-formation region is one in which the through hole 5 penetrates the inside thereof.

また、積層体１の側面に２つずつ、ニッケルが主成分であり厚さが５μｍの周縁側第１外部電極６および周縁側第２外部電極７を形成した。なお、周縁側第１外部電極６および周縁側第２外部電極７は、それぞれが平面視で交互に位置するように積層体１の側面に積層方向に帯状に形成されるものとした。   Further, the peripheral side first external electrode 6 and the peripheral side second external electrode 7 having nickel as a main component and a thickness of 5 μm were formed on the side surface of the laminate 1 two by two. The peripheral side first external electrode 6 and the peripheral side second external electrode 7 are formed in a strip shape in the stacking direction on the side surface of the multilayer body 1 so that they are alternately positioned in plan view.

また、貫通孔５の内側面に、ニッケルが主成分であり厚さが0.3μｍの中央側第１外部電極８および中央側第２外部電極９を２つずつ、積層方向に帯状に形成した。なお、中央側第１外部電極８および中央側第２外部電極９は、それぞれが平面視で貫通孔５の円周上において交互に位置するようにして貫通孔５の内側面に形成されるものとした。   In addition, two central first external electrodes 8 and central second external electrodes 9 each having nickel as a main component and having a thickness of 0.3 μm were formed in a strip shape in the stacking direction on the inner surface of the through-hole 5. The center-side first external electrode 8 and the center-side second external electrode 9 are formed on the inner surface of the through-hole 5 so that they are alternately positioned on the circumference of the through-hole 5 in plan view. It was.

また、第１内部電極３の周縁側の各辺に、それぞれ２つずつ合計８つの周縁側第１引出部10を形成した。周縁側第１引出部10は、周縁側第１外部電極６と接続されるものとした。また、周縁側第１引出部10の長さおよび幅は、それぞれ0.05ｍｍとした。   A total of eight peripheral side first lead portions 10 were formed on each side of the peripheral side of the first internal electrode 3, two each. The peripheral side first lead portion 10 is connected to the peripheral side first external electrode 6. Further, the length and width of the peripheral side first lead-out portion 10 were each 0.05 mm.

また、第１内部電極３の導体非形成領域から貫通孔５の周辺に、それぞれ２つずつ合計８つの中央側第１引出部12を形成した。この中央側第１引出部12は、中央側第１外部電極８と接続されるものである。また、中央側第１引出部12の長さおよび幅は、それぞれ0.05ｍｍとした。   In addition, a total of eight center-side first lead portions 12 were formed in the vicinity of each through hole 5 from the conductor non-formation region of the first internal electrode 3. The central first lead portion 12 is connected to the central first outer electrode 8. Moreover, the length and width of the center side first lead-out portion 12 were each 0.05 mm.

また、第２内部電極４の周縁側の各辺に、それぞれ２つずつ合計８つの周縁側第２引出部11を形成した。周縁側第２引出部11は、周縁側第２外部電極７と接続されるものとした。また、周縁側第２引出部11の長さおよび幅は、それぞれ0.05ｍｍとした。   In addition, a total of eight peripheral second lead portions 11 were formed on each peripheral edge side of the second internal electrode 4, two each. The peripheral side second lead portion 11 is connected to the peripheral side second external electrode 7. Further, the length and width of the peripheral side second lead portion 11 were each 0.05 mm.

また、第２内部電極４の導体非形成領域から貫通孔５の周辺に、それぞれ２つずつ合計８つの中央側第２引出部13を形成した。この中央側第２引出部13は、中央側第２外部電極９と接続されるものである。また、中央側第２引出部13の長さおよび幅は、それぞれ0.05ｍｍとした。   In addition, a total of eight center-side second lead portions 13, each two in the vicinity of the through hole 5 from the conductor non-formation region of the second internal electrode 4, were formed. The central second lead portion 13 is connected to the central second external electrode 9. Further, the length and width of the center-side second lead portion 13 were each 0.05 mm.

また、第１内部電極３における周縁側第１引出部10および中央側第１引出部12の位置は、周縁側第１外部電極６および中央側第１外部電極８の位置に対応したものとした。   Further, the positions of the peripheral side first lead portion 10 and the central side first lead portion 12 in the first internal electrode 3 correspond to the positions of the peripheral side first external electrode 6 and the central side first external electrode 8. .

また、同様に、第２内部電極４における周縁側第２引出部11および中央側第２引出部13の位置も、周縁側第２外部電極７および中央側第２外部電極９の位置に対応したものとした。   Similarly, the positions of the peripheral second extraction portion 11 and the central second extraction portion 13 in the second internal electrode 4 also correspond to the positions of the peripheral second external electrode 7 and the central second external electrode 9. It was supposed to be.

このようにして得られた積層型誘電体フィルタ14のインピーダンスは１ｍΩであり、静電容量は100μＦであった。   The multilayer dielectric filter 14 thus obtained had an impedance of 1 mΩ and a capacitance of 100 μF.

次に、以上のように作製された本実施例の積層型誘電体フィルタ14を用いて、図５で示すような電子装置20を作製した。   Next, an electronic device 20 as shown in FIG. 5 was produced using the multilayer dielectric filter 14 of this example produced as described above.

まず、ＩＣチップ15は、下面の周縁部に16個の端子16を有しており、それらの端子16を介して実装基板17に実装されるものとした。端子16の高さは、0.7ｍｍとした。   First, the IC chip 15 has 16 terminals 16 on the peripheral edge of the lower surface, and is mounted on the mounting substrate 17 via these terminals 16. The height of the terminal 16 was 0.7 mm.

また、ＩＣチップ15の寸法は、図５における電子装置20の上下方向を高さとし、図５における電子装置20の左右方向を横とし、図５における電子装置20の奥行きを縦とした場合に、縦を15ｍｍ、横を15ｍｍ、高さを１ｍｍとした。   Further, the dimensions of the IC chip 15 are such that the vertical direction of the electronic device 20 in FIG. 5 is the height, the horizontal direction of the electronic device 20 in FIG. 5 is horizontal, and the depth of the electronic device 20 in FIG. The length was 15 mm, the width was 15 mm, and the height was 1 mm.

また、実装基板17の上面とＩＣチップ15の下面との間の端子16が存在しない空間に、本実施例の積層型誘電体フィルタ14を設置し、実装基板17に実装した。   In addition, the multilayer dielectric filter 14 of this example was installed in the space where the terminal 16 between the upper surface of the mounting substrate 17 and the lower surface of the IC chip 15 did not exist, and was mounted on the mounting substrate 17.

また、実装基板17内に形成された陽極側電源ラインおよび陰極側電源ラインを、中央側第１外部電極８および中央側第２外部電極９に接続した。   In addition, the anode-side power supply line and the cathode-side power supply line formed in the mounting substrate 17 were connected to the center-side first external electrode 8 and the center-side second external electrode 9.

また、周縁側第１外部電極６および周縁側第２外部電極７は、実装基板17内の配線を介してＩＣチップ15の端子16に接続されるものとした。   In addition, the peripheral side first external electrode 6 and the peripheral side second external electrode 7 are connected to the terminals 16 of the IC chip 15 via wiring in the mounting substrate 17.

そして、本実施例の電子装置20の積層型誘電体フィルタ14および配線を含む回路のＥＳＬの値を測定した。具体的には、この実施例の電子装置20について、それぞれ電源回路に150ｍＡの定格電流を１ＧＨｚの周波数で入力し、ＥＳＬの値を、測定装置（アジレント社製、製品名「4294」）を用いて測定した。その結果、実施例の電子装置20においてはＥＳＬの値が１ｐＨと低いものであった。   Then, the ESL value of the circuit including the multilayer dielectric filter 14 and the wiring of the electronic device 20 of this example was measured. Specifically, for the electronic device 20 of this example, a rated current of 150 mA was input to the power supply circuit at a frequency of 1 GHz, and the ESL value was measured using a measuring device (product name “4294” manufactured by Agilent). Measured. As a result, in the electronic device 20 of the example, the ESL value was as low as 1 pH.

この結果より、本発明の実施例の積層型誘電体フィルタ14は、第１内部電極３および第２内部電極４をそれぞれ陽極側電極および陰極側電極とした場合に、第１内部電極３における中央側第１引出部12および周縁側第１引出部10の間の電流経路と第２内部電極４における中央側第２引出部13および周縁側第２引出部11の間の電流経路とで互いに逆方向に電流が流れることから、それぞれの電流経路を流れる電流によって誘起される磁界が互いに打ち消し合い、その結果、積層型誘電体フィルタ14の低ＥＳＬ化を達成することができることが分かった。   From this result, the multilayer dielectric filter 14 according to the embodiment of the present invention has the center in the first internal electrode 3 when the first internal electrode 3 and the second internal electrode 4 are the anode side electrode and the cathode side electrode, respectively. The current path between the side first lead part 12 and the peripheral side first lead part 10 and the current path between the center side second lead part 13 and the peripheral side second lead part 11 in the second internal electrode 4 are opposite to each other. Since the current flows in the direction, the magnetic fields induced by the currents flowing through the respective current paths cancel each other, and as a result, it has been found that the low ESL of the multilayer dielectric filter 14 can be achieved.

また、積層型誘電体フィルタ14の周縁側第１外部電極６および周縁側第２外部電極７からＩＣチップ15の端子16までの、実装基板17内の配線の最大の電流経路長は４ｍｍであった。従って、実施例の電子装置20は、電流経路長が短いので低ＥＳＬ化を達成する上で有利であることが分かった。   The maximum current path length of the wiring in the mounting substrate 17 from the peripheral first external electrode 6 and peripheral second external electrode 7 of the multilayer dielectric filter 14 to the terminal 16 of the IC chip 15 is 4 mm. It was. Therefore, it was found that the electronic device 20 of the example is advantageous in achieving low ESL because the current path length is short.

また、実施例の電子装置20は、積層型誘電体フィルタ14とＩＣチップ15の端子16との電気的な接続が容易であり、製造にかかるコストを低減させることが可能となることが分かった。   In addition, it was found that the electronic device 20 of the example can easily connect the multilayer dielectric filter 14 and the terminal 16 of the IC chip 15 and can reduce the manufacturing cost. .

１：積層体
２：誘電体層
３：第１内部電極
４：第２内部電極
５：貫通孔
６：周縁側第１外部電極
７：周縁側第２外部電極
８：中央側第１外部電極
９：中央側第２外部電極
10，10Ａ：周縁側第１引出部
11，11Ａ：周縁側第２引出部
12，12Ａ：中央側第１引出部
13，13Ａ：中央側第２引出部
14：積層型誘電体フィルタ
15：ＩＣチップ
16：端子
17：実装基板
18：陽極側電源
19：陰極側電源
20：電子装置 1: laminated body 2: dielectric layer 3: first internal electrode 4: second internal electrode 5: through-hole 6: peripheral first external electrode 7: peripheral second external electrode 8: central first external electrode 9 : Center side second external electrode
10, 10A: Peripheral side first extraction part
11, 11A: Perimeter side second drawer
12, 12A: Center side first drawer
13, 13A: Center side second drawer
14: Multilayer dielectric filter
15: IC chip
16: Terminal
17: Mounting board
18: Power supply on the anode side
19: Cathode side power supply
20: Electronic equipment

Claims (1)

複数の誘電体層が積層されて成る積層体と、
該積層体の前記誘電体層間に積層方向に交互に形成された第１内部電極および第２内部電極と、
前記積層体を前記第１内部電極および前記第２内部電極とともに貫通している貫通孔と、
前記積層体の側面に、積層方向に帯状に形成された周縁側第１外部電極および周縁側第２外部電極と、
前記貫通孔の内側面に、積層方向に帯状に形成された中央側第１外部電極および中央側第２外部電極と、
前記第１内部電極から前記積層体の側面に引き出されて前記周縁側第１外部電極に接続されている周縁側第１引出部と、
前記第１内部電極から前記貫通孔の内側面に引き出されて前記中央側第１外部電極に接続されている中央側第１引出部と、
前記周縁側第１引出部とは平面視で互いに重ならないように前記第２内部電極から前記積層体の側面に引き出されて前記周縁側第２外部電極に接続されている周縁側第２引出部と、
前記中央側第１引出部とは平面視で互いに重ならないように前記第２内部電極から前記貫通孔の内側面に引き出されて前記中央側第２外部電極に接続されている中央側第２引出部と
を具備していることを特徴とする積層型誘電体フィルタ。 A laminate formed by laminating a plurality of dielectric layers;
A first internal electrode and a second internal electrode alternately formed in the stacking direction between the dielectric layers of the stack;
A through hole penetrating the laminate together with the first internal electrode and the second internal electrode;
A peripheral side first external electrode and a peripheral side second external electrode formed in a band shape in the stacking direction on the side surface of the laminate,
On the inner surface of the through hole, a central first external electrode and a central second external electrode formed in a strip shape in the stacking direction;
A peripheral-side first extraction portion that is extracted from the first internal electrode to the side surface of the multilayer body and connected to the peripheral-side first external electrode;
A center-side first lead portion that is drawn from the first internal electrode to the inner surface of the through-hole and connected to the center-side first external electrode;
A second peripheral lead-out portion that is drawn from the second internal electrode to the side surface of the laminate and connected to the second peripheral external electrode so as not to overlap with the first peripheral lead-out portion in plan view. When,
A central second lead extended from the second internal electrode to the inner surface of the through hole and connected to the central second external electrode so as not to overlap with the central first lead portion in plan view A laminated dielectric filter, comprising:
JP2009127288A 2009-05-27 2009-05-27 Laminated dielectric filter Pending JP2010278602A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009127288A JP2010278602A (en) 2009-05-27 2009-05-27 Laminated dielectric filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009127288A JP2010278602A (en) 2009-05-27 2009-05-27 Laminated dielectric filter

Publications (1)

Publication Number Publication Date
JP2010278602A true JP2010278602A (en) 2010-12-09

Family

ID=43425172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009127288A Pending JP2010278602A (en) 2009-05-27 2009-05-27 Laminated dielectric filter

Country Status (1)

Country Link
JP (1) JP2010278602A (en)

Similar Documents

Publication Publication Date Title
US10707021B2 (en) Multilayer ceramic electronic component and board having the same
US10560066B2 (en) Electronic component
JP2008227484A (en) Capacitor-embedded printed circuit board
KR20170032057A (en) Multilayered electronic component
KR20160000164A (en) Multi-layered electronic part and board having the same mounted thereon
KR20150058869A (en) Multi-layered inductor
JP4911036B2 (en) Multilayer capacitor and its mounting structure
US11398352B2 (en) Capacitor component
JP2016006816A (en) Transformer and multilayer substrate
JP2007035877A (en) Multilayer capacitor
KR20150089279A (en) Chip-type coil component
US10497510B2 (en) Electronic component
JP2011103385A (en) Electronic component mounting structure
KR20120036100A (en) A layered inductor and a manufacturing method thereof
KR101548879B1 (en) Chip component and board for mounting the same
US10382000B2 (en) Circuit board, filter circuit using the same, and capacitance element
WO2018008422A1 (en) Inductor with esd protection function
JP5617614B2 (en) Coil built-in board
JP2015041735A (en) Capacitor element
JP2013073951A (en) Multilayer circuit board with built-in through capacitor and mounting structure of multilayer circuit board with built-in through capacitor
JP5384395B2 (en) Distributed noise filter
JP2010278602A (en) Laminated dielectric filter
WO2018070105A1 (en) Lamination type lc filter array
JP2006128523A (en) Composite capacitor
JP6083143B2 (en) Chip inductor built-in wiring board