JP2010278329A - 半導体レーザ素子 - Google Patents

半導体レーザ素子 Download PDF

Info

Publication number
JP2010278329A
JP2010278329A JP2009130899A JP2009130899A JP2010278329A JP 2010278329 A JP2010278329 A JP 2010278329A JP 2009130899 A JP2009130899 A JP 2009130899A JP 2009130899 A JP2009130899 A JP 2009130899A JP 2010278329 A JP2010278329 A JP 2010278329A
Authority
JP
Japan
Prior art keywords
layer
type
type semiconductor
semiconductor laser
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009130899A
Other languages
English (en)
Other versions
JP5310271B2 (ja
Inventor
Yutaka Onishi
裕 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009130899A priority Critical patent/JP5310271B2/ja
Publication of JP2010278329A publication Critical patent/JP2010278329A/ja
Application granted granted Critical
Publication of JP5310271B2 publication Critical patent/JP5310271B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】電気抵抗及び光損失の低減を高いレベルで実現できる半導体レーザ素子を提供する。
【解決手段】半導体レーザ素子1Aは、n型半導体基板3、活性層12、回折格子層15、及びn型クラッド層18を備える。回折格子層15は、出力波長に応じた周期で光導波方向に配列された複数の領域15aと、複数の領域15aの間に設けられ不純物濃度が複数の領域15aより低い領域15bとを有する。複数の領域15aのそれぞれは、活性層12上に設けられたp型半導体層16と、p型半導体層16上に設けられたn型半導体層17とを含み、p型半導体層16及びn型半導体層17が互いにトンネル接合を構成する。
【選択図】図1

Description

本発明は、半導体レーザ素子に関するものである。
非特許文献1には、リッジ型のレーザダイオードが記載されている。このレーザダイオードは、n型InP基板上に形成されたn型InGaAsPから成る回折格子層と、回折格子層上に設けられたAlGaInAsから成る多重量子井戸活性層と、この活性層上に設けられたp型InPから成るリッジ状の上部クラッド層とを備えている。
また、非特許文献2には、トンネル接合層を有するレーザダイオードが記載されている。このレーザダイオードは、n型InP基板と、n型InP基板上に設けられたn型InP層と、n型InP層上に設けられたp型InP層と、n型InP層及びp型InP層の間に設けられた多重量子井戸活性層とを備えている。加えて、このレーザダイオードは、p型InP層上に更に別のn型InP層(第2のn型InP層)を備えており、p型InP層と第2のn型InP層との間には、トンネル接合層が介在している。
K.Takagi, et al., "120℃ 10-Gb/sUncooled Direct Modulated 1.3-μm AlGaInAs MQW DFB Laser Diodes", IEEEPhotonics Technology Letters, VOL. 16, NO. 11, pp.2415-2417 (2004)
S. Sekiguchi, et al., "Long WavelengthGaInAsP/InP Laser with n-n Contacts Using AlAs/InP Hole Injecting TunnelJunction", Japanese Journal of Applied Physics, vol.38, Part 2, no.4B,pp.L443-445 (1999)
非特許文献1に記載されたような構成を備える従来のリッジ型の半導体レーザ素子には、次の問題点がある。すなわち、光導波方向と直交する方向における上部クラッド層の横幅が狭くなっており、且つこの上部クラッド層がp型半導体から成るので、1.比較的高抵抗率であるp型半導体を電流が通過する際に発熱量が大きくなり、レーザ光出力強度の最大値が低く抑えられてしまい、また、2.p型半導体の光吸収率はn型半導体より高いため光損失が大きく、レーザ発振の閾値電流が高くなると同時にレーザ光出力強度の最大値が低く抑えられてしまう。
これらの問題点に対し、例えば非特許文献2に記載されたようなトンネル接合層を上部クラッド層に設け、上部クラッド層の導電型をp型からn型へ転換することにより、p型半導体部分を薄くすることができる。
しかし、トンネル接合層の不純物濃度は一般的に他の半導体層より格段に高い。半導体には、不純物濃度が高くなると光吸収率が大きくなる傾向があり、トンネル接合層において光損失が発生するため上記問題点2.を有効に解決できない。また、光損失を低減するためにトンネル接合層の不純物濃度を下げると、トンネル接合面における電気抵抗が大きくなってしまい上記問題点1.を有効に解決できなくなる。
本発明は、上記した問題点に鑑みてなされたものであり、電気抵抗及び光損失の低減を高いレベルで実現できる半導体レーザ素子を提供することを目的とする。
上記課題を解決するために、本発明による半導体レーザ素子は、所定波長のレーザ光を出力する半導体レーザ素子であって、第1のn型半導体クラッド領域と、第1のn型半導体クラッド領域上に設けられた活性層と、活性層上に設けられた回折格子層と、回折格子層上に設けられ、光導波方向と交差する方向の幅が第1のn型半導体クラッド領域より狭められた第2のn型半導体クラッド領域とを備え、回折格子層が、所定波長に応じた周期で光導波方向に配列された複数の第1の領域と、複数の第1の領域の間に設けられ不純物濃度が複数の第1の領域より低い第2の領域とを有しており、複数の第1の領域のそれぞれが、活性層上に設けられたp型半導体層と、p型半導体層上に設けられたn型半導体層とを含み、p型半導体層及びn型半導体層が互いにトンネル接合を構成することを特徴とする。
この半導体レーザ素子は、p型半導体層及びn型半導体層からなるトンネル接合構造を有しているが、このトンネル接合構造は、従来の半導体レーザ素子のような活性層上の全領域に設けられたものではなく、所定波長に応じた周期で光導波方向に配列された複数の第1の領域のそれぞれに設けられている。そして、複数の第1の領域の間には、不純物濃度が複数の第1の領域より低い第2の領域が設けられている。したがって、トンネル接合層が活性層上の全領域に設けられる場合と比較して、光導波方向におけるトンネル接合構造の長さの総和が短くなるので、トンネル接合構造の体積が小さくなり、トンネル接合構造による光損失を効果的に低減できる。
また、この半導体レーザ素子に注入された電流の流路は、複数の第1の領域のそれぞれに設けられたトンネル接合構造によって確保され、この半導体レーザ素子では上記のように光損失を低減できるので、トンネル接合構造を構成するp型半導体層、n型半導体層の不純物濃度を下げる必要がない。したがって、トンネル効果の発現に十分な不純物濃度でもって、このトンネル接合部における電気抵抗を効果的に低減できる。このように、上記した半導体レーザ素子によれば、電気抵抗及び光損失の低減を高いレベルで実現できる。
電気抵抗と光損失とのバランスは、回折格子層の一周期に占める第1の領域の割合(デューティ比)によって容易に調整可能である。すなわち、このデューティ比を高めることで電気抵抗の低減度を光損失の低減度より大きくすることができ、逆にデューティ比を低くすることで光損失の低減度を電気抵抗の低減度より大きくすることができる。
なお、上記半導体レーザ素子では、回折格子層において、不純物濃度が比較的高い(すなわち光損失が大きい)複数の第1の領域の間に、不純物濃度が比較的低い(すなわち光損失が小さい)第2の領域が設けられているので、活性層付近を共振する光に対して利得変調を行い、所定波長のレーザ光を好適に出力することができる。
また、半導体レーザ素子は、光導波方向と交差する方向における活性層及び回折格子層の幅が第1のn型半導体クラッド領域より狭められており、活性層、回折格子層、及び第2のn型半導体クラッド領域の両側面を埋め込む半絶縁性または絶縁性の埋込領域を更に備えることを特徴としてもよい。或いは、半導体レーザ素子は、光導波方向と交差する方向における活性層及び回折格子層の幅が、第2のn型半導体クラッド領域より広いリッジ構造を有することを特徴としてもよい。或いは、光導波方向と交差する方向における活性層の幅が、第2のn型半導体クラッド領域より広いリッジ構造を有し、リッジ構造には、回折格子層および第2のn型半導体クラッド領域が含まれることを特徴としてもよい。上記半導体レーザ素子が奏する作用効果は、これらのような埋込型やリッジ型といった構成を有する半導体レーザ素子において、特に有効である。
本発明による半導体レーザ素子によれば、電気抵抗及び光損失の低減を高いレベルで実現できる。
図1は、本発明の第1実施形態に係る半導体レーザ素子1Aの構成を示している。図1(a)は半導体レーザ素子1Aの光導波方向と直交する断面を示す図であり、図1(b)は図1(a)のIb−Ib線に沿った側断面図である。 図2(a)及び図2(b)は、半導体レーザ素子1Aの作製工程を順に示す図であり、光導波方向に沿った側断面を示している。 図3(a)及び図3(b)は、半導体レーザ素子1Aの作製工程を順に示す図である。図3(a)は光導波方向に沿った側断面を示しており、図3(b)は光導波方向に垂直な断面を示している。 図4は、半導体レーザ素子1Aの作製工程を示す図であり、光導波方向に垂直な断面を示している。 図5は、第1実施形態の一変形例に係る半導体レーザ素子1Bの光導波方向と直交する断面を示している。 図6(a)及び図6(b)は、比較例としての利得変調型の半導体レーザ素子の作製工程を順に示す図であり、光導波方向に沿った側断面を示している。 図7(a)及び図7(b)は、比較例としての利得変調型の半導体レーザ素子の作製工程を順に示す図である。図7(a)は光導波方向に沿った側断面を示しており、図7(b)は光導波方向に垂直な断面を示している。 図8は、比較例としての利得変調型の半導体レーザ素子の作製工程を示す図であり、光導波方向に垂直な断面を示している。 図9は、半導体レーザ素子1Aの電流−光出力特性と、通常の利得変調型の半導体レーザ素子の電流−光出力特性とを示すグラフである。 図10は、半導体レーザ素子1Aの電流−動作抵抗特性と、通常の利得変調型の半導体レーザ素子の電流−動作抵抗特性とを示すグラフである。 図11は、本発明の第2実施形態に係る半導体レーザ素子1Cの構成を示している。図11(a)は半導体レーザ素子1Cの光導波方向と直交する断面を示す図であり、図11(b)は図11(a)のXIb−XIb線に沿った側断面図である。 図12(a)及び図12(b)は、半導体レーザ素子1Cの作製工程を順に示す図である。図12(a)は光導波方向に沿った側断面を示しており、図12(b)は光導波方向に垂直な断面を示している。 図13(a)及び図13(b)は、半導体レーザ素子1Cの作製工程を順に示す図であり、光導波方向に垂直な断面を示している。
以下、添付図面を参照しながら本発明による半導体レーザ素子の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
(第1の実施の形態)
本実施形態に係る半導体レーザ素子1Aは、所定波長のレーザ光を出力する、いわゆる分布帰還型(DFB)レーザ素子である。図1(a)及び図1(b)を参照すると、半導体レーザ素子1Aは、主面3aを有する半導体基板3を備えている。半導体基板3は主にn型半導体から成り、一実施例としてはn型InPからなる。半導体基板3は、後述するn型バッファ層11と共に第1のn型半導体クラッド領域を構成しており、半導体レーザ素子1A内部を導波する光に対して下部クラッド領域として機能する。
また、半導体レーザ素子1Aは、n型バッファ層11、活性層12、p型キャリアストップ層13、p型スペーサ層14、回折格子層15、n型クラッド層18、およびn型コンタクト層19を備えている。n型バッファ層11は半導体基板3の主面3a上に設けられており、例えば半導体基板3と同じ組成のn型半導体(一実施例ではSiドープn型InP)からなる。n型バッファ層11の層厚は例えば100[nm]である。
活性層12は、n型バッファ層11上に設けられており、所望の発光波長に応じた組成の半導体からなる。一実施例としては、活性層12は多重量子井戸構造を有しており、アンドープAlGaInAsからなる障壁層(バリア層)および井戸層が交互に積層されて成る。
p型キャリアストップ層13は、キャリアオーバーフローを低減するための層であり、活性層12上に設けられている。p型キャリアストップ層13は例えばZnドープp型AlInAsからなり、その層厚は例えば50[nm]である。p型スペーサ層14は、例えばZnドープp型InPからなり、その層厚は例えば50[nm]である。
回折格子層15は、p型スペーサ層14上に設けられている。回折格子層15は、活性層12に沿って配列された複数の領域(第1の領域)15aと、複数の領域15aの間を埋め込むように形成された領域(第2の領域)15bとを含んで構成されている。
複数の領域15aは、光導波方向と直交する方向を長手方向としてそれぞれ形成され、半導体レーザ素子1Aが出力しようとする所定波長に応じた周期Λでもって、互いに間隔をあけて光導波方向に配列されている。各領域15aは、互いにトンネル接合を構成するp型半導体層16及びn型半導体層17を含んでいる。p型半導体層16は、活性層12上に設けられており、高濃度のp型半導体、例えばCドープp++型AlGaInAsからなり、その層厚は例えば15[nm]である。また、n型半導体層17は、p型半導体層16上に設けられており、高濃度のn型半導体、例えばSiドープn++型AlGaInAsからなり、その層厚は例えば15[nm]である。
p型半導体層16の不純物濃度は1×1019[cm−3]以上であることが好ましく、n型半導体層17の不純物濃度は3×1018[cm−3]以上であることが好ましい。また、p型半導体層16の不純物としては、Cの他にZn、Be、またはMgが好適に用いられる。n型半導体層17の不純物としては、Siの他にS、Se、またはTeが好適に用いられる。p型半導体層16の組成としては、上記の他にも例えばGaInAsP、InGaAs、AlInAs、またはInPが挙げられる。n型半導体層17の組成としては、上記の他にも例えばGaInAsP、InGaAs、またはInPが挙げられる。
領域15bは、複数の領域15aと比較して不純物濃度が小さい半導体、例えばSiドープn型InPからなる。半導体の光吸収率は不純物濃度が高いほど大きいので、不純物濃度が比較的高い(すなわち光損失が大きい)複数の領域15aの間に、不純物濃度が比較的低い(すなわち光損失が小さい)領域15bが設けられることにより、活性層12付近を共振する光に対して利得変調を行うことができる。
n型クラッド層18は、本実施形態における第2のn型半導体クラッド領域であり、半導体レーザ素子1A内部を導波する光に対して上部クラッド領域として機能する。n型クラッド層18は、回折格子層15上に設けられている。n型クラッド層18は例えばSiドープn型InPからなり、その層厚は例えば2.0[μm]である。また、n型コンタクト層19は、n型クラッド層18上に設けられており、例えばn型InGaAsからなる。n型コンタクト層19の層厚は例えば100[nm]である。
n型クラッド層18及びコンタクト層19は、光導波方向と交差する方向の幅が半導体基板3及びn型バッファ層11より狭められたリッジ部24に含まれており、このリッジ部24は光導波方向に延びている。このような構成により、光導波方向と交差する方向におけるn型クラッド層18の幅が活性層12及び回折格子層15の幅より狭いリッジ構造を好適に実現できる。半導体レーザ素子1Aにおいては、このリッジ部24への電流注入により生じる活性層12内部での実効的な屈折率分布によって、屈折率型導波路が形成される。光導波方向と直交する方向におけるリッジ部24の幅は例えば1.5[μm]であり、リッジ部24の高さは例えば2[μm]である。
リッジ部24の両側面には、SiOからなる絶縁膜25が設けられている。本実施形態の絶縁膜25は、リッジ部24の両側面のほか、リッジ部24から露出する回折格子層15の表面にわたって設けられている。
n型コンタクト層19上には電極20が設けられており、この電極20とn型コンタクト層19とがオーミック接触を成している。また、半導体基板3の主面3aとは反対側の裏面には電極21が設けられており、この電極21と半導体基板3とがオーミック接触を成している。
続いて、本実施形態に係る半導体レーザ素子1Aの作製方法について、図2〜図4を参照しながら説明する。まず、図2(a)に示すように、半導体基板3の主面3a上に、n型バッファ層11、活性層12、p型キャリアストップ層13、p型スペーサ層14、p型半導体層16、n型半導体層17、及びカバー層26を形成する。カバー層26は、例えばSiドープn型InPからなり、その層厚は例えば30[nm]である。これらの半導体層の成長は、例えば有機金属気相成長炉を用いて行われる。
次に、回折格子層15となる複数の領域15aを形成する。すなわち、カバー層26上にレジストを塗布し、例えば干渉露光法を用いて複数の領域15aに対応するパターンを転写する。そして、カバー層26、n型半導体層17及びp型半導体層16に対してドライエッチングを施す。このとき、p型スペーサ層14が露出した時点でエッチングを停止する。こうして、図2(b)に示すように、p型半導体層16及びn型半導体層17を各々含む複数の領域15aが形成される。
続いて、レジストを剥離したのち半導体基板3を成長炉に再投入し、図3(a)に示すように、n型クラッド層18、n型コンタクト層19を順次成長させる。なお、n型クラッド層18を成長させる際、n型InPによって複数の領域15aの隙間が埋め込まれることにより領域15bが形成され、これによって回折格子層15が完成する。その後、図3(b)に示すように、n型クラッド層18およびn型コンタクト層19にエッチングを施してストライプ状のリッジ部24を形成する。
続いて、図4に示すように、リッジ部24の表面と、リッジ部24から露出した回折格子層15の表面とを覆うように、SiOからなる絶縁膜25を形成する。そして、リッジ部24の上方に位置する絶縁膜25に開口を形成し、該開口を介してn型コンタクト層19と接する電極20を蒸着し、更に電極21を半導体基板3の裏面に蒸着する。最後に、共振器となる両端面に反射防止膜(AR膜)及び高反射膜(HR膜)をコーティングすることにより、本実施形態に係る半導体レーザ素子1Aが完成する。
以上の構成を備える半導体レーザ素子1Aが奏する作用及び効果について説明する。この半導体レーザ素子1Aにおいては、p型半導体層16及びn型半導体層17からなるトンネル接合構造が、光導波方向に周期的に配列された複数の領域15aのそれぞれに設けられている。そして、複数の領域15aの間には、不純物濃度が複数の領域15aより低い領域15bが設けられている。したがって、トンネル接合層が活性層12上の全領域に設けられる場合と比較して、光導波方向におけるトンネル接合構造の長さの総和が短くなるので、トンネル接合構造の体積が小さくなり、トンネル接合構造による光損失を効果的に低減できる。
また、この半導体レーザ素子1Aに注入された電流の流路は、複数の領域15aのそれぞれに設けられたトンネル接合構造によって確保されるが、この半導体レーザ素子1Aでは上記のように光損失を低減できるので、トンネル接合構造を構成するp型半導体層16、n型半導体層17の不純物濃度を下げる必要がない。したがって、トンネル効果の発現に十分な不純物濃度でもって、このトンネル接合部(p型半導体層16及びn型半導体層17)における電気抵抗を効果的に低減できる。このように、本実施形態の半導体レーザ素子1Aによれば、電気抵抗及び光損失の低減を高いレベルで実現できる。
なお、電気抵抗と光損失とのバランスは、回折格子層15の一周期に占める領域15aの割合(デューティ比)によって容易に調整可能である。すなわち、このデューティ比を高めることで電気抵抗の低減度を光損失の低減度より大きくすることができ、逆にデューティ比を低くすることで光損失の低減度を電気抵抗の低減度より大きくすることができる。
本実施形態の一変形例について説明する。図5は、第1実施形態の一変形例に係る半導体レーザ素子1Bの構成を示しており、半導体レーザ素子1Bの光導波方向と直交する断面を示している。上述した第1実施形態では、図1(a)に示すように、回折格子層15は、活性層12およびp型スペーサ層14上に形成され、リッジ部24には含まれないが、図5に示すように、回折格子層15がリッジ部26の中に含まれるように、リッジ部26を形成してもよい。なお、このリッジ部26は、第1実施形態のリッジ部24と同様に、その光導波方向と交差する方向の幅が半導体基板3及びn型バッファ層11より狭くなるように形成されたリッジ構造である。
この場合、回折格子層15は、リッジ部26の底面(リッジ部26の両側面の下端同士を結ぶ面)から高さ0.5[μm]までの範囲に位置することが望ましい。なぜなら、リッジ部26に含まれるp型スペーサ層14等のp型半導体層の厚みをある程度制限することによって、半導体レーザ素子1Bの電気抵抗を所定の値以下に制限することができるからである。本変形例の構造によっても、トンネル接合層が活性層12上の全領域に設けられる場合と比較して、光導波方向におけるトンネル接合構造の長さの総和が短くなるので、トンネル接合構造の体積が小さくなり、トンネル接合構造による光損失を効果的に低減できる。また、トンネル効果の発現に十分な不純物濃度でもって、このトンネル接合部における電気抵抗を効果的に低減できる。このように、電気抵抗及び光損失の低減を高いレベルで実現できる。
ここで、図1に示した第1実施形態の比較例として、通常の利得変調型の半導体レーザ素子について説明する。図6〜図8は、従来の利得変調型の半導体レーザ素子の作製方法を示す図である。まず、図6(a)に示すように、半導体基板103の主面上に、n型バッファ層111(厚さ100[nm])、活性層112、p型キャリアストップ層113(厚さ50[nm])、p型スペーサ層114(厚さ50[nm])、光吸収層115(厚さ30[nm])、及びカバー層126(厚さ30[nm])を形成する。一例では、n型バッファ層111はn型InPからなり、活性層112はAlGaInAs多重量子井戸からなり、p型キャリアストップ層113はp型AlInAsからなり、p型スペーサ層114はp型InPからなり、光吸収層115はp型GaInAsPからなり、カバー層126はp型InPからなる。
次に、光吸収層115を、出力波長に応じた周期で光導波方向に配列される複数の光吸収領域に分割する。すなわち、カバー層126上にレジストを塗布し、例えば干渉露光法を用いて複数の光吸収領域に対応するパターンを転写する。そして、カバー層126及び光吸収層115に対してドライエッチングを施す。こうして、図6(b)に示すように、複数の光吸収領域115aが形成される。
続いて、レジストを剥離したのち、図7(a)に示すように、p型クラッド層118、p型コンタクト層119を順次成長させる。p型クラッド層118は例えばp型InPからなり、p型コンタクト層119は例えばp型InGaAsからなる。その後、図7(b)に示すように、p型クラッド層118およびp型コンタクト層119にエッチングを施してストライプ状のリッジ部124を形成する。
続いて、図8に示すように、リッジ部124の表面と、リッジ部124から露出した光吸収領域115aの表面とを覆うように、SiOからなる絶縁膜125を形成する。そして、リッジ部124の上方に位置する絶縁膜125に開口を形成し、該開口を介してp型コンタクト層119と接する電極120を蒸着し、更に電極121を半導体基板103の裏面に蒸着する。最後に、共振器となる両端面に反射防止膜(AR膜)及び高反射膜(HR膜)をコーティングする。
以上の作製方法により作製された通常の利得変調型の半導体レーザ素子の特性と、第1実施形態に係る半導体レーザ素子1Aの特性とを比較する。図9は、半導体レーザ素子1Aの電流−光出力特性と、通常の利得変調型の半導体レーザ素子の電流−光出力特性とを示すグラフであり、素子温度85℃での特性を示している。図9に示されるグラフG1〜G3は、半導体レーザ素子1Aにおいて、回折格子層15の一周期に占める領域15aの割合(デューティ比)をそれぞれ0.3、0.5、及び0.7とした場合の電流−光出力特性を示している。また、グラフG4は、通常の利得変調型の半導体レーザ素子(図8を参照)の電流−光出力特性を示している。
通常の利得変調型の半導体レーザ素子の閾値電流は25[mA]であり、最大光出力は15[mW]であった。これに対し、本実施形態の半導体レーザ素子1Aの閾値電流は、デューティ比0.7で25[mA]、デューティ比0.5で21[mA]、デューティ比0.3で21[mA]であり、最大光出力は、デューティ比0.7で16[mA]、デューティ比0.5で18[mA]、デューティ比0.3で19.5[mA]であった。
また、図10は、半導体レーザ素子1Aの電流−動作抵抗特性と、通常の利得変調型の半導体レーザ素子の電流−動作抵抗特性とを示すグラフであり、素子温度85℃での特性を示している。図10に示されるグラフG5〜G7は、半導体レーザ素子1Aにおいて回折格子層15のデューティ比をそれぞれ0.3、0.5、及び0.7とした場合の電流−動作抵抗特性を示している。また、グラフG8は、通常の利得変調型の半導体レーザ素子の電流−動作抵抗特性を示している。
通常の利得変調型の半導体レーザ素子の閾値付近での微分抵抗値は、9.5[Ω]であった。これに対し、本実施形態の半導体レーザ素子1Aの閾値付近での微分抵抗値は、デューティ比0.7で6.2[Ω]、デューティ比0.5で7.0[Ω]、デューティ比0.3で8.7[Ω]であった。
以上の結果からわかるように、本実施形態の半導体レーザ素子1Aの光出力特性及び動作抵抗特性は、領域15aのデューティ比にかかわらず、図8に示した通常の利得変調型の半導体レーザ素子の特性と比べて良好となっている。光出力特性の改善(すなわち閾値電流値の低下)は、回折格子層15へのトンネル接合構造(p型半導体層16及びn型半導体層17)の導入により、光吸収率が高いp型クラッド層118(図8を参照)を、光吸収率が低いn型クラッド層18に置き換えたことに起因するものである。また、動作抵抗特性の改善(すなわち、微分抵抗値の低下)は、回折格子層15へのトンネル接合構造の導入により、抵抗率が高いp型クラッド層118を、抵抗率が低いn型クラッド層18に置き換えたことに起因するものである。
なお、領域15aのデューティ比を大きくするほど、電流方向に垂直な面内においてトンネル接合構造が占める面積が大きくなるので抵抗値が低くなり、逆に領域15aのデューティ比を小さくするほど、トンネル接合構造の体積が小さくなるので光吸収損失が低下し、その結果閾値電流値が低下して最大光出力が上昇する。つまり、所望の特性を得るためには領域15aのデューティ比を適切な範囲に調整するとよい。例えば、上記実施例におけるデューティ比の好適な範囲、すなわち光出力特性及び動作抵抗特性の双方を、通常の利得変調型の半導体レーザ素子より改善することができる範囲は、0.3以上0.7以下となる。
(第2の実施の形態)
本実施形態に係る半導体レーザ素子1Cは、所定波長のレーザ光を出力する、いわゆる分布帰還型(DFB)レーザ素子である。第1実施形態の半導体レーザ素子1Aと異なる点は、半導体レーザ素子1Cがいわゆる高抵抗電流狭窄埋込型(SI−BH)の構造を有している点である。図11(a)及び図11(b)を参照すると、半導体レーザ素子1Cは、第1のn型半導体クラッド領域としての半導体基板3と、半導体基板3上に順に積層された、n型バッファ層31、活性層32、p型キャリアストップ層33、p型スペーサ層34、回折格子層35、n型クラッド層38、およびn型コンタクト層39とを備えている。なお、これらの層の構成材料および層厚は、既述した第1実施形態のn型バッファ層11、活性層12、p型キャリアストップ層13、p型スペーサ層14、回折格子層15、n型クラッド層18、およびn型コンタクト層19と同様である。
回折格子層35は、活性層32に沿って配列された複数の領域(第1の領域)35aと、複数の領域35aの間を埋め込むように形成された領域(第2の領域)35bとを含んで構成されている。これらの領域35a,35bの構成は、第1実施形態の領域15a,15bと同様である。
本実施形態において、n型バッファ層31、活性層32、p型キャリアストップ層33、p型スペーサ層34、回折格子層35、n型クラッド層38、およびn型コンタクト層39は、光導波方向と交差する方向の幅が半導体基板3より狭められたメサ部44に含まれており、このメサ部44は光導波方向に延びている。光導波方向と直交する方向におけるメサ部44の幅は例えば1.5[μm]であり、メサ部44の高さは例えば3[μm]である。また、メサ部44の両側には、これらの層の両側面を埋め込む半絶縁性または絶縁性の埋込領域47が設けられている。埋込領域47は、例えばFeドープInPからなる。埋込領域47の表面には、SiOからなる絶縁膜45が設けられている。
n型コンタクト層39上には電極40が設けられており、この電極40とn型コンタクト層39とがオーミック接触を成している。また、半導体基板3の主面3aとは反対側の裏面には電極41が設けられており、この電極41と半導体基板3とがオーミック接触を成している。
続いて、本実施形態に係る半導体レーザ素子1Cの作製方法について、図12及び図13を参照しながら説明する。まず、第1実施形態と同様に、半導体基板3の主面3a上に、n型バッファ層31、活性層32、p型キャリアストップ層33、p型スペーサ層34、p型半導体層36、n型半導体層37、及びカバー層を形成する。そして、n型半導体層37及びp型半導体層36に対してドライエッチングを施すことにより、回折格子層35となる複数の領域35aを形成する。その後、n型クラッド層38、n型コンタクト層39を順次成長させる(図12(a))。
続いて、図12(b)に示すように、n型コンタクト層39からn型バッファ層31に至るまでエッチングを施すことにより、ストライプ状のメサ部44を形成する。そして、図13(a)に示すように、メサ部44の両側面を埋め込むように、露出した半導体基板3の主面3a上に埋込領域47を成長させる。この埋込領域47の表面を覆うように、SiOからなる絶縁膜45を形成する。メサ部44の上方に位置する絶縁膜45に開口を形成し、該開口を介してn型コンタクト層39と接する電極40を蒸着し、更に電極41を半導体基板3の裏面に蒸着する。最後に、共振器となる両端面に反射防止膜(AR膜)及び高反射膜(HR膜)をコーティングすることにより、本実施形態に係る半導体レーザ素子1Cが完成する。
以上の構成を備える半導体レーザ素子1Cにおいては、p型半導体層36及びn型半導体層37からなるトンネル接合構造が、光導波方向に周期的に配列された複数の領域35aのそれぞれに設けられており、複数の領域35aの間には、不純物濃度が複数の領域35aより低い領域35bが設けられているので、第1実施形態の半導体レーザ素子1Aと同様の作用効果を奏することができる。なお、本実施形態の半導体レーザ素子1Cにおいて領域35aのデューティ比を0.5とした場合、閾値電流値は22[mA]であり、最大光出力は17[mW]であり、閾値電流値付近での微分抵抗値は7.5[Ω]であった。
本発明による半導体レーザ素子は、上記した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記各実施形態では半導体基板及び各半導体層としてInP系化合物半導体を例示したが、他のIII−V族化合物半導体や、その他の半導体であっても本発明の構成を好適に実現できる。
1A,1B,1C…半導体レーザ素子、3…半導体基板、11,31…n型バッファ層、12,32…活性層、13,33…p型キャリアストップ層、14,34…p型スペーサ層、15,35…回折格子層、15a,35a…(第1の)領域、15b,35b…(第2の)領域、16,36…p型半導体層、17,37…n型半導体層、18,38…n型クラッド層、19,39…n型コンタクト層、20,21,40,41…電極、24…リッジ部、25,45…絶縁膜、26…カバー層、44…メサ部、47…埋込領域。

Claims (4)

  1. 所定波長のレーザ光を出力する半導体レーザ素子であって、
    第1のn型半導体クラッド領域と、
    前記第1のn型半導体クラッド領域上に設けられた活性層と、
    前記活性層上に設けられた回折格子層と、
    前記回折格子層上に設けられ、光導波方向と交差する方向の幅が前記第1のn型半導体クラッド領域より狭められた第2のn型半導体クラッド領域と
    を備え、
    前記回折格子層が、前記所定波長に応じた周期で光導波方向に配列された複数の第1の領域と、前記複数の第1の領域の間に設けられ不純物濃度が前記複数の第1の領域より低い第2の領域とを有しており、
    前記複数の第1の領域のそれぞれが、前記活性層上に設けられたp型半導体層と、前記p型半導体層上に設けられたn型半導体層とを含み、前記p型半導体層及び前記n型半導体層が互いにトンネル接合を構成することを特徴とする、半導体レーザ素子。
  2. 光導波方向と交差する方向における前記活性層及び前記回折格子層の幅が前記第1のn型半導体クラッド領域より狭められており、
    前記活性層、前記回折格子層、及び前記第2のn型半導体クラッド領域の両側面を埋め込む半絶縁性または絶縁性の埋込領域を更に備えることを特徴とする、請求項1に記載の半導体レーザ素子。
  3. 光導波方向と交差する方向における前記活性層及び前記回折格子層の幅が、前記第2のn型半導体クラッド領域より広いリッジ構造を有することを特徴とする、請求項1に記載の半導体レーザ素子。
  4. 光導波方向と交差する方向における前記活性層の幅が、前記第2のn型半導体クラッド領域より広いリッジ構造を有し、前記リッジ構造には、前記回折格子層および前記第2のn型半導体クラッド領域が含まれることを特徴とする、請求項1に記載の半導体レーザ素子。
JP2009130899A 2009-05-29 2009-05-29 半導体レーザ素子 Expired - Fee Related JP5310271B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009130899A JP5310271B2 (ja) 2009-05-29 2009-05-29 半導体レーザ素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009130899A JP5310271B2 (ja) 2009-05-29 2009-05-29 半導体レーザ素子

Publications (2)

Publication Number Publication Date
JP2010278329A true JP2010278329A (ja) 2010-12-09
JP5310271B2 JP5310271B2 (ja) 2013-10-09

Family

ID=43425002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009130899A Expired - Fee Related JP5310271B2 (ja) 2009-05-29 2009-05-29 半導体レーザ素子

Country Status (1)

Country Link
JP (1) JP5310271B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6222388B1 (ja) * 2017-02-13 2017-11-01 富士ゼロックス株式会社 発光部品、プリントヘッド及び画像形成装置
DE102018105208A1 (de) * 2018-03-07 2019-09-12 Otto-Von-Guericke-Universität Magdeburg Halbleiterschichtenfolge und ein darauf basierendes Halbleiterbauelement

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5967677A (ja) * 1982-07-01 1984-04-17 Semiconductor Res Found 光集積回路
JPS62217689A (ja) * 1986-03-18 1987-09-25 Fujitsu Ltd 半導体発光装置
JPH05145169A (ja) * 1990-09-05 1993-06-11 Hikari Keisoku Gijutsu Kaihatsu Kk 半導体分布帰還型レーザ装置
JPH05218563A (ja) * 1992-01-31 1993-08-27 Nec Corp 半導体レーザとその製造方法
JPH06164051A (ja) * 1992-11-19 1994-06-10 Mitsubishi Electric Corp 利得結合型dfbレーザおよびその製造方法
JPH1197795A (ja) * 1997-08-01 1999-04-09 Lucent Technol Inc 損失結合を伴う分散帰還レーザ
JP2002064244A (ja) * 2000-06-06 2002-02-28 Furukawa Electric Co Ltd:The 分布帰還型半導体レーザ素子
JP2003168842A (ja) * 2001-11-30 2003-06-13 Furukawa Electric Co Ltd:The 波長可変分布帰還型レーザ素子及び波長可変分布帰還型レーザ集積装置
JP2003198045A (ja) * 2001-12-21 2003-07-11 Xerox Corp 半導体レーザ構造体
JP2003283047A (ja) * 2002-03-26 2003-10-03 Mitsubishi Electric Corp リッジ導波路型分布帰還レーザ
JP2005197426A (ja) * 2004-01-07 2005-07-21 Yokogawa Electric Corp 面発光レーザ
JP2007189080A (ja) * 2006-01-13 2007-07-26 Fujitsu Ltd 光半導体装置
JP2009059918A (ja) * 2007-08-31 2009-03-19 Sumitomo Electric Ind Ltd 光半導体デバイス

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5967677A (ja) * 1982-07-01 1984-04-17 Semiconductor Res Found 光集積回路
JPS62217689A (ja) * 1986-03-18 1987-09-25 Fujitsu Ltd 半導体発光装置
JPH05145169A (ja) * 1990-09-05 1993-06-11 Hikari Keisoku Gijutsu Kaihatsu Kk 半導体分布帰還型レーザ装置
JPH05218563A (ja) * 1992-01-31 1993-08-27 Nec Corp 半導体レーザとその製造方法
JPH06164051A (ja) * 1992-11-19 1994-06-10 Mitsubishi Electric Corp 利得結合型dfbレーザおよびその製造方法
JPH1197795A (ja) * 1997-08-01 1999-04-09 Lucent Technol Inc 損失結合を伴う分散帰還レーザ
JP2002064244A (ja) * 2000-06-06 2002-02-28 Furukawa Electric Co Ltd:The 分布帰還型半導体レーザ素子
JP2003168842A (ja) * 2001-11-30 2003-06-13 Furukawa Electric Co Ltd:The 波長可変分布帰還型レーザ素子及び波長可変分布帰還型レーザ集積装置
JP2003198045A (ja) * 2001-12-21 2003-07-11 Xerox Corp 半導体レーザ構造体
JP2003283047A (ja) * 2002-03-26 2003-10-03 Mitsubishi Electric Corp リッジ導波路型分布帰還レーザ
JP2005197426A (ja) * 2004-01-07 2005-07-21 Yokogawa Electric Corp 面発光レーザ
JP2007189080A (ja) * 2006-01-13 2007-07-26 Fujitsu Ltd 光半導体装置
JP2009059918A (ja) * 2007-08-31 2009-03-19 Sumitomo Electric Ind Ltd 光半導体デバイス

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6222388B1 (ja) * 2017-02-13 2017-11-01 富士ゼロックス株式会社 発光部品、プリントヘッド及び画像形成装置
JP2018133376A (ja) * 2017-02-13 2018-08-23 富士ゼロックス株式会社 発光部品、プリントヘッド及び画像形成装置
DE102018105208A1 (de) * 2018-03-07 2019-09-12 Otto-Von-Guericke-Universität Magdeburg Halbleiterschichtenfolge und ein darauf basierendes Halbleiterbauelement
DE102018105208B4 (de) 2018-03-07 2022-05-19 Otto-Von-Guericke-Universität Magdeburg Halbleiterschichtenfolge und ein darauf basierendes Halbleiterbauelement

Also Published As

Publication number Publication date
JP5310271B2 (ja) 2013-10-09

Similar Documents

Publication Publication Date Title
JP5026905B2 (ja) 半導体発光素子及びその製造方法
JP6588859B2 (ja) 半導体レーザ
JP2008053501A (ja) 集積光デバイスおよびその製造方法
JP2005150181A (ja) 半導体レーザの製造方法
US8929692B2 (en) Integrated optical device and manufacturing method of the same
JP4909159B2 (ja) 半導体導波路素子およびその作製方法ならびに半導体レーザ
US7957446B2 (en) Semiconductor laser and method of making semiconductor laser
JP2006261340A (ja) 半導体デバイス及びその製造方法
JP5310533B2 (ja) 光半導体装置
JP2020113567A (ja) 半導体光素子
JP2010010622A (ja) 半導体光素子
JP6588858B2 (ja) 半導体レーザ
JP4652061B2 (ja) 半導体レーザ
JP4027639B2 (ja) 半導体発光装置
JP5310271B2 (ja) 半導体レーザ素子
JP4599700B2 (ja) 分布帰還型半導体レーザ
JP2009054721A (ja) 半導体素子及び半導体素子の製造方法
JP2005166998A (ja) リッジ型分布帰還半導体レーザ
JP4570353B2 (ja) 半導体レーザ素子
JP2011040632A (ja) 半導体光素子
JP4953392B2 (ja) 光半導体装置
JP5163355B2 (ja) 半導体レーザ装置
JP2018006590A (ja) 光半導体素子
JP4447222B2 (ja) 分布帰還型半導体レーザ
JP2004311556A (ja) 半導体レーザ並びにそれを用いた光モジュール及び機能集積型レーザ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5310271

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees