JP2010276740A - Display device and drive control method thereof - Google Patents
Display device and drive control method thereof Download PDFInfo
- Publication number
- JP2010276740A JP2010276740A JP2009127228A JP2009127228A JP2010276740A JP 2010276740 A JP2010276740 A JP 2010276740A JP 2009127228 A JP2009127228 A JP 2009127228A JP 2009127228 A JP2009127228 A JP 2009127228A JP 2010276740 A JP2010276740 A JP 2010276740A
- Authority
- JP
- Japan
- Prior art keywords
- source
- transistor
- selection
- pixel circuit
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
Description
本発明は、アクティブマトリクス方式で駆動される発光素子を備えた表示装置およびその表示装置の駆動制御方法に関するものである。 The present invention relates to a display device including a light emitting element driven by an active matrix method and a drive control method for the display device.
従来、有機ＥＬ発光素子などの発光素子を用いた表示装置が提案されており、テレビや携帯電話のディスプレイなど種々の分野での利用が提案されている。 Conventionally, display devices using light-emitting elements such as organic EL light-emitting elements have been proposed, and their use in various fields such as displays for televisions and mobile phones has been proposed.
一般に、有機ＥＬ発光素子は電流駆動型発光素子であるため、液晶ディスプレイとは異なり、その駆動回路として画素回路を選択する選択用トランジスタと表示画像に応じた電荷を保持する容量素子と有機ＥＬ発光素子を駆動する駆動用トランジスタが最低限必要である（たとえば、特許文献１参照）。 In general, an organic EL light emitting element is a current driven light emitting element, and unlike a liquid crystal display, a selection transistor for selecting a pixel circuit as a driving circuit, a capacitive element for holding a charge corresponding to a display image, and organic EL light emission A driving transistor for driving the element is at least necessary (see, for example, Patent Document 1).
そして、特許文献１に記載の表示装置においては、有機ＥＬ発光素子を駆動する駆動用トランジスタとしてＰ型ＴＦＴ（thin film transistor）を用いているため有機ＥＬ発光素子のＶｆ（発光時順方向電圧降下）に影響されずに駆動用トランジスタのゲート−ソース間電圧Ｖｇｓをプログラムすることが可能である。 In the display device described in Patent Document 1, since a P-type TFT (thin film transistor) is used as a driving transistor for driving the organic EL light emitting element, Vf (forward voltage drop during light emission) of the organic EL light emitting element. It is possible to program the gate-source voltage Vgs of the driving transistor without being influenced by ().
しかしながら、駆動用トランジスタとしてアモルファスシリコンＴＦＴまたは無機酸化膜ＴＦＴを用いる場合にはＴＦＴがＮ型となるため、環境温度や経時で変動する有機ＥＬ発光素子のＶｆを予測し、その予測したＶｆを考慮して駆動用トランジスタのゲート−ソース間電圧Ｖｇｓをプログラムする必要があるが、その予測したＶｆと実際のＶｆとの間で大きな誤差が生じる場合があり、表示画像に影響を及ぼす問題がある。 However, when an amorphous silicon TFT or an inorganic oxide TFT is used as the driving transistor, the TFT becomes an N-type, and therefore, the Vf of the organic EL light emitting element that fluctuates with the ambient temperature and time is predicted and the predicted Vf is taken into consideration. Thus, it is necessary to program the gate-source voltage Vgs of the driving transistor. However, a large error may occur between the predicted Vf and the actual Vf, which has a problem of affecting the display image.
そこで、たとえば、特許文献２においては、駆動用トランジスタのソース端子にスイッチ素子を設け、駆動用トランジスタのゲート−ソース間電圧をプログラムする際に駆動用トランジスタのソース電位を固定した状態でゲート電圧を設定する方法が提案されている。 Therefore, in Patent Document 2, for example, a switching element is provided at the source terminal of the driving transistor, and when the gate-source voltage of the driving transistor is programmed, the gate voltage is set with the source potential of the driving transistor fixed. A method of setting has been proposed.
一方、従来、アクティブマトリクス方式の有機ＥＬ表示装置の画素回路には、低温ポリシリコンまたはアモルファスシリコンからなる薄膜トランジスタが用いられていた。 On the other hand, conventionally, a thin film transistor made of low-temperature polysilicon or amorphous silicon has been used for a pixel circuit of an active matrix organic EL display device.
しかしながら、低温ポリシリコンの薄膜トランジスタは高移動度と閾値電圧安定性を得ることができるが、移動度の均一性に問題がある。また、アモルファスシリコンの薄膜トランジスタは移動度均一性を得ることができるが、移動度の低さと閾値電圧の経時変動の問題がある。 However, a low-temperature polysilicon thin film transistor can obtain high mobility and threshold voltage stability, but has a problem in uniformity of mobility. Amorphous silicon thin film transistors can achieve mobility uniformity, but have problems of low mobility and threshold voltage variation over time.
したがって、特許文献２に記載の画素回路においても、上記のような移動度の不均一性および閾値電圧の不安定性により、表示画像の輝度ムラが発生し、画質の面で問題がある。 Therefore, the pixel circuit described in Patent Document 2 also has a problem in terms of image quality due to uneven luminance of the display image due to the non-uniformity of mobility and the instability of threshold voltage as described above.
そこで、たとえば特許文献３に記載の有機ＥＬ表示装置においては、有機ＥＬ発光素子の寄生容量を駆動用トランジスタで自己充電し、駆動用トランジスタの閾値電圧Ｖｔｈの変動を補正する方法が提案されている。特許文献３に記載の方法においては、駆動用トランジスタのゲート端子に固定電圧を印加し、駆動用トランジスタの駆動電流Ｉｄで有機ＥＬ発光素子の寄生容量を充電することで駆動用トランジスタのソース電位をＶｇ（ゲート電圧）−Ｖｔｈ（閾値電圧）に固定した後、ゲート端子への印加電圧を駆動電圧Ｖｏｄだけステップアップすることで閾値電圧を補正した電圧プログラムが行われる。 Therefore, for example, in the organic EL display device described in Patent Document 3, a method has been proposed in which the parasitic capacitance of the organic EL light-emitting element is self-charged by the driving transistor to correct the variation in the threshold voltage Vth of the driving transistor. . In the method described in Patent Document 3, a fixed voltage is applied to the gate terminal of the driving transistor, and the parasitic potential of the organic EL light-emitting element is charged with the driving current Id of the driving transistor, thereby reducing the source potential of the driving transistor. After fixing to Vg (gate voltage) −Vth (threshold voltage), a voltage program is performed in which the threshold voltage is corrected by stepping up the voltage applied to the gate terminal by the drive voltage Vod.
ここで、図１２に、特許文献３に記載の画素回路の構成を示す。特許文献３に記載の画素回路は、発光部７とその寄生容量８とからなる発光素子と、発光素子に駆動電流を流す駆動用トランジスタ６と、駆動用トランジスタ６のゲート端子とソース端子との間に接続される容量素子５と、駆動用トランジスタ６のゲート端子に接続される選択用トランジスタ４とを備えている。 Here, FIG. 12 shows a configuration of a pixel circuit described in Patent Document 3. The pixel circuit described in Patent Document 3 includes a light-emitting element including a light-emitting portion 7 and its parasitic capacitance 8, a driving transistor 6 that causes a driving current to flow through the light-emitting element, and a gate terminal and a source terminal of the driving transistor 6. A capacitive element 5 connected in between and a selection transistor 4 connected to the gate terminal of the driving transistor 6 are provided.
そして、特許文献３に記載の画素回路においては、最初に容量素子５と寄生容量８の電荷を放電させてリセットする必要があるが、このとき駆動用トランジスタ６が利用される。そして、一般的に選択用トランジスタ４はＷ/Ｌ比を大きく設定し、小さなゲート−ソース間電圧Ｖｇｓでも確実にオンするように構成されているのに対し、駆動用トランジスタ６は、プログラムするゲート−ソース間電圧Ｖｇｓで発光素子の駆動電流を設定するため、Ｗ/Ｌ比を小さくしＶｇｓの変化に対し、駆動電流Ｉｄの変化が小さくなるように構成されている。 In the pixel circuit described in Patent Document 3, it is necessary to first discharge the capacitor 5 and the parasitic capacitor 8 to reset them. At this time, the driving transistor 6 is used. In general, the selection transistor 4 has a large W / L ratio and is configured to be surely turned on even with a small gate-source voltage Vgs, whereas the driving transistor 6 has a gate to be programmed. -In order to set the drive current of the light emitting element with the source-to-source voltage Vgs, the W / L ratio is reduced, and the change in the drive current Id is reduced with respect to the change in Vgs.
したがって、駆動用トランジスタをスイッチ動作させるとオン抵抗を十分小さくすることが困難であり、その分放電に時間がかかり、リセット時間が長くなってしまう。 Accordingly, when the driving transistor is switched, it is difficult to sufficiently reduce the on-resistance, and accordingly, the discharge takes time and the reset time becomes long.
そこで、特許文献３においては、リセット時間の短縮のための専用のソース接続スイッチ９をさらに設けた画素回路が提案されている（図１３参照）。 Therefore, Patent Document 3 proposes a pixel circuit further provided with a dedicated source connection switch 9 for shortening the reset time (see FIG. 13).
しかしながら、図１３に示されているような３つのトランジスタを用いた構成では、バス配線２が必要となる。図１３に示す回路図上では、発光素子のアノード端子とカソード端子とをソース接続スイッチ９で接続すればよいように見えるが、実際の基板上では、ソース接続スイッチ９の上に平滑層、発光素子のアノード端子、発光層、カソード端子の順に積層されるため、ソース接続スイッチ９とカソード端子とを接続するには、最上層から最下層へのコンタクトホールが必要となり、製膜時のマスクの枚数が増加したり、歩留りが低下したりしてコストアップの問題が生じる。 However, in the configuration using three transistors as shown in FIG. 13, the bus wiring 2 is required. In the circuit diagram shown in FIG. 13, it seems that the anode terminal and the cathode terminal of the light emitting element may be connected by the source connection switch 9, but on the actual substrate, a smooth layer and light emission are formed on the source connection switch 9. Since the anode terminal, light emitting layer, and cathode terminal of the element are stacked in this order, a contact hole from the top layer to the bottom layer is required to connect the source connection switch 9 and the cathode terminal. The number of sheets increases or the yield decreases, causing a problem of cost increase.
したがって、低コストで確実に発光素子のカソード端子とソース接続スイッチ９とを接続するためにはカソード端子が設けられた層においてバス配線２を引く必要がある。 Therefore, in order to reliably connect the cathode terminal of the light emitting element and the source connection switch 9 at a low cost, it is necessary to draw the bus wiring 2 in the layer provided with the cathode terminal.
そして、このバス配線２の増加によって発光素子の発光領域が減少し、開口率の低下を招くことになる。開口率が低下すると表示装置としての輝度低下となるため、各発光素子の発光面輝度を上昇させることになり、結果的に、表示装置としての寿命が短くなるという問題が生じる。 The increase in the bus wiring 2 reduces the light emitting area of the light emitting element, leading to a decrease in aperture ratio. When the aperture ratio is reduced, the luminance of the display device is lowered, so that the luminance of the light emitting surface of each light emitting element is increased, resulting in a problem that the lifetime of the display device is shortened.
本発明は、上記の事情に鑑み、リセット動作の時間を短縮して高速表示性を実現することができるとともに、長寿命化を実現することができる表示装置およびその表示装置の駆動制御方法を提供することを目的とする。 In view of the above circumstances, the present invention provides a display device capable of realizing a high-speed display property by shortening a reset operation time and realizing a long life, and a drive control method for the display device. The purpose is to do.
本発明の表示装置の駆動制御方法は、発光素子、発光素子のアノード端子にソース端子が接続され、発光素子に駆動電流を流すＮ型の駆動用トランジスタ、駆動用トランジスタのゲート端子とソース端子との間に接続された容量素子、および駆動用トランジスタのゲート端子と駆動用トランジスタのゲート端子に駆動電圧を供給する信号線との間に接続された選択用トランジスタを有する画素回路が多数配列されたアクティブマトリクス基板を備えた表示装置であって、画素回路の駆動用トランジスタのソース端子とその画素回路に隣接する行に属する画素回路の選択用トランジスタにオンオフするための選択走査信号を供給する走査線とが、ソース用トランジスタを介して接続されている表示装置の駆動制御方法において、選択用トランジスタとソース用トランジスタとをオンすることによって容量素子および発光素子の寄生容量のリセット動作を行うことを特徴とする。 According to the display device driving control method of the present invention, a light emitting element, an N-type driving transistor in which a source terminal is connected to an anode terminal of the light emitting element, and a driving current is supplied to the light emitting element, a gate terminal and a source terminal of the driving transistor, And a plurality of pixel circuits having a selection transistor connected between a gate element of the driving transistor and a signal line supplying a driving voltage to the gate terminal of the driving transistor and the gate terminal of the driving transistor. A display device including an active matrix substrate, and a scanning line that supplies a selection scanning signal for turning on / off a source terminal of a driving transistor of a pixel circuit and a selection transistor of a pixel circuit belonging to a row adjacent to the pixel circuit In a drive control method for a display device connected via a source transistor. And performing a reset operation of the parasitic capacitance of the capacitor and a light emitting element by turning on motor and a source transistor.
本発明の表示装置は、発光素子、発光素子のアノード端子にソース端子が接続され、発光素子に駆動電流を流すＮ型の駆動用トランジスタ、駆動用トランジスタのゲート端子とソース端子との間に接続された容量素子、および駆動用トランジスタのゲート端子と駆動用トランジスタのゲート端子に駆動電圧を供給する信号線との間に接続された選択用トランジスタを有する画素回路が多数配列されたアクティブマトリクス基板を備えた表示装置であって、画素回路の駆動用トランジスタのソース端子と、その画素回路に隣接する行に属する画素回路の選択用トランジスタにオンオフするための選択走査信号を供給する走査線とが、ソース用トランジスタを介して接続されていることを特徴とする。 In the display device of the present invention, a source terminal is connected to a light emitting element, an anode terminal of the light emitting element, and an N-type driving transistor that supplies a driving current to the light emitting element, and a gate terminal and a source terminal of the driving transistor are connected. An active matrix substrate on which a large number of pixel circuits each having a selection transistor connected between a gate terminal of the driving transistor and a signal line for supplying a driving voltage to the gate terminal of the driving transistor are arranged A display device comprising: a source terminal of a driving transistor of a pixel circuit; and a scanning line for supplying a selection scanning signal for turning on and off the selection transistor of the pixel circuit belonging to a row adjacent to the pixel circuit. It is connected through a source transistor.
また、上記本発明の表示装置においては、選択用トランジスタとソース用トランジスタとをオンすることによって容量素子および発光素子の寄生容量のリセット動作を行う制御部を設けることができる。 In the display device of the present invention, a control unit that performs a reset operation of the parasitic capacitance of the capacitor and the light-emitting element by turning on the selection transistor and the source transistor can be provided.
また、選択走査信号と画素回路のソース用トランジスタをオンオフするためのソース走査信号とを出力する走査駆動部を設け、走査駆動部を、下式（１）の関係を満たす選択走査信号とソース走査信号とを出力するものとすることができる。 In addition, a scan driving unit that outputs a selection scanning signal and a source scanning signal for turning on and off the source transistor of the pixel circuit is provided, and the scanning driving unit is configured so that the selection scanning signal and the source scanning satisfy the relationship of the following expression (1). A signal may be output.
Ｖｇｏｆｆ−Ｖｓｏｆｆ＞Ｖｔｈ ・・・ （１）
ただし、Ｖｇｏｆｆは選択走査信号のオフ電圧レベル、Ｖｓｏｆｆはソース走査信号のオフ電圧レベル、Ｖｔｈはソース用トランジスタの閾値電圧である。
Vgoff−Vsoff> Vth (1)
However, Vgoff is the off voltage level of the selected scanning signal, Vsoff is the off voltage level of the source scanning signal, and Vth is the threshold voltage of the source transistor.
また、走査駆動部を、選択走査信号のオフ電圧レベルとソース走査信号のオフ電圧レベルとの差が、上式（１）を満たす範囲で、駆動用トランジスタの閾値電圧とほぼ同じになるような選択走査信号とソース走査信号とを出力するものとすることができる。 Further, the scanning drive unit is configured so that the difference between the off voltage level of the selected scanning signal and the off voltage level of the source scanning signal is substantially the same as the threshold voltage of the driving transistor in a range satisfying the above equation (1). A selective scanning signal and a source scanning signal can be output.
また、選択走査信号と画素回路のソース用トランジスタをオンオフするためのソース走査信号とを出力する走査駆動部を設け、走査駆動部を、選択走査信号のオン電圧レベルとソース走査信号のオン電圧レベルとがほぼ同じになるような選択走査信号とソース走査信号とを出力するものとすることができる。 In addition, a scan driving unit that outputs a selection scanning signal and a source scanning signal for turning on and off the source transistor of the pixel circuit is provided, and the scanning driving unit is turned on with the on-voltage level of the selection scanning signal and the on-voltage level of the source scanning signal. And a selection scanning signal and a source scanning signal that are substantially the same.
本発明の表示装置およびその駆動制御方法によれば、発光素子、発光素子のアノード端子にソース端子が接続され、発光素子に駆動電流を流すＮ型の駆動用トランジスタ、駆動用トランジスタのゲート端子とソース端子との間に接続された容量素子、および駆動用トランジスタのゲート端子と駆動用トランジスタのゲート端子に駆動電圧を供給する信号線との間に接続された選択用トランジスタを有する画素回路が多数配列されたアクティブマトリクス基板を備えた表示装置において、画素回路の駆動用トランジスタのソース端子と、その画素回路に隣接する行に属する画素回路の選択用トランジスタにオンオフするための選択走査信号を供給する走査線とをソース用トランジスタを介して接続し、選択用トランジスタとソース用トランジスタとをオンすることによって容量素子および発光素子の寄生容量のリセット動作を行うようにしたので、特許文献３に記載の画素回路のようにリセット動作に駆動用トランジスタを用いないのでリセット動作時間を短縮することができ、かつバス配線も設ける必要がないので発光素子の開口率も十分に確保することができ、高速表示性を実現することができるとともに、長寿命化を実現することができる。 According to the display device and the drive control method thereof of the present invention, the light emitting element, the N-type driving transistor in which the source terminal is connected to the anode terminal of the light emitting element, and the driving current flows to the light emitting element, the gate terminal of the driving transistor, Many pixel circuits have a capacitor connected between a source terminal and a selection transistor connected between a gate terminal of the driving transistor and a signal line that supplies a driving voltage to the gate terminal of the driving transistor. In a display device including an active matrix substrate arranged, a selection scanning signal for turning on and off is supplied to a source terminal of a driving transistor of a pixel circuit and a selection transistor of a pixel circuit belonging to a row adjacent to the pixel circuit. The scanning line is connected via the source transistor, and the selection transistor and the source transistor are connected. Since the reset operation of the parasitic capacitance of the capacitive element and the light emitting element is performed by turning on and off, a driving transistor is not used for the reset operation as in the pixel circuit described in Patent Document 3, so the reset operation time is shortened In addition, since it is not necessary to provide bus wiring, the aperture ratio of the light-emitting element can be sufficiently ensured, high-speed display performance can be realized, and a long life can be realized.
以下、図面を参照して本発明の表示装置の一実施形態を適用した有機ＥＬ表示装置について説明する。図１は、本発明の一実施形態を適用した有機ＥＬ表示装置の概略構成図である。 Hereinafter, an organic EL display device to which an embodiment of the display device of the present invention is applied will be described with reference to the drawings. FIG. 1 is a schematic configuration diagram of an organic EL display device to which an embodiment of the present invention is applied.
本実施形態の有機ＥＬ表示装置は、図１に示すように、有機ＥＬ発光素子を有する画素回路１１が２次元状に多数配列されたアクティブマトリクス基板１０と、各画素回路１１の駆動用トランジスタのゲート端子に表示データに基づく駆動電圧を供給するゲート駆動回路１２と、各画素回路１１にゲートスキャン信号およびソーススキャン信号を出力する走査駆動回路１３と、画像データに応じた表示データと同期信号に基づくタイミング信号をゲート駆動回路１２に出力する制御部１７とを備えている。 As shown in FIG. 1, the organic EL display device according to the present embodiment includes an active matrix substrate 10 in which a large number of pixel circuits 11 each having an organic EL light emitting element are two-dimensionally arranged, and driving transistors of the pixel circuits 11. A gate drive circuit 12 that supplies a drive voltage based on display data to the gate terminal, a scan drive circuit 13 that outputs a gate scan signal and a source scan signal to each pixel circuit 11, and display data and synchronization signals corresponding to image data And a control unit 17 that outputs a timing signal based thereon to the gate drive circuit 12.
そして、アクティブマトリクス基板１０は、走査駆動回路１３から出力されたゲートスキャン信号を各画素回路行に供給する多数のゲート走査線１４と、走査駆動回路１３から出力されたソーススキャン信号を各画素回路行に供給する多数のソース走査線１５と、ゲート駆動回路１２から出力された駆動電圧を各画素回路列に供給する多数のデータ線１６とを備えている。 The active matrix substrate 10 includes a plurality of gate scan lines 14 that supply the gate scan signals output from the scan drive circuit 13 to each pixel circuit row, and the source scan signals output from the scan drive circuit 13 to each pixel circuit. A large number of source scanning lines 15 to be supplied to the rows and a large number of data lines 16 to supply the driving voltage output from the gate driving circuit 12 to each pixel circuit column are provided.
そして、データ線１６とゲート走査線１４およびソース走査線１５とは直交して格子状に設けられている。そして、これらの交差点近傍に画素回路１１が設けられている。 The data lines 16, the gate scanning lines 14, and the source scanning lines 15 are provided in a lattice shape so as to be orthogonal to each other. A pixel circuit 11 is provided in the vicinity of these intersections.
各画素回路１１は、図２に示すように、有機ＥＬ発光素子１１ａと、有機ＥＬ発光素子１１ａのアノード端子にソース端子Ｓが接続され、有機ＥＬ発光素子１１ａに駆動電流を流す駆動用トランジスタ１１ｂと、駆動用トランジスタ１１ｂのゲート端子Ｇとソース端子Ｓとの間に接続された容量素子１１ｃと、容量素子１１ｃの一端および駆動用トランジスタ１１ｂのゲート端子Ｇに一端が接続されるとともに、他端がデータ線１６に接続された選択用トランジスタ１１ｄとを備えている。そして、さらに、駆動用トランジスタ１１ｂのソース端子Ｓと、隣接する行に属する画素回路１１の選択用トランジスタ１１ｄにゲートスキャン信号を供給するゲート走査線１４との間にソース用トランジスタ１１ｅが接続されている。 As shown in FIG. 2, each pixel circuit 11 includes an organic EL light emitting element 11a, a source terminal S connected to the anode terminal of the organic EL light emitting element 11a, and a driving transistor 11b that passes a driving current through the organic EL light emitting element 11a. And one end of the capacitive element 11c connected between the gate terminal G and the source terminal S of the driving transistor 11b, one end of the capacitive element 11c and the gate terminal G of the driving transistor 11b, and the other end Includes a selection transistor 11 d connected to the data line 16. Further, the source transistor 11e is connected between the source terminal S of the driving transistor 11b and the gate scanning line 14 for supplying a gate scan signal to the selection transistor 11d of the pixel circuit 11 belonging to the adjacent row. Yes.
有機ＥＬ発光素子１１ａは、駆動用トランジスタ１１ｂにより流された駆動電流により発光する発光部５０と、発光部５０の寄生容量５１とを有している。そして、有機ＥＬ発光素子１１ａのカソード端子は共通電位（図２では接地電位）に接続されている。 The organic EL light emitting element 11 a includes a light emitting unit 50 that emits light by a driving current passed by the driving transistor 11 b and a parasitic capacitance 51 of the light emitting unit 50. The cathode terminal of the organic EL light emitting element 11a is connected to a common potential (ground potential in FIG. 2).
駆動用トランジスタ１１ｂ、選択用トランジスタ１１ｄおよびソース用トランジスタ１１ｅは、Ｎ型の薄膜トランジスタから構成されている。そして、駆動用トランジスタ１１ｂの薄膜トランジスタの種類としては、アモルファスシリコンの薄膜トランジスタや無機酸化膜の薄膜トランジスタを用いることができる。無機酸化膜薄膜トランジスタとしては、たとえば、ＩＧＺＯ（ＩｎＧａＺｎＯ）を材料とする無機酸化膜からなる薄膜トランジスタを利用することができるが、ＩＧＺＯに限らず、その他ＩＺＯ（ＩｎＺｎＯ）なども用いることができる。 The driving transistor 11b, the selection transistor 11d, and the source transistor 11e are N-type thin film transistors. As a kind of the thin film transistor of the driving transistor 11b, an amorphous silicon thin film transistor or an inorganic oxide thin film transistor can be used. As the inorganic oxide film thin film transistor, for example, a thin film transistor made of an inorganic oxide film made of IGZO (InGaZnO) can be used. However, not only IGZO but also IZO (InZnO) can be used.
走査駆動回路１３は、制御部１７から出力されたタイミング信号に基づいて、画素回路１１の選択用トランジスタ１１ｄをオンオフするためのゲートスキャン信号ＳｃａｎＧを各ゲート走査線１４に順次出力するとともに、各ソース走査線１５に、後述するリセット動作に応じてソース用トランジスタ１１ｅをオンオフするためのソーススキャン信号ＳｃａｎＳを供給するものである。 The scan driving circuit 13 sequentially outputs a gate scan signal ScanG for turning on and off the selection transistor 11d of the pixel circuit 11 to each gate scanning line 14 based on the timing signal output from the control unit 17, and each source. A source scan signal ScanS for turning on and off the source transistor 11e is supplied to the scanning line 15 in accordance with a reset operation described later.
次に、本実施形態の有機ＥＬ表示装置の動作について、図３に示すタイミングチャートおよび図４から図７を参照しながら説明する。なお、図３には、走査駆動回路１３から出力されるＮ行目のゲートスキャン信号ＳｃａｎＧ（Ｎ）およびＮ−１行目のゲートスキャン信号ＳｃａｎＧ（Ｎ−１）の電圧波形と、走査駆動回路１３から出力されたＮ行目のソーススキャン信号ＳｃａnＳ（Ｎ）の電圧波形と、ゲート駆動回路１２から出力されるデータ信号Ｖｄａｔａの出力タイミングと、Ｎ行目の駆動用トランジスタ１１ｂのゲート電圧Ｖｇｎ、ソース電圧Ｖｓｎおよびゲート−ソース間電圧Ｖｇｓｎの電圧波形とが示されている。 Next, the operation of the organic EL display device of this embodiment will be described with reference to the timing chart shown in FIG. 3 and FIGS. 4 to 7. FIG. 3 shows the voltage waveforms of the gate scan signal ScanG (N) and the gate scan signal ScanG (N−1) of the Nth row output from the scan drive circuit 13, and the scan drive circuit. 13, the voltage waveform of the N-th row source scan signal ScanS (N), the output timing of the data signal Vdata output from the gate drive circuit 12, the gate voltage Vgn of the N-th row driving transistor 11b, The voltage waveforms of the source voltage Vsn and the gate-source voltage Vgsn are shown.
本実施形態の有機ＥＬ表示装置においては、アクティブマトリクス基板１０の各ゲート走査線１４に接続された画素回路行が順次選択され、１行単位でプログラム動作が行なわれる。ここでは、Ｎ行目の画素回路行において行なわれる動作について説明する。 In the organic EL display device of the present embodiment, pixel circuit rows connected to the gate scanning lines 14 of the active matrix substrate 10 are sequentially selected, and a program operation is performed in units of one row. Here, an operation performed in the Nth pixel circuit row will be described.
まず、Ｎ行目の画素回路行についてリセット動作が行われる（図３の時刻ｔ１〜時刻ｔ２、図４参照）。 First, a reset operation is performed on the Nth pixel circuit row (from time t1 to time t2 in FIG. 3, see FIG. 4).
具体的には、図３に示すように、走査駆動回路１３からゲート走査線１４に選択用トランジスタ１１ｄをオンするためのゲートスキャン信号ＳｃａｎＧ（Ｎ）が出力されるとともに、走査駆動回路１３からソース走査線１５にソース用トランジスタ１１ｅをオンするためのソーススキャン信号ＳｃａｎＳ（Ｎ）が出力される。そして、図４に示すように、ゲートスキャン信号ＳｃａｎＧ（Ｎ）に応じて選択用トランジスタ１１ｄがオンされ、駆動用トランジスタ１１ｂのゲート端子Ｇがデータ線１６に接続される。また、ソーススキャン信号ＳｃａｎＳ（Ｎ）に応じてソース用トランジスタ１１ｅがオンされ、駆動用トランジスタ１１ｂのソース端子Ｓおよび容量素子１１ｃの一端（駆動用トランジスタ１１ｂのゲート端子とは反対側）と、隣接するＮ−１行目の画素回路行にゲートスキャン信号ＳｃａｎＧ（Ｎ−１）を供給するゲート走査線１４とが接続される。 Specifically, as shown in FIG. 3, the scan drive circuit 13 outputs a gate scan signal ScanG (N) for turning on the selection transistor 11d to the gate scan line 14, and the scan drive circuit 13 supplies the source. A source scan signal ScanS (N) for turning on the source transistor 11e is output to the scanning line 15. As shown in FIG. 4, the selection transistor 11d is turned on in response to the gate scan signal ScanG (N), and the gate terminal G of the driving transistor 11b is connected to the data line 16. Further, the source transistor 11e is turned on in response to the source scan signal ScanS (N), adjacent to the source terminal S of the driving transistor 11b and one end of the capacitive element 11c (on the side opposite to the gate terminal of the driving transistor 11b). The gate scan line 14 for supplying the gate scan signal ScanG (N-1) is connected to the N-1th pixel circuit row.
そして、このときゲート駆動回路１２から各データ線１６に所定電圧ＶＢが出力され、各画素回路１１の駆動用トランジスタ１１ｂのゲート端子Ｇに供給される。 At this time, a predetermined voltage VB is output from the gate drive circuit 12 to each data line 16 and supplied to the gate terminal G of the drive transistor 11 b of each pixel circuit 11.
上記のような動作によって、駆動用トランジスタ１１ｂのゲート電圧Ｖｇｎ＝ＶＢ、ソース電圧Ｖｓｎ＝Ｖｇｏｆｆとなり、駆動用トランジスタ１１ｂのゲート−ソース間電圧Ｖｇｓｎ＝ＶＢ−Ｖｇｏｆｆに設定される。なお、Ｖｇｏｆｆはゲートスキャン信号のオフ電圧レベルであり、現在、Ｎ行の画素回路行が選択されているので、Ｎ−１行の画素回路行のゲート走査線１４にはオフ電圧レベルのゲートスキャン信号が供給されていることになる。また、ＶＢとしては所定の正の電圧が設定され、Ｖｇｏｆｆとして０Ｖ以下の電圧が設定されているものとする。 By the operation as described above, the gate voltage Vgn = VB and the source voltage Vsn = Vgoff of the driving transistor 11b are set, and the gate-source voltage Vgsn of the driving transistor 11b is set to VB-Vgoff. Note that Vgoff is the off-voltage level of the gate scan signal. Since N pixel circuit rows are currently selected, the gate scan line 14 of the N-1 pixel circuit row has a gate scan of the off-voltage level. A signal is being supplied. Further, it is assumed that a predetermined positive voltage is set as VB, and a voltage of 0 V or less is set as Vgoff.
これにより駆動用トランジスタ１１ｂのドレイン−ソース間にＶｇｓｎに応じた電流が流れ、その電流がＮ−１行目のゲート走査線１４に流れ込むことによって容量素子１１ｃおよび寄生容量５１がリセットされる。 As a result, a current corresponding to Vgsn flows between the drain and source of the driving transistor 11b, and the current flows into the gate scanning line 14 of the (N-1) th row, thereby resetting the capacitive element 11c and the parasitic capacitance 51.
そして、次に、Ｎ行目の画素回路行について、閾値電圧検出動作が行われる（図３の時刻ｔ２〜時刻ｔ３、図５参照）。 Next, a threshold voltage detection operation is performed for the Nth pixel circuit row (time t2 to time t3 in FIG. 3, see FIG. 5).
具体的には、図３に示すように、走査駆動回路１３からソース走査線１５にソース用トランジスタ１１ｅをオフするためのソーススキャン信号ＳｃａｎＳ（Ｎ）が出力される。そして、図５に示すように、ソーススキャン信号ＳｃａｎＳ（Ｎ）に応じてソース用トランジスタ１１ｅがオフされる。 Specifically, as shown in FIG. 3, a source scan signal ScanS (N) for turning off the source transistor 11 e is output from the scan drive circuit 13 to the source scan line 15. As shown in FIG. 5, the source transistor 11e is turned off in response to the source scan signal ScanS (N).
これにより駆動用トランジスタ１１ｂのゲート−ソース間電圧Ｖｇｓｎ＝ＶＢとなり、駆動用トランジスタ１１ｂから有機ＥＬ発光素子１１ａに駆動電流Ｉｄが流れる。そして、この駆動電流Ｉｄにより有機ＥＬ発光素子１１ａの寄生容量５１が充電され、駆動用トランジスタ１１ｂのソース電圧Ｖｓが徐々に上昇する。 As a result, the gate-source voltage Vgsn of the driving transistor 11b becomes VBsn = VB, and the driving current Id flows from the driving transistor 11b to the organic EL light emitting element 11a. The drive current Id charges the parasitic capacitance 51 of the organic EL light emitting element 11a, and the source voltage Vs of the drive transistor 11b gradually increases.
そして、駆動用トランジスタ１１ｂのゲート端子Ｇには所定電圧ＶＢが供給されているので、駆動用トランジスタ１１ｂのソース電圧Ｖｓの上昇によりゲート−ソース間電圧Ｖｇｓは低下し、Ｖｇｓ＝Ｖｔｈになった時点で駆動電流Ｉｄ＝０となり、ソース電圧Ｖｓの上昇は停止する。このとき容量素子１１ｃの両端電圧Ｖｃｓ＝Ｖｇｓ＝Ｖｔｈとなる。 Since the predetermined voltage VB is supplied to the gate terminal G of the driving transistor 11b, the gate-source voltage Vgs decreases due to the increase in the source voltage Vs of the driving transistor 11b, and Vgs = Vth. Thus, the drive current Id becomes 0, and the increase of the source voltage Vs stops. At this time, the both-ends voltage Vcs = Vgs = Vth of the capacitive element 11c.
なお、このとき、駆動用トランジスタ１１ｂのゲート電圧Ｖｇ＝ＶＢ、ソース電圧Ｖｓ＝ＶＢ−Ｖｔｈであり、Ｖｓは有機ＥＬ発光素子１１ａの発光閾値電圧以下とする必要があるため、
ＶＢ＜Ｖｆ０＋Ｖｔｈｍｉｎ
が条件となる。Ｖｆ０は有機ＥＬ発光素子１１ａの発光閾値電圧、Ｖｔｈｍｉｎは駆動用トランジスタ１１ｂの最小閾値電圧である。
At this time, the gate voltage Vg = VB and the source voltage Vs = VB−Vth of the driving transistor 11b, and Vs needs to be equal to or lower than the light emission threshold voltage of the organic EL light emitting element 11a.
VB <Vf0 + Vthmin
Is a condition. Vf0 is a light emission threshold voltage of the organic EL light emitting element 11a, and Vthmin is a minimum threshold voltage of the driving transistor 11b.
そして、次に、Ｎ行目の画素回路行のプログラム動作が行われる（図３における時刻ｔ３〜時刻ｔ４、図６参照）。上記閾値電圧検出動作によって駆動用トランジスタ１１ｂのソース電圧が十分に安定した時点でゲート駆動回路１２は各データ線１６に出力する電圧を所定電圧ＶＢからＶＢ＋Ｖｏｄにステップアップさせる。 Next, the program operation of the Nth pixel circuit row is performed (from time t3 to time t4 in FIG. 3, see FIG. 6). When the source voltage of the driving transistor 11b is sufficiently stabilized by the threshold voltage detection operation, the gate driving circuit 12 steps up the voltage output to each data line 16 from the predetermined voltage VB to VB + Vod.
ここで、Ｖｏｄは有機ＥＬ発光素子１１ａに所望の輝度に応じた駆動電流を流すための駆動用トランジスタ１１ｂの駆動電圧であり、Ｖｏｄ＝Ｖｇｓ−Ｖｔｈである。そして、駆動用トランジスタ１１ｂのソース電圧Ｖｓは容量素子１１ｃの容量値Ｃｓと寄生容量５１の容量値Ｃｄの分圧となるので、
Ｖｓ＝ＶＢ−Ｖｔｈ＋Ｖｏｄ×Ｃｓ/（Ｃｄ＋Ｃｓ）
となるが、Ｃｄ≫Ｃｓである場合には、
Ｖｓ≒ＶＢ−Ｖｔｈ
Ｖｇｓ≒ＶＢ＋Ｖｏｄ−（ＶＢ−Ｖｔｈ）＝Ｖｔｈ＋Ｖｏｄ
となり、ほぼ容量素子１１ｃで検出したＶｔｈにＶｏｄを加算した値となる。
Here, Vod is a driving voltage of the driving transistor 11b for causing a driving current corresponding to a desired luminance to flow through the organic EL light emitting element 11a, and Vod = Vgs−Vth. Since the source voltage Vs of the driving transistor 11b is divided between the capacitance value Cs of the capacitive element 11c and the capacitance value Cd of the parasitic capacitance 51,
Vs = VB−Vth + Vod × Cs / (Cd + Cs)
However, if Cd >> Cs,
Vs≈VB-Vth
Vgs≈VB + Vod− (VB−Vth) = Vth + Vod
Thus, Vd is added to Vth detected by the capacitive element 11c.
そして、次に、Ｎ行目の画素回路行の発光動作が行われる（図３における時刻ｔ４以降、図７参照）。 Next, the light emitting operation of the Nth pixel circuit row is performed (after time t4 in FIG. 3, refer to FIG. 7).
具体的には、走査駆動回路１３からゲート走査線１４に選択用トランジスタ１１ｄをオフするためのゲートスキャン信号ＳｃａｎＧ（Ｎ）が出力され、図７に示すように、ゲートスキャン信号に応じて選択用トランジスタ１１ｄがオフされる。これにより、駆動用トランジスタ１１ｂのゲート端子Ｇとデータ線１６との接続が遮断される。 Specifically, a gate scan signal ScanG (N) for turning off the selection transistor 11d is output from the scanning drive circuit 13 to the gate scanning line 14, and as shown in FIG. 7, the selection is performed according to the gate scan signal. The transistor 11d is turned off. As a result, the connection between the gate terminal G of the driving transistor 11b and the data line 16 is cut off.
そして、図７に示すように、駆動用トランジスタ１１ｂには、上述したプログラム動作における容量素子１１ｃの両端電圧が保持されたままその駆動電圧に応じた駆動電流Ｉｄが流れ、この駆動電流Ｉｄによって有機ＥＬ発光素子１１ａの発光部５０が発光する。なお、Ｖｏｄの印加完了後、駆動用トランジスタ１１ｂのソース電圧Ｖｓが上昇する前に選択用トランジスタ１１ｄをオフする必要がある。 Then, as shown in FIG. 7, a driving current Id corresponding to the driving voltage flows through the driving transistor 11b while the voltage across the capacitive element 11c in the program operation described above is held. The light emitting unit 50 of the EL light emitting element 11a emits light. Note that after the application of Vod is completed, it is necessary to turn off the selection transistor 11d before the source voltage Vs of the driving transistor 11b increases.
上記実施形態の有機ＥＬ表示装置によれば、画素回路１１の駆動用トランジスタ１１ｂのソース端子Ｓと、その画素回路に隣接する行に属する画素回路１１の選択用トランジスタ１１ｄにゲートスキャン信号を供給するゲート走査線１４とをソース用トランジスタ１１ｅを介して接続し、選択用トランジスタ１１ｄとソース用トランジスタ１１ｅとをオンすることによって容量素子１１ｃおよび寄生容量５１のリセット動作を行うようにしたので、リセット動作に駆動用トランジスタを用いないのでリセット動作時間を短縮することができ、かつバス配線も設ける必要がないので発光素子の開口率も十分に確保することができ、高速表示性を実現することができるとともに、長寿命化を実現することができる。
図１０は、従来のバス配線を設けた場合の画素回路の配線パターンであり、図１１は、上記実施形態の画素回路の配線パターンである。なお、図１０に示す符号は、図１３に示す画素回路の符号に対応しており、１が電源線、３がデータ線、２０がゲート走査線、２１がソース走査線、２がバス配線、７が発光素子である。また、図１１に示す符号は、図２に示す画素回路の符号に対応しており、１６がデータ線、１４がゲート走査線、１５がソース走査線、５０が発光素子である。図１０および図１１から、本実施形態の画素回路の配線パターンの方が従来の画素回路に比べてバス配線のパターンがない分、発光素子の面積を大きくすることができることがわかる。
According to the organic EL display device of the above embodiment, the gate scan signal is supplied to the source terminal S of the driving transistor 11b of the pixel circuit 11 and the selection transistor 11d of the pixel circuit 11 belonging to the row adjacent to the pixel circuit. Since the gate scanning line 14 is connected via the source transistor 11e and the selection transistor 11d and the source transistor 11e are turned on, the reset operation of the capacitive element 11c and the parasitic capacitance 51 is performed. Since no driving transistor is used, the reset operation time can be shortened and no bus wiring is required, so that the aperture ratio of the light-emitting element can be sufficiently secured, and high-speed display performance can be realized. At the same time, a longer service life can be realized.
FIG. 10 shows a wiring pattern of a pixel circuit when a conventional bus wiring is provided, and FIG. 11 shows a wiring pattern of the pixel circuit of the above embodiment. 10 corresponds to the reference numeral of the pixel circuit shown in FIG. 13, wherein 1 is a power supply line, 3 is a data line, 20 is a gate scanning line, 21 is a source scanning line, 2 is a bus wiring, Reference numeral 7 denotes a light emitting element. 11 corresponds to the reference numeral of the pixel circuit shown in FIG. 2, wherein 16 is a data line, 14 is a gate scanning line, 15 is a source scanning line, and 50 is a light emitting element. 10 and 11, it can be seen that the area of the light emitting element can be increased because the wiring pattern of the pixel circuit of this embodiment has no bus wiring pattern compared to the conventional pixel circuit.
また、上記実施形態の有機ＥＬ表示装置においては、走査駆動回路１３から出力されるゲートスキャン信号ＳｃａｎＧとソーススキャン信号ＳｃａｎＳとが、ソース用トランジスタ１１ｅがオフ期間に十分にオフ動作するために、下式（１）の関係を満たす関係であることが望ましい（図８参照）。 Further, in the organic EL display device of the above embodiment, the gate scan signal ScanG and the source scan signal ScanS output from the scan drive circuit 13 are sufficiently low because the source transistor 11e is turned off during the off period. It is desirable that the relationship satisfies the relationship of Expression (1) (see FIG. 8).
Ｖｇｏｆｆ−Ｖｓｏｆｆ＝ΔＶ＞Ｖｔｈ ・・・ （１）
ただし、Ｖｇｏｆｆはゲートスキャン信号のオフ電圧レベル、Ｖｓｏｆｆはソーススキャン信号のオフ電圧レベル、Ｖｔｈはソース用トランジスタ１１ｅの閾値電圧である。なお、各トランジスタの閾値電圧は同一であることが望ましい。
Vgoff−Vsoff = ΔV> Vth (1)
However, Vgoff is the off voltage level of the gate scan signal, Vsoff is the off voltage level of the source scan signal, and Vth is the threshold voltage of the source transistor 11e. Note that the threshold voltage of each transistor is preferably the same.
また、上記実施形態の有機ＥＬ表示装置においては、走査駆動回路１３から出力されるゲートスキャン信号ＳｃａｎＧのオフ電圧レベルＶｇｏｆｆとソーススキャン信号ＳｓｃａｎＳのオフ電圧レベルＶｓｏｆｆとの差ΔＶが、上式（１）を満たす範囲で、ソース用トランジスタ１１ｅの閾値電圧とほぼ同じになるようにすることが望ましい。その理由は以下のとおりである。オフレベルの差をＶｔｈより十分に大きく設定すればソース用トランジスタ１１ｅのオフ動作は確実になるが、オン電圧が低くなりオン動作が不十分になる。そこで、オフレベルの差ΔＶがＶｔｈより大きければよいため、その条件を満たしつつΔＶをＶｔｈに近づけることが望ましく、ΔＶとＶｔｈとの差を最小にすることで、ゲート駆動信号のオン電圧の低下を極力抑えられオン動作を確実に行うことができる。 In the organic EL display device of the above embodiment, the difference ΔV between the off voltage level Vgoff of the gate scan signal ScanG output from the scan drive circuit 13 and the off voltage level Vsoff of the source scan signal SscanS is expressed by the above equation (1). It is desirable that the threshold voltage of the source transistor 11e be substantially the same as long as it satisfies the above. The reason is as follows. If the difference between the off levels is set sufficiently larger than Vth, the off operation of the source transistor 11e is ensured, but the on voltage becomes low and the on operation becomes insufficient. Therefore, since it is sufficient that the difference ΔV in off-level is larger than Vth, it is desirable to make ΔV close to Vth while satisfying the condition. Can be suppressed as much as possible and the on operation can be performed reliably.
また、上記実施形態の有機ＥＬ表示装置においては、走査駆動回路１３から出力されるゲートスキャン信号ＳｃａｎＧのオン電圧レベルＶｇｏｎとソーススキャン信号ＳｃａｎＳのオン電圧レベルＶｓｏｎとを近づけることが望ましく、図９に示すように、ほぼ同じになるようにすることが望ましい。その理由は以下のとおりである。図８に示すようにゲートスキャン信号ＳｃａｎＧとソーススキャン信号ＳｃａｎＳのオン電圧レベルとオフ電圧レベルをそれぞれ設定するようにした場合、それぞれの設定電圧に対応する電圧源が必要となり、４つの電圧源が必要となるが、上記のようにＶｇｏｎ＝Ｖｓｏｎとすることによって３種類の電圧源にすることができコストの低減を図ることができる。また、ソース用トランジスタのオン電圧レベルＶｓｏｎを高くすることができるのでオン動作をより確実に行うことができる。 In the organic EL display device of the above embodiment, it is desirable that the ON voltage level Vgon of the gate scan signal ScanG output from the scan driving circuit 13 and the ON voltage level Vson of the source scan signal ScanS be close to each other, as shown in FIG. As shown, it is desirable that they be approximately the same. The reason is as follows. As shown in FIG. 8, when the on-voltage level and the off-voltage level of the gate scan signal ScanG and the source scan signal ScanS are set, voltage sources corresponding to the set voltages are necessary, and four voltage sources are used. Although it is necessary, by setting Vgon = Vson as described above, three types of voltage sources can be obtained, and the cost can be reduced. In addition, since the ON voltage level Vson of the source transistor can be increased, the ON operation can be performed more reliably.
また、走査駆動回路１３から出力されるゲートスキャン信号Ｓｃａｎのオフ電圧レベルＶｇｏｆｆは、駆動用トランジスタ１１ｂの閾値電圧と発光素子１１ａの発光閾値電圧とに基づいて設定することが望ましい。駆動用トランジスタ１１ｂの閾値電圧については、予め計測するようにしてもよい。 Further, it is desirable to set the off voltage level Vgoff of the gate scan signal Scan output from the scan driving circuit 13 based on the threshold voltage of the driving transistor 11b and the light emission threshold voltage of the light emitting element 11a. The threshold voltage of the driving transistor 11b may be measured in advance.
また、上記本発明の実施形態は、本発明の表示装置を有機ＥＬ表示装置に適用したものであるが、発光素子としては、有機ＥＬ発光素子に限らず、たとえば、無機ＥＬ素子などを用いるようにしてもよい。 In the embodiment of the present invention, the display device of the present invention is applied to an organic EL display device. However, the light emitting element is not limited to the organic EL light emitting element, and for example, an inorganic EL element is used. It may be.
また、本発明の表示装置は、様々な用途がある。たとえば、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話など）、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビなどが挙げられる。 The display device of the present invention has various uses. For example, a portable information terminal (electronic notebook, mobile computer, mobile phone, etc.), a video camera, a digital camera, a personal computer, a television, etc. are mentioned.
１０ アクティブマトリクス基板
１１ 画素回路
１１ａ 発光素子
１１ｂ 駆動用トランジスタ
１１ｃ 容量素子
１１ｄ 選択用トランジスタ
１１ｅ ソース用トランジスタ
１２ ゲート駆動回路
１３ 走査駆動回路
１４ ゲート走査線
１５ ソース走査線
１６ データ線
１７ 制御部
５０ 発光部
５１ 寄生容量
DESCRIPTION OF SYMBOLS 10 Active matrix substrate 11 Pixel circuit 11a Light emitting element 11b Driving transistor 11c Capacitance element 11d Selection transistor 11e Source transistor 12 Gate driving circuit 13 Scan driving circuit 14 Gate scanning line 15 Source scanning line 16 Data line 17 Control part 50 Light emitting part 51 Parasitic capacitance
Claims (6)
前記選択用トランジスタと前記ソース用トランジスタとをオンすることによって前記容量素子および前記発光素子の寄生容量のリセット動作を行うことを特徴とする表示装置の駆動制御方法。 A light emitting element, an N-type driving transistor having a source terminal connected to the anode terminal of the light emitting element and supplying a driving current to the light emitting element, and a capacitive element connected between the gate terminal and the source terminal of the driving transistor And an active matrix substrate on which a large number of pixel circuits each having a selection transistor connected between a gate terminal of the driving transistor and a signal line for supplying a driving voltage to the gate terminal of the driving transistor are arranged. In the display device, a source terminal of a driving transistor of the pixel circuit and a scanning line that supplies a selection scanning signal for turning on and off the selection transistor of the pixel circuit belonging to a row adjacent to the pixel circuit are provided as a source In a drive control method for a display device connected via a transistor for use,
A drive control method for a display device, wherein a parasitic capacitor reset operation is performed by turning on the selection transistor and the source transistor.
前記画素回路の駆動用トランジスタのソース端子と、該画素回路に隣接する行に属する画素回路の前記選択用トランジスタにオンオフするための選択走査信号を供給する走査線とが、ソース用トランジスタを介して接続されていることを特徴とする表示装置。 A light emitting element, an N-type driving transistor having a source terminal connected to the anode terminal of the light emitting element and supplying a driving current to the light emitting element, and a capacitive element connected between the gate terminal and the source terminal of the driving transistor And an active matrix substrate on which a large number of pixel circuits each having a selection transistor connected between a gate terminal of the driving transistor and a signal line for supplying a driving voltage to the gate terminal of the driving transistor are arranged. A display device,
A source terminal of the driving transistor of the pixel circuit and a scanning line that supplies a selection scanning signal for turning on and off the selection transistor of the pixel circuit belonging to a row adjacent to the pixel circuit are connected via the source transistor. A display device which is connected.
前記走査駆動部が、下式（１）の関係を満たす前記選択走査信号と前記ソース走査信号とを出力するものであることを特徴とする請求項２または３記載の表示装置。
Ｖｇｏｆｆ−Ｖｓｏｆｆ＞Ｖｔｈ ・・・ （１）
ただし、Ｖｇｏｆｆは前記選択走査信号のオフ電圧レベル、Ｖｓｏｆｆは前記ソース走査信号のオフ電圧レベル、Ｖｔｈはソース用トランジスタの閾値電圧である。 A scanning driver that outputs the selection scanning signal and a source scanning signal for turning on and off the source transistor of the pixel circuit;
4. The display device according to claim 2, wherein the scanning drive unit outputs the selection scanning signal and the source scanning signal that satisfy the relationship of the following expression (1).
Vgoff−Vsoff> Vth (1)
However, Vgoff is the off voltage level of the selection scanning signal, Vsoff is the off voltage level of the source scanning signal, and Vth is the threshold voltage of the source transistor.
前記走査駆動部が、前記選択走査信号のオン電圧レベルと前記ソース走査信号のオン電圧レベルとがほぼ同じになるような前記選択走査信号と前記ソース走査信号とを出力するものであることを特徴とする請求項２から５いずれか１項記載の表示装置。 A scanning driver that outputs the selection scanning signal and a source scanning signal for turning on and off the source transistor of the pixel circuit;
The scan driver outputs the selection scan signal and the source scan signal so that an ON voltage level of the selection scan signal and an ON voltage level of the source scan signal are substantially the same. The display device according to any one of claims 2 to 5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009127228A JP2010276740A (en) | 2009-05-27 | 2009-05-27 | Display device and drive control method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009127228A JP2010276740A (en) | 2009-05-27 | 2009-05-27 | Display device and drive control method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010276740A true JP2010276740A (en) | 2010-12-09 |
Family
ID=43423783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009127228A Withdrawn JP2010276740A (en) | 2009-05-27 | 2009-05-27 | Display device and drive control method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010276740A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017033010A (en) * | 2011-05-13 | 2017-02-09 | 株式会社半導体エネルギー研究所 | Light-emitting device |
| CN115731865A (en) * | 2022-11-30 | 2023-03-03 | 惠科股份有限公司 | Array substrate and display panel |
-
2009
- 2009-05-27 JP JP2009127228A patent/JP2010276740A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017033010A (en) * | 2011-05-13 | 2017-02-09 | 株式会社半導体エネルギー研究所 | Light-emitting device |
| CN115731865A (en) * | 2022-11-30 | 2023-03-03 | 惠科股份有限公司 | Array substrate and display panel |
| CN115731865B (en) * | 2022-11-30 | 2023-11-07 | 惠科股份有限公司 | Array substrate and display panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10395598B2 (en) | Pixel driving circuit and display apparatus thereof | |
| US9390652B2 (en) | Organic light emitting display device and driving method thereof | |
| US9633597B2 (en) | Stable driving scheme for active matrix displays | |
| US9984626B2 (en) | Pixel circuit for organic light emitting diode, a display device having pixel circuit and driving method of pixel circuit | |
| JP5063433B2 (en) | Display device | |
| US8941309B2 (en) | Voltage-driven pixel circuit, driving method thereof and display panel | |
| JP5207581B2 (en) | Driving method of semiconductor device or display device | |
| KR101014899B1 (en) | Organic light emitting display device | |
| JP2012516456A (en) | Display device and drive control method thereof | |
| US20190019455A1 (en) | Pixel driving circuit and driving method | |
| JP2015025978A (en) | Drive circuit, display device, and drive method | |
| JP2010025967A (en) | Display apparatus | |
| JP2010066331A (en) | Display apparatus | |
| KR100568596B1 (en) | Electro-Luminescence Display Apparatus and Driving Method thereof | |
| JP2008051990A (en) | Display device | |
| JP5073544B2 (en) | Display device | |
| WO2019047701A1 (en) | Pixel circuit, driving method therefor, and display device | |
| KR101549900B1 (en) | Pixel circuit of organic light emitting display | |
| US8284183B2 (en) | Inverter circuit and display device | |
| US7286109B2 (en) | Active matrix type display apparatus | |
| JP2011027958A (en) | Display device and driving control method for the same | |
| JP2010276740A (en) | Display device and drive control method thereof | |
| JP2010169732A (en) | Display device and its drive control method | |
| JP2008083107A (en) | Display device | |
| JP2010286502A (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD15 | Notification of revocation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7435 Effective date: 20110519 |
|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120807 |