JP2008083107A - Display device - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a display image of excellent picture quality, without being influenced by characteristic variation of a write-in transistor caused by variation in the manufacturing process. <P>SOLUTION: An organic electroluminescence (EL) display device 10 has a pixel circuit 20 of a circuit structure which includes: a driving transistor 22 for driving an organic EL element 21; the write-in transistor 23 for writing input signal voltage Vsig in a pixel after sampling it; and a holding capacitor 24 for holding the input signal voltage Vsig which is written by the write-in transistor 23. Here, a CMOS transistor is used for the write-in transistor 23, and variation of mobility correction time caused by variation in the manufacturing process for each pixel is minimized. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、表示装置に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に配置されてなる平面型（フラットパネル型）の表示装置に関する。   The present invention relates to a display device, and more particularly to a flat panel display device in which pixels including electro-optical elements are arranged in a matrix (matrix).

近年、画表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(electro luminescence)素子を含む画素回路がマトリクス状に多数配置されてなる有機ＥＬ表示装置が開発され、商品化が進められている。有機ＥＬ表示装置は、有機ＥＬ素子が１０Ｖ以下の印加電圧で駆動できるために低消費電力であり、また自発光素子であることから、液晶セルを含む画素によって光源（バックライト）からの光強度を制御する液晶表示装置に比べて、画像の視認性が高い、バックライトが不要、素子の応答速度が速い等の特長を持っている。   In recent years, in the field of display devices that perform image display, as a light emitting element of a pixel, a so-called current-driven electro-optic element whose emission luminance changes according to a flowing current value, for example, a phenomenon that emits light when an electric field is applied to an organic thin film. An organic EL display device in which a large number of pixel circuits including organic EL (electroluminescence) elements used are arranged in a matrix has been developed and commercialized. The organic EL display device has low power consumption because the organic EL element can be driven with an applied voltage of 10 V or less, and is a self-luminous element. Therefore, the light intensity from the light source (backlight) is determined by a pixel including a liquid crystal cell. Compared with a liquid crystal display device that controls the above, the image has high visibility, no backlight is required, and the response speed of the element is fast.

有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。   In the organic EL display device, as in the liquid crystal display device, a simple (passive) matrix method and an active matrix method can be adopted as the driving method. However, although a simple matrix display device has a simple structure, there is a problem that it is difficult to realize a large and high-definition display device. Therefore, in recent years, the current flowing through the electro-optical element is controlled by an active element provided in the same pixel circuit as the electro-optical element, for example, an insulated gate field effect transistor (generally, a TFT (Thin Film Transistor)). Active matrix display devices have been actively developed.

ところで、一般的に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性は、時間が経過すると劣化（経時劣化）する。Ｎチャネル型のＴＦＴを用いた画素回路では、有機ＥＬ素子を電流駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）のソース側に有機ＥＬ素子が接続されることになるために、有機ＥＬ素子のＩ−Ｖ特性が経時変化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化し、その結果、有機ＥＬ素子の発光輝度も変化する。   By the way, generally, the current-voltage (IV) characteristic of the organic EL element deteriorates (deteriorates with time) over time. In a pixel circuit using an N-channel TFT, the organic EL element is connected to the source side of a transistor (hereinafter referred to as “driving transistor”) that drives the organic EL element with current. When the IV characteristic of the element changes with time, the gate-source voltage Vgs of the driving transistor changes, and as a result, the light emission luminance of the organic EL element also changes.

このことについてより具体的に説明する。駆動トランジスタのソース電位は、当該駆動トランジスタと有機ＥＬ素子との動作点で決まる。有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機ＥＬ素子との動作点が変動してしまうため、駆動トランジスタのゲートに同じ電圧を印加したとしても、駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化し、当該駆動トランジスタに流れる電流値が変化するために、有機ＥＬ素子に流れる電流値も変化し、その結果、有機ＥＬ素子の発光輝度が変化する。   This will be described more specifically. The source potential of the drive transistor is determined by the operating point between the drive transistor and the organic EL element. When the IV characteristic of the organic EL element deteriorates, the operating point of the driving transistor and the organic EL element fluctuates. Therefore, even if the same voltage is applied to the gate of the driving transistor, the source potential of the driving transistor changes. . As a result, the source-gate voltage Vgs of the driving transistor changes and the current value flowing through the driving transistor changes, so that the current value flowing through the organic EL element also changes. As a result, the emission luminance of the organic EL element increases. Change.

また、ポリシリコンＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Ｖｔｈや移動度μが画素ごとに異なったりする（個々のトランジスタ特性にバラツキがある）。駆動トランジスタの閾値電圧Ｖｔｈや移動度μが異なると、駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度が変化し、画面の一様性（ユニフォーミティ）が損なわれる。   In addition, in a pixel circuit using a polysilicon TFT, in addition to the deterioration of the IV characteristics of the organic EL element over time, the threshold voltage Vth and mobility μ of the driving transistor change over time, or due to manufacturing process variations. The threshold voltage Vth and the mobility μ are different for each pixel (individual transistor characteristics vary). When the threshold voltage Vth and mobility μ of the driving transistor are different, the current value flowing through the driving transistor varies, so even when the same voltage is applied to the gate of the driving transistor, the light emission luminance of the organic EL element changes. The uniformity of the screen is lost.

そこで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を画素回路の各々に持たせる構成を採っている（例えば、特許文献１参照）。   Therefore, even if the IV characteristic of the organic EL element deteriorates with time, or the threshold voltage Vth or mobility μ of the driving transistor changes with time, the light emission luminance of the organic EL element is not affected by those effects. In order to keep the pixel circuit constant, each pixel circuit is provided with a compensation function for the characteristic variation of the organic EL element and a correction function for the variation of the threshold voltage Vth and mobility μ of the driving transistor (for example, Patent Document 1).

特開２００６−１３３５４２号公報JP 2006-133542 A

上述した閾値電圧Ｖｔｈや移動度μの変動に対する補正機能のうち、移動度μの補正機能に着目とすると、この移動度μの補正時間（以下、「移動度補正時間」または「移動度補正期間」と記述する）は、映像信号の信号電位Ｖｓｉｇをサンプリングして画素内に書き込むトランジスタ（以下、「書き込みトランジスタ」と記述する）の導通（オン）時間（サンプリング期間／書き込み期間）によって決まる。   Of the correction functions for fluctuations in the threshold voltage Vth and the mobility μ described above, when focusing on the mobility μ correction function, the mobility μ correction time (hereinafter referred to as “mobility correction time” or “mobility correction period”). "Describes") depends on the conduction (on) time (sampling period / writing period) of a transistor (hereinafter referred to as "writing transistor") that samples the signal potential Vsig of the video signal and writes it in the pixel.

したがって、製造プロセスのばらつきによって書き込みトランジスタの閾値電圧等の特性にばらつきがあると、書き込みトランジスタの導通時間が画素ごとにばらつくことになるために、移動度補正時間も画素ごとにばらつくことになる。すると、画素によっては移動度補正時間として補正を確実に実行可能な時間を確保できなく、移動度補正にも画素ごとのばらつきが生じることになるために、面内で輝度ムラが発生し、良好な画質の表示画像を得ることができないことになる。   Accordingly, if there are variations in characteristics such as the threshold voltage of the write transistor due to variations in the manufacturing process, the conduction time of the write transistor varies from pixel to pixel, and the mobility correction time varies from pixel to pixel. Then, depending on the pixel, it is not possible to ensure the time for which the correction can be performed reliably as the mobility correction time, and the mobility correction also causes variations from pixel to pixel. Therefore, it is impossible to obtain a display image with high image quality.

そこで、本発明は、製造プロセスのばらつきによる書き込みトランジスタの特性ばらつきの影響を受けることなく、良好な画質の表示画像を得ることが可能な表示装置を提供することを目的とする。   SUMMARY OF THE INVENTION An object of the present invention is to provide a display device that can obtain a display image with good image quality without being affected by variations in characteristics of write transistors due to variations in manufacturing processes.

本発明による表示装置は、電気光学素子と、前記電気光学素子を駆動する駆動トランジスタと、入力信号電圧をサンプリングして画素内に書き込む書き込みトランジスタと、前記駆動トランジスタのゲートに接続され、前記書き込みトランジスタによって書き込まれた前記入力信号電圧を保持する保持容量とを有する画素が行列状に配置されてなり、前記書き込みトランジスタがＣＭＯＳトランジスタによって構成されていることを特徴としている。   The display device according to the present invention includes an electro-optic element, a drive transistor that drives the electro-optic element, a write transistor that samples an input signal voltage and writes the signal into a pixel, and a gate of the drive transistor, the write transistor The pixel having the storage capacitor for holding the input signal voltage written by the above is arranged in a matrix, and the write transistor is constituted by a CMOS transistor.

上記構成の表示装置において、書き込みトランジスタを構成するＣＭＯＳトランジスタのＮ型ＭＯＳトランジスタとＰ型ＭＯＳトランジスタとの間には、Ｎ型がエンハンスメントのとき、Ｐ型がディプリーションであり、Ｎ型がディプリーションのとき、Ｐ型がエンハンスメントであるという、特性上相反する関係がある。すなわち、Ｎ型ＭＯＳトランジスタ２３ｎがディプリーションであれば移動度補正動作の開始が早いが、Ｐ型ＭＯＳトランジスタ２３ｐが製造上エンハンスメントであるため移動度補正動作の終了が早くなり、逆に、Ｎ型ＭＯＳトランジスタ２３ｎがエンハンスメントであれば移動度補正動作の開始が遅いが、Ｐ型ＭＯＳトランジスタ２３ｐが製造上ディプリーションであるため移動度補正動作の終了が遅くなる。駆動トランジスタの移動度補正期間は書き込みトランジスタの導通時間によって決まることから、いずれの場合にも移動度補正期間はほぼ一定となる。   In the display device configured as described above, between the N-type MOS transistor and the P-type MOS transistor of the CMOS transistor constituting the writing transistor, when the N type is enhancement, the P type is depletion and the N type is depletion. There is a contradictory relationship in characteristics that the P-type is enhancement at the time of preemption. That is, if the N-type MOS transistor 23n is depleted, the mobility correction operation starts quickly. However, since the P-type MOS transistor 23p is enhanced in manufacturing, the mobility correction operation ends earlier. If the type MOS transistor 23n is an enhancement, the start of the mobility correction operation is slow, but the end of the mobility correction operation is delayed because the P-type MOS transistor 23p is depleted in manufacturing. Since the mobility correction period of the driving transistor is determined by the conduction time of the writing transistor, the mobility correction period is almost constant in any case.

本発明によれば、書き込みトランジスタをＣＭＯＳトランジスタによって構成することにより、製造プロセスのばらつきに起因する移動度補正時間の画素ごとのばらつきを最小限に抑え、各画素ごとに最適な移動度補正時間Ｔを設定できることになるために、各画素について移動度補正を確実に行うことができる。これにより、書き込みトランジスタ２３の製造プロセスのばらつきに起因する輝度ムラを少なくできるために、良好な画質の表示画像を得ることができる。   According to the present invention, the writing transistor is constituted by a CMOS transistor, thereby minimizing the variation in mobility correction time for each pixel caused by the variation in the manufacturing process, and the optimum mobility correction time T for each pixel. Therefore, mobility correction can be reliably performed for each pixel. Thereby, luminance unevenness due to variations in the manufacturing process of the write transistor 23 can be reduced, and a display image with good image quality can be obtained.

以下、本発明の実施の形態について図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図１は、本発明の一実施形態に係るアクティブマトリクス型表示装置、例えば有機ＥＬ表示装置の構成の概略を示すシステム構成図である。   FIG. 1 is a system configuration diagram showing an outline of the configuration of an active matrix display device according to an embodiment of the present invention, for example, an organic EL display device.

図１に示すように、本実施形態に係る有機ＥＬ表示装置１０は、画素（ＰＸＬＣ）２０が行列状（マトリクス状）に２次元配置されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置され、各画素２０を駆動する駆動部、即ち書き込み走査回路４０、電源走査回路５０および水平駆動回路６０とを有する構成となっている。   As shown in FIG. 1, the organic EL display device 10 according to this embodiment includes a pixel array unit 30 in which pixels (PXLC) 20 are two-dimensionally arranged in a matrix (matrix shape), and the pixel array unit 30. It is arranged in the periphery and has a drive unit that drives each pixel 20, that is, a write scanning circuit 40, a power supply scanning circuit 50, and a horizontal driving circuit 60.

画素アレイ部３０には、ｍ行ｎ列の画素配列に対して、画素行ごとに走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが配線され、画素列ごとに信号線３３−１〜３３−ｎが配線されている。また、画素行ごとにインバータ３４−１〜３４−ｍが設けられている。   The pixel array unit 30 is provided with scanning lines 31-1 to 31-m and power supply lines 32-1 to 32-m for each pixel row with respect to a pixel array of m rows and n columns. The signal lines 33-1 to 33-n are wired. In addition, inverters 34-1 to 34-m are provided for each pixel row.

画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成され、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０は、アモルファスシリコンＴＦＴ(Thin Film Transistor;薄膜トランジスタ)または低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、走査回路４０、電源走査回路５０および水平駆動回路６０についても、画素アレイ部３０を形成するパネル（基板）上に実装することができる。   The pixel array unit 30 is usually formed on a transparent insulating substrate such as a glass substrate, and has a flat (flat) panel structure. Each pixel 20 of the pixel array unit 30 can be formed using an amorphous silicon TFT (Thin Film Transistor) or a low-temperature polysilicon TFT. When the low-temperature polysilicon TFT is used, the scanning circuit 40, the power supply scanning circuit 50, and the horizontal driving circuit 60 can also be mounted on the panel (substrate) on which the pixel array unit 30 is formed.

書き込み走査回路４０は、走査線３１−１〜３１−ｍに順次走査信号ＷＳＬ１〜ＷＳＬｍを供給して画素２０を行単位で線順次走査する。走査信号ＷＳＬ１〜ＷＳＬｍは、インバータ３４−１〜３４−ｍで極性反転されて各画素２０に供給される。電源走査回路５０は、書き込み走査回路４０による線順次走査に同期して、電源供給線３２−１〜３２−ｍに第１電位Ｖｃｃ＿Ｈとそれよりも低い第２電位Ｖｃｃ＿Ｌで切り替わる電源電圧を供給する。水平駆動回路６０は、信号線３３−１〜３３−ｎに対して輝度情報に応じた映像信号の信号電位Ｖｓｉｇと基準電位Ｖｏとを適宜供給する。ここで、第２電位Ｖｃｃ＿Ｌは、基準電位Ｖｏよりも十分に低い電位である。   The writing scanning circuit 40 sequentially supplies the scanning signals WSL1 to WSLm to the scanning lines 31-1 to 31-m to scan the pixels 20 line-sequentially in units of rows. The scanning signals WSL1 to WSLm are inverted in polarity by the inverters 34-1 to 34-m and supplied to the respective pixels 20. The power supply scanning circuit 50 supplies a power supply voltage that is switched between the first potential Vcc_H and a second potential Vcc_L lower than the first potential Vcc_H to the power supply lines 32-1 to 32-m in synchronization with the line sequential scanning by the writing scanning circuit 40. . The horizontal drive circuit 60 appropriately supplies the signal potential Vsig and the reference potential Vo of the video signal corresponding to the luminance information to the signal lines 33-1 to 33-n. Here, the second potential Vcc_L is a potential sufficiently lower than the reference potential Vo.

（画素回路）
図２は、画素（画素回路）２０の具体的な構成例を示す回路図である。図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子３１を発光素子として有し、当該有機ＥＬ素子３１に加えて、駆動トランジスタ２２、書き込みトランジスタ２３および保持容量２４を有する構成となっている。 (Pixel circuit)
FIG. 2 is a circuit diagram illustrating a specific configuration example of the pixel (pixel circuit) 20. As shown in FIG. 2, the pixel 20 has a current-driven electro-optical element, for example, an organic EL element 31 whose light emission luminance changes according to a current value flowing through the device, as the light-emitting element. In addition, the driving transistor 22, the writing transistor 23, and the storage capacitor 24 are included.

有機ＥＬ素子２１は、全ての画素２０に対して共通に配線された共通電源供給線３５にカソード電極が接続されている。駆動トランジスタ２２は、ソースが有機ＥＬ素子２１のアノード電極に接続され、ドレインが電源供給線３２（３２−１〜３２−ｍ）に接続されている。保持容量２４は、一端が駆動トランジスタ２２のゲートに接続され、他端が駆動トランジスタ２２のソース（有機ＥＬ素子２１のアノードノード）に接続されている。   The organic EL element 21 has a cathode electrode connected to a common power supply line 35 that is wired in common to all the pixels 20. The drive transistor 22 has a source connected to the anode electrode of the organic EL element 21 and a drain connected to the power supply line 32 (32-1 to 32-m). The storage capacitor 24 has one end connected to the gate of the drive transistor 22 and the other end connected to the source of the drive transistor 22 (the anode node of the organic EL element 21).

書き込みトランジスタ２３は、互いに並列に接続されたＮ型ＭＯＳトランジスタ２３ｎとＰ型ＭＯＳトランジスタ２３ｐとからなるＣＭＯＳトランジスタによって構成され、信号線３３（３３−１〜３３−ｎ）と駆動トランジスタ２２のゲートとの間に接続されている。そして、Ｎ型ＭＯＳトランジスタ２３ｎのゲートには走査線３１（３１−１〜３１−ｍ）を介して走査信号ＷＳＬ（ＷＳＬ１〜ＷＳＬｍ）が印加され、Ｐ型ＭＯＳトランジスタ２３ｐのゲートには走査信号ＷＳＬ（ＷＳＬ１〜ＷＳＬｍ）がインバータ３４（３４−１〜３４−ｍ）で極性反転されて印加される。   The write transistor 23 is composed of a CMOS transistor composed of an N-type MOS transistor 23n and a P-type MOS transistor 23p connected in parallel to each other. The signal line 33 (33-1 to 33-n), the gate of the drive transistor 22 and Connected between. A scanning signal WSL (WSL1 to WSLm) is applied to the gate of the N-type MOS transistor 23n via the scanning lines 31 (31-1 to 31-m), and a scanning signal WSL is applied to the gate of the P-type MOS transistor 23p. (WSL1 to WSLm) are inverted in polarity by the inverter 34 (34-1 to 34-m) and applied.

かかる構成の画素２０において、書き込みトランジスタ２３は、書き込み走査回路４０から出力される走査信号ＷＳＬ（ＷＳＬ１〜ＷＳＬｍ）に応答して導通状態となることにより、信号線３３を通して水平駆動回路６０から供給される映像信号の信号電位Ｖｓｉｇをサンプリングして画素２０内に書き込む。この書き込まれた信号電位Ｖｓｉｇは、保持容量２４に保持される。   In the pixel 20 having such a configuration, the writing transistor 23 is supplied from the horizontal driving circuit 60 through the signal line 33 by being turned on in response to the scanning signals WSL (WSL1 to WSLm) output from the writing scanning circuit 40. The signal potential Vsig of the video signal to be sampled is sampled and written into the pixel 20. The written signal potential Vsig is held in the holding capacitor 24.

駆動トランジスタ２２は、電源供給線３２の電位が第１電位Ｖｃｃ＿Ｈにあるときに、当該電源供給線３２から電流の供給を受けて、保持容量２４に保持された信号電位Ｖｓｉｇに応じた駆動電流を有機ＥＬ素子２１に供給することによって当該有機ＥＬ素子２１を電流駆動する。   When the potential of the power supply line 32 is at the first potential Vcc_H, the drive transistor 22 receives supply of current from the power supply line 32 and generates a drive current corresponding to the signal potential Vsig held in the storage capacitor 24. By supplying the organic EL element 21, the organic EL element 21 is current-driven.

（閾値補正機能）
ここで、電源走査回路５０は、書き込みトランジスタ２３が導通した後で、水平駆動回路６０が信号線３３（３３−１〜３３−ｎ）に基準電位Ｖｏを供給している間に、電源供給線３２（３２−１〜３２−ｍ）の電位を第１電位Ｖｃｃ＿Ｈと第２電位Ｖｃｃ＿Ｌとの間で切り替える。この電源電位の切り替えにより、駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧が保持容量２４に保持される。 (Threshold correction function)
Here, the power supply scanning circuit 50 includes the power supply line while the horizontal drive circuit 60 supplies the reference potential Vo to the signal lines 33 (33-1 to 33-n) after the writing transistor 23 is turned on. 32 (32-1 to 32-m) is switched between the first potential Vcc_H and the second potential Vcc_L. By switching the power supply potential, a voltage corresponding to the threshold voltage Vth of the drive transistor 22 is held in the holding capacitor 24.

保持容量２４に駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧を保持するのは次の理由による。駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、各画素ごとに駆動トランジスタ２２の閾値電圧Ｖｔｈや移動度μなどの特性変動がある。この特性変動により、駆動用トランジスタ２２に同一のゲート電位を与えても、画素ごとにドレイン・ソース間電流（駆動電流）Ｉｄｓが変動し、発光輝度のばらつきとなって現れる。この閾値電圧Ｖｔｈの画素ごとのばらつきの影響をキャンセル（補正）するために、閾値電圧Ｖｔｈに相当する電圧を保持容量２４に保持するのである。   The voltage corresponding to the threshold voltage Vth of the driving transistor 22 is held in the holding capacitor 24 for the following reason. Due to variations in the manufacturing process of the drive transistor 22 and changes over time, there are variations in characteristics such as the threshold voltage Vth and mobility μ of the drive transistor 22 for each pixel. Due to this characteristic variation, even if the same gate potential is applied to the driving transistor 22, the drain-source current (driving current) Ids varies from pixel to pixel, resulting in variations in light emission luminance. In order to cancel (correct) the influence of the variation in threshold voltage Vth for each pixel, a voltage corresponding to the threshold voltage Vth is held in the holding capacitor 24.

駆動トランジスタ２２の閾値電圧Ｖｔｈの補正は次のようにして行われる。すなわち、保持容量２４にあらかじめ閾値電圧Ｖｔｈを保持しておくことで、信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持した閾値電圧Ｖｔｈに相当する電圧と相殺される、換言すれば、閾値電圧Ｖｔｈの補正が行われる。   The threshold voltage Vth of the driving transistor 22 is corrected as follows. That is, by holding the threshold voltage Vth in the storage capacitor 24 in advance, the threshold voltage Vth of the drive transistor 22 becomes the threshold voltage Vth held in the storage capacitor 24 when the drive transistor 22 is driven by the signal voltage Vsig. The threshold voltage Vth is corrected, which cancels out the corresponding voltage, in other words.

これが閾値補正機能である。この閾値補正機能により、画素ごとに閾値電圧Ｖｔｈにばらつきや経時変化があったとしても、それらの影響を受けることなく、有機ＥＬ素子２１の発光輝度を一定に保つことができることになる。閾値補正の原理については後で詳細に説明する。   This is the threshold correction function. With this threshold correction function, even if the threshold voltage Vth varies or changes with time for each pixel, the light emission luminance of the organic EL element 21 can be kept constant without being influenced by the threshold voltage Vth. The principle of threshold correction will be described in detail later.

（移動度補正機能）
図２に示した画素２０は、上述した閾値補正機能に加えて、移動度補正機能を備えている。すなわち、水平駆動回路６０が映像信号の信号電位Ｖｓｉｇを信号線３３（３３−１〜３３−ｎ）に供給している期間で、かつ、書き込み走査回路４０から出力される走査信号ＷＳＬ（ＷＳＬ１〜ＷＳＬｍ）に応答して書き込みトランジスタ２３が導通する期間、即ち移動度補正期間において、保持容量２４に信号電位Ｖｓｉｇを保持する際に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す移動度補正が行われる。この移動度補正の具体的な原理および動作については後述する。 (Mobility correction function)
The pixel 20 shown in FIG. 2 has a mobility correction function in addition to the threshold correction function described above. That is, the scanning signal WSL (WSL <b> 1 to WSL <b> 1) output from the writing scanning circuit 40 during the period in which the horizontal driving circuit 60 supplies the signal potential Vsig of the video signal to the signal lines 33 (33-1 to 33-n). Dependence on the mobility μ of the drain-source current Ids of the drive transistor 22 when the signal potential Vsig is held in the storage capacitor 24 in the period in which the write transistor 23 is turned on in response to WSLm), that is, the mobility correction period. Mobility correction is performed to cancel the sex. The specific principle and operation of this mobility correction will be described later.

（ブートストラップ機能）
図２に示した画素２０はさらにブートストラップ機能も備えている。すなわち、水平駆動回路６０は、保持容量２４に信号電位Ｖｓｉｇが保持された段階で走査線３１（３１−１〜３１−ｍ）に対する走査信号ＷＳＬ（ＷＳＬ１〜ＷＳＬｍ）の供給を解除し、書き込みトランジスタ２３を非導通状態にして駆動トランジスタ２２のゲートを信号線３３（３３−１〜３３−ｎ）から電気的に切り離する。これにより、駆動トランジスタ２２のソース電位Ｖｓの変動にゲート電位Ｖｇが連動するために、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓを一定に維持することができる。 (Bootstrap function)
The pixel 20 shown in FIG. 2 further has a bootstrap function. That is, the horizontal driving circuit 60 cancels the supply of the scanning signals WSL (WSL1 to WSLm) to the scanning lines 31 (31-1 to 31-m) when the signal potential Vsig is held in the holding capacitor 24, and the writing transistor 23 is made non-conductive, and the gate of the drive transistor 22 is electrically disconnected from the signal line 33 (33-1 to 33-n). Thereby, since the gate potential Vg is interlocked with the fluctuation of the source potential Vs of the drive transistor 22, the gate-source voltage Vgs of the drive transistor 22 can be kept constant.

（回路動作）
次に、本実施形態に係る有機ＥＬ表示装置１０の回路動作について、図３のタイミングチャートを基に、図４および図５の動作説明図を用いて説明する。なお、図４および図５の動作説明図では、図面の簡略化のために、書き込みトランジスタ２３をスイッチのシンボルで図示している。また、有機ＥＬ素子２１は寄生容量を持っていることから、当該寄生容量Ｃｅｌについても図示している。 (Circuit operation)
Next, the circuit operation of the organic EL display device 10 according to the present embodiment will be described with reference to the operation explanatory diagrams of FIGS. 4 and 5 based on the timing chart of FIG. In the operation explanatory diagrams of FIGS. 4 and 5, the write transistor 23 is illustrated by a switch symbol for simplification of the drawing. Further, since the organic EL element 21 has a parasitic capacitance, the parasitic capacitance Cel is also illustrated.

図３のタイミングチャートでは、時間軸を共通にして、走査線３１（３１−１〜３１−ｍ）の電位変化、電源供給線３２（３２−１〜３２−ｍ）の電位変化、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を表している。   In the timing chart of FIG. 3, with a common time axis, the potential change of the scanning lines 31 (31-1 to 31-m), the potential change of the power supply lines 32 (32-1 to 32-m), and the drive transistor 22 Represents changes in the gate potential Vg and the source potential Vs.

＜発光期間＞
図３のタイミングチャートにおいて、時刻ｔ１以前は有機ＥＬ素子２１が発光状態にある（発光期間）。この発光期間では、電源供給線３２の電位が高電位Ｖｃｃ＿Ｈ（第１電位）にあり、図４（Ａ）に示すように、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に駆動電流（ドレイン・ソース間電流）Ｉｄｓが供給されるため、有機ＥＬ素子２１が駆動電流Ｉｄｓに応じた輝度で発光する。 <Light emission period>
In the timing chart of FIG. 3, before the time t1, the organic EL element 21 is in a light emission state (light emission period). During this light emission period, the potential of the power supply line 32 is at the high potential Vcc_H (first potential), and as shown in FIG. 4A, a drive current (from the power supply line 32 to the organic EL element 21 through the drive transistor 22) Since the drain-source current (Ids) is supplied, the organic EL element 21 emits light with luminance corresponding to the drive current Ids.

＜閾値補正準備期間＞
そして、時刻ｔ１になると線順次走査の新しいフィールドに入り、図４（Ｂ）に示すように、電源供給線３２の電位が高電位Ｖｃｃ＿Ｈ（第１電位）から信号線３３の基準電位Ｖｏよりも十分に低い電位Ｖｃｃ＿Ｌ（第２電位）に遷移すると、駆動トランジスタ２２のソース電位Ｖｓも低電位Ｖｃｃ＿Ｌに向けて下降を開始する。 <Threshold correction preparation period>
At time t1, a new field of line sequential scanning is entered, and as shown in FIG. 4B, the potential of the power supply line 32 changes from the high potential Vcc_H (first potential) to the reference potential Vo of the signal line 33. When transitioning to a sufficiently low potential Vcc_L (second potential), the source potential Vs of the drive transistor 22 also starts to decrease toward the low potential Vcc_L.

次に、時刻ｔ２で書き込み走査回路４０から走査信号ＷＳＬが出力され、走査線３１の電位が高電位側に遷移することで、図４（Ｃ）に示すように、書き込みトランジスタ２３が導通状態となる。このとき、水平駆動回路６０から信号線３３に対して基準電位Ｖｏが供給されているために、駆動トランジスタ２２のゲート電位Ｖｇが基準電位Ｖｏになる。また、駆動トランジスタ２２のソース電位Ｖｓは、基準電位Ｖｏよりも十分に低い電位Ｖｃｃ＿Ｌにある。   Next, at time t2, the scanning signal WSL is output from the writing scanning circuit 40, and the potential of the scanning line 31 transitions to the high potential side, so that the writing transistor 23 is turned on as illustrated in FIG. Become. At this time, since the reference potential Vo is supplied from the horizontal drive circuit 60 to the signal line 33, the gate potential Vg of the drive transistor 22 becomes the reference potential Vo. The source potential Vs of the drive transistor 22 is at a potential Vcc_L that is sufficiently lower than the reference potential Vo.

ここで、低電位Ｖｃｃ＿Ｌ（第２電位）については、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが、当該駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくなるように設定しておくこととする。このように、駆動トランジスタ２２のゲート電位Ｖｇを基準電位Ｖｏ、ソース電位Ｖｓを低電位Ｖｃｃ＿Ｌにそれぞれ初期化することで、閾値電圧補正動作の準備が完了する。   Here, the low potential Vcc_L (second potential) is set so that the gate-source voltage Vgs of the drive transistor 22 is larger than the threshold voltage Vth of the drive transistor 22. As described above, the gate voltage Vg of the drive transistor 22 is initialized to the reference potential Vo and the source potential Vs is initialized to the low potential Vcc_L, whereby the preparation for the threshold voltage correction operation is completed.

＜閾値補正期間＞
次に、時刻ｔ３で、図４（Ｄ）に示すように、電源供給線３２の電位が低電位Ｖｃｃ＿Ｌから高電位Ｖｃｃ＿Ｈに切り替わると、駆動トランジスタ２２のソース電位Ｖｓが上昇を開始する。やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈになり、当該閾値電圧Ｖｔｈに相当する電圧が保持容量２４に書き込まれる。 <Threshold correction period>
Next, at time t3, as illustrated in FIG. 4D, when the potential of the power supply line 32 is switched from the low potential Vcc_L to the high potential Vcc_H, the source potential Vs of the driving transistor 22 starts to increase. Eventually, the gate-source voltage Vgs of the drive transistor 22 becomes the threshold voltage Vth of the drive transistor 22, and a voltage corresponding to the threshold voltage Vth is written into the storage capacitor 24.

ここでは、便宜上、閾値電圧Ｖｔｈに相当する電圧を保持容量２４に書き込む期間を閾値補正期間と呼んでいる。なお、この閾値補正期間において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３５の電位を設定しておくこととする。   Here, for convenience, a period during which a voltage corresponding to the threshold voltage Vth is written to the storage capacitor 24 is referred to as a threshold correction period. In this threshold correction period, the common power supply line 35 is set so that the organic EL element 21 is cut off in order to prevent the current from flowing exclusively to the storage capacitor 24 and not to the organic EL element 21. The potential of is set in advance.

次に、時刻ｔ４で書き込み走査回路４０からの走査信号ＷＳＬの出力が停止し、走査線３１の電位が低電位側に遷移することで、図５（Ａ）に示すように、書き込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲートがフローティング状態になるが、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、ドレイン−ソース間電流Ｉｄｓは流れない。   Next, at time t4, the output of the scanning signal WSL from the writing scanning circuit 40 is stopped, and the potential of the scanning line 31 shifts to the low potential side, so that the writing transistor 23 is turned on as shown in FIG. It becomes a non-conductive state. At this time, the gate of the driving transistor 22 is in a floating state, but the driving transistor 22 is in a cutoff state because the gate-source voltage Vgs is equal to the threshold voltage Vth of the driving transistor 22. Therefore, the drain-source current Ids does not flow.

＜書き込み期間／移動度補正期間＞
次に、時刻ｔ５で、図５（Ｂ）に示すように、信号線３３の電位が基準電位Ｖｏから映像信号の信号電位Ｖｓｉｇに切り替わる。続いて、時刻ｔ６で、書き込み走査回路４０から再び走査信号ＷＳＬが出力され、走査線３１の電位が高電位側に遷移することで、図５（Ｃ）に示すように、書き込みトランジスタ２３が導通状態になって映像信号の信号電位Ｖｓｉｇをサンプリングする。 <Writing period / mobility correction period>
Next, at time t5, as shown in FIG. 5B, the potential of the signal line 33 is switched from the reference potential Vo to the signal potential Vsig of the video signal. Subsequently, at time t6, the scanning signal WSL is output again from the writing scanning circuit 40, and the potential of the scanning line 31 transitions to the high potential side, so that the writing transistor 23 becomes conductive as shown in FIG. Then, the signal potential Vsig of the video signal is sampled.

この書き込みトランジスタ２３による信号電位Ｖｓｉｇのサンプリングにより、駆動トランジスタ２２のゲート電位Ｖｇが信号電位Ｖｓｉｇとなる。このとき、有機ＥＬ素子２１は始めカットオフ状態（ハイインピーダンス状態）にあるために、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは有機ＥＬ素子２１の寄生容量Ｃｅｌに流れ込み、よって寄生容量Ｃｅｌの充電が開始される。   By sampling the signal potential Vsig by the writing transistor 23, the gate potential Vg of the driving transistor 22 becomes the signal potential Vsig. At this time, since the organic EL element 21 is initially in a cut-off state (high impedance state), the drain-source current Ids of the drive transistor 22 flows into the parasitic capacitance Cel of the organic EL element 21, and thus the parasitic capacitance Cel is charged. Is started.

有機ＥＬ素子２１の寄生容量Ｃｅｌの充電により、駆動トランジスタ２２のソース電位Ｖｓが上昇を開始し、やがて駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ＋Ｖｔｈ−ΔＶとなる。すなわち、ソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖｓｉｇ＋Ｖｔｈ）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。   As the parasitic capacitance Cel of the organic EL element 21 is charged, the source potential Vs of the drive transistor 22 starts to rise, and the gate-source voltage Vgs of the drive transistor 22 eventually becomes Vsig + Vth−ΔV. That is, the increase ΔV of the source potential Vs is subtracted from the voltage (Vsig + Vth) held in the holding capacitor 24, in other words, acts to discharge the charged charge of the holding capacitor 24, and negative feedback is applied. It will be. Therefore, the increase ΔV of the source potential Vs becomes a feedback amount of negative feedback.

このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓを当該駆動トランジスタ２２のゲート入力に、即ちゲート‐ソース間電圧Ｖｇｓに負帰還することにより、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。   As described above, the drain-source current Ids flowing through the drive transistor 22 is negatively fed back to the gate input of the drive transistor 22, that is, the gate-source voltage Vgs, so that the drain-source current Ids of the drive transistor 22 is reduced. Mobility correction is performed to cancel the dependence on the mobility μ, that is, to correct the variation of the mobility μ for each pixel.

より具体的には、映像信号の信号電位Ｖｓｉｇが高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量（補正量）ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行える。また、映像信号の信号電位Ｖｓｉｇを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。   More specifically, since the drain-source current Ids increases as the signal potential Vsig of the video signal increases, the absolute value of the feedback amount (correction amount) ΔV of negative feedback also increases. Therefore, mobility correction according to the light emission luminance level can be performed. When the signal potential Vsig of the video signal is constant, the absolute value of the feedback amount ΔV of the negative feedback increases as the mobility μ of the driving transistor 22 increases. Therefore, variation in the mobility μ for each pixel is removed. Can do.

＜発光期間＞
次に、時刻ｔ７で書き込み走査回路４０からの走査信号ＷＳＬの出力が停止し、走査線３１の電位が低電位側に遷移することで、図５（Ｄ）に示すように、書き込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲートは信号線３３から切り離される。これと同時に、ドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、有機ＥＬ素子２１のアノード電位はドレイン−ソース間電流Ｉｄｓに応じて上昇する。 <Light emission period>
Next, at time t7, the output of the scanning signal WSL from the writing scanning circuit 40 is stopped, and the potential of the scanning line 31 shifts to the low potential side, so that the writing transistor 23 is turned on as shown in FIG. It becomes a non-conductive state. As a result, the gate of the drive transistor 22 is disconnected from the signal line 33. At the same time, the drain-source current Ids starts to flow through the organic EL element 21, whereby the anode potential of the organic EL element 21 rises according to the drain-source current Ids.

有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電位Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電位Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖｇも連動して上昇する。このとき、ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶで一定に保持される。   The increase in the anode potential of the organic EL element 21 is nothing but the increase in the source potential Vs of the drive transistor 22. When the source potential Vs of the drive transistor 22 rises, the gate potential Vg of the drive transistor 22 also rises in conjunction with the bootstrap operation of the storage capacitor 24. At this time, the increase amount of the gate potential Vg is equal to the increase amount of the source potential Vs. Therefore, the gate-source voltage Vgs of the drive transistor 22 is kept constant at Vin + Vth−ΔV during the light emission period.

（閾値補正の原理）
ここで、駆動トランジスタ２２の閾値補正の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（２）で与えられる一定のドレイン・ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）² ……（２）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。 (Principle of threshold correction)
Here, the principle of threshold correction of the drive transistor 22 will be described. The drive transistor 22 operates as a constant current source because it is designed to operate in the saturation region. Accordingly, a constant drain-source current (drive current) Ids given by the following equation (2) is supplied from the drive transistor 22 to the organic EL element 21.
Ids = (1/2) · μ (W / L) Cox (Vgs−Vth) ² (2)
Here, W is the channel width of the drive transistor 22, L is the channel length, and Cox is the gate capacitance per unit area.

図６に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート・ソース間電圧Ｖｇｓの特性を示す。この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈのばらつきに対する補正を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート・ソース電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になるのに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、ゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。   FIG. 6 shows the characteristics of the drain-source current Ids of the drive transistor 22 versus the gate-source voltage Vgs. As shown in this characteristic diagram, if correction for variation in the threshold voltage Vth of the drive transistor 22 is not performed, when the threshold voltage Vth is Vth1, the drain-source current Ids corresponding to the gate-source voltage Vgs becomes Ids1. On the other hand, when the threshold voltage Vth is Vth2 (Vth2> Vth1), the drain-source current Ids corresponding to the same gate-source voltage Vgs is Ids2 (Ids2 <Ids). That is, when the threshold voltage Vth of the driving transistor 22 varies, the drain-source current Ids varies even if the gate-source voltage Vgs is constant.

これに対して、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓがＶｉｎ＋Ｖｔｈ−ΔＶであるために、これを式（３）に代入すると、ドレイン−ソース間電流Ｉｄｓは、
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｉｎ−ΔＶ）² ……（３）
で表される。 On the other hand, in the pixel (pixel circuit) 20 having the above configuration, as described above, the gate-source voltage Vgs of the driving transistor 22 at the time of light emission is Vin + Vth−ΔV. When substituted, the drain-source current Ids is
Ids = (1/2) · μ (W / L) Cox (Vin−ΔV) ² (3)
It is represented by

すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、各画素ごとに駆動トランジスタ２２の閾値電圧Ｖｔｈが変動しても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度も変動しない。   That is, the term of the threshold voltage Vth of the drive transistor 22 is canceled, and the drain-source current Ids supplied from the drive transistor 22 to the organic EL element 21 does not depend on the threshold voltage Vth of the drive transistor 22. As a result, the drain-source current Ids does not vary even if the threshold voltage Vth of the drive transistor 22 varies for each pixel due to variations in the manufacturing process of the drive transistor 22 and changes over time. The emission brightness does not change.

（移動度補正の原理）
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図７に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。 (Principle of mobility correction)
Next, the principle of mobility correction of the drive transistor 22 will be described. FIG. 7 shows a characteristic curve in a state where a pixel A having a relatively high mobility μ of the drive transistor 22 and a pixel B having a relatively low mobility μ of the drive transistor 22 are compared. When the driving transistor 22 is composed of a polysilicon thin film transistor or the like, it is inevitable that the mobility μ varies between pixels like the pixel A and the pixel B.

画素Ａと画素Ｂで移動度μにばらつきがある状態で、例えば両画素Ａ，Ｂに同レベルの入力信号電位Ｖｓｉｇを書き込んだ場合に、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティを損なうことになる。   In a state where the mobility μ varies between the pixel A and the pixel B, for example, when the input signal potential Vsig of the same level is written to both the pixels A and B, the mobility μ is not corrected. A large difference is generated between the drain-source current Ids1 ′ flowing in the pixel A having a large value and the drain-source current Ids2 ′ flowing in the pixel B having the small mobility μ. Thus, if a large difference occurs between the pixels in the drain-source current Ids due to the variation in the mobility μ, the uniformity of the screen is impaired.

ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図７に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｖの帰還量ΔＶ２に比べて大きい。そこで、移動度補正動作によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを入力信号電圧Ｖｓｉｇ側に負帰還させることで、移動度μが大きいほど負帰還が大きくかかることになるために、移動度μのばらつきを抑制することができる。   Here, as is clear from the transistor characteristic equation of Equation (1), the drain-source current Ids increases when the mobility μ is large. Therefore, the feedback amount ΔV in the negative feedback increases as the mobility μ increases. As shown in FIG. 7, the feedback amount ΔV1 of the pixel A having a high mobility μ is larger than the feedback amount ΔV2 of the pixel V having a low mobility. Therefore, by negatively feeding back the drain-source current Ids of the drive transistor 22 to the input signal voltage Vsig side by the mobility correction operation, the larger the mobility μ, the more negative feedback is applied. Can be suppressed.

具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素２のドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μのばらつきが補正される。   Specifically, when the feedback amount ΔV1 is corrected in the pixel A having a high mobility μ, the drain-source current Ids greatly decreases from Ids1 ′ to Ids1. On the other hand, since the feedback amount ΔV2 of the pixel B having a low mobility μ is small, the drain-source current Ids decreases from Ids2 ′ to Ids2, and does not decrease that much. As a result, since the drain-source current Ids1 of the pixel A and the drain-source current Ids2 of the pixel 2 are substantially equal, the variation in the mobility μ is corrected.

以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて小さくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。すなわち、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを入力信号電圧Ｖｓｉｇ側に負帰還させることで、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化され、その結果、移動度μのばらつきを補正することができる。   In summary, when there are a pixel A and a pixel B having different mobility μ, the feedback amount ΔV1 of the pixel A having a high mobility μ is smaller than the feedback amount ΔV2 of the pixel B having a low mobility μ. That is, the larger the mobility μ, the larger the feedback amount ΔV, and the larger the amount of decrease in the drain-source current Ids. That is, by negatively feeding back the drain-source current Ids of the drive transistor 22 to the input signal voltage Vsig side, the current value of the drain-source current Ids of the pixels having different mobility μ is made uniform. Variation in degree μ can be corrected.

ここで、書き込みトランジスタ２３をＮ型ＭＯＳトランジスタ単独で構成した場合の移動度補正期間について考える。移動度補正期間は、書き込みトランジスタ２３の導通期間（オン期間）によって決まる。そして、図８に示すように、Ｎ型ＭＯＳトランジスタがディプリーションであれば（Ａ）移動度補正時間Ｔ１が長く、Ｎ型ＭＯＳトランジスタがエンハンスメントであれば（Ｂ）移動度補正時間Ｔ２が短くなる。   Here, consider the mobility correction period in the case where the write transistor 23 is composed of an N-type MOS transistor alone. The mobility correction period is determined by the conduction period (ON period) of the write transistor 23. As shown in FIG. 8, if the N-type MOS transistor is depletion, (A) the mobility correction time T1 is long, and if the N-type MOS transistor is enhancement, (B) the mobility correction time T2 is short. Become.

図９に、製造プロセスのばらつきに伴うＮ型ＭＯＳトランジスタの閾値電圧Ｖｔｈと移動度μとの関係を示す。図９に示すように、一般にＮ型ＭＯＳトランジスタにおいて、閾値電圧Ｖｔｈがエンハンスメントのとき移動度μが小さく、閾値電圧Ｖｔｈがディプリーションのとき移動度μが大きい。   FIG. 9 shows the relationship between the threshold voltage Vth of the N-type MOS transistor and the mobility μ due to variations in the manufacturing process. As shown in FIG. 9, in general, in an N-type MOS transistor, the mobility μ is small when the threshold voltage Vth is enhancement, and the mobility μ is large when the threshold voltage Vth is depletion.

また、移動度補正において、駆動トランジスタ２２の移動度μが大きい場合は移動度の補正速度が速く、駆動トランジスタ２２の移動度μが小さい場合は移動度の補正速度が遅い。したがって、移動度μが大きい場合は移動度補正時間Ｔが短く、移動度μが小さい場合は移動度補正時間Ｔが長いことが、移動度補正を正確に行う条件である。   In the mobility correction, the mobility correction speed is fast when the mobility μ of the drive transistor 22 is large, and the mobility correction speed is slow when the mobility μ of the drive transistor 22 is small. Therefore, the mobility correction time T is short when the mobility μ is large, and the mobility correction time T is long when the mobility μ is small.

これに対して、書き込みトランジスタ２３をＮ型ＭＯＳトランジスタ単独で構成した場合には、図８および図９から明らかなように、製造プロセスのばらつきによってＮ型ＭＯＳトランジスタの移動度μが大きい場合は移動度補正時間Ｔが長く、Ｎ型ＭＯＳトランジスタの移動度μが小さい場合は移動度補正時間Ｔが短いことになり、移動度補正の上記条件に相反することになる。   On the other hand, when the write transistor 23 is composed of an N-type MOS transistor alone, as is apparent from FIGS. 8 and 9, it moves when the mobility μ of the N-type MOS transistor is large due to variations in the manufacturing process. When the mobility correction time T is long and the mobility μ of the N-type MOS transistor is small, the mobility correction time T is short, which contradicts the above conditions for mobility correction.

換言すると、書き込みトランジスタ２３をＮ型ＭＯＳトランジスタ単独で構成した場合に、製造プロセスのばらつきによってＮ型ＭＯＳトランジスタの特性にばらつきがあると、書き込みトランジスタ２３の導通時間が画素ごとにばらつくことになるために、移動度補正時間Ｔも画素ごとにばらつき、その結果、移動度補正にも画素ごとのばらつきが生じて輝度ムラが発生することになる。   In other words, when the write transistor 23 is composed of an N-type MOS transistor alone, if the characteristics of the N-type MOS transistor vary due to variations in the manufacturing process, the conduction time of the write transistor 23 varies from pixel to pixel. Furthermore, the mobility correction time T also varies from pixel to pixel, and as a result, variations in mobility also occur from pixel to pixel, resulting in luminance unevenness.

そこで、本実施形態に係る有機ＥＬ表示装置１０では、図２に示すように、書き込みトランジスタ２３として、互いに並列に接続されたＮ型ＭＯＳトランジスタ２３ｎとＰ型ＭＯＳトランジスタ２３ｐとからなるＣＭＯＳトランジスタ（ＣＭＯＳトランスファスイッチ）を用いた構成を採っている。   Therefore, in the organic EL display device 10 according to the present embodiment, as shown in FIG. 2, as the write transistor 23, a CMOS transistor (CMOS) composed of an N-type MOS transistor 23n and a P-type MOS transistor 23p connected in parallel to each other. A configuration using a transfer switch is employed.

図１０は、Ｎ型ＭＯＳトランジスタとＰ型ＭＯＳトランジスタのドレイン−ソース間電流Ｉｄｓ対ドレイン−ソース間電圧Ｖｇｓの特性図である。この特性図から明らかなように、Ｎ型ＭＯＳトランジスタとＰ型ＭＯＳトランジスタとの間には、Ｎ型がエンハンスメントのとき、Ｐ型がディプリーションであり、Ｎ型がディプリーションのとき、Ｐ型がエンハンスメントであるという、特性上相反する関係がある。   FIG. 10 is a characteristic diagram of drain-source current Ids versus drain-source voltage Vgs of an N-type MOS transistor and a P-type MOS transistor. As is apparent from this characteristic diagram, between the N-type MOS transistor and the P-type MOS transistor, when the N type is enhancement, the P type is depletion, and when the N type is depletion, P There is a conflicting characteristic in that the mold is an enhancement.

本実施形態に係る有機ＥＬ表示装置１０では、この相反する特性を利用し、ＣＭＯＳトランジスタによって書き込みトランジスタ２３を構成しているために、当該書き込みトランジスタ２３の導通時間によって決まる移動度補正時間Ｔには次の関係が成り立つ。   In the organic EL display device 10 according to the present embodiment, the conflicting characteristics are utilized, and the writing transistor 23 is configured by a CMOS transistor. Therefore, in the mobility correction time T determined by the conduction time of the writing transistor 23, The following relationship holds.

すなわち、書き込みトランジスタ２３を構成する一方のＮ型ＭＯＳトランジスタ２３ｎがディプリーションであれば移動度補正動作の開始が早いが、もう一方のＰ型ＭＯＳトランジスタ２３ｐが製造上エンハンスメントであるため移動度補正動作の終了が早くなり、逆に、一方のＮ型ＭＯＳトランジスタ２３ｎがエンハンスメントであれば移動度補正動作の開始が遅いが、もう一方のＰ型ＭＯＳトランジスタ２３ｐが製造上ディプリーションであるため移動度補正動作の終了が遅くなるために、いずれの場合にも移動度補正時間はほぼ一定となる。   That is, if one of the N-type MOS transistors 23n constituting the write transistor 23 is depleted, the mobility correction operation starts quickly, but the other P-type MOS transistor 23p is an enhancement in manufacturing, so that the mobility correction is performed. If the operation of the N-type MOS transistor 23n is enhanced, the mobility correction operation starts slowly. However, since the other P-type MOS transistor 23p is depleted in manufacturing, the operation is completed. Since the end of the degree correction operation is delayed, the mobility correction time is almost constant in any case.

したがって、図１１に示すように、製造プロセスのばらつきにより、Ｎ型ＭＯＳトランジスタ２３ｎがディプリーション、Ｐ型ＭＯＳトランジスタ２３ｐがエンハンスメントの特性（Ａ）あっても、Ｎ型ＭＯＳトランジスタ２３ｎがエンハンスメント、Ｐ型ＭＯＳトランジスタ２３ｐがディプリーションの特性（Ｂ）であっても、移動度補正時間Ｔ（Ｔ１／Ｔ２）のばらつきは、書き込みトランジスタ２３をＮ型ＭＯＳトランジスタ単独で構成する場合よりも少なくなる。   Therefore, as shown in FIG. 11, even if the N-type MOS transistor 23n has depletion and the P-type MOS transistor 23p has enhancement characteristics (A) due to manufacturing process variations, the N-type MOS transistor 23n has enhancement and P Even if the type MOS transistor 23p has the depletion characteristic (B), the variation in the mobility correction time T (T1 / T2) is smaller than that in the case where the write transistor 23 is configured by an N-type MOS transistor alone.

これにより、製造プロセスのばらつきに起因する移動度補正時間Ｔの画素ごとのばらつきを最小限に抑え、各画素ごとに最適な移動度補正時間Ｔ（Ｔ１／Ｔ２）を設定できることになるために、各画素について移動度補正を確実に行うことができる。その結果、書き込みトランジスタ２３の製造プロセスのばらつきに起因する輝度ムラを、書き込みトランジスタ２３をＮ型ＭＯＳトランジスタ単独で構成する場合よりも少なくできるために、良好な画質の表示画像を得ることができる。   This minimizes the variation in mobility correction time T due to variations in the manufacturing process from pixel to pixel, and allows the optimal mobility correction time T (T1 / T2) to be set for each pixel. Mobility correction can be reliably performed for each pixel. As a result, luminance unevenness due to variations in the manufacturing process of the write transistor 23 can be reduced as compared with the case where the write transistor 23 is configured by an N-type MOS transistor alone, and thus a display image with good image quality can be obtained.

（変形例）
ところで、図９に示した製造プロセスのばらつきに伴うＮ型ＭＯＳトランジスタの閾値電圧Ｖｔｈと移動度μとの関係は、駆動トランジスタ２２および書き込みトランジスタ２３の双方について共通に言えることである。そして、駆動トランジスタ２２と書き込みトランジスタ２３とは画素内に近接して配置されるので、両者について特性ばらつきは同様であると見なすことができる。 (Modification)
Incidentally, the relationship between the threshold voltage Vth of the N-type MOS transistor and the mobility μ due to the variation in the manufacturing process shown in FIG. 9 is common to both the drive transistor 22 and the write transistor 23. Since the driving transistor 22 and the writing transistor 23 are arranged close to each other in the pixel, it can be considered that the characteristic variation is the same for both.

このことから、駆動トランジスタ２２をＮ型ＭＯＳトランジスタで構成した場合において、書き込みトランジスタ２３をＰ型ＭＯＳトランジスタ単独で構成するようにしても、Ｎ型ＭＯＳトランジスタからなる駆動トランジスタ２２とＰ型ＭＯＳトランジスタからなる書き込みトランジスタ２３とは、図１０に示したドレイン−ソース間電流Ｉｄｓ対ドレイン−ソース間電圧Ｖｇｓの特性を示し、両者間に相補的な特性関係が成り立つために、書き込みトランジスタ２３をＣＭＯＳトランジスタで構成した場合と同様の作用効果を得ることができる。   From this, when the drive transistor 22 is composed of an N-type MOS transistor, the write transistor 23 may be composed of a P-type MOS transistor alone, but the drive transistor 22 composed of an N-type MOS transistor and the P-type MOS transistor The write transistor 23 is a characteristic of the drain-source current Ids to the drain-source voltage Vgs shown in FIG. 10, and a complementary characteristic relationship is established between the two. Therefore, the write transistor 23 is a CMOS transistor. The same operation effect as the case where it comprises can be acquired.

なお、上記実施形態では、有機ＥＬ素子２１を駆動する駆動トランジスタ２２と、入力信号電圧Ｖｓｉｇをサンプリングして画素内に書き込む書き込みトランジスタ２３と、駆動トランジスタ２２のゲートとソースとの間に接続され、書き込みトランジスタ２３によって書き込まれた入力信号電圧Ｖｓｉｇを保持する保持容量２４と含む回路構成の画素回路２０を有する有機ＥＬ表示装置１０に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。   In the above embodiment, the driving transistor 22 that drives the organic EL element 21, the writing transistor 23 that samples the input signal voltage Vsig and writes it in the pixel, and the gate and source of the driving transistor 22 are connected, The case where the present invention is applied to the organic EL display device 10 having the pixel circuit 20 having the circuit configuration including the storage capacitor 24 that holds the input signal voltage Vsig written by the write transistor 23 has been described as an example. It is not limited to examples.

すなわち、駆動トランジスタ２２と電源配線との間に接続され、当該電源配線から駆動トランジスタ２２に対して選択的に駆動電流を供給するための動作をなすスイッチングトランジスタを有する構成の画素回路や、適宜導通状態になることにより、有機ＥＬ素子２１の電流駆動に先立って駆動トランジスタ２２の閾値電圧Ｖｔｈを検知し、この検知した閾値電圧Ｖｔｈを保持容量２４に保持するための動作をなすスイッチングトランジスタをさらに有する画素回路などを有する有機ＥＬ表示装置の場合にも、移動度補正時間は書き込みトランジスタ２２の導通期間で決まることになるために、書き込みトランジスタ２２をＣＭＯＳトランジスタによって構成することにより、上記実施形態と同様の作用効果を得ることができる。   That is, a pixel circuit having a switching transistor that is connected between the drive transistor 22 and the power supply line and performs an operation for selectively supplying a drive current from the power supply line to the drive transistor 22, or appropriately conducting By entering the state, it further includes a switching transistor that detects the threshold voltage Vth of the driving transistor 22 prior to current driving of the organic EL element 21 and holds the detected threshold voltage Vth in the holding capacitor 24. Also in the case of an organic EL display device having a pixel circuit or the like, the mobility correction time is determined by the conduction period of the write transistor 22, so that the write transistor 22 is configured by a CMOS transistor, and thus, similar to the above embodiment. The effect of this can be obtained.

また、上記実施形態では、画素回路２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。   In the above embodiment, the case where the present invention is applied to an organic EL display device using an organic EL element as the electro-optical element of the pixel circuit 20 has been described as an example. However, the present invention is not limited to this application example. In addition, the present invention can be applied to all display devices using current-driven electro-optic elements (light-emitting elements) whose light emission luminance changes according to the value of current flowing through the device.

本発明の一実施形態に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。1 is a system configuration diagram illustrating an outline of a configuration of an organic EL display device according to an embodiment of the present invention. 画素（画素回路）の具体的な構成例を示す回路図である。It is a circuit diagram which shows the specific structural example of a pixel (pixel circuit). 本発明の一実施形態に係る有機ＥＬ表示装置の動作説明に供するタイミングチャートである。It is a timing chart with which it uses for operation | movement description of the organic electroluminescence display which concerns on one Embodiment of this invention. 本発明の一実施形態に係る有機ＥＬ表示装置の回路動作の説明図（その１）である。It is explanatory drawing (the 1) of circuit operation | movement of the organic electroluminescence display which concerns on one Embodiment of this invention. 本発明の一実施形態に係る有機ＥＬ表示装置の回路動作の説明図（その２）である。It is explanatory drawing (the 2) of the circuit operation | movement of the organic electroluminescence display which concerns on one Embodiment of this invention. 駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。It is a characteristic view with which it uses for description of the subject resulting from the dispersion | variation in the threshold voltage Vth of a drive transistor. 駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。It is a characteristic view with which it uses for description of the subject resulting from the dispersion | variation in the mobility (mu) of a drive transistor. 書き込みトランジスタをＮ型ＭＯＳトランジスタ単独で構成したときの閾値電圧Ｖｔｈと移動度補正期間との関係を示す波形図である。FIG. 6 is a waveform diagram showing a relationship between a threshold voltage Vth and a mobility correction period when a write transistor is composed of an N-type MOS transistor alone. 製造プロセスのばらつきに伴うＮ型ＭＯＳトランジスタの閾値電圧Ｖｔｈと移動度μとの関係を示す図である。It is a figure which shows the relationship between the threshold voltage Vth and mobility (mu) of an N-type MOS transistor accompanying the dispersion | variation in a manufacturing process. Ｎ型ＭＯＳトランジスタとＰ型ＭＯＳトランジスタのドレイン−ソース間電流Ｉｄｓ対ドレイン−ソース間電圧Ｖｇｓの特性図である。It is a characteristic view of drain-source current Ids versus drain-source voltage Vgs of an N-type MOS transistor and a P-type MOS transistor. 書き込みトランジスタをＣＭＯＳトランジスタで構成したときの閾値電圧Ｖｔｈと移動度補正期間との関係を示す波形図である。It is a wave form diagram which shows the relationship between the threshold voltage Vth when a writing transistor is comprised with a CMOS transistor, and a mobility correction period.

符号の説明Explanation of symbols

１０…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書き込みトランジスタ、２３ｎ…Ｎ型ＭＯＳトランジスタ、２３ｐ…Ｐ型ＭＯＳトランジスタ、２４…保持容量、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線、３３（３３−１〜３３−ｎ）…信号線、３４（３４−１〜３４−ｍ）…インバータ、３５…共通電源供給線、４０…書き込み走査回路、５０…電源走査回路、６０…水平駆動回路   DESCRIPTION OF SYMBOLS 10 ... Organic EL display device, 20 ... Pixel (pixel circuit), 21 ... Organic EL element, 22 ... Drive transistor, 23 ... Write transistor, 23n ... N-type MOS transistor, 23p ... P-type MOS transistor, 24 ... Retention capacitance, 30... Pixel array section, 31 (31-1 to 31-m) Scan line, 32 (32-1 to 32-m) Power supply line, 33 (33-1 to 33-n) Signal line, 34 (34-1 to 34-m): inverter, 35: common power supply line, 40: write scanning circuit, 50: power scanning circuit, 60: horizontal drive circuit

Claims (1)

電気光学素子と、
前記電気光学素子を駆動する駆動トランジスタと、
入力信号電圧をサンプリングして画素内に書き込む書き込みトランジスタと、
前記駆動トランジスタのゲートに接続され、前記書き込みトランジスタによって書き込まれた前記入力信号電圧を保持する保持容量と
を有する画素が行列状に配置されてなり、
前記書き込みトランジスタは、ＣＭＯＳトランジスタによって構成されている
ことを特徴とする表示装置。 An electro-optic element;
A drive transistor for driving the electro-optic element;
A write transistor that samples the input signal voltage and writes it into the pixel;
Pixels connected to the gate of the drive transistor and having a storage capacitor that holds the input signal voltage written by the write transistor are arranged in a matrix,
The display device, wherein the writing transistor is constituted by a CMOS transistor.

Images