JP2010263739A - 電源出力制御回路 - Google Patents
電源出力制御回路 Download PDFInfo
- Publication number
- JP2010263739A JP2010263739A JP2009114424A JP2009114424A JP2010263739A JP 2010263739 A JP2010263739 A JP 2010263739A JP 2009114424 A JP2009114424 A JP 2009114424A JP 2009114424 A JP2009114424 A JP 2009114424A JP 2010263739 A JP2010263739 A JP 2010263739A
- Authority
- JP
- Japan
- Prior art keywords
- output
- switching
- control circuit
- primary
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】トランスの2次巻き線を分割して複数の出力を得るスイッチング電源の各出力電圧を軽負荷から重負荷まで安定して生成でき、且つ、電力損失が少ない電源装置を提供する。
【解決手段】このスイッチング電源200は、トランス3と、一次巻き線3−1に印加する直流電圧をスイッチングするスイッチング・トランジスタ5と、スイッチング・トランジスタ5を一定周期でオン、オフ制御する一次側制御回路4と、各二次巻き線の誘起電圧をそれぞれスイッチングするスイッチ素子と、負荷に印加された直流出力電圧を監視する出力状態監視回路70と、補助巻き線3−5及び出力状態監視回路70の信号レベルに基づいて各スイッチ素子を順次オン、オフ制御する信号を生成するスイッチ制御回路71と、監視結果を一次側制御回路4にフィードバックするフォトカプラ45と、を備えて構成されている。
【選択図】図1
【解決手段】このスイッチング電源200は、トランス3と、一次巻き線3−1に印加する直流電圧をスイッチングするスイッチング・トランジスタ5と、スイッチング・トランジスタ5を一定周期でオン、オフ制御する一次側制御回路4と、各二次巻き線の誘起電圧をそれぞれスイッチングするスイッチ素子と、負荷に印加された直流出力電圧を監視する出力状態監視回路70と、補助巻き線3−5及び出力状態監視回路70の信号レベルに基づいて各スイッチ素子を順次オン、オフ制御する信号を生成するスイッチ制御回路71と、監視結果を一次側制御回路4にフィードバックするフォトカプラ45と、を備えて構成されている。
【選択図】図1
Description
本発明は、電源出力制御回路に関し、さらに詳しくは、家電製品や事務機器等の電子機器製品におけるスイッチング電源に関するものであり、特に1次巻き線と複数の2次巻き線を有する多出力スイッチング電源の制御回路に関するものである。
家電製品や事務機器等の電子製品の多くは、制御に用いる半導体部品、モータ及び電熱器などの電気エネルギを他の物理エネルギに変換する部品、及び環境状態を計測して電気エネルギに変換するセンサなどで構成されている。これらの部品は、それぞれ動作する電圧範囲が異なり、また、半導体部品においても高集積化、高速化が進み動作電圧も多様化してきている。
このため、これら製品に用いるスイッチング電源は、多種類の電圧が出力できること、また、近年地球温暖化対策として、家電製品や事務機器等の電子製品では消費電力の削減が求められており、スイッチング電源においても電力損失が少ないことが要求されている。
このような課題に対して特許文献1は、電子機器の消費電力の低減を課題とした発明であり、特に絶縁トランス2次側の回路構成を損失が少ない同期整流回路として、電子機器の待機状態(装置の必要最小限の回路を動作可能とし不要な回路への電源供給をカット)での不要な回路への電源供給をカットする手段として、同期整流用のFETを兼用させる方法が開示されている。また、1つの出力を分岐して、待機時に不要となる回路への電源供給系統と待機時でも電源供給を必要とする系統の2系統が必要であるため、消費電力の削減を進める上でもスイッチング電源の多出力化は重要である。
このため、これら製品に用いるスイッチング電源は、多種類の電圧が出力できること、また、近年地球温暖化対策として、家電製品や事務機器等の電子製品では消費電力の削減が求められており、スイッチング電源においても電力損失が少ないことが要求されている。
このような課題に対して特許文献1は、電子機器の消費電力の低減を課題とした発明であり、特に絶縁トランス2次側の回路構成を損失が少ない同期整流回路として、電子機器の待機状態(装置の必要最小限の回路を動作可能とし不要な回路への電源供給をカット)での不要な回路への電源供給をカットする手段として、同期整流用のFETを兼用させる方法が開示されている。また、1つの出力を分岐して、待機時に不要となる回路への電源供給系統と待機時でも電源供給を必要とする系統の2系統が必要であるため、消費電力の削減を進める上でもスイッチング電源の多出力化は重要である。
ここで、従来の一般的な多出力スイッチングン電源の構成例を図7に示す。図7は、絶縁型フライバック方式のAC/DCコンバータであり、まず、AC入力は、ダイオード・ブリッチ101にて整流され、入力側平滑コンデンサ102でDC電圧になる。このDC電圧を1次側制御回路104の制御タイミングでスイッチング・トランジスタをオンさせ1次巻き線103−1に電流を流し、トランス103にエネルギを与える。このときトランスの2次側の2次巻き線103−3では負の電圧が出力されるが、逆流防止ダイオード106によって、電流は流れないのでエネルギは、コア103−2に蓄積される。次にスイッチング・トランジスタ105をオフすると、1次巻き線103−1で電流を流すことが出来なくなり、1次巻き線103−1のスイッチング・トランジスタ105が接続されている端子の電圧が上昇し、1次巻き線103−1の両端電圧が反転する。これによって、2次巻き線103−3でも電圧が反転し、正の電圧が発生し、逆流防止ダイオード106を経由して、正の電流が出力の出力平滑用コンデンサ107に伝えられる、このときの主出力の電圧は、抵抗108、109によって分圧され、基準電圧111と誤差増幅器110によって基準電圧111との誤差をフォトカプラ114を経由し、1次側制御回路104にフィードバックする。1次側制御回路104は、フィードバックされた信号に基づき、スイッチング・トランジスタ105のオン・オフタイミングを調整して主出力電圧を一定に保つように動作する。副出力では、主出力の電圧をDC/DCコンバータ112、113によって降圧等制御をして、DC/DCコンバータ内のフィードバック制御によって、目標とする一定電圧に保つ。
この場合、主出力及び副出力の電圧は全ての出力でフィードバック制御されるので安定性に優れているが、副出力での電力損失は、主電源のAC/DC変換での電力損失にDC/DCコンバータ112、113での電力損失が加わることになり、副出力での消費電力が大きい場合では、AC/DCスイッチング電源での変換効率を悪くする要因の1つである。
また、別の多出力スイッチングン電源の構成例を図8に示す。同じ構成要素には図7と同じ参照番号を付して説明する。図8も絶縁型フライバック方式のAC/DCコンバータであり、主出力は図7で示した構成と同じである。また、副出力は、絶縁トランス103の2次巻き線を103−3、103−4、103−5のように分割して、それぞれの2次巻き線から得るようになっている。この場合、副出力のAC/DC変換での損失は、図7の構成と比べてDC/DCコンバータが無いので少なくなるが、副出力の電圧は、2次巻き線の巻き数のみで設定されるため、出力それぞれの負荷バランスが変化するとお互いに影響し合い電圧値が変動してしまう。
このような出力電圧値の変動に対して特許文献2では、複数の2次巻き線の制御を同期整流制御として、複数出力各々の出力電圧値を監視して、同期整流スイッチング素子にフィードバックし、出力電圧を一定に保つ方法が開示されている。
また、別の手段として、特許文献3のように、マグ・アンプを複数の2次巻き線のスイッチとして用い出力電圧からマグ・アンプへフィードバック制御することで、出力電圧の安定化を測る技術がある。この従来技術では特に主出力が軽負荷の時に副出力で発生する電力供給不足(クロスレギュレーションエラー)による副出力の電圧変動に関して成されたものである。
このような出力電圧値の変動に対して特許文献2では、複数の2次巻き線の制御を同期整流制御として、複数出力各々の出力電圧値を監視して、同期整流スイッチング素子にフィードバックし、出力電圧を一定に保つ方法が開示されている。
また、別の手段として、特許文献3のように、マグ・アンプを複数の2次巻き線のスイッチとして用い出力電圧からマグ・アンプへフィードバック制御することで、出力電圧の安定化を測る技術がある。この従来技術では特に主出力が軽負荷の時に副出力で発生する電力供給不足(クロスレギュレーションエラー)による副出力の電圧変動に関して成されたものである。
しかし、特許文献2に開示されている従来技術は、各出力の電圧安定性能は得られるが、トランス1次側でのスイッチング制御に対し、トランス2次側のスイッチング制御は、スイッチを閉じるタイミングはトランス1次側のスイッチングタイミングに同期するが、スイッチを開くタイミングは各々の出力電圧によって決まり、トランス1次側の制御回路に対してフィードバックが無いので、トランス1次側スイッチング周波数は2次側出力負荷に拘わらず一定となる。しかしながら、このような制御においては、1次側のスイッチング制御でトランスに加えたエネルギに対して、2次側でのエネルギ消費が少ない状態であり、フライバック方式やフォワード方式のスイッチング制御においては、スイッチング・トランジスタオン時にトランスに残ったエネルギが消費されることになり、プッシュプル方式やハーフブリッチ方式においては、零電流スイッチングや零電圧スイッチングが行えたとしても、トランスにエネルギが蓄積され続け、トランスのコアの磁束が過飽和状態となり、結果電力損失が増えることになる。このような問題に対して、トランスに補助巻き線を設け、トランスの状態信号を一次側スイッチング制御回路に与え、スイッチング周波数をトランスのコアの磁束が過飽和状態とならないように調整する手段等あるが、この手段においても、トランス一次側からの電力供給と二次側の電力消費に差が生じた結果なされる事後処理制御であり、負荷変動が激しい場合、トランスによる電力損失が問題となる。
また、特許文献3に開示されている従来技術が課題としている主出力が軽負荷時に生じる副出力の電圧変動は、トランスの2次巻き線を分割して複数の出力を得るスイッチング電源の共通課題であり、この課題が生じる原因は、1次側のスイッチング制御が、主出力の電圧からのフィードバックで成されるため、主出力の負荷よりも副出力の負荷が大きくなった場合、副出力に供給する電力が不足するためである。本従来技術の回路構成では、主出力から一次側スイッチング制御にフィードバック制御の接続となっており、一般的な同期整流回路の制御方法であれば、主出力の出力電圧に応じて一次側制御回路でのスイッチング周期が設定され、MOSトランジスタで構成された同期整流回路のスイッチングタイミングも一次側制御回路でのスイッチング周期に同期するため、軽負荷になるに従いMOSトランジスタのオン状態の時間幅も絞り込まれる。また、PWM制御回路等によって、一次側制御回路でのスイッチング周期を遅くすることは可能であるが、この場合、副出力の負荷が不明であるので、どこまでスイッチング周期を遅くするかが問題となり、主出力・副出力共に軽負荷の状態で、スイッチング周期が遅いと、先に述べたようにトランスにエネルギが残ることになり、一次側スイッチング・トランジスタやトランスコアの過飽和などで電力損失が増えることになる。結局、1次側スイッチング制御でトランスに加える電力=2次側で消費する電力+電力損失(1次側でのスイッチング損失・トランスでの損失・2次側回路での損失等含む)の関係の上で成立っているので1次側スイッチング制御でトランスに余分な電力を加えると電力損失が増えるし、トランスに加える電力が足らない場合は2次側出力での電力不足になる。
本発明は、かかる課題に鑑みてなされたものであり、トランスの2次巻き線を分割して複数の出力を得るスイッチング電源の各出力電圧を軽負荷から重負荷まで安定して生成でき、且つ、電力損失が少ない電源装置を提供することを目的とする。
本発明はかかる課題を解決するために、請求項1は、一次巻き線と複数の二次巻き線及び二次補助巻き線を有するトランスと、前記一次巻き線に印加する直流電圧をスイッチングする一次側スイッチング手段と、前記一次側スイッチング手段を一定周期でオン、オフ制御する一次側制御手段と、前記各二次巻き線の誘起電圧をそれぞれスイッチングする二次側スイッチング手段と、該二次側スイッチング手段に接続されて平滑化した直流出力電圧を負荷に印加する整流平滑手段と、前記負荷に印加された直流出力電圧を監視する出力電圧監視手段と、前記補助巻き線及び前記出力電圧監視手段の信号レベルに基づいて前記各二次側スイッチング手段を順次オン、オフ制御する信号を生成するスイッチング信号生成手段と、前記スイッチング信号生成手段により最後にオン、オフ制御される二次側スイッチング手段を有する最終出力段の直流出力電圧を監視し、該監視結果を前記一次側制御手段にフィードバックするフィードバック手段と、を備えたことを特徴とする。
請求項2は、一次巻き線と複数の二次巻き線及び二次補助巻き線を有するトランスと、前記一次巻き線に印加する直流電圧をスイッチングする一次側スイッチング手段と、前記一次側スイッチング手段を一定周期でオン、オフ制御する一次側制御手段と、前記各二次巻き線の誘起電圧をそれぞれスイッチングする二次側スイッチング手段と、該二次側スイッチング手段に接続されて平滑化した直流出力電圧を負荷に印加する整流平滑手段と、前記負荷に印加された直流出力電圧を監視する出力電圧監視手段と、前記補助巻き線及び前記出力電圧監視手段の信号レベルに基づいて前記各二次側スイッチング手段をオン、オフ制御する信号を生成するスイッチング信号生成手段と、前記スイッチング信号生成手段によりスイッチングされた直流出力電圧を時分割に出力して前記一次側制御手段にフィードバックするフィードバック手段と、を備えたことを特徴とする。
請求項3は、前記一次側制御手段は、前記フィードバック手段により前記直流出力電圧が基準値を超過したことを検出すると、前記一次側スイッチング手段のオン周期を制御することを特徴とする。
請求項4は、前記整流平滑手段を構成する逆流防止素子としてMOS/FETを用いたことを特徴とする。
請求項5は、前記スイッチング信号生成手段を半導体集積回路により構成したことを特徴とする。
請求項6は、前記半導体集積回路を電池により駆動したことを特徴とする。
請求項7は、前記半導体集積回路に前記出力電圧監視手段を含むように構成したことを特徴とする。
請求項4は、前記整流平滑手段を構成する逆流防止素子としてMOS/FETを用いたことを特徴とする。
請求項5は、前記スイッチング信号生成手段を半導体集積回路により構成したことを特徴とする。
請求項6は、前記半導体集積回路を電池により駆動したことを特徴とする。
請求項7は、前記半導体集積回路に前記出力電圧監視手段を含むように構成したことを特徴とする。
本発明によれば、全ての出力を従属関係として、下位から順番に出力に必要な電力を供給していき、最上位の出力で1次側スイッチング制御回路にフィードバックしているので、最上位の出力が軽負荷でも全ての出力で電力供給不足なく安定して出力できる。
また、全ての2次側出力回路に同時に電力を供給し、最も電力供給に時間が掛かる出力を1次側スイッチング制御回路へフィードバックしているので、出力に対する電力供給時間が確保でき、安定して出力できる。
また、消費電力の大きなダイオードや回路を増やすことなく低消費電力のMOS・FETに置き換えられるので、低コスト、低損失が実現できる。
また、制御回路を集積化することで、実装面積の削減、電源の小型化ができる。
また、集積化した制御回路の電源を電池とすることで、電源投入時から安定した出力電圧が得られる。
また、半導体集積回路に出力監視機能を付加することで、製品価値を高めることができる。
また、全ての2次側出力回路に同時に電力を供給し、最も電力供給に時間が掛かる出力を1次側スイッチング制御回路へフィードバックしているので、出力に対する電力供給時間が確保でき、安定して出力できる。
また、消費電力の大きなダイオードや回路を増やすことなく低消費電力のMOS・FETに置き換えられるので、低コスト、低損失が実現できる。
また、制御回路を集積化することで、実装面積の削減、電源の小型化ができる。
また、集積化した制御回路の電源を電池とすることで、電源投入時から安定した出力電圧が得られる。
また、半導体集積回路に出力監視機能を付加することで、製品価値を高めることができる。
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図1は本発明の第1の実施形態に係るスイッチング電源の回路例を示す図である。このスイッチング電源200は、一次巻き線3−1と複数の二次巻き線3−2、3−3、3−4及び二次補助巻き線3−5を有するトランス3と、一次巻き線3−1に印加する直流電圧をスイッチングするスイッチング・トランジスタ(一次側スイッチング手段)5と、スイッチング・トランジスタ5を一定周期でオン、オフ制御する一次側制御回路(一次側制御手段)4と、各二次巻き線3−2、3−3、3−4の誘起電圧をそれぞれスイッチングするスイッチ素子(二次側スイッチング手段)10、11、12と、スイッチ素子10、11、12に接続されて平滑化した直流出力電圧を負荷に印加する出力平滑コンデンサ(整流平滑手段)20、21、22と、負荷に印加された直流出力電圧を監視する出力状態監視回路(出力電圧監視手段)70と、補助巻き線3−5及び出力状態監視回路70の信号レベルに基づいて各スイッチ素子10、11、12を順次オン、オフ制御する信号を生成するスイッチ制御回路(スイッチング信号生成手段)71と、スイッチ制御回路71により最後にオン、オフ制御されるスイッチ素子10を有する最上段出力(最終出力段)の直流出力電圧を監視し、監視結果を一次側制御回路4にフィードバックするフォトカプラ(フィードバック手段)45と、を備えて構成されている。
図1は本発明の第1の実施形態に係るスイッチング電源の回路例を示す図である。このスイッチング電源200は、一次巻き線3−1と複数の二次巻き線3−2、3−3、3−4及び二次補助巻き線3−5を有するトランス3と、一次巻き線3−1に印加する直流電圧をスイッチングするスイッチング・トランジスタ(一次側スイッチング手段)5と、スイッチング・トランジスタ5を一定周期でオン、オフ制御する一次側制御回路(一次側制御手段)4と、各二次巻き線3−2、3−3、3−4の誘起電圧をそれぞれスイッチングするスイッチ素子(二次側スイッチング手段)10、11、12と、スイッチ素子10、11、12に接続されて平滑化した直流出力電圧を負荷に印加する出力平滑コンデンサ(整流平滑手段)20、21、22と、負荷に印加された直流出力電圧を監視する出力状態監視回路(出力電圧監視手段)70と、補助巻き線3−5及び出力状態監視回路70の信号レベルに基づいて各スイッチ素子10、11、12を順次オン、オフ制御する信号を生成するスイッチ制御回路(スイッチング信号生成手段)71と、スイッチ制御回路71により最後にオン、オフ制御されるスイッチ素子10を有する最上段出力(最終出力段)の直流出力電圧を監視し、監視結果を一次側制御回路4にフィードバックするフォトカプラ(フィードバック手段)45と、を備えて構成されている。
即ち、スイッチング電源200は、1次巻き線3−1と複数の2次巻き線3−2、3−3、3−4と補助巻き線3−5とを有するトランス3と、1次巻き線3−1に印加する電圧をスイッチングする1次側スイッチング・トランジスタ5と2次側出力からのフィードバック信号に基づいて1次側スイッチング・トランジスタ10、11、12のオン・オフ制御を行うスイッチ制御回路71を有し、複数の出力回路は従属関係にあり、各出力回路は、個々に電流ループを構成し、2次巻き線と電流ループを開閉するスイッチ素子と逆電流をカットするダイオードと出力電圧を直流安定化する平滑回路からなり、更に出力電圧値を基準電圧と比較して、出力電圧の状態に応じた信号を出力する出力状態監視回路70a〜70cとスイッチ素子の開閉タイミングを制御するスイッチ制御回路71が付加される。また、補助巻き線3−5は、逆流防止ダイオード9が接続され、最下位のスイッチ制御回路と最上位のスイッチ制御回路に接続される。
また、最上位の出力状態監視回路70aからの出力は、1次側制御回路4に接続され、1次側スイッチング・トランジスタ5の制御に用いられる。尚、最上位の出力状態監視回路70aは、誤差増幅器であり、他の出力状態監視回路70b、70cは、コンパレータなどで構成される。
また、最上位の出力状態監視回路70aからの出力は、1次側制御回路4に接続され、1次側スイッチング・トランジスタ5の制御に用いられる。尚、最上位の出力状態監視回路70aは、誤差増幅器であり、他の出力状態監視回路70b、70cは、コンパレータなどで構成される。
図2はスイッチ制御回路による動作タイミングを示す図である。本動作タイミングは、図1で説明したフライバック方式を対象にしたものであり、最上位・中位・最下位の3出力の条件としている。まず1次側スイッチング制御信号がハイになり、1次側スイッチング・トランジスタ5がオンして、1次巻き線3−1に電流が流れる。このときの1次側スイッチング制御のオン時間は、2次巻き線最上位の出力電圧監視回路70aからのフィードバックによって決定される。次に1次側スイッチング・トランジスタ5がオフすると1次巻き線3−1の電圧が反転し、同時に複数の2次巻き線3−2、3−3、3−4と補助巻き線3−5に正の誘起電圧が出力される。この立ち上がりを受けて最下位のスイッチ素子12がオンし、平滑回路のコンデンサ22への電流チャージが開始される。平滑回路のコンデンサ22への電流チャージによって出力電圧が上昇すると、出力電圧監視回路70cにて、電圧値が任意に設定された電圧値以上となった事を検出し、スイッチ制御回路71ではスイッチ素子12をオフすると共に中位のスイッチ制御回路71へ信号を送出する。この信号を受け、中位の制御回路71は、自己のスイッチ素子11をオンし、平滑回路のコンデンサ21への電流チャージが開始される。平滑回路のコンデンサ21への電流チャージによって出力電圧が上昇すると、出力電圧監視回路70bにて、電圧値が任意に設定された電圧値以上となった事を検出し、スイッチ制御回路71によって自己のスイッチ素子11をオフすると共に最上位のスイッチ制御回路71へ信号をする。最上位のスイッチ制御回路71は、自己のスイッチ素子10をオンし、平滑回路のコンデンサ20への電流チャージが開始され、最上位の出力電圧は、出力電圧監視回路70aにて常に任意に設定された電圧値と比較され、比較結果は1次側制御回路4にフィードバックされている。
また、最上位のスイッチ素子10のオフタイミングは、トランス3に蓄えられたエネルギが無くなり、最上位の2次巻き線3−2からの電流供給が停止した結果、補助巻き線3−5の電圧がロウになる事でなされる。また、上述したようなフライバック制御の場合、1次巻き線でも同時に電位差が低下することを1次側制御回路で検出し、1次側スイッチング・トランジスタのオン動作につながる。
本スイッチング制御は以上の動作を繰り返すことによって成され、上記説明した動作から解るように、最上位以外の出力電圧は、1回のスイッチング周期内で、出力電圧を維持するのに必要な電力が平滑回路のコンデンサに供給されるので、負荷バランスに関係なく電圧は安定し、最上位の出力電圧も1次側制御回路4によって制御されるので、2次側単一出力のフライバック制御と何ら変わらなく安定した出力が得られる。
本スイッチング制御は以上の動作を繰り返すことによって成され、上記説明した動作から解るように、最上位以外の出力電圧は、1回のスイッチング周期内で、出力電圧を維持するのに必要な電力が平滑回路のコンデンサに供給されるので、負荷バランスに関係なく電圧は安定し、最上位の出力電圧も1次側制御回路4によって制御されるので、2次側単一出力のフライバック制御と何ら変わらなく安定した出力が得られる。
また、本発明においては、1次側でトランス3に加えた電力が2次側で全て消費されるので、課題で述べたトランスへの電力の蓄積は生じない。また、本スイッチング制御では、タイミング図からわかるように、2次側のスイッチ素子のオン時間がオフ時間に対して短くなり、出力電圧に生じるスイッチングノイズが大きくなる事が懸念されるが、平滑回路のコンデンサを大きくする、2次巻き線からの誘起電圧値を若干高く設定する、または、出力にフィルタ回路をさらに挿入する等で対応できる。
以上、構成回路が最も単純だと考えられるフライバック方式で説明を行ったが、本発明の考え方は、多出力トランスを使用したスイッチング電源であれば応用できるものである。
以上、構成回路が最も単純だと考えられるフライバック方式で説明を行ったが、本発明の考え方は、多出力トランスを使用したスイッチング電源であれば応用できるものである。
図3は本発明の第2の実施形態に係るスイッチング電源の回路例を示す図である。このスイッチング電源210は、一次巻き線3−1と複数の二次巻き線3−2、3−3、3−4及び二次補助巻き線3−5を有するトランス3と、一次巻き線3−1に印加する直流電圧をスイッチングするスイッチング・トランジスタ(一次側スイッチング手段)5と、スイッチング・トランジスタ5を一定周期でオン、オフ制御する一次側制御回路(一次側制御手段)4と、各二次巻き線3−2、3−3、3−4の誘起電圧をそれぞれスイッチングするスイッチ素子(二次側スイッチング手段)10、11、12と、スイッチ素子10、11、12に接続されて平滑化した直流出力電圧を負荷に印加する出力平滑コンデンサ(整流平滑手段)20、21、22と、負荷に印加された直流出力電圧を監視する出力状態監視回路(出力電圧監視手段)70と、補助巻き線3−5及び出力状態監視回路70の信号レベルに基づいて各スイッチ素子10、11、12を順次オン、オフ制御する信号を生成するスイッチ制御回路(スイッチング信号生成手段)71と、スイッチング制御回路74によりスイッチングされた直流出力電圧を時分割に出力して一次側制御回路4にフィードバックするフォトカプラ(フィードバック手段)67と、を備えて構成されている。
即ち、1次巻き線3−1と複数の2次巻き線3−2、3−3、3−4と補助巻き線3−5とを有するトランス3と、1次巻き線3−1に印加する電圧をスイッチングする1次側スイッチング・トランジスタ5と2次側出力からのフィードバック信号に基づいて1次側スイッチング・トランジスタ5のオン・オフ制御を行う一次側制御回路4を有し、複数の出力回路は等価関係にあり、各出力回路は、個々に電流ループを構成し、2次巻き線と電流ループをオン・オフするスイッチ素子と逆電流をカットするダイオードと出力電圧を直流安定化する平滑回路からなり、更に出力電圧値を基準電圧と比較して、出力電圧の状態に応じた信号を出力する出力状態監視回路72a、72b、72cとスイッチ素子のオン・オフタイミングを制御するスイッチ制御回路74が付加される。また、補助巻き線3−5は、逆流防止ダイオード9が接続され、全てのスイッチ制御回路に接続さる。
また、全ての出力は、アナログマルチプレクサ61に接続され、スイッチ制御回路74からの信号により、1つの出力が選択され、誤差増幅回路63を経由し、1次側制御回路4にフィードバックされる。
また、全ての出力は、アナログマルチプレクサ61に接続され、スイッチ制御回路74からの信号により、1つの出力が選択され、誤差増幅回路63を経由し、1次側制御回路4にフィードバックされる。
図4はスイッチ制御回路による動作タイミングを示す図である。本動作タイミングは、図3で説明したフライバック方式を対象にしたものであり、出力1・出力2・出力3の3出力の条件としている。まず1次側スイッチング制御信号がハイになり、1次側スイッチング・トランジスタ5がオンして、1次巻き線3−1に電流が流れる。このときの1次側スイッチング制御のオン時間は、スイッチ制御回路74で選択された1つの出力からのフィードバックによって決定される。次に1次側スイッチング・トランジスタ5がオフすると1次巻き線3−1の電圧が反転し、同時に複数の2次巻き線3−2、3−3、3−4と補助巻き線3−5に正の誘起電圧が出力される。この立ち上がりを受けて2次側電流ループの全てのスイッチ素子10、11、12がオンし、平滑回路のコンデンサ20、21、22への電流チャージが開始される。平滑回路のコンデンサ20、21、22への電流チャージによって出力電圧が上昇していき、最初に出力1の出力電圧値が任意に設定された電圧値以上となり、出力電圧監視回路72aからスイッチ制御回路74に信号が出力され、スイッチ制御回路74がスイッチ素子10をオフして、出力1の電流がカットされる。次に出力2の出力電圧値が任意に設定された電圧値以上となり、出力電圧監視回路72bからスイッチ制御回路74に信号が出力され、スイッチ制御回路74がスイッチ素子11をオフして、出力2の電流がカットされる。最後に出力3の出力電圧値が任意に設定された電圧値以上となり、出力電圧監視回路72cからスイッチ制御回路74に信号が出力されるが、出力1と出力2のスイッチが既にオフしている条件で、オフされることは無く、また、この条件で、出力3の電圧がアナログマルチプレクサ61により選択され、誤差増幅器63を介して1次側制御回路4にフィードバックされる。また、出力3のスイッチ素子12のオフタイミングは、トランス3に蓄えられたエネルギが無くなり、出力3の2次巻き線3−4からの電流供給が停止した結果、補助巻き線3−5の電圧がロウになる事でなされる。
本実施形態においては、図1の場合とは異なり、タイミング図からわかるように、2次側のスイッチ素子のオン時間が長く取れ、平滑コンデンサの容量やフィルタ回路を軽減できる。また、本実施形態は第1の実施形態と組み合わせて用いても良く、例えば、主出力回路とその他を従属する出力回路という関係にして、その他従属する出力回路は、図3のごとく動作させ、従属する全ての出力回路でスイッチ素子がオフした条件で主出力回路のスイッチ素子をオンさせ、主出力回路の動作は、図1に示した動作と同じにする等でき、1次側制御回路4へのフィードバックを固定できるので、回路の簡素化が図れる。
図5は、上記各出力回路の電流ループに接続される逆流防止ダイオードをMOSFET206で置き換え図である。図1、図3の場合、スイッチ素子がオンしている時間で、スイッチング1週期間で消費される電力を平滑回路のコンデンサにチャージする必要があり、逆流防止ダイオードにもスイッチ素子がオンしている時間、大電流が流れることになる。ダイオードの電力損失はダイオードの順方向電圧×電流で求められ、特に出力電圧値が小さい出力では電力損失が大きく問題になる。(例えば3V出力に順方向電圧0.6Vのダイオードが接続されているとダイオードでの消費電力は、全体の20%程度になる。)このような課題に対して、周知の技術である同期整流方式がある。同期整流方式は、スイッチング電源2次側での整流ダイオードをMOS・FET206に置き換え、MOS・FET206のオン・オフタイミングは2次巻き線203−2からの電流の向きに応じて行われる。MOS・FET206は、オン抵抗が非常に小さく電流値が極端に大きくない場合、ダイオードでの消費電力より小さい。本実施形態においては、MOS・FET206のオン・オフタイミングを図1、図3で述べたスイッチ素子のオン・オフタイミングとすることで、回路を増やすこと無く同等の効果が得られるものである。
また、図6は、図1または図3による2次側での制御を半導体集積回路323で置き換えた図である。近年、半導体集積回路は、高集積・高速化・低コスト化・低消費電力化が進み、また、図1または図2程度のロジックであれば、安価な汎用マイコンや小規模のFPGAなどで実現可能であり、実装面積の削減ができる。
また、2次側制御回路の電源として電池を用いるものである。本実施形態では、AC断の状態でも2次側制御回路に電源を供給するものである。本実施形態の2次側制御回路においては、AC電源投入による1次側制御回路のスイッチ動作の開始を受けて、すぐに2次側制御回路が動作することが可能であり、AC電源投入時から安定した出力が得られる。
また、2次側制御回路の電源として電池を用いるものである。本実施形態では、AC断の状態でも2次側制御回路に電源を供給するものである。本実施形態の2次側制御回路においては、AC電源投入による1次側制御回路のスイッチ動作の開始を受けて、すぐに2次側制御回路が動作することが可能であり、AC電源投入時から安定した出力が得られる。
また、2次側制御回路を半導体集積回路とすることと2次側制御回路の電源を2次電池とすることで容易に実現できる。本発明では、複数の個々の出力に対してスイッチ素子のオン時間を制御することにより、負荷が必要とする電力を供給するものであるから、スイッチ素子のオン時間とその周期から負荷の消費電力を計測することが出来、半導体集積回路に演算回路や記憶装置などをもたせれば、その消費電力の変化から負荷の状態をセンシングすることも可能であり、より重要な部位などへは出力回路を増やして、(この場合電圧値が等しい出力の2次巻き線は共有でき、スイッチ素子を含む制御回路を直列に複数配置して、分散型電源の構成にもできる。)専用出力として電力供給すれば、その部位だけの状態がセンシングでき、また、2次側制御回路が電池駆動であれば、電源投入頻度や使用時間等の情報を補助巻き線の誘起電圧から検出することが出来、記憶装置に蓄積するなどして家電製品や事務機器等のロードサーベイデータとして、保守サービスなどに利用も出来る。また、従来例で紹介した(特許文献1)特願2001−292573「電子機器」のような特定出力の遮断等の制御も容易にできる。
次に上記で説明した、図1及び図3の回路動作について、詳細に説明する。まず図1のスイッチング電源200は、フライバック方式で、3種の電圧を出力するものである。AC電源からの入力は、ダイオード・ブリッチ1によって整流し、入力平滑用コンデンサ2で平滑化して、1次巻き線3−1に加えられる。1次巻き線3−1のもう1端はスイッチング・トランジスタ5を介してGNDに接続される。1次側制御回路4からの信号によりスイッチング・トランジスタ5がオンすると、1次巻き線3−1に電流が流れ、トランス3のコア3−6にエネルギが蓄えられる。次にスイッチング・トランジスタ5がオフすると、1次巻き線3−1のスイッチング・トランジスタ5側の電圧が上昇し、極性が反転し、2次巻き線3−2、3−3、3−4と補助巻き線3−5の極性も反転して、正の電圧が出力される。
このとき補助巻き線3−5からの正の電圧がANDゲート(以下、単にANDと呼ぶ)23、24、25に入力され、AND25では、最下段出力電圧を分圧抵抗38、39で分圧した電圧が基準電源34の電圧値以下になっている条件でコンパレータ31の出力はロウであり、インバータ29によってAND25の入力がハイとなり、出力もハイになる
(最下段出力電圧を分圧抵抗38、39で分圧した電圧が基準電源34の電圧値以下になっていない場合、最下段のスイッチ素子12はオフのままで、中段のスイッチ素子11がオンする。この条件では、最下段に電力を供給する必要が無いので、動作として問題はない。)。
これによって、最下段のnチャンネルMOS・FET15がオンし、スイッチ素子12がオンする事で2次巻き線3−4から正の電流が逆流防止ダイオード8を経由して出力平滑コンデンサ22へチャージされる。
(最下段出力電圧を分圧抵抗38、39で分圧した電圧が基準電源34の電圧値以下になっていない場合、最下段のスイッチ素子12はオフのままで、中段のスイッチ素子11がオンする。この条件では、最下段に電力を供給する必要が無いので、動作として問題はない。)。
これによって、最下段のnチャンネルMOS・FET15がオンし、スイッチ素子12がオンする事で2次巻き線3−4から正の電流が逆流防止ダイオード8を経由して出力平滑コンデンサ22へチャージされる。
また、インバータ出力27はロウになり、AND23.24の出力はロウとなるので、最上段と中段のスイッチ素子10、11はオフしている。次に出力平滑コンデンサ22へのチャージが進むと出力電圧が上昇し、最下段の分圧抵抗38、39で分圧した電圧が基準電源34の電圧値以上になるとコンパレータ31の出力がハイになり、インバータ29によってAND25の入力がロウとなり、出力もロウになる。
これによって、スイッチ素子12がオフし出力平滑コンデンサ22へのチャージが停止する。また、インバータ出力27はハイになり、AND24の入力は、中段の出力電圧を分圧抵抗36、37で分圧した電圧が基準電源33の電圧値以下になっているとコンパレータ30の出力はロウであり、インバータ28によってAND24の入力がハイであるので、出力もハイになる。これによって、中段のnチャンネルMOS・FET14がオンし、スイッチ素子11がオンする事で2次巻き線3−3から正の電流が逆流防止ダイオード7を経由して出力平滑コンデンサ21へチャージされる。また、INV出力26はロウになり、AND23の出力はロウとなるので、最上段のスイッチ素子10はオフしている。
これによって、スイッチ素子12がオフし出力平滑コンデンサ22へのチャージが停止する。また、インバータ出力27はハイになり、AND24の入力は、中段の出力電圧を分圧抵抗36、37で分圧した電圧が基準電源33の電圧値以下になっているとコンパレータ30の出力はロウであり、インバータ28によってAND24の入力がハイであるので、出力もハイになる。これによって、中段のnチャンネルMOS・FET14がオンし、スイッチ素子11がオンする事で2次巻き線3−3から正の電流が逆流防止ダイオード7を経由して出力平滑コンデンサ21へチャージされる。また、INV出力26はロウになり、AND23の出力はロウとなるので、最上段のスイッチ素子10はオフしている。
次に出力平滑コンデンサ21へのチャージが進むと出力電圧が上昇し、中段の分圧抵抗36、37で分圧した電圧が基準電源33の電圧値以上になるとコンパレータ30の出力がハイになり、インバータ28によってAND24の入力がロウとなり、出力もロウになる。
これによって、スイッチ素子11がオフし出力平滑コンデンサ21へのチャージが停止する。また、インバータ出力26はハイになり、AND23の入力は、全てハイになるので、出力がハイになり、最上段のnチャンネルMOS・FET23がオンし、スイッチ素子10がオンする事で2次巻き線3−2から正の電流が逆流防止ダイオード6を経由して出力平滑コンデンサ20へチャージされる。
最上段においては、コア3−6のエネルギが減少し、2次巻き線3−2からの電流供給が停止して、2次巻き線3−2、3−3、3−4、補助巻き線3−5の電圧が低下して、補助巻き線3−5の電圧がロウになる事でAND23の出力がロウになり、nチャンネルMOS・FET13がオフし、スイッチ素子11がオフとなる。
また、最上段の出力電圧は常に分圧抵抗40、41で分圧され基準電源35と比較され、コンパレータ32、抵抗43、42、基準電源35で構成される誤差増幅器から制限抵抗44とフォトカプラ45によって1次側制御回路4に信号が伝達され、1次側制御回路4では、最上段の電圧を一定に保つように制御される。
これによって、スイッチ素子11がオフし出力平滑コンデンサ21へのチャージが停止する。また、インバータ出力26はハイになり、AND23の入力は、全てハイになるので、出力がハイになり、最上段のnチャンネルMOS・FET23がオンし、スイッチ素子10がオンする事で2次巻き線3−2から正の電流が逆流防止ダイオード6を経由して出力平滑コンデンサ20へチャージされる。
最上段においては、コア3−6のエネルギが減少し、2次巻き線3−2からの電流供給が停止して、2次巻き線3−2、3−3、3−4、補助巻き線3−5の電圧が低下して、補助巻き線3−5の電圧がロウになる事でAND23の出力がロウになり、nチャンネルMOS・FET13がオフし、スイッチ素子11がオフとなる。
また、最上段の出力電圧は常に分圧抵抗40、41で分圧され基準電源35と比較され、コンパレータ32、抵抗43、42、基準電源35で構成される誤差増幅器から制限抵抗44とフォトカプラ45によって1次側制御回路4に信号が伝達され、1次側制御回路4では、最上段の電圧を一定に保つように制御される。
図3のスイッチング電源210は、フライバック方式で、3種の電圧を出力するものである。AD電源からの入力は、ダイオード・ブリッチ1にて整流し、入力平滑用コンデンサ2で平滑化し、1次巻き線3−1に加えられる。1次巻き線3−1のもう1端はスイッチング・トランジスタ5を介してGNDに接続される。1次側制御回路4からの信号によりスイッチング・トランジスタ5がオン動作すると、1次巻き線3−1に電流が流れ、トランス3のコア3−6にエネルギが蓄えられる。次にスイッチング・トランジスタ5がオフすると、1次巻き線3−1のスイッチング・トランジスタ5側の電圧が上昇し、極性が反転し、2次巻き線3−2、3−3、3−4、補助巻き線3−5の両端電圧も反転して、正の電圧が出力される。
このとき、補助巻き線3−5からの信号は電流制限抵抗19を介して、INV26でロウとなりDフリップフロップ42、43、44のリセットを解除し、また、OR30、31、32を介して、Dフリップフロップ23、24、25もリセットが解除される。また、OR30、31、32のもう一端の入力は、Dフリップフロップ42、43、44のリセット解除後、コンパレータ45、46、47からのトリガー信号が発生しないかぎり、ロウが保持されている。また、INV26からの信号は(27、28、29)遅延回路を経由して、Dフリップフロップ23、24、25にラッチ信号を与える。これによって、Dフリップフロップ23、24、25の出力Qがハイになり、nチャンネルMOS・FET13、14、15がオンし、スイッチ素子10、11、12がオンする事で全ての2次巻き線から正の電流が逆流防止ダイオード6、7、8を経由して出力平滑コンデンサ20、21、22へチャージされる。
このとき、補助巻き線3−5からの信号は電流制限抵抗19を介して、INV26でロウとなりDフリップフロップ42、43、44のリセットを解除し、また、OR30、31、32を介して、Dフリップフロップ23、24、25もリセットが解除される。また、OR30、31、32のもう一端の入力は、Dフリップフロップ42、43、44のリセット解除後、コンパレータ45、46、47からのトリガー信号が発生しないかぎり、ロウが保持されている。また、INV26からの信号は(27、28、29)遅延回路を経由して、Dフリップフロップ23、24、25にラッチ信号を与える。これによって、Dフリップフロップ23、24、25の出力Qがハイになり、nチャンネルMOS・FET13、14、15がオンし、スイッチ素子10、11、12がオンする事で全ての2次巻き線から正の電流が逆流防止ダイオード6、7、8を経由して出力平滑コンデンサ20、21、22へチャージされる。
次に出力平滑コンデンサ20、21、22へのチャージが進むと、各出力電圧が上昇し、分圧抵抗51、52または、53、54または55、56で分圧した電圧が基準電源48または49または50の電圧値以上になると、コンパレータ45または46または47の出力がハイになる。ここで、出力1・出力2・出力3の順番で、コンパレータの出力がハイになると仮定すると、コンパレータ45の出力がハイになる事で、Dフリップフロップ42がラッチされ、Qの出力がハイになる。Qの出力は、AND33とNAND37とNAND38の入力に接続される。
ここで、NAND36の入力は、出力2・3のDフリップフロップ43、44の出力Qと接続されているから、ロウであり、NAND36の出力はハイとなるので、AND33の出力もハイになり、OR30を介して、Dフリップフロップ23をリセットする。これにより、Dフリップフロップ23の出力Qはロウになり、nチャンネルMOS・FET13がオフし、スイッチ素子10がオフする。
ここで、NAND36の入力は、出力2・3のDフリップフロップ43、44の出力Qと接続されているから、ロウであり、NAND36の出力はハイとなるので、AND33の出力もハイになり、OR30を介して、Dフリップフロップ23をリセットする。これにより、Dフリップフロップ23の出力Qはロウになり、nチャンネルMOS・FET13がオフし、スイッチ素子10がオフする。
次にコンパレータ46の出力がハイになる事で、Dフリップフロップ43がラッチされ、Qの出力がハイになる。Qの出力は、AND34とNAND36とNAND38の入力に接続される。ここで、NAND37の入力は、出力1、3のDフリップフロップ42、44の出力Qと接続されており、Dフリップフロップ44の出力Qがロウであるから、NAND37の出力は、ハイであり。AND34の出力がハイになり、OR31を介して、Dフリップフロップ24をリセットする。これにより、Dフリップ24の出力Qはロウになり、nチャンネルMOS・FET14がオフし、スイッチ素子11がオフする。
次にコンパレータ47の出力がハイになる事で、Dフリップフロップ44がラッチされ、Qの出力がハイになる。Qの出力は、AND35とNAND36とNAND37の入力に接続される。ここで、NAND37の入力は、出力1・2のDフリップフロップ42、43の出力Qと接続されており、Dフリップフロップ42、43の出力Qが共にハイであるから、NAND38の出力は、ロウであり。AND35の出力はロウのままで、Dフリップフロップ25はリセットせれず、Dフリップ25の出力Qはハイのままで、スイッチ素子12もオン状態を維持する。
次にコンパレータ47の出力がハイになる事で、Dフリップフロップ44がラッチされ、Qの出力がハイになる。Qの出力は、AND35とNAND36とNAND37の入力に接続される。ここで、NAND37の入力は、出力1・2のDフリップフロップ42、43の出力Qと接続されており、Dフリップフロップ42、43の出力Qが共にハイであるから、NAND38の出力は、ロウであり。AND35の出力はロウのままで、Dフリップフロップ25はリセットせれず、Dフリップ25の出力Qはハイのままで、スイッチ素子12もオン状態を維持する。
また、NAND36、37、38からの出力は、INV39、40、41を介して、OR57に入力される。INV39、40、41のどれか1つの出力がハイになる条件は、コンパレータ45、46、47のうち2つのコンパレータの出力がハイになる事であり、上記NAND38の出力がロウになったタイミングで、OR57からハイが出力され、Dフリップフロップ58、59、60にラッチ信号を与える。また、このときDフリップフロップ58、59、60のD入力は、Dフリップフロップ42、43、44の出力Qと接続されているので、Dフリップフロップ58、59、60のうちハイになっていないDフリップフロップ44の出力Qと接続されているDフリップフロップ60の出力Qバーではハイが出力され、アナログマルチプレックサ61によって、出力3の電圧を出力分圧抵抗55、56で分圧した電圧が選択出力され(62、63、64、65)誤差アンプによって、誤差増幅され、フォトカプラ67を経由して、1次側制御回路4にフィードバックされる。
また、出力3のスイッチ素子12がオフするタイミングは、コア3−6のエネルギが減少し、2次巻き線3−5からの電流供給が停止して、補助巻き線3−5の電圧が低下する事でINV26の出力がハイになり、フリップフロップ25がリセットされることで成される。
また、出力3のスイッチ素子12がオフするタイミングは、コア3−6のエネルギが減少し、2次巻き線3−5からの電流供給が停止して、補助巻き線3−5の電圧が低下する事でINV26の出力がハイになり、フリップフロップ25がリセットされることで成される。
第2の実施形態では、以上説明した動作が繰り返し行われ、コンパレータ45、46、47の出力がハイになる順番から最終的に残った1つの出力で、1次側制御回路4にフィードバックし、1次側制御回路4では、この出力に対してスイッチング・トランジスタ5のON時間を調整し、電圧を安定させる。
図5に示す回路例では、逆流防止ダイオードを逆流防止スイッチ素子(nチャンネルMOS・FET)206と置換わっている。図中制御回路211は、図1及び図3の2次側制御部であり、図2、図4のタイミングで動作するものである。また、逆流防止スイッチ素子(nチャンネルMOS・FET)206はスイッチ素子207と同じタイミングで動作し、オフタイミングは、制御回路211により決定されるものであり、2次巻き線203−2の誘起電圧に同期するものではなく、同期整流に用いられるスイッチ素子とは制御が異なる。
図6に示す回路は、図2、図4で述べたタイミングを汎用マイコン323で実現するものである。
図5に示す回路例では、逆流防止ダイオードを逆流防止スイッチ素子(nチャンネルMOS・FET)206と置換わっている。図中制御回路211は、図1及び図3の2次側制御部であり、図2、図4のタイミングで動作するものである。また、逆流防止スイッチ素子(nチャンネルMOS・FET)206はスイッチ素子207と同じタイミングで動作し、オフタイミングは、制御回路211により決定されるものであり、2次巻き線203−2の誘起電圧に同期するものではなく、同期整流に用いられるスイッチ素子とは制御が異なる。
図6に示す回路は、図2、図4で述べたタイミングを汎用マイコン323で実現するものである。
1 ダイオード・ブリッチ、2 入力平滑コンデンサ、3 トランス、3−1 1次巻き線、3−6 コア、3−2、3−3、3−4 2次巻き線、4 1次側制御回路、5 スイッチング・トランジスタ(nチャンネルMOS・FET)、6、7、8 逆流防止ダイオード、9 入力保護ダイオード、10、11、12 スイッチ素子(pチャンネルMOS・FET)、13、14、15 nチャンネルMOS・FET(反転制御用)、16、17、18 プルアップ抵抗、19 電流制限抵抗、20、21、22 出力平滑コンデンサ、23、24、25 AND(論理素子)、26、27、28、29 INV(論理素子)、30、31 コンパレータ、33、34、35 基準電圧、36、37、38、39、40、41 出力分圧抵抗、32 誤差増幅器、44 制限抵抗、45 フォトカプラ、200 スイッチング電源
Claims (7)
- 一次巻き線、複数の二次巻き線及び二次補助巻き線を有するトランスと、
前記一次巻き線に印加する直流電圧をスイッチングする一次側スイッチング手段と、
前記一次側スイッチング手段を一定周期でオン、オフ制御する一次側制御手段と、
前記各二次巻き線の誘起電圧をそれぞれスイッチングする二次側スイッチング手段と、
該二次側スイッチング手段に接続されて平滑化した直流出力電圧を負荷に印加する整流平滑手段と、
前記負荷に印加された直流出力電圧を監視する出力電圧監視手段と、
前記補助巻き線及び前記出力電圧監視手段の信号レベルに基づいて前記各二次側スイッチング手段を順次オン、オフ制御する信号を生成するスイッチング信号生成手段と、
前記スイッチング信号生成手段により最後にオン、オフ制御される二次側スイッチング手段を有する最終出力段の直流出力電圧を監視し、該監視結果を前記一次側制御手段にフィードバックするフィードバック手段と、を備えたことを特徴とする電源出力制御回路。 - 一次巻き線と複数の二次巻き線及び二次補助巻き線を有するトランスと、
前記一次巻き線に印加する直流電圧をスイッチングする一次側スイッチング手段と、
前記一次側スイッチング手段を一定周期でオン、オフ制御する一次側制御手段と、
前記各二次巻き線の誘起電圧をそれぞれスイッチングする二次側スイッチング手段と、
該二次側スイッチング手段に接続されて平滑化した直流出力電圧を負荷に印加する整流平滑手段と、
前記負荷に印加された直流出力電圧を監視する出力電圧監視手段と、
前記補助巻き線及び前記出力電圧監視手段の信号レベルに基づいて前記各二次側スイッチング手段をオン、オフ制御する信号を生成するスイッチング信号生成手段と、
前記スイッチング信号生成手段によりスイッチングされた直流出力電圧を時分割に出力して前記一次側制御手段にフィードバックするフィードバック手段と、を備えたことを特徴とする電源出力制御回路。 - 前記一次側制御手段は、前記フィードバック手段により前記直流出力電圧が基準値を超過したことを検出すると、前記一次側スイッチング手段のオン周期を制御することを特徴とする請求項1又は2に記載の電源出力制御回路。
- 前記整流平滑手段を構成する逆流防止素子としてMOS/FETを用いたことを特徴とする請求項1乃至3の何れか一項に記載の電源出力制御回路。
- 前記スイッチング信号生成手段を半導体集積回路により構成したことを特徴とする請求項1又は2に記載の電源出力制御回路。
- 前記半導体集積回路を電池により駆動したことを特徴とする請求項5に記載の電源出力制御回路。
- 前記半導体集積回路に前記出力電圧監視手段を含むように構成したことを特徴とする請求項5又は6に記載の電源出力制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009114424A JP2010263739A (ja) | 2009-05-11 | 2009-05-11 | 電源出力制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009114424A JP2010263739A (ja) | 2009-05-11 | 2009-05-11 | 電源出力制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010263739A true JP2010263739A (ja) | 2010-11-18 |
Family
ID=43361353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009114424A Pending JP2010263739A (ja) | 2009-05-11 | 2009-05-11 | 電源出力制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010263739A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103229403A (zh) * | 2010-12-02 | 2013-07-31 | 株式会社村田制作所 | 开关电源电路 |
JP2014166026A (ja) * | 2013-02-25 | 2014-09-08 | Rohm Co Ltd | 電力供給装置、acアダプタ、電子機器および電力供給システム |
JP2015043643A (ja) * | 2013-08-26 | 2015-03-05 | ローム株式会社 | 電力供給装置、acアダプタ、および電子機器 |
US9628003B2 (en) | 2013-10-18 | 2017-04-18 | Mitsubishi Electric Corporation | Direct current power supply device, motor driving device, air conditioner, and refrigerator |
US9692289B2 (en) | 2013-06-25 | 2017-06-27 | Mitsubishi Electric Corporation | DC power-supply device and refrigeration-cycle application device including the same |
JP2017121172A (ja) * | 2015-12-28 | 2017-07-06 | ハーマン インターナショナル インダストリーズ インコーポレイテッド | ゲート双方向デュアルレール直列共振コンバータ電源 |
US9816737B2 (en) | 2013-10-29 | 2017-11-14 | Mitsubishi Electric Corporation | DC power-supply device and refrigeration cycle device |
WO2018073874A1 (ja) * | 2016-10-17 | 2018-04-26 | 三菱電機株式会社 | 直流電源装置、モータ駆動装置、送風機、圧縮機および空気調和機 |
US9960703B2 (en) | 2013-09-06 | 2018-05-01 | Mitsubishi Electric Corporation | DC power-supply device and refrigeration-cycle application device including the same |
KR20180062965A (ko) * | 2016-12-01 | 2018-06-11 | 파워 인티그레이션즈, 인크. | 정전류 및 정전압 출력들을 독립적으로 조정하는 기능을 갖는 다중-출력 단일 마그네틱 컴포넌트 컨버터용 제어기 |
CN112332670A (zh) * | 2020-11-09 | 2021-02-05 | 江门市科通半导体有限公司 | 一种多组多电压输出反激式变换器控制电路 |
-
2009
- 2009-05-11 JP JP2009114424A patent/JP2010263739A/ja active Pending
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103229403A (zh) * | 2010-12-02 | 2013-07-31 | 株式会社村田制作所 | 开关电源电路 |
JP2014166026A (ja) * | 2013-02-25 | 2014-09-08 | Rohm Co Ltd | 電力供給装置、acアダプタ、電子機器および電力供給システム |
US9692289B2 (en) | 2013-06-25 | 2017-06-27 | Mitsubishi Electric Corporation | DC power-supply device and refrigeration-cycle application device including the same |
US9742297B2 (en) | 2013-08-26 | 2017-08-22 | Rohm Co. Ltd | Power delivery device, AC adapter and electronic apparatus |
JP2015043643A (ja) * | 2013-08-26 | 2015-03-05 | ローム株式会社 | 電力供給装置、acアダプタ、および電子機器 |
CN104426399A (zh) * | 2013-08-26 | 2015-03-18 | 罗姆股份有限公司 | 电力供给装置、ac适配器以及电子设备 |
CN104426399B (zh) * | 2013-08-26 | 2018-10-12 | 罗姆股份有限公司 | 电力供给装置、ac适配器以及电子设备 |
US9960703B2 (en) | 2013-09-06 | 2018-05-01 | Mitsubishi Electric Corporation | DC power-supply device and refrigeration-cycle application device including the same |
US9628003B2 (en) | 2013-10-18 | 2017-04-18 | Mitsubishi Electric Corporation | Direct current power supply device, motor driving device, air conditioner, and refrigerator |
US9816737B2 (en) | 2013-10-29 | 2017-11-14 | Mitsubishi Electric Corporation | DC power-supply device and refrigeration cycle device |
JP2017121172A (ja) * | 2015-12-28 | 2017-07-06 | ハーマン インターナショナル インダストリーズ インコーポレイテッド | ゲート双方向デュアルレール直列共振コンバータ電源 |
WO2018073874A1 (ja) * | 2016-10-17 | 2018-04-26 | 三菱電機株式会社 | 直流電源装置、モータ駆動装置、送風機、圧縮機および空気調和機 |
JPWO2018073874A1 (ja) * | 2016-10-17 | 2019-06-24 | 三菱電機株式会社 | 直流電源装置、モータ駆動装置、送風機、圧縮機および空気調和機 |
KR20180062965A (ko) * | 2016-12-01 | 2018-06-11 | 파워 인티그레이션즈, 인크. | 정전류 및 정전압 출력들을 독립적으로 조정하는 기능을 갖는 다중-출력 단일 마그네틱 컴포넌트 컨버터용 제어기 |
JP2018110513A (ja) * | 2016-12-01 | 2018-07-12 | パワー・インテグレーションズ・インコーポレーテッド | 定電流および定電圧出力の独立した調節をともなう複出力単一磁気コンポーネントコンバーターのための制御装置 |
JP7071819B2 (ja) | 2016-12-01 | 2022-05-19 | パワー・インテグレーションズ・インコーポレーテッド | 定電流および定電圧出力の独立した調節をともなう複出力単一磁気コンポーネントコンバーターのための制御装置 |
KR102471719B1 (ko) * | 2016-12-01 | 2022-11-28 | 파워 인티그레이션즈, 인크. | 정전류 및 정전압 출력들을 독립적으로 조정하는 기능을 갖는 다중-출력 단일 마그네틱 컴포넌트 컨버터용 제어기 |
US11539298B2 (en) | 2016-12-01 | 2022-12-27 | Power Integrations, Inc. | Controller for multi-output single magnetic component converter with independent regulation of constant current and constant voltage outputs |
US11888402B2 (en) | 2016-12-01 | 2024-01-30 | Power Integrations, Inc. | Controller for multi-output single magnetic component converter |
CN112332670A (zh) * | 2020-11-09 | 2021-02-05 | 江门市科通半导体有限公司 | 一种多组多电压输出反激式变换器控制电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010263739A (ja) | 電源出力制御回路 | |
CN101295872B (zh) | 为功率转换器提供过电流和过功率保护的***和方法 | |
JP5929703B2 (ja) | Dc/dcコンバータ | |
JP5217808B2 (ja) | スイッチング電源装置 | |
CN102792576B (zh) | 开关电源装置 | |
US20110026275A1 (en) | Voltage-regulating circuit with input voltage detecting circuit and parallel voltage-regulating circuit system using the same | |
JP5991078B2 (ja) | スイッチング電源装置 | |
JP2008533960A (ja) | スイッチトモード電力変換装置及びその動作方法 | |
US9184667B2 (en) | Switching power converter with primary-side dynamic load detection and primary-side feedback and control | |
JP2006280138A (ja) | Dc−dcコンバータ | |
US20130308668A1 (en) | System For Driving Pulsed Laser Diode Pump | |
JP2012060854A (ja) | Dc−dcコンバータ | |
US9318961B2 (en) | Switching power-supply device | |
JP5642621B2 (ja) | スイッチング電源装置 | |
JP6570623B2 (ja) | 絶縁型コンバータにおけるコンスタント・オン・タイム(cot)制御 | |
JP2007195283A (ja) | 多出力スイッチング電源装置 | |
JP6602373B2 (ja) | 絶縁型コンバータにおけるコンスタント・オン・タイム(cot)制御 | |
KR20240090192A (ko) | Dc·dc 컨버터 | |
US20120313604A1 (en) | Efficient bias power supply for non-isolated dc/dc power conversion applications | |
JP2014112996A (ja) | 軽負荷検出回路、スイッチングレギュレータとその制御方法 | |
CN116391307A (zh) | 一种电压调节模块及集成芯片 | |
JP6942040B2 (ja) | 絶縁型スイッチング電源 | |
JP6570202B2 (ja) | 絶縁型コンバータにおけるコンスタント・オン・タイム(cot)制御 | |
KR102537358B1 (ko) | 절연형 스위칭 전원 | |
JP4997984B2 (ja) | 同期整流型dc−dcコンバータ。 |