JP2010258330A - 半導体デバイス - Google Patents
半導体デバイス Download PDFInfo
- Publication number
- JP2010258330A JP2010258330A JP2009108853A JP2009108853A JP2010258330A JP 2010258330 A JP2010258330 A JP 2010258330A JP 2009108853 A JP2009108853 A JP 2009108853A JP 2009108853 A JP2009108853 A JP 2009108853A JP 2010258330 A JP2010258330 A JP 2010258330A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- optical device
- package
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Abstract
【課題】コスト上昇を抑えつつ、半田を介して実装基板へ接続する場合における実装信頼性の低下を抑制する。
【解決手段】半導体デバイス101では、基板2の上面上には半導体チップ1が設けられており、リブ4の上面上には蓋体5が設けられている。基板2の側面には、基板2の厚み方向に延びる凹部2a,2a,…が形成されており、各凹部2aの内面上には外部端子7の側面部6が形成されている。リブ4の下面のうち基板2から露出する部分には、上面パッド9が設けられている。
【選択図】図1
【解決手段】半導体デバイス101では、基板2の上面上には半導体チップ1が設けられており、リブ4の上面上には蓋体5が設けられている。基板2の側面には、基板2の厚み方向に延びる凹部2a,2a,…が形成されており、各凹部2aの内面上には外部端子7の側面部6が形成されている。リブ4の下面のうち基板2から露出する部分には、上面パッド9が設けられている。
【選択図】図1
Description
本発明は、半導体デバイスに関し、特に、外部端子が基板の側面上に形成された半導体デバイスに関する。
近年、電子機器の小型化はますます加速しており、電子機器に使用される半導体デバイスも例外ではなく、ますますの小型化が必要とされている。半導体デバイスの一種である光学デバイスでは、例えば、パッケージの凹部内に光学素子が収納されており、保護ガラス等(以下、透明部材という)によって凹部の開口が封じられている。このような光学デバイスでは、透明部材のうちパッケージの上面に接着される部分の幅が縮小されていることに加えて、透明部材の外形からパッケージの外形までの距離が縮小されている。これにより、凹部の側壁となる部分の厚みを縮小することができ、よって、光学デバイスの小型化を図ることができる。また、このような光学デバイスでは、パッケージが例えばセラミックなどで形成されており、パッケージの側面上と下面上とに外部接続用の端子(外部端子)が直接設けられている。これにより、実装基板上においてパッケージが占める面積を小さくすることができる。
このようなリードレスのパッケージ(側面上と下面上とに外部端子が直接設けられているパッケージ)を実装基板に接続するときには、パッケージの下面上に設けられた外部端子及びパッケージの側面上に設けられた外部端子と実装基板の電極とを半田により電気的に接続させる。これにより、半導体デバイスを実装基板に固定することができるとともに、半導体デバイスを実装基板に電気的に接続することができる。しかし、実装基板に対する半導体デバイスの接続強度は、リードレスのパッケージを実装基板に接続するときの方がリードを介してパッケージを実装基板に接続するときよりも弱い。その上、近年の半導体デバイスの小型化及び高機能化に伴い単位面積あたりの外部端子数が増加しているので、外部端子のサイズが小さくなっている。そのため、リードレスのパッケージでは、実装基板に対する半導体デバイスの接続強度がさらに低下する。それだけでなく、半導体デバイスの駆動などにより半導体デバイスの温度が上昇すると、パッケージの線膨張係数と実装基板の線膨張係数との差が大きくなるので、その線膨張係数の差に起因する応力が大きくなる。そのため、半田接合部(半田により半導体デバイスと実装基板とが接続された部分)が破壊し易くなる。半田接合部の破壊に起因して上記応力が更に大きくなる場合がある。このように半田を介してリードレスのパッケージを実装基板に接続させると、実装信頼性の低下を引き起こす場合がある。
このような問題に対し、半田ペーストに熱硬化型フラックスを混入させるという方法が開示されている(例えば、特許文献1)。この方法では、半田だけでなく熱硬化型フラックスを介して半導体デバイスと実装基板とを接続することができるので、実装信頼性を向上させることができる。
しかし、特許文献1に開示された方法では、半導体デバイスが実装基板に強固に接続されるため、半導体デバイスを実装基板に接続した後にその実装基板から半導体デバイスを取り外すことは不可能である。そのため、半導体デバイスを修理することができない。半導体デバイスは、一般的に、他の部品に比べて高価である。よって、半導体デバイスを修理することができなければ、半導体デバイスのコストが大幅に上昇し、電子機器のコスト上昇を招来する。また、熱硬化型フラックス入り半田ペースト材料も高価であるので、低コストで電子機器を提供することは難しい。
本発明は、上記課題を解決するものであり、コストの上昇を抑えつつ、半田を介して実装基板に接続された場合における実装信頼性の低下が抑制された半導体デバイスを提供することを目的とする。
本発明の半導体デバイスは、半導体チップと、半導体チップを収容するパッケージとを備えている。パッケージは、基板と、パッケージ側壁とを有している。基板の上面には半導体チップが設けられている。パッケージ側壁は、基板の上面のうち半導体チップが設けられた領域よりも周縁に少なくとも設けられており、半導体チップを取り囲んでいる。基板の側面には、基板の厚み方向に延びるとともにパッケージ側壁の下面の一部分を露出させる凹部が形成されている。その凹部の内面上には、外部端子が設けられている。パッケージ側壁の下面のうち基板から露出している部分の上には、パッドが設けられている。
上記構成では、半田を外部端子の上に設けると、半田は外部端子の上だけでなくパッドの上にも濡れ広がる。よって、半導体デバイスがパッドを有していない場合に比べて、半田フィレットのうち外部端子の上に位置する部分の厚みが厚くなる。従って、半田を介して上記構成の半導体デバイスを実装基板に接続すると、半導体デバイスがパッドを有していない場合よりも実装基板に対する半導体デバイスの接続強度を大きくすることができる。よって、パッケージの線膨張係数と実装基板の線膨張係数との差に起因する応力を低減させることができるので、半田を介して半導体デバイスを実装基板に接続した場合における実装信頼性を向上させることができる。
また、上記構成では、熱硬化型フラックスを含有する半田を用いて上記構成の半導体デバイスを実装基板に接続しなくても実装信頼性を向上させることができる。よって、上記構成の半導体デバイスを実装基板へ接続した後にその実装基板から取り外すことができ、半導体デバイスを低コストで提供することができる。
なお、「実装信頼性の向上」とは、例えば、半導体デバイスを実装基板へ実装した後に温度サイクル試験又は落下試験などにより半導体デバイスにストレスが発生しても半田接合部が金属疲労などに起因して破壊することを防止できることであり、上記原因などにより半導体デバイスにストレスが発生しても半導体デバイスの基板が割れることを防止できることである。
本発明の半導体デバイスでは、基板は、コーナー部を有していることが好ましく、凹部は、基板の側面のうちコーナー部に設けられていても良いし、基板の側面のうちコーナー部以外の部分に設けられていても良い。
本発明の半導体デバイスでは、パッドは、外部端子からパッケージ側壁の下面上に庇状に延びていても良いし、外部端子と接続されていなくても良い。
本発明の半導体デバイスでは、外部端子は、凹部の内面上に設けられた側面部と、側面部から基板の下面上に延びる下面部を有していることが好ましい。これにより、半導体デバイスと実装基板との接続強度を確保することができる。
後述の好ましい実施形態では、半導体チップの上面よりも上には、蓋体が設けられている。また、パッケージ側壁は、基板の上面のうち半導体チップが設けられた領域よりも周縁に設けられており、蓋体を支持する支持部材である。半導体チップが光学素子である場合には、蓋体は透明部材であることが好ましい。
後述の好ましい別の実施形態では、パッケージ側壁は、半導体チップを封止する封止樹脂である。半導体チップが光学素子である場合には、半導体チップの上面に接するように透明部材が設けられており、封止樹脂は透明部材の上面を露出している。
本発明では、コスト上昇を抑制しつつ、半田を介して実装基板へ接続した場合における実装信頼性を向上させることができる。
以下、本発明の実施形態について、図面を参照しながら説明する。なお、図面は概略図であり、図面に示した部材の寸法および個数は、実際のデバイスとは異なる。以下に示す実施形態では、半導体デバイスの一例として光学デバイスを挙げているので、半導体チップの一例として光学チップを挙げ、蓋体の一例として透明部材を挙げている。また、以下では、同一の部材に対して同一の符号を付け、その説明を省略する場合がある。
(第1の実施形態)
以下、図1(a)〜(d)、図2(a)〜(b)及び図3(a)〜(b)を参照して、本発明の第1の実施形態に係る光学デバイス101の構成について説明する。図1(a)は本実施形態に係る光学デバイス101の上面図であり、図1(b)は光学デバイス101の側面図であり、図1(c)は光学デバイス101の下面図であり、図1(d)は図1(a)に示すID−ID’線における断面図である。図2(a)は光学デバイス101が実装基板11に接続されたときの要部断面図であり、図2(b)は従来の光学デバイスが実装基板11に接続されたときの要部断面図である。図3(a)及び(b)は、それぞれ、光学デバイス101の上面パッド(パッド)9の変形例を示した断面図である。
以下、図1(a)〜(d)、図2(a)〜(b)及び図3(a)〜(b)を参照して、本発明の第1の実施形態に係る光学デバイス101の構成について説明する。図1(a)は本実施形態に係る光学デバイス101の上面図であり、図1(b)は光学デバイス101の側面図であり、図1(c)は光学デバイス101の下面図であり、図1(d)は図1(a)に示すID−ID’線における断面図である。図2(a)は光学デバイス101が実装基板11に接続されたときの要部断面図であり、図2(b)は従来の光学デバイスが実装基板11に接続されたときの要部断面図である。図3(a)及び(b)は、それぞれ、光学デバイス101の上面パッド(パッド)9の変形例を示した断面図である。
本実施形態に係る光学デバイス101では、図1(a)〜(d)に示すように、光学チップ1がパッケージ3の凹部内に収納されており、透明部材5がパッケージ3の凹部の開口を封じている。このような光学デバイス101は、図2(a)に示すように、外部端子7,7,…を介して実装基板11の電極パッド13,13,…に電気的に接続される。
光学デバイス101の構成を詳細に説明すると、パッケージ3は基板2とリブ(パッケージ側壁)4とを有している。基板2は、セラミックからなる層が積層されたものであっても良く、樹脂層が積層されたものであっても良い。リブ4は、基板2の上面の周縁に設けられており、透明部材5を支持する支持部材として機能する。
基板2の側面には凹部2a,2a,…が形成されている。凹部2a,2a,…は、基板2の各コーナー部2bだけでなく基板2のコーナー部2b以外の部分にも形成されており、コーナー部2b以外の部分では互いに間隔を開けて形成されている。また、各凹部2aは、基板2の厚み方向に延びるように基板2の側面に形成されており、リブ4の下面の一部分を露出している。
各外部端子7は、側面部6と下面部8とを有している。各側面部6は凹部2aの内面上に設けられており、各下面部8は側面部6から基板2の下面上に延びるように設けられている。このような各外部端子7の表面には例えば金メッキが施されており、これにより、半田付け性を向上させることができる。つまり、各外部端子7上に半田を設けると、その半田は外部端子7上に濡れ広がるとともに外部端子7に強固に結びつけられる。
上述のように各凹部2aはリブ4の下面の一部分を露出しているが、その露出部分(つまり、リブ4の下面のうち基板2から露出する部分)には上面パッド9,9,…が設けられている。各上面パッド9は、図1(d)に示すように、外部端子7の側面部6の上端に接続されており、別の言い方をすると、外部端子7の側面部6の上端からリブ4の下面上に庇状に延びている。このような各上面パッド9は、半田との親和性に優れた材料からなることが好ましく、例えば表面に金メッキなどが施されていることが好ましい。これにより、半田付け性を向上させることができる。つまり、各上面パッド9上に半田を設けると、その半田は上面パッド9上に濡れ広がるとともに上面パッド9に強固に結びつけられる。
なお、光学チップ1は、受光素子、発光素子又は受発光素子であればよい。透明部材5は、光学チップ1が受光する光又は発光する光を透過させることができればよい。
以下では、上面パッドを有していない光学デバイス(従来の光学デバイス)が実装基板11に接続された構造と比較しながら、本実施形態に係る光学デバイス101が実装基板11に接続された構造を説明する。
本実施形態に係る光学デバイス101は、上述のように、上面パッド9,9,…を有している。よって、半田を介して本実施形態に係る光学デバイス101を実装基板11に接続させる場合には、図2(a)に示すように、半田は各外部端子7の側面部6上だけでなく各上面パッド9上にも濡れ広がる。これにより、各外部端子7の側面部6の外側へ拡がるように半田フィレット15を形成することができる。
一方、従来の光学デバイスは、本実施形態における上面パッドを有していない。そのため、半田を介して従来の光学デバイスを実装基板11に接続させる場合には、図2(b)に示すように、半田は各外部端子7の側面部6上に濡れ広がるに過ぎず、リブ4の下面のうち基板2から露出する部分に濡れ広がらない。そのため、従来では、各外部端子7の側面部6の外側へ拡がるように半田フィレット95を形成することはできない。
このように、本実施形態では、従来に比べて、各外部端子7の側面部6の外側へ拡がるように半田フィレット15を形成することができる。従って、本実施形態では、従来に比べて、各半田フィレット15のうち外部端子7の側面部6上に設けられた部分の厚みを厚くすることができるので、実装基板11への光学デバイス101の接続強度を向上させることができる。
以上説明したように、本実施形態に係る光学デバイス101は、上面パッド9,9,…を有している。よって、半田を介してこの光学デバイス101を実装基板11に接続させれば、半田を介して従来の光学デバイスを実装基板11に接続させる場合に比べて、実装基板11に対する光学デバイス101の接続強度を向上させることができる。よって、半田を介して光学デバイス101を実装基板11に接続させた場合における実装信頼性を向上させることができる。また、光学デバイスの更なる小型化により基板の下面において各外部端子が占める面積が縮小した場合であっても、半田を介して光学デバイス101を実装基板11へ接続させた場合における実装信頼性の低下を抑制できる。このように、本実施形態では、光学デバイス101の小型化を図りつつ、半田を介して光学デバイス101を実装基板11へ接続させた場合における実装信頼性の低下を抑制できる。
それだけでなく、本実施形態では、熱硬化型フラックスが混入された半田を用いなくても、実装基板11への光学デバイス101の接続強度を従来よりも向上させることができる。よって、本実施形態に係る光学デバイス101を実装基板11へ接続させるときに熱硬化型フラックスが混入された半田を用いる必要がない。従って、本実施形態に係る光学デバイス101を実装基板11へ接続させた後にその実装基板11から取り外すことができるので、本実施形態に係る光学デバイス101を修理することができる。このように、本実施形態では、光学デバイス101のコストを抑制しつつ、半田を介して光学デバイス101を実装基板11へ接続させた場合における実装信頼性の低下を抑制できる。
本実施形態は、以下に示す構成であっても良い。なお、以下に示すことは何れも後述の第2〜第4の実施形態においても言える。
半導体デバイスは、例えば高周波半導体デバイスであっても良い。その場合には、半導体チップは高周波半導体回路素子であることが好ましく、蓋体は光を透過させなくても良い。
外部端子は、基板の各コーナー部だけに設けられていても良く、基板の各コーナー部以外の部分だけに設けられていても良い。外部端子が基板に設けられる位置は特に限定されない。また、外部端子の側面部と外部端子の下面部とは、電気的に接続されていても良いし、電気的に接続されていなくても良い。
基板の上面及び下面における凹部の形状は、半円に限定されず、矩形などの多角形であっても良い。
上面パッドは、図3(a)に示すように外部端子と一体に形成されていても良く、リブの下面のうち基板から露出する部分の一部分に設けられてよい。後者の場合には、上面パッドは、外部端子の側面部に接続されていても良く、図3(b)に示すように外部端子の側面部から離隔していても良い。何れの場合であっても、本実施形態で得られる効果と同一の効果を得ることができる。
(第2の実施形態)
以下、図4(a)〜(d)を参照して、本発明の第2の実施形態に係る光学デバイス201の構成について説明する。図4(a)は本実施形態に係る光学デバイス201の上面図であり、図4(b)は光学デバイス201の側面図であり、図4(c)は光学デバイス201の下面図であり、図4(d)は図4(a)に示すIVD−IVD’線における断面図である。
以下、図4(a)〜(d)を参照して、本発明の第2の実施形態に係る光学デバイス201の構成について説明する。図4(a)は本実施形態に係る光学デバイス201の上面図であり、図4(b)は光学デバイス201の側面図であり、図4(c)は光学デバイス201の下面図であり、図4(d)は図4(a)に示すIVD−IVD’線における断面図である。
本実施形態に係る光学デバイス201は、上記第1の実施形態に係る光学デバイス101と同じく上面パッド9,9,…を備えている。よって、本実施形態では、上記第1の実施形態において得られる効果と同一の効果を得ることができる。しかし、本実施形態におけるパッケージ23は、基板とリブとを有しているのではなく、基板22と封止樹脂(パッケージ側壁)24とを有している。以下では、上記第1の実施形態とは異なる点を中心に説明する。
本実施形態に係る光学デバイス201では、光学チップ1が基板22の上面に設けられており、透明部材5が光学チップ1の上面に接着されている。また、光学チップ1は封止樹脂24により封止されており、封止樹脂24は透明部材5の上面を露出している。基板22は、セラミック基板であっても良く、樹脂基板であっても良く、特に限定されない。
本実施形態では、各凹部2aは、基板22の厚み方向に延びるように基板22の側面に形成されており、封止樹脂24の下面の一部分を露出している。上面パッド9,9,…は、封止樹脂24の下面のうち基板22から露出する部分に設けられている。よって、本実施形態では、上記第1の実施形態と同様の効果を得ることができる。
すなわち、半田を介して本実施形態に係る光学デバイス201の外部端子7を実装基板の電極パッドに電気的に接続するとき、この半田は各外部端子7の側面部6上だけでなく各上面パッド9上にも濡れ広がる。よって、各半田フィレットのうち外部端子7の側面部6上に設けられた部分の厚みを従来よりも厚くすることができる。従って、本実施形態では、従来に比べて、半田を介して光学デバイス201を実装基板に接続する場合における実装信頼性を向上させることができる。
また、本実施形態では、透明部材5が光学チップ1の上面に接触しているので、上記第1の実施形態よりも光学デバイス201の厚みを薄くすることができる。
(第3の実施形態)
以下、図5(a)〜(d)を参照して、本発明の第3の実施形態に係る光学デバイス301の構成について説明する。図5(a)は本実施形態に係る光学デバイス301の上面図であり、図5(b)は光学デバイス301の側面図であり、図5(c)は光学デバイス301の下面図であり、図5(d)は図5(a)に示すVD−VD’線における断面図である。
以下、図5(a)〜(d)を参照して、本発明の第3の実施形態に係る光学デバイス301の構成について説明する。図5(a)は本実施形態に係る光学デバイス301の上面図であり、図5(b)は光学デバイス301の側面図であり、図5(c)は光学デバイス301の下面図であり、図5(d)は図5(a)に示すVD−VD’線における断面図である。
本実施形態に係る光学デバイス301は、上記第1の実施形態に係る光学デバイス101と同じく上面パッド9,9,…を備えている。よって、本実施形態では、上記第1の実施形態において得られる効果と同一の効果を得ることができる。本実施形態に係る光学デバイス301は、上記第2の実施形態におけるパッケージ23を備えているが、透明部材を備えていない。以下では、上記第1の実施形態とは異なる点を中心に説明する。
本実施形態に係る光学デバイス301では、光学チップ1は、基板22の上面に設けられており、封止樹脂24により封止されている。封止樹脂24は、透光性樹脂からなることが好ましい。
本実施形態では、各凹部2aは、基板22の厚み方向に延びるように基板22の側面に形成されており、封止樹脂24の下面の一部分を露出している。上面パッド9,9,…は、封止樹脂24の下面のうち基板22から露出する部分に設けられている。よって、本実施形態では、上記第1の実施形態と同様の効果を得ることができる。
すなわち、半田を介して本実施形態に係る光学デバイス301の外部端子7を実装基板の電極パッドに電気的に接続するとき、この半田は各外部端子7の側面部6上だけでなく各上面パッド9上にも濡れ広がる。よって、半田フィレットのうち各外部端子7の側面部6上に設けられた部分の厚みを従来よりも厚くすることができる。従って、本実施形態では、従来に比べて、半田を介して光学デバイス301を実装基板に接続する場合における実装信頼性を向上させることができる。
なお、本実施形態では、半導体チップが光学チップでなければ、封止樹脂として透光性樹脂を用いる必要はない。
(第4の実施形態)
以下、図6(a)〜(d)を参照して、本発明の第4の実施形態に係る光学デバイス401の構成について説明する。図6(a)は本実施形態に係る光学デバイス401の上面図であり、図6(b)は光学デバイス401の側面図であり、図6(c)は光学デバイス401の下面図であり、図6(d)は図6(a)に示すVID−VID’線における断面図である。
以下、図6(a)〜(d)を参照して、本発明の第4の実施形態に係る光学デバイス401の構成について説明する。図6(a)は本実施形態に係る光学デバイス401の上面図であり、図6(b)は光学デバイス401の側面図であり、図6(c)は光学デバイス401の下面図であり、図6(d)は図6(a)に示すVID−VID’線における断面図である。
本実施形態に係る光学デバイス401は、上記第1の実施形態に係る光学デバイス101と同じく上面パッド9,9,…を備えている。よって、本実施形態では、上記第1の実施形態において得られる効果と同一の効果を得ることができる。また、本実施形態に係る光学デバイス401は、上記実施形態1におけるパッケージ3を有しており、さらに封止樹脂24を有している。以下では、上記第1の実施形態とは異なる点を中心に説明する。
本実施形態に係る光学デバイス401では、光学チップ1が基板2の上面上に設けられており、透明部材5が光学チップ1の上面に接触している。光学チップ1は封止樹脂24により封止されており、封止樹脂24は透明部材5の上面を露出している。
本実施形態では、各凹部2aは、基板2の厚み方向に延びるように基板2の側面に形成されており、リブ(パッケージ側壁)4の下面の一部分を露出している。上面パッド9,9,…は、リブ4の下面のうち基板2から露出する部分に設けられている。よって、本実施形態では、上記第1の実施形態と同様の効果を得ることができる。
すなわち、半田を介して本実施形態に係る光学デバイス401の外部端子7を実装基板の電極パッドに電気的に接続するとき、この半田は各外部端子7の側面部6上だけでなく各上面パッド9上にも濡れ広がる。よって、各半田フィレットのうち外部端子7の側面部6上に設けられた部分の厚みを従来よりも厚くすることができる。従って、本実施形態では、従来に比べて、半田を介して光学デバイス401を実装基板に接続する場合における実装信頼性を向上させることができる。
また、本実施形態では、透明部材5が光学チップ1の上面に接触しているので、上記第1の実施形態よりも光学デバイス401の厚みを薄くすることができる。
本発明は、半導体デバイスの信頼性を確保することができ、側面部を有する外部端子を備えた半導体デバイスに有用である。
1 光学チップ
2 基板
2a 凹部
2b コーナー部
3 パッケージ
4 リブ
5 透明部材
6 側面部
7 外部端子
8 下面部
9 上面パッド
11 実装基板
15 半田フィレット
22 基板
24 封止樹脂
101 光学デバイス
201 光学デバイス
301 光学デバイス
401 光学デバイス
2 基板
2a 凹部
2b コーナー部
3 パッケージ
4 リブ
5 透明部材
6 側面部
7 外部端子
8 下面部
9 上面パッド
11 実装基板
15 半田フィレット
22 基板
24 封止樹脂
101 光学デバイス
201 光学デバイス
301 光学デバイス
401 光学デバイス
Claims (9)
- 半導体チップと、前記半導体チップを収容するパッケージとを備え、
前記パッケージは、上面に前記半導体チップが設けられた基板と、前記基板の前記上面のうち前記半導体チップが設けられた領域よりも周縁に少なくとも設けられ、且つ、前記半導体チップを取り囲むパッケージ側壁とを有し、
前記基板の側面には、前記基板の厚み方向に延びるとともに前記パッケージ側壁の下面の一部分を露出させる凹部が形成されており、
前記凹部の内面上には、外部端子が設けられており、
前記パッケージ側壁の前記下面のうち前記基板から露出している部分の上には、パッドが設けられている半導体デバイス。 - 請求項1に記載の半導体デバイスであって、
前記基板は、コーナー部を有しており、
前記凹部は、前記基板の前記側面のうち前記コーナー部以外の部分に設けられている半導体デバイス。 - 請求項1に記載の半導体デバイスであって、
前記基板は、コーナー部を有しており、
前記凹部は、前記基板の前記側面のうち前記コーナー部に設けられている半導体デバイス。 - 請求項1から3の何れか一つに記載の半導体デバイスであって、
前記パッドは、前記外部端子から前記パッケージ側壁の前記下面上に庇状に延びている半導体デバイス。 - 請求項1から4の何れか一つに記載の半導体デバイスであって、
前記外部端子は、前記凹部の前記内面上に設けられた側面部と、前記側面部から前記基板の下面上に延びる下面部を有している半導体デバイス。 - 請求項1から5の何れか一つに記載の半導体デバイスであって、
前記半導体チップの上面よりも上には蓋体が設けられており、
前記パッケージ側壁は、前記基板の前記上面のうち前記半導体チップが設けられた領域よりも周縁に設けられており、前記蓋体を支持する支持部材である半導体デバイス。 - 請求項6に記載の半導体デバイスであって、
前記半導体チップは、光学素子であり、
前記蓋体は、透明部材である半導体デバイス。 - 請求項1から5の何れか一つに記載の半導体デバイスであって、
前記パッケージ側壁は、前記半導体チップを封止する封止樹脂である半導体デバイス。 - 請求項8に記載の半導体デバイスであって、
前記半導体チップは、光学素子であり、
前記半導体チップの上面に接するように透明部材が設けられており、
前記封止樹脂は、前記透明部材の上面を露出している半導体デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009108853A JP2010258330A (ja) | 2009-04-28 | 2009-04-28 | 半導体デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009108853A JP2010258330A (ja) | 2009-04-28 | 2009-04-28 | 半導体デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010258330A true JP2010258330A (ja) | 2010-11-11 |
Family
ID=43318877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009108853A Pending JP2010258330A (ja) | 2009-04-28 | 2009-04-28 | 半導体デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010258330A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016086043A (ja) * | 2014-10-23 | 2016-05-19 | キヤノン株式会社 | 電子部品、モジュール及びカメラ |
JP2016163006A (ja) * | 2015-03-05 | 2016-09-05 | 株式会社東芝 | マイクロ波半導体パッケージ及びマイクロ波半導体モジュール |
-
2009
- 2009-04-28 JP JP2009108853A patent/JP2010258330A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016086043A (ja) * | 2014-10-23 | 2016-05-19 | キヤノン株式会社 | 電子部品、モジュール及びカメラ |
US9774769B2 (en) | 2014-10-23 | 2017-09-26 | Canon Kabushiki Kaisha | Mounted electronic component including connection portions |
JP2016163006A (ja) * | 2015-03-05 | 2016-09-05 | 株式会社東芝 | マイクロ波半導体パッケージ及びマイクロ波半導体モジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006303335A (ja) | 電子部品搭載用基板及びそれを用いた電子装置 | |
JP2007019484A (ja) | 積層型パッケージ | |
US20190355639A1 (en) | Sensor package structure | |
JP6128367B2 (ja) | 発光装置、および配線基板の製造方法 | |
KR102145167B1 (ko) | 반도체 장치 | |
JP2005235886A (ja) | 回路装置 | |
JP2009176894A (ja) | 光学半導体装置 | |
JP2008205107A (ja) | 裏面実装型led | |
JP2010258330A (ja) | 半導体デバイス | |
JP2005286087A (ja) | 半導体装置 | |
JP2009105441A (ja) | 半導体装置 | |
JP2007294568A (ja) | 半導体装置 | |
JP2007082113A (ja) | 無線モジュール素子及びその実装方法 | |
JP2010045167A (ja) | 半導体装置 | |
JP2010223774A (ja) | 物理量検出装置 | |
JP2018190882A (ja) | 半導体装置 | |
JPH11261113A (ja) | 面実装型発光器 | |
JP2011187546A (ja) | 半導体装置 | |
JP2010103380A (ja) | 半導体装置 | |
JP2008294132A (ja) | モールドパッケージおよびその製造方法 | |
JP2010177600A (ja) | 光学デバイス | |
JP2010190873A (ja) | 物理量検出装置 | |
JP2018190875A (ja) | 半導体装置 | |
JP5804762B2 (ja) | 圧電デバイス | |
JP2017216368A (ja) | 発光装置 |